JPS59208869A - 半導体メモリの故障解析方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体メモリの故障解析方法に関するもので
ある。

〔発明の背景〕

従来の被測定メモリの故障解析には、以下に示す方法が
採られていた。即ち、 （１）半導体メモリテスタ等を用い、故障メモリセル部
位の発生状態を検出。

（２）各データ、アドレス、電源端子間の電圧−電流特
性チェック。

（５）半導体メモリのパッケージ開封後、光学顕微鏡・
電子顕微鏡等による故障部位の特定。

観察及び故障原因の推定。

などである。したがつて、上記（１ンの方法については
、単に故障発生状態ぞ検出するだけである。

第１図は、実際に発生した故障品の故障状態を示した図
である。図中、１は故障品の不良メモリセル位置を表わ
した不良メモリセルマツプ、２．５は被測定メモリのメ
モリセルアドレスを現わす１６進の値、４は正常なメモ
リセル位置であることを示すゞ・“印、５は不良が発生
したメモリセル位置を示す這“印である。第１図の様に
、不良メモリセルが複数でランダムに発生した場合、そ
れがメモリセル自体の不良か、もしくハ、メモリセル周
辺回路にあるアドレスデコーダ、ワード線、デイジント
行、出力センスアンズ等の不良かは判別で汚ない欠点が
あった。

又、上記（２）の方法については、各入出力端子部の特
性チェックだけでは、単に測定端子の短絡、開放、劣化
特性しか知ることができず、具体的な不良箇所の特定は
できない。

更に上記（５）については、メモリ動作機能を正常にし
た状態でのパラクルジ開封技術が難しく又、故障箇所の
特定時間もかなりの時間を要した。特に、故障原因がチ
ップ内部（深さ方向）で発生した時には、その故障箇所
並びにその原因推定も容易に行うことは困難でありた。

〔発明の目的〕

本発明の目的は、上記問題点を解決し、被測定メモリの
故障解析を非破壊で短時間に容易に行なえる半導体メモ
リの故障解析方法を提供することにある。

〔発明の概要〕

本発明は、予め良品の半導体メモリを用い、各アドレス
、データ等の人出方端子を１端子づつ強制的にＨｒｇｈ
　＋　Ｌｏｗ　　もしくは開放の状態にし、各模擬状態
におけるメモリセルマトリクス上での不良メモリセルパ
ターンを模擬不良メモリセルパターンとし、このパター
ンと実際洗発生した故障品の不良メモリセルパターント
ラ対比して、その故障解析を行うことを特徴とするｂ〔
発明の実施例〕 以下本発明の一実施例を図面に基づいて説明する。第２
図は、本発明に係る半導体メモリの故障解析方法の一実
施例を示すブロック図、第５図乃至第８図は、模擬不良
メモリセルマツプの一例である。

第２図において、１０は模擬的に不良品（故障品）と見
なしたメモリ、１１は正常晶であるメモリ、１２は検査
対象となる被測定メモリ、１５ａ、１５ｂはメモリの動
作な制御する制御部、１４は模擬的に発生させた不良パ
ターンを検出する模擬不良パターン検出部、１５は実際
に発生した不良パターンを検出する不良パターン検出部
、１６は模擬不良パターン検出部１４と不良パターン検
出部１５の両出力を比較する比較部、１７は不良原因の
出力部である。

また第３図乃至第８図において、１′は模擬的に不良を
発生させた場合の模擬不良メモリセルマツプ、２はメモ
リアドレスの上位２桁の１６進の値、３はメモリアドレ
スの下位１桁の１６進ノ値、４は正常なメモリセルであ
ることを示すゝ・′印、５は読み出し時に湧き出し不良
（データ％ｏ“カイ１′′に反転する不良）が発生した
メモリセル位置を示す１１“印、６は読み出し時に消滅
不良（データゞ１“が１０″に反転する不良）が発生し
たメモリセル位置を示す１０“印である。

上記各図を用いて本発明の説明を行う。

制御部１５ａは、模擬不良メモリ１０に対し、各アドレ
ス、データ端子を個々に強制的に’Ｈｉｇｈ”＋’Ｌｏ
ｗ’　もしくは開放状態にし、メモリ１０を模擬的に不
良状態にする。このような模擬不良メモリ１０と同一デ
ータ内容が書かれている正常メモリ１１を用い、制御部
１５ａは、模擬不良メモリ１０と正常メモリ１１の同一
アドレスのデータを読み出す。模擬不良パターン検出部
１４は両者のデータ比較を行う。即ち各ビット（メモリ
セル）位置毎のデータの一致、不一致は、模擬不良パタ
ーン検出部１４にて検出され記録される。

次に、正常メモリ１１とこれも正常メモリ１１と同一デ
ータ内容が書かれている被測定メモリ１２とを用い、制
御部１５ｂは、正常メモリ１１と被測定メモリ１２の同
一アドレスのデータを読み出し、不良パターン検出部１
５は、両者のデータ比較を行ない不良パターンを記録す
る。なおこの記録手段としては、プリントアウト、メモ
リ。

磁気テープ等を用いることができる。そして、上記模擬
不良パターン検出部１４及び不良パターン検出部１５に
て得られた両パターンを、比較部１６にて比較すること
により、出方部１７にてその不良原因を知ることができ
る。なお、パターンの比較手段としては、プリントアウ
ト結果の目視による比較又はパターン認識技術を用いる
ことにより比較が行なえる。

第５図乃至第８図は、上記模擬不良パターン検出部１４
のプリントアウト例を示した模擬不良メモリセルマツプ
である。第５図はアドレスＡ２端子を、第４図はアドレ
スＡ２端子を、第５図はアドレスＡ５端子を、また第６
図はアドレスＡ６端子をそれぞれ強制的に’Ｈｉｇｈ“
にした場合の模擬不良メモリセルマツプである。また第
７図及び第８図はアドレスＡ、ｏ９ｍ子を’　Ｌｏｗ“
にし模擬不良を発生させた時の模擬不良メモリセルマツ
プである。

各図において、第６図は４列おきに、第４図は８列おき
に、第５図は２行おきに、第６図は４行おきに、第７図
は１列おきに、それぞれ湧言出し不良５及び消滅不良６
が発生している。

なお、第７図の不良状況を明瞭にするために第７図の正
常なメモリセル４の各列を正常＠７で結んだ例を第８図
に示している。

各図から分かる様に、模擬的に発生させたメモリセルマ
トリクス上の不良メモリセルパターンは、ある行１列に
沿って規則正しく発生する。

コレハ、半導体メモリ内部にあるメモリセルがマトリク
ス状に構成されており、あるＬｉｎｅ（行。

列）を選択する信号系（アドレス、データ端子・Ｌｉｎ
ｅ　）が、’　Ｈｉ　ｇｈ　’＋’　Ｌｏｗ”もしくは
開放ノ状態（短絡、開放）を維持しつづけると、そのＬ
ｉ　ｎｅ　　が選択されず、この、［、ｉｎｅ　　のみ
に読み出し不良が発生する性質による。

なお上記例（・マ、アドレス端子を１ヒンづつ個々にゝ
Ｈｉｇｈ“、’Ｌ□ｗ“状態にした時の例であるが、同
時に複数ヒンに対し、模擬的に不良を発生させ、解析す
ることもできる。

この様な性質を利用して、予めアドレス、データの各端
子を’Ｈｉｇｉ“、ゝＬｏｗ“　もしくは開放の状態に
し、その時発生した規則性のある模擬不良パターンを求
めることにより、実際に発生した故障品の不良発生パタ
ーンと比較し、その故障箇所を速やかに知ることができ
る。

因みに前述した第１図は、実際につ６生じた故障品の不
良メモリセル位置を現した不良メモリセルマツプである
が、この不良メモリには第９図に示すように、１列おさ
に不良が発生しているという規則性があることが分かる
。第９図において正常なメモリセル４の各列ン正常線７
にて結んでいる。

この第９図と、模擬的にアドレスＡ。端子をＬｏｗ状態
にし１こ時の第７図及び第８図に示した模擬不良メモリ
セルマツプとを比較すると、どちらも１列おきに不良が
発生しているという共通点が見つかる。この事から、第
１図の半導体メモリの故障原因は、アドレスＡ。端子力
Ｌｏｗの状態、即ぢＱＮＤ間と短絡していることが容易
に検知できる。

〔発明の効果〕

以上説明したように、本発明によるＩＣメモリの故障解
析方法によれば、メモリセルがマトリクス状に構成され
ているという点から、メモリセルマトリクス周辺回路の
出力センスアンフワード線９ディジット線選択回路の異
常（短絡開放）状態に応じて、規則性のある不良ノくタ
ーンが発生し、この模擬不良メモリセルパターンと故障
品の不良メモリセルパターンとを比較することにより、
パッケージを開封することなく非破壊で、短時間でかつ
容易に故障解析を行うことができる。

【図面の簡単な説明】

第１図は故障品の不良メモリセル位置を表わした不良メ
モリセルマツプ、第２図は本発明に係る半導体メモリの
故障解析方法の一実施例を示すブロック図、第５図乃至
第８図は本発明の一実施例に使用される模擬不良メモリ
セルマツプ、第９図は第１図の不良メモリセルマツプに
正常線を施こしたマツプである。 １・・・不良メモリセルマツプ、 １′・・・模擬不良メモリセルマツプ、２．５・・・メ
モリアドレス、 ４・・・正常ナメモリセル、 ５・・・湧き出し不良、　　６・・・消滅不良、７・・
・正常線、　　　　１０・・模擬不良メモリ、１１・・
・正常メモリ、　　１２・・・被測定メモリ、１５ａ、
１ろｂ・・・制御部、 １４・・・模擬不良パターン検出部、 １５・・・不良パターン検出部、 １６・・・比較部。 代理人弁理士　高　橋　明　夫゛Ｉｌｌ　　′羊　　ヰ
　図 羊　　ざ　　図

Claims (1)

【特許請求の範囲】
1. 良品の半導体メモリに模擬的に異なる複数種の不良を発
   生させてメモリセルマトリクス上ニ発生した不良メモリ
   セルパターンと、被測定半導体メモリの不良メモリセル
   パターンとを比較することにより、被測定半導体メモリ
   の故障を解析することを特徴とする半導体メモリの故障
   解析方法。