CN1719435A - 执行离散余弦转换/反离散余弦转换的装置及其方法 - Google Patents
执行离散余弦转换/反离散余弦转换的装置及其方法 Download PDFInfo
- Publication number
- CN1719435A CN1719435A CN200510082798.XA CN200510082798A CN1719435A CN 1719435 A CN1719435 A CN 1719435A CN 200510082798 A CN200510082798 A CN 200510082798A CN 1719435 A CN1719435 A CN 1719435A
- Authority
- CN
- China
- Prior art keywords
- discrete cosine
- cosine transform
- coefficient
- data
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/129—Scanning of coding units, e.g. zig-zag scan of transform coefficients or flexible macroblock ordering [FMO]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/46—Embedding additional information in the video signal during the compression process
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Complex Calculations (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Picture Signal Circuits (AREA)
Abstract
本发明提供数种使用标签表及/或AC表的装置及其方法。其中,一种数据处理装置包含缓冲器、标签表以及控制器。该装置接收并输出一特殊序列中不同离散状态的多个数据。储存于缓冲器中的多个数据在控制器控制下参照标签表内对应的种类信息被读取出。一种用于数字数据处理系统的AC系数检测装置包含标签表、AC表及处理电路。标签表包含多个标签值,其对应于一输入矩阵的多个DCT系数。AC表包含多个预设的AC状态值,每一AC状态值为至少两种不同离散状态中的其中之一状态。处理电路分别接收标签值及AC状态值,并执行数据处理;处理电路比较相应成对的多个标签值及多个AC状态值以决定输入矩阵中的多个DCT系数是否包含一特定状态。
Description
技术领域
本发明涉及一种使用标签表及AC表的装置与方法,特别是关于一种利用标签表及一种AC表执行视频/图像处理的离散余弦转换及反离散余弦转换的装置及其方法。
背景技术
传统反离散余弦转换(inverse discrete cosine transform,IDCT)是针对其每一个系数作运算,而不考虑数据本身的内容,所以也没有对一些具有特殊意义的内容做特别处理。近年来有针对系数的不同意义,给予不同的运算方式,来达到一些效果,如降低IDCT整体运算量。这些方法已被实际运用在JPEG、MPEG等产品上。在降低运算量方面,有许多快速算法来减少处理每个系数的运算量,但这些方法仍需对每个系数作处理。美国专利第6167092号所揭露的技术是利用最后一个非零系数的位置,来决定要用哪几组不同长度的1-D IDCT来处理。美国专利第5883823号则是将系数划分成两个群组,一个是低频4*4系数群组,另一个是IDCT其它部分的系数。对第一个群组里的所有系数(零与非零)使用regional IDCT算法,而对第二个群组里的非零系数则是施以IDCT运算。这两个专利都没有善加利用所有非零的系数。美国专利第5576958号在1-D IDCT的输入端判断某一系数是否为零;若是零,则可省去该系数的乘法运算,但这个方式一个时间单位只看一个系数,虽因此可以减少运算量,但无法有效减少运算时间。美国专利第5636152号在直接式2-D IDCT,直接算2-D而不是分两次1-D IDCT来算,只针对非零的系数做运算,因此既可省去该系数的运算又可省掉对每个系数做零的判断所花的时间,但此方法需要N*N个累加器与直接式2-D IDCT的复杂结构,因此不符合成本效益。美国专利第6421695号的功能与前述美国专利第5636152号相同,只针对非零的系数做运算,不过此专利是针对1-D IDCT构架设计,若以输入端的数据顺序来看,可分两类;第一类是数据顺序是斜向(zigzag)的顺序,这种作法虽可以省去输入端的缓冲区,但移位存储器(Transpose memory)会变很复杂。第二类是将反斜向扫描非零的输入数据先存在输入端的缓冲区,再根据非零的输送单元(feeding unit)里所存输入数据的地址信息,只针对非零的系数做运算。这种方法的地址信息可能需要很大的存储器区块。此外由于第一次1-D IDCT里的非零系数很少,而第二次1-D IDCT却很多,这种构架将受限于移位存储器与第二次1-D IDCT的处理能力。
请参阅图1,图1为现有技术的数据处理装置(data access apparatus)10的系统方块图。现有技术中数据处理装置10接收位串(bitstream),所述位串包括按如下反离散余弦转换解码过程进行解码的数据。数据处理装置10包含有一控制器(controller)12、一可变长度译码器(variable lengthdecoder,VLD)14、反扫描缓冲器(inverse scan buffer)16以及一反量化(inverse quantization,IQ)电路18。可变长度译码器14接收位串20并解码其中的数据后产生一执行信息(run information)11及一位阶信息(levelinformation)13。执行信息11和位阶信息13被对离散余弦转换/反离散余弦转换技术有相当了解的人所了解。反扫描缓冲器16储存位阶信息13并在控制器12的控制之下进行零的填满(zero padding)。反量化电路18亦在控制器12的控制下接收储存在反扫描缓冲器16的内容(content)用以执行反量化程序。
请参阅图2A及图2B。图2A为现有技术具有多个斜向扫描序列的离散余弦系数的离散余弦转换矩阵。图2B为现有技术具有多个储存离散余弦转换系数及补零(zero padding)元素的反扫描缓冲器120。执行信息是在现有位阶信息和在先前的位阶信息中为零的数量。如图2A所示,可变长度译码器14产生一斜向扫描序列的执行信息11及位阶信息13如下:(run,level)=(0,1)→(0,2)→(0,3)→(2,4)→(2,5)→(1,6)→(3,7)→EOB(End of block)。在此说明,位阶信息的值与非零的离散余弦转换系数32相同。
位阶信息13即是非零的离散余弦转换系数32,根据它们在斜向扫描序列内的输入离散余弦转换矩阵30中相对应地精确位置被暂时的储存在反扫描缓冲器16内。当可变长度译码器14执行译码时,非零的离散余弦转换系数32相应地产生和被储存在它们应当存放的位置。同时,控制器12会填满所有空的元素(entry),如果有的话,在反扫描缓冲器16将在最快的时间内重组在斜向扫描序列中所有的离散余弦转换系数。这个过程亦称补零(zero padding)动作。反扫描缓冲器16需要时间执行补零动作。此项动作是特别耗费时间的,因为空的元素的数量通常远超过非零的离散余弦转换系数32已使用的元素。其外,补零动作通常在输入离散余弦转换矩阵(incoming DCT)30中进行。它可被合理地推测,由于装置10所执行的补零动作过程,全部的数据处理时间是较久的。更坏的,暂时地被储存在反扫描缓冲器16的所有的内容,是否非零的离散余弦转换系数32或最新被补零动作填满的元素17,必须连续地从后级电路(next stage circuit),例如反量化电路18中读出。需要更久的时间读取储存在反扫描缓冲器16的所有内容,由于反扫描缓冲器16额外负担需耗费更多存取时间,所以将会降低装置10的数据处理速度。更进一步,耗费更多的存取时间可导致更多数据读取/写入发生错误。
发明内容
本发明的主要目的是就上述问题提供一种解决的方法和装置,特别是标签表(tag table)的效用。除上述的情况之外,标签表还可有益于其它的应用。所以,本发明的目的在于提供标签表及/或者AC表,能快速决定在输入离散余弦转换区块中是否有任何高频率离散余弦转换系数存在。
本发明的一目的在于提供一种依据视频/图像程序执行离散余弦转换/反离散余弦转换的方法与装置,以判定反离散余弦转换程序中被要求输入反离散余弦转换数据或系数是否异常,可以通过运用标签表进而减少缓冲器的存取时间,通过标签表的功能,不需使用所有种类的所有数据,只需储存较少于所有指定的种类的数据于缓冲器。
本发明的另一目的在于提供一种标签表,能快速帮助测定在离散余弦转换区块(block)中是否存在任何高频离散余弦转换系数以进行图像品质的处理。
为实现所述的目的,本发提供一种用于一数字数据处理系统的AC系数检测装置,该装置包含一标签表(Tag table)、一AC表以及一处理电路(processing circuit)。标签表包含多个标签值,所述多个标签值相对应于一输入矩阵的多个离散余弦转换(discrete cosine transform,DCT)系数。AC表包含有多个预设的相对应于至少两种不同离散状态的AC状态值,其中每一个AC状态值只被设定成所述至少两种不同离散状态(distinct state)中其中之一个离散状态。处理电路用以分别从标签表及AC表接收所述多个标签值及多个AC状态值,并执行数据处理;其中处理电路比较成对对应的所述多个标签值及所述多个AC状态值以决定输入矩阵中的所述多个离散余弦转换系数是否包含一特定状态(particular state)。
本发明还提供一种数据处理装置,用以接收并输出一特殊序列中具有至少两种不同离散状态的多个数据,所述装置包含:
一缓冲器,用以接收并暂时储存所述多个数据,其中储存于所述缓冲器的所述多个数据的离散状态种类数量少于全部的离散状态种类数量;
一标签表,用以保存相对应于所述多个数据的所述离散状态相关信息的一记录;以及
一控制器,用以控制所述多个数据储存于所述缓冲器及所述记录保存于所述标签表;
其中所述控制器依据所述标签表中相对应于所述多个数据的所述离散状态相关信息,读取储存于所述缓冲器的所述多个数据,以使所述数据处理装置正确地输出所述特殊序列中的所述多个数据。
本发明还提供一种应用于一数字数据处理系统用以检测AC系数的方法,所述方法包含下列步骤:
记录相对应于一输入矩阵的多个离散余弦转换系数的多个标签值于一标签表内;
提供具有多个预设的相对应于至少两种不同离散状态的AC状态值的一AC表,其中每一个AC状态值只被设定成所述至少两种不同离散状态中的其中之一个离散状态;
分别从所述标签表及所述AC表接收所述多个标签值及所述多个AC状态值;以及
比较成对对应的所述多个标签值及所述多个AC状态值以决定所述输入矩阵中的所述多个离散余弦转换系数是否包含一特定状态。
本发明还提供一种数据存取方法,用以接收并产生一特殊序列中具有至少两个不同离散状态的多个数据,所述方法包含:
利用一缓冲器接收并暂时储存所述多个数据,其中所述多个数据的离散状态种类数量少于全部的离散状态种类数量;
利用一标签表保存相对应于所述多个数据的所述离散状态相关信息的一记录;以及
读取储存的所述多个数据,参考所述标签表内相对应于所述多个数据的所述离散状态相关信息,以正确的输出所述特殊序列中的所述多个数据。
本发明揭露几种具体使用标签表的不同情况。例如,数据处理装置可以通过运用标签表进而减少缓冲器的存取时间,通过标签表的功能,不需使用所有种类的所有数据,只需储存少于所有指定的种类的数据于缓冲器。通过标签表的功能,数据处理装置可以正确地输出在特殊序列内的数据;例如,可以使用标签表查验出是否有任何的离散余弦转换系数处于一个特定状态,特别是在离散余弦转换矩阵中存在AC高频率系数。如果这样情况被查验出来并且经过确认,通常可以合理地判断相对应的视频/图像与相关离散余弦转换矩阵存在一个边缘。
根据当本发明的另一实施例,一种用于数字数据处理系统的检测AC系数装置,该装置包含一标签表、一AC表和一处理电路。标签表包含多个标签值,所述多个标签值相对应于一输入矩阵的多个离散余弦转换系数。AC表包含有多个预设的相对应于至少两种不同离散状态的AC状态值,其中每一个AC状态值只被设定成至少两种不同离散状态中其中之一个离散状态,例如数字位值为0或1。处理电路用以分别从所述标签表及所述AC表接收所述多个标签值及多个AC状态值,并执行数据处理;比较所述成对对应的所述多个标签值及所述多个AC状态值以决定所述输入矩阵中的所述多个离散余弦转换系数是否包含一特定状态。例如,在输入矩阵内存在于状态数字位值为1,则可以很轻易的辨认出是否有任何”高频AC系数”存在于输入的离散余弦转换矩阵。
本发明仅需利用储存容量相当有限的标签表,即可减少缓冲器的存取时间。本发明不仅可以节省存储装置中的储存容量并且会缩短装置进行数据处理的时间。本发明在标签表和AC表的帮助下,提供一个快速的方式协助判断在离散余弦转换区块中是否存在任何高频率离散余弦转换系数。
附图说明
图1为现有技术的数据读取装置的系统方块图;
图2A为现有技术具有多个斜向扫描序列的离散余弦系数的离散余弦转换矩阵;
图2B为现有技术具有多个储存离散余弦转换系数及补零元素的反扫描缓冲器;
图3为本发明的数据处理装置的系统方块图;
图4A为在斜向扫描序列内具有多个离散余弦转换系数的离散余弦转换矩阵;
图4B为具有多个储存非零离散余弦转换系数元素的反扫描缓冲器;
图4C为具有多个标签值的标签表;
图5A为在原始位置具有多个储存非零离散余弦转换系数元素的反扫描缓冲器;
图5B为经过水平移动后的多个储存非零离散余弦转换系数元素的反扫描缓冲器;
图5C为经过垂直移动后多个储存非零离散余弦转换系数元素的反扫描缓冲器;
图5D为经过水平及垂直移动后多个储存非零离散余弦转换系数元素的反扫描缓冲器;
图6A为根据本发明的特殊序列为一斜向扫描序列的示意图;
图6B为根据本发明的特殊序列为一选择扫描序列的示意图;
图7为数字数据处理系统中检测AC装置的系统方块图;
图8A为具有多个离散余弦转换系数的离散余弦转换矩阵;
图8B为具有多个标签值的标签表;
图9A为离散余弦转换矩阵被曲线分割成低频区域和高频区域的示意图;
图9B为多个预设AC状态值的AC表;
图10A为离散余弦转换矩阵被曲线分割成低频区域和高频区域的示意图;
图10B为具有多个预设AC状态值的AC表。
主要组件符号说明:
10:数据处理装置 11:执行(Run)信息
12:控制器 13:位阶(level)信息
14:可变长度译码器 16:反扫描缓冲器
17:补零动作填满的元素 18:反量化电路
30:输入离散余弦转换矩阵 32:非零的离散余弦转换系数
100:数据处理装置 102:位串
104:数据 106:矩阵
110:可变长度译码器 112:执行信息
114:位阶信息 120:反扫描缓冲器
121、131:多个元素 130、220:标签表
132:非零信息 134:零信息
140:控制器 142:第一地址产生器
144:第二地址产生器 145:标签地址
146:写入地址 147:读取地址
148:信号 149:量化系数地址
150:反量化电路 160:图像编码器/解码器
170:视频编码器/解码器 200:检测装置
209:DC值 210:输入离散余弦转换矩阵
211:离散余弦转换系数 212:非零的离散余弦转换系数
213:为零的离散余弦转换系数 214:低频区域
216:高频区域 215:曲线
217:新低频区域 219:新高频区域
221:第九个非零离散余弦转换系数 222、224:标签值
230:AC表 232、234:AC状态值
240:存储电路 250:处理电路
260:AND单元 262:AND结果
270:OR单元 272:OR结果
280:后级电路 300:数字数据处理系统
具体实施方式
关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。
请参阅图3、图4A、图4B以及图4C,图3为本发明的数据处理装置100的系统方块图。图4A为在斜向扫描序列内具有多个离散余弦转换系数的离散余弦转换矩阵106。图4B为具有多个储存非零离散余弦转换系数元素的反扫描缓冲器(inverse scan buffer)120。图4C为具有多个标签值的标签表130。
本发明的一种较佳实施例中,本发明的数据处理装置100接收和输出多个数据104,安排成矩阵106的形式。多个数据104作各种形式的实际应用,并且可适当地被分成至少二种或者更多的离散类型。根据较佳的实施例,数据处理装置100是用以产生离散余弦转换区块,每个离散余弦转换区块包含多个具有零和非零的离散余弦转换系数的特殊序列(specified sequence)。如图4A所示,多个数据104通常以某种固定的扫描序列被接收且输出。如图3所示,数据处理装置100包含一个可变长度译码器110、反扫描缓冲器120、标签表130以及一位控制器140。
可变长度译码器110接收位串并将其中的数据进行解码,接着产生执行信息112和位阶信息114。执行信息112和位阶信息114实际上为熟练离散余弦转换/反离散余弦转换技术的人所熟知。简而言之,位阶信息是一个非零值的特殊离散余弦转换系数,范围从-(2n)~2n-1,除了零之外,其中n代表被分配作为离散余弦转换系数的位数量。执行信息是所述特殊序列的所述多个数据中目前的位阶信息及先前的位阶信息之间为零系数的数量,例如斜向扫描序列。如图4A所示的实施例,执行信息112及位阶信息114由可变长度译码器110产生如下:(Run,Level)=(0,1)→(0,2)→(0,3)→(2,4)→(2,5)→(1,6)→(3,7)→EOB(区块的末端)。这里使用图例的目的是用于指出位阶信息的值的数量和非零值的离散余弦转换系数是相同的。在真实的实施例中,位阶信息可以是范围从-(2n)-2n-1,除了零之外。
相比之下,反扫描缓冲是不受限制的。如图4B所示,反扫描缓冲器120具有多个元素121用以接收和暂时的储存被接收的数据104。即,反扫描缓冲器120的多个元素121是用来记录从可变长度译码器110所传来的位阶信息114。相对于之前的做法,本发明的一项优点是反扫描缓冲器120并非储存所有种类中所有的数据,而仅储存较少的数据。因此,本发明可以减少数据处理装置100中反扫描缓冲器120的存取时间。它将在往后的实施例中被更加详细的描述。
如图4C所示,标签表130保存记录相对应的位阶信息,即为零值或非零值的信息与数据104相关。标签表130仅占装置100中存储器相当有限的容量,且有多个元素131用以记录离散余弦转换系数中的零信息134以及非零信息132。标签表中元素的数量与离散余弦转换区块中的离散余弦转换是不一定相同的。举64个元素(entry)为例,离散余弦转换系数的零信息134在标签表130内一个相对应的元素被标记成一第一状态,即数字位值为0,而在离散余弦转换系数的非零信息132在标签表130内一个相对应的元素(entry)被标记成一第二状态,即数字位值为1。为了使标签表130的存储器缩到最小的大小,它还在标签表130内相对应的元素(entry)将离散余弦转换系数的零信息134标记为只有一位的数字位值0,并且在标签表130内相对应的元素(entry)将离散余弦转换系数的非零信息134标记为只有一位的数字位值1。但是,当需要实际应用时,更多位可被分配用来表示标签表130内的离散余弦转换系数。
并且,也可以以这样的方式被分配,如离散余弦转换系数的零信息在标签表130内相对应的元素(entry)被标记为只有一位的数字位值1,离散余弦转换系数的非零信息在标签表130内相对应的元素(entry)被标记为只有一位的数字位值0。实际上,每次当新的离散余弦转换区块开始译码时,在标签表130内所有元素(entry)先被标记为上述提及的几个状态中其中一个状态。例如首先标记作为数字位值0,当有需要重写或重新标记一个特定元素(specified entry)的内容时,确定需要重写或重新标记的元素是由数字位值0被重写或重新标记为数字位值1。在本发明较佳的具体实施例之一中,在标签表130所有元素是先被标记作为数字位值0代替数字位值1。因为在经过适当地分析以后,可以发现离散余弦转换矩阵中大多数的离散余弦转换系数为零。所以被记录为零信息元素的数量大于被记录为非零信息元素的数量。从离散余弦转换的零信息系数被标记作为数字位值0,并且离散余弦转换系数的非零信息被标记作为数字位值1,它可合理地被认为,在标签表130被标记作为数字位值0的元素数量上会超过被标记作为数字位值1的元素。所以,如果标签表130中所有元素最初被标记作为数字位值0,可以适当地减少重新标记的次数。
控制器140控制在反扫描缓冲器120及标签表130的记录保留程序中数据储存过程。本发明的控制器140还进一步包含一第一地址产生器142以及一第二个地址产生器144。第一地址产生器142接收执行信息112后产生标记标签地址145及写入地址146。标签地址145用以重写或重新标记在标签表130内的元素(entry),以便零及非零信息与相关离散余弦转换系数可正确地被记录在标签表130中。写入地址146用以适当并且正确地写入非零值的离散余弦转换系数,即在反扫描缓冲120写入位阶信息114。
请参阅图5A、图5B、图5C以及图5D,图5A为在原始位置具有多个储存非零离散余弦转换系数元素的反扫描缓冲器120。图5B为经过水平移动后的多个储存非零离散余弦转换系数元素的反扫描缓冲器120。图5C为经过垂直移动后多个储存非零离散余弦转换系数元素的反扫描缓冲器120。图5D为经过水平及垂直移动后多个储存非零离散余弦转换系数元素的反扫描缓冲器120。
如图5A所示,离散余弦转换系数的非零系数并非储存于离散余弦转换矩阵中原始的位置,而是相对应的储存于一相对应的位置。它可以通过参阅图4A以及图4B来了解。但是,值得注意的是,在本具体实施例中,实际位置用以记录非零离散余弦转换系数不是那么重要和关键的。如图5B所示,非零离散余弦转换系数并非储存在原始的位置而是相对应被水平左移的储存在离散余弦转换矩阵的相对应位置(counterpart position)。如图5C所示,非零离散余弦转换系数并非储存在原始的位置而是相对应被垂直移动的储存在离散余弦转换矩阵的相对应位置。如图5D所示,非零离散余弦转换系数并非储存在原始的位置而是相对应被水平地左移且垂直移动的储存在离散余弦转换矩阵的相对应位置。与现有技术不同的是,本发明允许在反扫描缓冲器120中此类不同的移动动作。实际位置用以记录非零离散余弦转换系数不是那么重要和关键的,因为在数据处理装置100中使用的标签表130可以正确地协助进一步数据读取程序。它是值得注明和先前技术不一样之处,现有技术中,为了正确地读取目前在反扫描缓冲器16中的内容,在反扫描缓冲器16中零的填满是必要的,且必需填满空的元素与相关离散余弦转换系数为零的信息。但是在本发明中,最重要的是在标签表130的帮助下零的填满并非必要的和必需的。所以,本发明的装置与现有技术比较可以有效的减少控制器中反扫描缓冲器120存取的时间。
本发明的数据流可在以下叙述中被详细说明。可变长度译码器110首先接收位串102,接着可变长度译码器110进行数据解码程序。在解码执行信息112及位阶信息114以后,譬如(0,1)→(0,2)→(0,3)→(2,4)→(2,5)→(1,6)→(3,7)→EOB,被同理相应地产生。执行信息112传送至第一地址产生器142。标签地址145相应地产生用于在标签表130中重写或重新标记元素,这样零和/或者非零信息与相关离散余弦转换系数可以被正确地记录在标签表130。即是从第一地址产生器142根据标签地址145产生并保有记录离散余弦转换系数的零和/或者非零信息于标签表130内。第一地址产生器142并且产生写入地址146并传送至反扫描缓冲器120以正确地写入非零离散余弦换系数,即反扫描缓冲120写入位阶信息114。反扫描缓冲器120接着储存位阶信息。依据上述的说明,在本实施例中实际位置用于记录非零离散余弦转换系数在反扫描缓冲器120并非那么重要和关键的。
当需要读取储存于反扫描缓冲器120所存放的数据时,第二地址产生器144会产生读取地址147。第二地址产生器144根据读取地址147读取储存反扫描缓冲器120的位阶信息114。第二地址产生器144根据信息产生读取地址147,该信息即为从标签表130传送的一信号148。信号148包含标签地址145的信息和后级电路进行数据处理所需要的其它信息,例如为反量化而必须产生量化系数地址149信息。例如,读取地址147可以帮助后级电路进行一反量化电路150能正确地获得或修补原始的斜向扫描序列中零和非零的离散余弦转换系数。
值得注意的是,位阶信息114在第一地址产生器142写入地址146的控制之下被储存于反扫描缓冲器120中。反扫描缓冲器120中零的填满程序并不需要紧接着在储存位阶信息114之后。位阶信息114在第二个地址产生器144读取地址147的控制之下将更进一步被提供给反量化电路150。实际上,在控制器140参考相对应被储存数据的类别信息控制之下,更进一步读取在标签表130中零的标签值134和非零的标签值132。参考标签表130是必要的,因为并非所有类别的所有输入的数据,而是仅有比所有指定的类别较少的数据被储存在反扫描缓冲器120之中。因此如果数据处理装置100想要正确地输出在指定的斜向扫描序列中数据,即相对应于标签表130中的类别信息,例如参考由信号148所提供的信息,以产生读取地址147,将有助于进一步的读取数据的整个过程。如此,反量化电路150可获得或重建零和非零离散余弦转换系数的原始斜向扫描序列。
请参阅图6A以及图6B,图6A为根据本发明的特殊序列为一斜向扫描序列的示意图。图6B为根据本发明的特殊序列为一选择扫描序列的示意图。上述提及的离散余弦转换系数的特殊序列可以采取各种不同的形式执行特定的设计目的。如图6A及图6B所示的斜向扫描序列及选择扫描序列被熟练离散余弦转换/反离散余弦转换技术的人所熟知。所以不再对斜向扫描序列或选择的扫描序列做进一步的解释。
如图3所示,反量化电路150从反扫描缓冲器120的非零离散余弦转换系数执行一个反量化程序。根据第二个地址产生器144的量化系数地址149,一个相对应的特有的量化系数为当前的非零离散余弦转换系数,可被选择和使用为反量化程序。如图3所示,后级电路可做为反量化电路150众多例子中的其中一个例子。后级电路可为下列电路其中之一:一反离散余弦转换电路用以执行一反离散余弦转换程序、一反量化(inverse quantization,IQ)电路用以执行一反量化程序、一内插(interpolation)电路用以执行一数据内插程序,或者任何上述的电路根据不同的实际应用的组合。
除上述的电路之外,本发明的装置可以是更进一步电连接至图像解码器和/或者图像编码器160,例如那些被使用在数字式相机。图像解码器和/或者图像编码器160的功能可以产生离散余弦转换数据和/或者执行反离散余弦转换程序。本发明的装置可以更进一步电连接至视频解码器和/或者视频编码器170,例如那些被使用在数字式录像(DV)系统,视频解码器和/或者视频编码器170并且可以产生离散余弦转换数据和/或者执行反离散余弦转换程序。详细的实施与相关离散余弦转换/反离散余弦转换程序是被熟知的离散余弦转换/反离散余弦转换技术。在此不再做进一步详细的解释。
请参阅图7、图8A、图8B、图9A、图9B、图10A及图10B,图7为数字数据处理系统300中检测AC装置200的系统方块图。图8A为具有多个离散余弦转换系数211的离散余弦转换矩阵210。图8B为具有多个标签值222、224的标签表220。图9A为离散余弦转换矩阵210被曲线215分割成低频区域214和高频区域216的示意图。图9B为多个预设AC状态值232、234的AC表230。图10A为离散余弦转换矩阵210被曲线215分割成新低频区域217和新高频区域219的示意图。图10B为具有多个预设AC状态值232、234的AC表230。
本发明的检测装置200内是利用标签表220来达成检测AC系数的目的。检测装置200在标签表220和AC表230的协助之下,可以快速地检测出输入离散余弦转换矩阵210或离散余弦转换区块的AC系数。检测装置200可被容纳在一个数字数据处理系统300之中,通过接收输入离散余弦转换矩阵210,即离散余弦转换区块,可用以实施反离散余弦转换。在特定的离散余弦转换区块210,如图9A所示,例如8×8离散余弦转换区块,包含有64个元素作为64离散余弦转换系数。在8×8离散余弦转换区块中的离散余弦转换系数内左上方的元素为DC值209,除了DC值209,通常其它元素被分类作为AC频率元素。此外,AC频率元素在DC值附近通常被分类作为低频率元素或一低频区域214。相反的,AC频率元素在右下方部份的附近通常被分类作为高频率元素或一高频区域216。如图9A所示,低频区域214和高频区域216是由曲线215所定义分别出来。但是,值得注意的是,低频区域214和高频区域216是一相对概念,且可由重画曲线215而被重新解释。例如,在重画曲线215后,一个新低频区域217和一个新高频区域219被区分出来。
检测装置200包含标签表220、AC表230、存储电路240以及一处理电路250。其中标签表220和AC表230被储存在存储电路240中。
标签表220包含多个标签值222相对应于在输入离散余弦转换矩阵210多个离散余弦转换系数211。AC表230则包含相对应以至少二个离散状态被预定的多个AC状态值,或者甚至更多状态。各AC状态值被赋予到至少二个离散状态中其中的一个。处理电路250各自地从标签表220和AC表230接收标签值222及AC状态值232内每一个值,再接着利用每一个接收到的值进行数据处理。处理电路最主要的功能是比较成对对应的所述多个标签值及多个AC状态值以决定输入矩阵210中的所述多个离散余弦转换系数是否包含一特定状态。
为详细的解释标签表220,它相关于在输入离散余弦转换矩阵210中的离散余弦转换系数211。输入离散余弦转换矩阵210中的离散余弦转换系数211包含至少二互相独立集合的系数222和224。所有离散余弦转换系数在同样集合被分配到同样标签值,不同的集合则被分配到不同的标签值。例如,输入离散余弦转换矩阵210内的离散余弦转换系数211通常包含零214和/或者非零212的系数,构成二互相独立集合系数。如果一离散余弦转换系数,例如离散余弦转换系数212是非零的,则对应的标签值222被赋予到一数字位值1。如果一离散余弦转换系数,例如离散余弦转换系数214为零,则对应的标签值224被赋予到一数字位值0。熟练此种技术的人知道零的离散余弦转换系数不一定分配为数字位值0,而非零离散余弦转换系数则不一定分配为数字位值1。有可能相互交换。即,可能被分配在标签表中,零的离散余弦转换系数分配为数字位值1,而非零离散余弦转换系数分配数字位值为0。
为详细的解释AC表230,它被运用定义离散状态用以达成我们的检测目的。例如,如图9B所示,根据AC表230可包含二个离散状态232和234,低频率状态由数字位值0代表,高频率状态由数字位值1代表。实际上,AC表可被运用于根据不同的实际应用定义一个高频区域和一个低频区域,即是输入矩阵的高频区域由AC表动态地改变。这可在现有AC表中对一个另外状态重新分配至少一AC状态值。如图9A及图10A所示,根据设计者具体设计目的,曲线215可以重画。当曲线重画时,在AC表中的AC状态值的现状将再重新进行分配,如同图9B和图10B所示。熟练此项技术的人会知道低频率状态不一定以数字位值0表示,而高频率状态不一定以数字位值1表示,有可能被交换,它可以被安排在AC表内,低频率状态由数字位值1表示,并且高频率状态以数字位值0表示。
如图7所示,检测装置200的处理电路250包含AND单元260和OR单元270。AND单元260包含一个或更多AND门来对各自对相对应的AC状态值232和标签值222进行逻辑AND运算,而于另一个离散状态时,则进行AC状态值234和标签值224的逻辑AND运算,并产生相对应AND结果262。OR单元包含一个或更多OR门对产生AND结果262进行逻辑OR运算,产生相对应的OR结果272。OR结果272由处理电路250产生用以确定输入矩阵中的离散余弦转换系数是否包含一特定状态。如图9B所示,检测装置200在AC表的协助下会检测出第九个非零离散余弦转换系数221是位于高频区域216。但是,如图10B所示,检测装置200在AC表230的协助下,同样第九个非零离散余弦转换系数221则不会被检测出位于高频区域219,因为在AC表230的定义之下,第九非零离散余弦转换系数221位于低频区域217。
值得注意的是,AND单元260不一定在OR单元270之前。AND单元260和OR单元270的顺序可被随意配置,仅需少许的电路修正即能成为这样的电路配置。在此不再对此项电路配置做进一步解释。
结果272可被提供至后级电路用以各种各样的设计目的和功效。例如,如果结果以一种正面结果被证实,即在输入离散余弦转换矩阵或区块被检测出高频率离散余弦转换系数,它通常象征目标图像事实上存在一些边缘。如果这样情况被证实,可以触发后级电路在图像品质改进上的一些应用。
本发明的一种数字数据处理系统,仅需利用储存容量相当有限的标签表130,即可减少缓冲器的存取时间。根据本发明的装置100,只需增加一标签表130,可以省去现有技术中零填满(zero padding)步骤,因此可以相对的减少存取的时间。本发明不仅可以节省存储装置中的储存容量并且会缩短装置进行数据处理的时间。
由于位阶信息被写入反扫描缓冲器并不需进行零的填满(zero padding)来填装其它空的元素,离散余弦转换系数为零的信息不需要从反扫描缓冲器读取出,因此本装置可减少反扫描缓冲器的存取时间。
本发明在标签表220和AC表230的帮助下,提供一个快速的方式协助判断在离散余弦转换区块中是否存在任何高频率离散余弦转换系数。标签表220使用标签值222及/或224来当作类别信息,其中类别信息与输入离散余弦转换矩阵210的离散余弦转换系数211相关。AC表230使用AC状态值用以定义检测离散状态为高频率系数。高频或低频区域(或其它更多不同的离散区域)在AC表230可由设计者定义以执行它的设计目的。定义描述那些区域可由设计者改变或修改执行它的设计目的。本发明的检测过程快速而且简单,检测结果可因而被提供给后级电路用以进一步进行判断决策。例如,是否在相对应的图像与相关的离散余弦转换矩阵存在一边缘。
通过以上较佳具体实施例的详述,希望能更加清楚描述本发明的特征与精神,而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地,根据本发明的精神所作的各种修饰与改变均应涵盖在本发明请求保护的范围内。
Claims (36)
1.一种用于一数字数据处理系统的AC系数检测装置,其特征在于所述装置包含:
一标签表,包含多个标签值,所述多个标签值相对应于一输入矩阵的多个离散余弦转换系数;
一AC表,包含有多个预设的相对应于至少两种不同离散状态的AC状态值,其中每一个AC状态值只被设定成所述至少两种不同离散状态中的其中之一个离散状态;以及
一处理电路,用以分别从所述标签表及所述AC表接收所述多个标签值及多个AC状态值,并执行数据处理;
所述处理电路比较成对对应的所述多个标签值及所述多个AC状态值以决定所述输入矩阵中的所述多个离散余弦转换系数是否包含一特定状态。
2.根据权利要求1所述的装置,其特征在于:所述输入矩阵的所述多个离散余弦系数包含至少两组相互独立的系数,并且同一组离散余弦转换系数皆对应于相同的标签值,而不同组的离散余弦转换系数对应于不同的标签值。
3.根据权利要求1所述的装置,其特征在于:所述输入矩阵的所述多个离散余弦转换系数包含零系数及/或非零系数,且其中所述多个离散余弦转换系数中的所述非零系数相对应的所述标签值为一位的数字位值1,而所述多个离散余弦转换系数中所述零系数相对应的所述标签值为一位的数字位值0。
4.根据权利要求1所述的装置,其特征在于:所述AC表包含两种不同的离散状态,其中之一为一低频状态,以一位的数字位值0或1表示,而另一个为一高频状态以一位的数字位值1或0表示。
5.根据权利要求1所述的装置,其特征在于:所述输入矩阵通过所述AC表以区分出一高频区域,并且所述高频区域随着所述AC表中的所述多个AC状态值的改变而改变。
6.根据权利要求1所述的装置,其特征在于所述处理电路包含:
一AND单元,用以将每一成对对应的所述多个AC状态值及所述多个标签值做一逻辑AND运算,并产生相对应的多个AND结果;以及
一OR单元,用以将所述AND结果做一逻辑OR运算,并产生相对应的一OR结果;
其中,通过所述处理电路产生的所述OR结果,用以决定所述输入矩阵的所述多个离散余弦转换系数是否包含所述特定状态,并且提供至一后级电路用以改善图像品质。
7.根据权利要求6所述的装置,其特征在于所述后级电路为下列电路其中之一:一反离散余弦转换电路,用以执行一反离散余弦转换程序;一反量化电路,用以执行一反量化程序;一内插电路,用以执行一数据内插程序;或者上述电路的任何一种组合。
8.根据权利要求1所述的装置,其特征在于:所述AC系数检测装置还包含电连接至一视频/图像解码器,及/或一视频/图像编码器,用以产生离散余弦转换数据,及/或执行反离散余弦转换程序。
9.一种数据处理装置,用以接收并输出一特殊序列中具有至少两种不同离散状态的多个数据,其特征在于所述装置包含:
一缓冲器,用以接收并暂时储存所述多个数据,其中储存于所述缓冲器的所述多个数据的离散状态种类数量少于全部的离散状态种类数量;
一标签表,用以保存相对应于所述多个数据的所述离散状态相关信息的一记录;以及
一控制器,用以控制所述多个数据储存于所述缓冲器及所述记录保存于所述标签表;
其中所述控制器依据所述标签表中相对应于所述多个数据的所述离散状态相关信息,读取储存于所述缓冲器的所述多个数据,以使所述数据处理装置正确地输出所述特殊序列中的所述多个数据。
10.根据权利要求9所述的装置,其特征在于:所述数据处理装置用以产生多个离散余弦转换方块,每一个离散余弦转换方块包含所述特殊序列中的多个离散余弦转换系数,并且所述多个离散余弦转换系数包含零系数及/或非零系数,所述数据处理装置还包含:
一可变长度译码器,用以产生一执行信息及一位阶信息。
11.根据权利要求10所述的装置,其特征在于:所述控制器还包含一第一地址产生器及一第二地址产生器,所述第一地址产生器接收所述执行信息并产生一标签地址及一写入地址,所述标签表依据所述第一地址产生器产生的所述标签地址,保存关于所述离散余弦转换系数的所述零系数及/或所述非零系数相关信息的所述记录;所述缓冲器是一反扫描缓冲器,用以储存所述位阶信息;并且所述第二地址产生器通过一读取地址读取储存于所述反扫描缓冲器的位阶信息;其中所述位阶信息是通过所述写入地址,并在不执行填满零的动作的控制下储存于所述反扫描缓冲器,所述位阶信息在所述读取地址的控制下进一步提供至一后级电路,以使所述后级电路正确地获得所述特殊序列中包含所述零系数及/或所述非零系数的所述多个离散余弦转换系数。
12.根据权利要求11所述的装置,其特征在于:所述可变长度译码器接收并解码一位串,接着相对应的产生所述执行信息及所述位阶信息,所述位阶信息为除了零之外且分布于-(2n)~2n-1的区间内的数值,其中n代表被分配为所述离散余弦转换系数的位数,并且所述执行信息是所述特殊序列的所述多个数据中目前的位阶信息及先前的位阶信息之间为零系数的数量。
13.根据权利要求11所述的装置,其特征在于:所述标签表具有多个元素用以记录所述多个离散余弦转换系数的所述零系数及所述非零系数的相关信息,并且所述标签表中的所述多个元素的数量与所述多个离散余弦转换方块中的所述离散余弦转换系数的数量相同,其中,在所述标签表的相对应的所述多个元素中,所述多个离散余弦转换系数中的所述零系数被标示为一第一状态,而所述多个离散余弦转换系数中的所述非零系数被标示为一第二状态。
14.根据权利要求11所述的装置,其特征在于:在所述标签表的相对应元素中,所述多个离散余弦转换系数的所述零系数以一位的数字位值0或1表示,所述多个离散余弦转换系数的所述非零系数以一位的数字位值1或0表示。
15.根据权利要求14所述的装置,其特征在于:当一新离散余弦转换方块开始时,所述标签表内的所述多个元素全部被标示为数字位值0,所述标签表中相对应的一特定元素根据从所述第一地址产生器所接收的所述标签地址重新标示为数字位值1。
16.根据权利要求11所述的装置,其特征在于:由所述第二地址产生器根据所述标签表的信息所产生的所述读取地址,用以使所述后级电路能正确的获得所述特殊序列中包含所述零系数及/或所述非零系数的所述多个离散余弦转换系数。
17.根据权利要求11所述的装置,其特征在于:所述反扫描缓冲器具有多个元素,用以记录所述可变长度译码器所输出的所述位阶信息,并且不需将其它未记录所述位阶信息的空白的所述多个元素以零填满,因此,所述多个离散余弦转换系数中并无所述零系数必须由所述反扫描缓冲器读出,藉此减少所述反扫描缓冲器的存取时间。
18.根据权利要求11所述的装置,其特征在于:所述后级电路是下列电路其中之一:一反离散余弦转换电路,用以执行一反离散余弦转换程序;一反量化电路,用以执行一反量化程序;一内插电路,用以执行一数据内插程序;或者上述电路的任何一种组合。
19.根据权利要求11所述的装置,其特征在于:所述数据处理装置另包含电连接至一视频/图像解码器,及/或一视频/图像编码器,用以产生所述多个离散余弦转换数据,及/或执行反离散余弦转换程序。
20.根据权利要求11所述的装置,其特征在于:所述特殊序列是一斜向扫描序列或一选择扫描序列。
21.一种应用于一数字数据处理系统用以检测AC系数的方法,其特征在于所述方法包含下列步骤:
记录相对应于一输入矩阵的多个离散余弦转换系数的多个标签值于一标签表内;
提供具有多个预设的相对应于至少两种不同离散状态的AC状态值的一AC表,其中每一个AC状态值只被设定成所述至少两种不同离散状态中的其中之一个离散状态;
分别从所述标签表及所述AC表接收所述多个标签值及所述多个AC状态值;以及
比较成对对应的所述多个标签值及所述多个AC状态值以决定所述输入矩阵中的所述多个离散余弦转换系数是否包含一特定状态。
22.根据权利要求21所述的方法,其特征在于:所述输入矩阵的所述多个离散余弦系数包含至少两组相互独立的系数,并且同一组离散余弦转换系数皆对应于相同的标签值,而不同组的离散余弦转换系数对应于不同的标签值。
23.根据权利要求21所述的方法,其特征在于:所述输入矩阵的所述多个离散余弦转换系数包含零系数及/或非零系数,且其中所述多个离散余弦转换系数中的所述非零系数,其相对应的所述标签值为一位的数字位值1,而所述多个离散余弦转换系数中所述零系数,其相对应的所述标签值为一位的数字位值0。
24.根据权利要求21所述的方法,其特征在于:所述AC表包含两种不同的离散状态,其中之一为一低频状态以一位的数字位值0或1表示,而另一个为一高频状态以一位的数字位值1或0表示。
25.根据权利要求21所述的方法,其特征在于:所述输入矩阵是通过所述AC表以区分出一高频区域,并且所述高频区域随着所述AC表中的所述多个AC状态值的改变而改变。
26.根据权利要求21所述的方法,其特征在于:所述方法还包含:
执行每一成对相对应的所述多个AC状态值及所述多个标签值的一逻辑AND运算,并产生一相对应的多个AND结果;以及
执行所述AND结果的一逻辑OR运算并产生相对应的OR结果;
其中,通过产生所述OR结果,用以决定所述输入矩阵的所述多个离散余弦转换系数是否包含所述特定状态,并且提供至一后级电路用以改善图像品质。
27.一种数据存取方法,用以接收并产生一特殊序列中具有至少两个不同离散状态的多个数据,其特征在于所述方法包含:
接收并暂时储存所述多个数据,其中所述多个数据的离散状态种类数量少于全部的离散状态种类数量;
利用一标签表保存相对应于所述多个数据的所述离散状态相关信息的一记录;以及
读取储存的所述多个数据,参考所述标签表内相对应于所述多个数据的所述离散状态相关信息,以正确的输出所述特殊序列中的所述多个数据。
28.根据权利要求27所述的方法,其特征在于:所述数据存取方法用于产生多个离散余弦转换方块,每一个离散余弦转换方块包含所述特殊序列中的多个离散余弦转换系数,并且所述多个离散余弦转换系数包含零系数及/或非零系数;所述方法还利用一可变长度的译码器,用以产生一执行信息及一位阶信息。
29.根据权利要求28所述的方法,其特征在于:还利用一第一地址产生器及一第二地址产生器,所述第一地址产生器接收所述执行信息并产生一标签地址及一写入地址,所述标签表依据所述第一地址产生器产生的所述标签地址,保存关于所述离散余弦转换系数的所述零系数及/或所述非零系数相关信息的所述记录;所述缓冲器是一反扫描缓冲器用以储存所述位阶信息;并且所述第二地址产生器通过一读取地址读取储存于所述反扫描缓冲器的所述位阶信息;其中所述位阶信息通过所述写入地址,并于不执行填满零的动作的控制下储存于所述反扫描缓冲器,所述位阶信息在所述读取地址的控制下进一步提供至一后级电路,以至于所述后级电路正确地获得所述特殊序列中包含所述零系数及/或所述非零系数的所述多个离散余弦转换系数。
30.根据权利要求29所述的方法,其特征在于:一位串被所述可变长度译码器接收并解码,接着相对应的产生所述执行信息及所述位阶信息,所述位阶信息为除了零之外且分布于-(2n)~2n-1的区间内的数值,其中n代表被分配为所述离散余弦转换系数的位数,并且所述执行信息是所述特殊序列的所述多个数据中目前的位阶信息及先前的位阶信息之间为零系数的数量。
31.根据权利要求29所述的方法,其特征在于:所述标签表具有多个元素用以记录所述多个离散余弦转换系数的所述零系数及所述非零系数的相关信息,并且所述标签表中的所述多个元素的数量与所述多个离散余弦转换方块中的所述离散余弦转换系数的数量相同,其中,在所述标签表的相对应的所述多个元素中,所述多个离散余弦转换系数中的所述零系数被标示为一第一状态,而所述多个离散余弦转换系数中的所述非零系数被标示为一第二状态。
32.根据权利要求29所述的方法,其特征在于:所述多个离散余弦转换系数的所述零系数以一位的数字位值0或1表示,所述多个离散余弦转换系数的所述非零系数以一位的数字位值1或0表示。
33.根据权利要求32所述的方法,其特征在于:当一新离散余弦转换方块开始时,所述标签表内的所述多个元素全部被标示为数字位值0,所述标签表中相对应的一特定元素根据从所述第一地址产生器所接收的所述标签地址重新标示为数字位值1。
34.根据权利要求29所述的方法,其特征在于:所述读取地址由所述第二地址产生器根据所述标签表的信息所产生,以便所述后级电路能正确的获得所述特殊序列中包含所述零系数及/或所述非零系数的所述多个离散余弦转换系数。
35.根据权利要求29所述的方法,其特征在于:所述反扫描缓冲器具有多个元素,用以记录所述可变长度译码器所输出的所述位阶信息,并且不需将其它未记录所述位阶信息的空白的所述多个元素以零填满,因此,所述多个离散余弦转换系数中并无所述零系数必须由所述反扫描缓冲器读出,藉此减少所述反扫描缓冲器的存取时间。
36.根据权利要求29所述的方法,其特征在于:所述特殊序列是一斜向扫描序列或一选择扫描序列。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/887,375 US7587093B2 (en) | 2004-07-07 | 2004-07-07 | Method and apparatus for implementing DCT/IDCT based video/image processing |
US10/887,375 | 2004-07-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1719435A true CN1719435A (zh) | 2006-01-11 |
CN100422986C CN100422986C (zh) | 2008-10-01 |
Family
ID=35541439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200510082798XA Expired - Fee Related CN100422986C (zh) | 2004-07-07 | 2005-07-07 | 执行离散余弦转换/反离散余弦转换的装置及其方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7587093B2 (zh) |
CN (1) | CN100422986C (zh) |
TW (1) | TWI310526B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101796506A (zh) * | 2006-03-29 | 2010-08-04 | 高通股份有限公司 | 具有比例缩放式和非比例缩放式接口的变换设计 |
US8595281B2 (en) | 2006-01-11 | 2013-11-26 | Qualcomm Incorporated | Transforms with common factors |
CN107729995A (zh) * | 2017-10-31 | 2018-02-23 | 中国科学院计算技术研究所 | 用于加速神经网络处理器的方法和系统及神经网络处理器 |
CN107844829A (zh) * | 2017-10-31 | 2018-03-27 | 中国科学院计算技术研究所 | 用于加速神经网络处理器的方法和系统及神经网络处理器 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0324369D0 (en) * | 2003-10-18 | 2003-11-19 | Koninkl Philips Electronics Nv | Method and apparatus for calculating an inverse DCT |
US20070200738A1 (en) * | 2005-10-12 | 2007-08-30 | Yuriy Reznik | Efficient multiplication-free computation for signal and data processing |
TW200849970A (en) * | 2007-06-14 | 2008-12-16 | Sunplus Technology Co Ltd | Method for progressive JPEG image decoding |
US8819095B2 (en) * | 2007-08-28 | 2014-08-26 | Qualcomm Incorporated | Fast computation of products by dyadic fractions with sign-symmetric rounding errors |
US9110849B2 (en) | 2009-04-15 | 2015-08-18 | Qualcomm Incorporated | Computing even-sized discrete cosine transforms |
US8762441B2 (en) | 2009-06-05 | 2014-06-24 | Qualcomm Incorporated | 4X4 transform for media coding |
US9069713B2 (en) | 2009-06-05 | 2015-06-30 | Qualcomm Incorporated | 4X4 transform for media coding |
US20120093427A1 (en) * | 2009-06-19 | 2012-04-19 | Yusuke Itani | Image encoding device, image decoding device, image encoding method, and image decoding method |
US9081733B2 (en) | 2009-06-24 | 2015-07-14 | Qualcomm Incorporated | 16-point transform for media data coding |
US8451904B2 (en) | 2009-06-24 | 2013-05-28 | Qualcomm Incorporated | 8-point transform for media data coding |
US9118898B2 (en) | 2009-06-24 | 2015-08-25 | Qualcomm Incorporated | 8-point transform for media data coding |
US9075757B2 (en) | 2009-06-24 | 2015-07-07 | Qualcomm Incorporated | 16-point transform for media data coding |
US9824066B2 (en) | 2011-01-10 | 2017-11-21 | Qualcomm Incorporated | 32-point transform for media data coding |
US9538174B2 (en) * | 2012-08-10 | 2017-01-03 | Mediatek Inc. | Method and apparatus for inverse scan of transform coefficients in HEVC |
US11933892B2 (en) * | 2016-02-04 | 2024-03-19 | Koninklijke Philips N.V. | Ultrasound imaging system and method |
WO2019170431A1 (en) * | 2018-03-06 | 2019-09-12 | Telefonaktiebolaget Lm Ericsson (Publ) | Quantized coefficient coding |
US20230140628A1 (en) * | 2021-11-04 | 2023-05-04 | Meta Platforms, Inc. | Novel buffer format for a two-stage video encoding process |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5341318A (en) | 1990-03-14 | 1994-08-23 | C-Cube Microsystems, Inc. | System for compression and decompression of video data using discrete cosine transform and coding techniques |
US5270832A (en) * | 1990-03-14 | 1993-12-14 | C-Cube Microsystems | System for compression and decompression of video data using discrete cosine transform and coding techniques |
JP2797159B2 (ja) * | 1992-03-02 | 1998-09-17 | カシオ計算機株式会社 | 画像データ圧縮装置及び画像データ圧縮方法 |
TW331611B (en) | 1993-11-22 | 1998-05-11 | Winbond Electronics Corp | The loop & parallel processing method and apparatus for executing DCT and IDCT |
JPH07262175A (ja) | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 関数変換演算装置 |
US5636152A (en) | 1995-04-28 | 1997-06-03 | United Microelectronics Corporation | Two-dimensional inverse discrete cosine transform processor |
US6421695B1 (en) | 1995-10-28 | 2002-07-16 | Lg Electronics Inc. | Apparatus for implementing inverse discrete cosine transform in digital image processing system |
US5883823A (en) | 1997-01-15 | 1999-03-16 | Sun Microsystems, Inc. | System and method of a fast inverse discrete cosine transform and video compression/decompression systems employing the same |
SE512291C2 (sv) * | 1997-09-23 | 2000-02-28 | Ericsson Telefon Ab L M | Inbäddad DCT-baserad stillbildskodningsalgoritm |
US6137916A (en) * | 1997-11-17 | 2000-10-24 | Sony Electronics, Inc. | Method and system for improved digital video data processing using 8-point discrete cosine transforms |
TW395135B (en) | 1998-03-03 | 2000-06-21 | Nat Science Council | A high throughput and regular architecture of 2-D 8x8 DCT/IDCT using direct form |
JP2000032455A (ja) | 1998-07-13 | 2000-01-28 | Toshiba Corp | 逆離散コサイン変換回路とその変換方法及びデコーダ |
TW490634B (en) | 1998-09-15 | 2002-06-11 | Winbond Electronics Corp | Method for performing two-dimensional discrete cosine transform and its inverse involving a reduced number of multiplication operations |
US6167092A (en) | 1999-08-12 | 2000-12-26 | Packetvideo Corporation | Method and device for variable complexity decoding of motion-compensated block-based compressed digital video |
JP2001204044A (ja) | 2000-01-24 | 2001-07-27 | Victor Co Of Japan Ltd | 画像処理方法および画像処理装置 |
JP3971135B2 (ja) * | 2001-07-11 | 2007-09-05 | 株式会社テクノマセマティカル | Dct行列分解方法及びdct装置 |
TW535412B (en) * | 2001-11-09 | 2003-06-01 | Mediatek Inc | Progressive JPEG decoding device and method thereof |
US7403563B2 (en) | 2002-06-07 | 2008-07-22 | Sanyo Electric Co., Ltd. | Image decoding method and apparatus, and television receiver utilizing the same |
KR100961760B1 (ko) * | 2002-08-13 | 2010-06-07 | 퀄컴 인코포레이티드 | 이산코사인변환 계수를 참조하는 움직임 추정 방법 및 장치 |
KR100922941B1 (ko) | 2002-11-04 | 2009-10-22 | 삼성전자주식회사 | 에너지에 기반한 적응적인 이산코사인 변환/역이산코사인변환 장치 및 방법 |
-
2004
- 2004-07-07 US US10/887,375 patent/US7587093B2/en active Active
-
2005
- 2005-07-05 TW TW094122675A patent/TWI310526B/zh not_active IP Right Cessation
- 2005-07-07 CN CNB200510082798XA patent/CN100422986C/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8595281B2 (en) | 2006-01-11 | 2013-11-26 | Qualcomm Incorporated | Transforms with common factors |
CN101796506A (zh) * | 2006-03-29 | 2010-08-04 | 高通股份有限公司 | 具有比例缩放式和非比例缩放式接口的变换设计 |
CN101796506B (zh) * | 2006-03-29 | 2014-07-30 | 高通股份有限公司 | 具有比例缩放式和非比例缩放式接口的变换设计 |
US8849884B2 (en) | 2006-03-29 | 2014-09-30 | Qualcom Incorporate | Transform design with scaled and non-scaled interfaces |
US9727530B2 (en) | 2006-03-29 | 2017-08-08 | Qualcomm Incorporated | Transform design with scaled and non-scaled interfaces |
CN107729995A (zh) * | 2017-10-31 | 2018-02-23 | 中国科学院计算技术研究所 | 用于加速神经网络处理器的方法和系统及神经网络处理器 |
CN107844829A (zh) * | 2017-10-31 | 2018-03-27 | 中国科学院计算技术研究所 | 用于加速神经网络处理器的方法和系统及神经网络处理器 |
Also Published As
Publication number | Publication date |
---|---|
CN100422986C (zh) | 2008-10-01 |
US7587093B2 (en) | 2009-09-08 |
US20060008168A1 (en) | 2006-01-12 |
TW200603012A (en) | 2006-01-16 |
TWI310526B (en) | 2009-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1719435A (zh) | 执行离散余弦转换/反离散余弦转换的装置及其方法 | |
CN1942870A (zh) | 对矩形区域的突发存储器访问的方法 | |
CN101048722A (zh) | 用于高性能微处理器的具有热操作码的指令集、微处理器和由此的方法 | |
CN1701513A (zh) | 数据存储系统内的符号频率校平 | |
CN100351814C (zh) | 用于依据存储器访问模式执行数据存取的装置和方法 | |
CN1637724A (zh) | 用于闪速存储器的数据管理装置和方法 | |
CN1787641A (zh) | 图像信息解码方法和图像信息编码方法 | |
CN1825964A (zh) | 片上处理视频数据的方法和系统 | |
CN1826586A (zh) | 软件原子化 | |
CN1813478A (zh) | 用于手持设备的编码的方法 | |
CN1252566A (zh) | 直接存储器存取控制方法和装置 | |
CN1290339C (zh) | 压缩运动图像的解压装置及利用其的图像显示装置 | |
CN1716312A (zh) | 适用于视频处理的分级处理器架构 | |
CN1163054C (zh) | 图像处理设备和图像处理方法 | |
CN105763879A (zh) | 包括用于图像处理的编码器的方法、系统和设备 | |
CN103222269B (zh) | 用于较高吞吐量的最后位置的二值化 | |
JP2008042685A5 (zh) | ||
CN1545680A (zh) | 存储卡及数据重写方法 | |
CN1126375C (zh) | 视频信号编码系统的量化器 | |
CN1678020A (zh) | 视频信号处理器及其使用方法,显示设备及其使用方法 | |
TWI601075B (zh) | 移動補償影像處理裝置與影像處理方法 | |
CN101059952A (zh) | 一种图像旋转处理方法、装置及多媒体处理器 | |
CN1168504A (zh) | 图像识别装置 | |
CN1570897A (zh) | 总线控制器 | |
US7432988B2 (en) | Address generation for video processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081001 Termination date: 20190707 |
|
CF01 | Termination of patent right due to non-payment of annual fee |