CN1678020A - 视频信号处理器及其使用方法，显示设备及其使用方法 - Google Patents

视频信号处理器及其使用方法，显示设备及其使用方法 Download PDF

Info

Publication number
CN1678020A
CN1678020A CN200510059373.7A CN200510059373A CN1678020A CN 1678020 A CN1678020 A CN 1678020A CN 200510059373 A CN200510059373 A CN 200510059373A CN 1678020 A CN1678020 A CN 1678020A
Authority
CN
China
Prior art keywords
signal
frequency
output
processor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510059373.7A
Other languages
English (en)
Other versions
CN100373920C (zh
Inventor
高桥学志
柳泽玲互
岩田彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1678020A publication Critical patent/CN1678020A/zh
Application granted granted Critical
Publication of CN100373920C publication Critical patent/CN100373920C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种视频信号处理器，用于依照输入时钟信号来处理输入的视频数据，该处理器包括：改变视频数据格式并输出结果数据的输入部件；解码从输入部件输出的数据并输出解码数据的逻辑部件；和检测时钟信号的频率高于给定频率并输出检测结果作为检测信号的频率检测器。当时钟信号的频率高于给定频率时，依照该检测信号，组成视频信号处理器的至少一部分电路的操作停止。

Description

视频信号处理器及其使用方法， 显示设备及其使用方法
相关申请的交叉引用
2004年3月31日递交的日本第2004-106776号专利申请的公开包括说明书、附图和权利要求书，在此通过参考将其全部内容引入本申请。
技术领域
本发明涉及处理视频数据的视频信号处理器。
背景技术
大家知道以数字数据传送视频信号所使用的接口标准。典型的标准是数字视频接口(DVI)和高清晰度多媒体接口(HDMI)。
在这些标准里，定义了多种传输速率，这样许多设备在接收视频数据时就需要基于和各个视频传输速率相关联的频率的时钟来工作。
在日本未经审查的专利公开(Kokai)第10-261958号中公开了一个输出时钟频率和输入信号相关联的PLL电路的例子。在日本未经审查的专利公开(Kokai)第2001-251385号中公开了一个使用高速和低速串行总线传输信号的信号传输设备的例子。
接收视频数据的设备没有必要设计成能处理标准所定义的所有传输速率的信号。例如，为了避免成本的增加，在某些情况下高传输速率的视频信号将不会成为处理的对象。然而，具有未预料的高传输速率的视频信号可能在未被知晓的情况下输入。
在高传输速率视频信号输入的情况下，电路往往是依照和输入信号相关联的高速时钟来处理。因此，如果高于预定速率的视频信号输入时，就会产生电路故障或者额外的热量。特别地，为了释放电路产生的热量，有必要提供散热器或者有足够能力的类似部件。这产生了另一个增加成本的问题。
发明内容
因此本发明的目的是当有未预料的高传输速率的视频数据输入时防止额外热量的产生。
特别地，在本发明的第一方面，一种依照输入时钟信号来处理输入视频数据的视频信号处理器包括：改变视频数据格式并输出结果数据的输入部件；解码从输入部件输出的数据并输出解码数据的逻辑部件；和检测时钟信号的频率高于给定频率并输出检测结果作为检测信号的频率检测器。当时钟信号的频率高于给定频率时，依照该检测信号，组成视频信号处理器的至少一部分电路的操作停止。
使用这个处理器，当输入高传输速率的视频信号时，至少部分电路的操作被停止。因此，就可以防止电路在未预料的高频上工作，从而抑制额外热量的产生。结果避免了热量引起的负面影响。
处理器优选地还包括低速时钟发生器来输出基本为周期性的信号，并且频率检测器优选地包括使用从低速时钟发生器输出的信号作为重启信号的分频器，分离时钟信号的频率并输出结果信号作为检测信号。
处理器优选地还包括低速时钟发生器来输出基本为周期性的信号，并且频率检测器优选地包括转换电路，其使用从低速时钟发生器输出的信号作为重启信号并输出依照时钟信号转换给定电平的信号获得的结果作为检测信号。
在处理器中，频率检测器优选地包括：分离时钟信号频率并输出结果信号的分频器；和中央处理单元(CPU)，其基于分频器输出信号的电平变化间隔来执行检测，并输出检测结果作为检测信号。
在处理器中，频率检测器优选地包括保存和输出分频器输出的寄存器，并且CPU优选地使用寄存器输出来执行检测。
在处理器中，输入部件和逻辑部件优选地包括和寄存器中各个位相关联的块，分频器优选地输出按不同比率分离时钟信号频率所获得的多个信号，寄存器优选地在各个不同的位存储从分频器输出的信号，和CPU优选地基于寄存器中一个相关联位的值控制每个块的操作。
在处理器中，频率检测器优选地包括：将输入信号逻辑电平反相和产生输出的反相器；将反相器的输出与时钟信号同步输出的第一触发器；延迟第一触发器输出和向反相器输出延迟信号的延迟电路；将第一触发器的输出与时钟信号同步输出的第二触发器；和从第一和第二触发器获得该输出的异或，并输出获得的异或作为检测信号的异或门。
在处理器中，输入部件优选地包括：工作在输入视频数据频率上的第一输入电路；和工作在时钟信号频率上的第二电路，并且输入部件优选地依照检测信号使第一电路停止。
在处理器中，输入部件优选地依照检测信号使第二电路停止。
在处理器中，至少部分逻辑部件优选地依照检测信号停止。
处理器优选地还包括保持和输出检测信号逻辑电平的门闩电路。
处理器优选地还包括输出给定周期信号的定时器，该门闩电路优选地由定时器输出的信号重启。
在处理器中，处理器优选地输出检测信号到为处理器供应功率的电源电路，并且处理器优选地依照检测信号使电源电路停止向处理器供应功率。
在处理器中，处理器优选地输出检测信号到输出时钟信号的外部时钟发生器，并且处理器优选地依照检测信号使外部时钟发生器停止向处理器提供时钟信号。
在处理器中，检测信号优选地作为一种信号输出，来通知包括外部时钟发生器的另一视频信号处理器两个处理器互相连接。
在处理器中，假定时钟信号的频率高于给定频率，当测量处理器消耗的电流，并且获得的电流值大于给定的值，则频率检测器优选地输出检测信号。
在本发明的第二个方面，一种用视频信号处理器来处理视频信号的方法包括：改变视频数据格式的输入步骤；解码输入步骤所获数据的逻辑步骤；和检测时钟信号的频率高于给定频率并输出检测结果作为检测信号的频率检测步骤。当时钟信号的频率高于给定频率时，依照该检测信号，组成视频信号处理器的至少一部分电路的操作停止。上述视频信号处理器依照输入的时钟信号来处理输入的视频数据。
在本发明的第三方面，显示设备包括：第一方面中的视频信号处理器；显示单元；控制显示单元的显示控制器；和控制显示控制器的CPU，使得当CPU接收到检测信号时，显示单元出现显示来指示时钟信号的频率高于给定频率。
在本发明的第四个方面，显示设备的显示方法包括：检测时钟信号的频率高于给定频率的频率检测步骤；和当在频率检测步骤中进行检测时，出现显示来指示时钟信号频率高于给定频率的控制步骤。上述显示设备包括显示单元和依照输入时钟信号处理输入视频数据的视频信号处理器。
依照本发明，当输入高传输速率的视频信号时，至少一部分电路的操作被停止，从而抑制额外热量的产生。因此，当电路工作在有高传输速率的视频信号输入的情况下时，不再需要散热器或类似的高能部件。结果使成本降低了。
附图说明
图1是显示依照本发明第一具体实施方式的视频信号处理器和它的外设电路的结构图。
图2是图1中所示视频信号处理器配置实例的结构图。
图3是图2中所示频率检测电路配置实例的结构图。
图4是图3中所示频率检测电路中信号实例的图。
图5是图2中所示频率检测电路的另一个配置实例的结构图。
图6是图5中所示频率检测电路中信号实例的图。
图7是图2中所示频率检测电路的另一个配置实例的结构图。
图8是图2中所示使用视频信号处理器的显示设备的配置实例结构图。
具体实施方式
在下文中，将参照附图阐述本发明的具体实施方式。
实施方式1
图1是依照本发明第一实施方式的视频信号处理器和它的外设电路的结构图。图1中的视频信号处理器100依照HDMI标准和外部时钟信号CLK，从作为发送器的视频信号处理器800接收视频数据D0、D1和D2，时钟信号CLK具有依照上面视频数据传输速率的频率。视频信号处理器100传输控制信号CTL到视频信号处理器800和从视频信号处理器800接收控制信号CTL。
中央处理单元(CPU)82根据需要控制视频信号处理器100。CUP82从视频信号处理器800接收通知视频信号处理器800被连接的热插拔检测信号HPI。CPU 82向视频信号处理器800输出热插拔检测信号HPO，该热插拔检测信号HPO通知视频信号处理器100连接到视频信号处理器800。
上面描述的视频信号处理器100和视频信号处理器800之间以及CPU 82与视频信号处理器800之间的信号传输和接收是通过HDMI连接器(未示出)来操作的。
视频信号处理器100输出检测信号DFL到外部的时钟发生器810和电源电路84，时钟发生器810产生并输出外部时钟信号CLK。电源电路84依照检测信号DFL向视频信号处理器100提供电源。
图2是显示图1中视频信号处理器100配置实例的结构图。视频信号处理器100包括：输入部件10；时钟输入单元32；低速时钟发生器34；门闩电路36；定时器38；作为频率检测器的频率检测电路40；和逻辑部件60。
输入部件10包括：外部时钟输入单元12；时钟输出单元14；数据输出电路16；和高速电路20。高速电路包括：数据输入电路21、22和23；和频率转换电路26。逻辑部件60包括：时钟输入单元62；解码器64；解密电路65；A/V控制单元66；视频数据输出单元67；音频数据输出单元68；控制单元72；和寄存器74。
在下文中，假设视频信号处理器100被设计成例如，当视频数据D0至D2的传输速率是750MHz或低一些时是可操作的。视频数据D0至D2是在视频传输中有同样高的传输速率的比特流。外部时钟信号CLK的频率是视频数据D0至D2传输速率的1/10。例如当视频数据D0至D2的传输速率是750MHz时，外部时钟信号CLK的频率就是75MHz。因此，如果检测到外部时钟信号CLK的频率高于给定的频率，就可以知道视频数据D0至D2的传输速率太高了。
视频数据D0至D2分别输入到数据输入电路21至23。数据输入电路21包括PLL电路并使PLL电路和视频数据D0同步，以使稳定的视频数据输出到频率转换电路26。数据输入电路22和23用和数据输入电路21同样的方式配置，视频数据D1和D2稳定地输出到频率转换电路26。
外部时钟输入单元12依照从门闩电路36输出的检测信号DFL，向时钟输出单元14、数据输出电路16和频率转换电路26输出从外部时钟发生器810输入的外部时钟信号CLK。时钟输出单元14向时钟输入单元32和62输出所输入的时钟信号作为时钟信号CLH，而无需改变。
频率转换电路26依照从外部时钟输入单元12输入的时钟信号的时序，把从数据输入电路21至23输入的串行数据转换为并行数据，并把并行数据输出到数据输出电路16。数据输出电路16把从频率转换电路26输出的并行视频数据和从外部时钟输入单元12输入的时钟信号同步，并向解码器64输出得到的数据作为视频数据DD。
时钟输入单元32输出时钟信号CLH到频率检测电路40。低速时钟发生器34包含自激振荡器，并且产生基本为周期性的(substantially-periodic)的低速时钟信号CLL，该信号有着相对低的频率，低速时钟发生器34输出时钟信号CLL到频率检测电路40。频率检测电路40使用低速时钟信号CLL检测时钟信号CLH的频率是否高于给定的频率，并将结果输出到门闩电路36作为检测信号DHF。
当检测信号DHF转换到“H”，门闩电路36保持这个逻辑电平并把逻辑电平作为检测信号DFL输出到外部时钟输入单元12、时钟输入单元62、控制单元72、外部时钟发生器810、电源电路84和其他电路。定时器38产生具有给定周期的信号并输出该信号到门闩电路36。门闩电路36被从定时器38输出的信号重启。
时钟输入单元62向逻辑部件60所包含的电路提供时钟信号CLH。解码器64对视频数据DD解码并输出解码数据。解密电路65对包含在解码器64输出中被加密的数据进行解密，并输出解密数据。
A/V控制电路66从解密电路65的输出分离出视频数据并向视频数据输出单元67输出得到的视频数据。A/V控制电路66也从该输出分离出音频数据并向音频数据输出单元68输出所得到的音频数据。视频数据输出单元67向外部输出视频数据VID。音频数据输出单元68向外部输出音频数据AUD。解码器64、解密电路65、A/V控制电路66、视频数据输出单元67和音频数据输出单元68由控制单元72所控制。
控制单元72依照从频率检测电路40输出的检测信号DHF的电平向寄存器74中写值。控制单元72向CPU 82发送数据和从CPU 82接收数据。CPU 82从寄存器74读数据和在寄存器74中写数据。
图3是图2所示频率检测电路40配置实例的结构图。频率检测电路40包括：触发器41、42、43和44；反相器46、47和48。触发器41至43以及反相器46至48组成分频器来分离时钟信号CLH的频率和输出得到的信号。当频率检测电路40接收到作为重启信号的低速时钟信号CLL，并且随即接收到8个脉冲的时钟信号CLH时，频率检测电路40把检测信号DHF的电平从“L”变为“H”。
图4是图3所示频率检测器40的信号实例的图。例如在图4中，低速时钟信号CLL的频率是5MHz，作为检测对象的时钟信号CLH的频率是133MHz(周期是7.5ns)。
在图4的例子中，频率检测电路40通过低速时钟信号CLL被重启，导致检测信号DHF在重启约60ns后转换到“H”，随即检测到输入了频率高于75MHz的时钟信号CLH，也就是视频数据D0至D2的频率高于视频信号处理器100所能处理数据的频率。另一方面，当时钟信号CLH的频率是75MHz(周期是13.3ns)时，检测信号DHF不转换到“H”。
数据输入电路21至23和频率转换电路26工作在输入视频数据的频率上。外部时钟输入单元12和数据输出电路16工作在外部时钟信号CLK的频率上。
例如当检测信号DFL指示外部时钟信号CLK的频率高于例如75MHz时，外部时钟输入单元12通过停止时钟信号的供应来停止数据输入电路21至23和频率转换电路26的高速操作。
在这种情况下，外部时钟输入单元12可以通过停止时钟信号的供应或者通过停止它本身的操作来停止数据输出电路16相对低速的操作。
作为选择，时钟输入单元62可以通过停止时钟信号的供应来令组成逻辑部件60的电路的至少一部分停止，例如令解码器64、解密电路65、A/V控制单元66、视频数据输出单元67、音频数据输出单元68或者控制单元72停止。
作为选择，时钟输出单元14可以停止向时钟输入单元32和62提供时钟信号，来停止频率检测电路40和逻辑部件60的操作。
作为选择，电源电路84可以停止向视频信号处理器100提供电源。
作为选择，外部时钟发生器810可以停止输出外部时钟信号CLK。
检测信号DFL可以被用作重启信号RST来停止整个视频信号处理器100的操作。
CPU 82或者控制单元72可以输出检测信号DFL作为热插拔检测信号HPO。特别地，当外部时钟信号CLK的频率高于给定频率时，就会输出指示视频信号处理器100没有连接到视频信号处理器800的热插拔检测信号HPO。然后，视频信号处理器800能够停止输出视频数据D0至D2和外部时钟信号CLK。
频率检测电路40可以测量视频信号处理器100所消耗的电流。在这种情况下，如果获得的电流值高于给定值，则认为外部时钟信号CLK的频率高于给定频率，从而输出指示检测到高频时钟信号的检测信号。
除了检测信号DFL，可以使用从频率检测电路40输出的检测信号DHF。在这种情况下，门闩电路36和定时器38可以省略。
(修改实例1)
作为第一实施方式的第一修改实例，将会描述检测高频时钟信号输入的例子。在本修改实例中，频率检测电路和CPU形成频率检测器。
CPU 82通过控制单元72接收分频器的输出，基于该输出电平上的变化间隔，检测出外部时钟信号CLK的频率高于给定频率，并且输出检测结果作为检测信号DFC。如图2所示，检测信号DFL、检测信号DFC可以用于视频信号处理器的电路控制。
例如，如果其中有串联连接的25级触发器的分频器被用作频率检测电路，则当外部时钟信号CLK频率分别是133MHz和75MHz时，分频器的输出周期大约是252ms和447ms。CPU 82每50ms检测分频器输出的电平，并基于连续产生的同样电平的数量，检测外部时钟信号CLK的频率是否高于给定的频率。
由于控制单元72是依照检测信号DHF的电平向寄存器74中写值，因此，CPU 82可以从寄存器74中读取数据来检测外部时钟信号CLK的频率。
输入部件10、高速电路20和外部时钟输入单元12，例如，作为电路块可以分别和寄存器74中最低有效位、第二最低有效位和第三最低有效位相关联。另外，控制单元72可以在寄存器74中的各个不同位存储组成分频器的一些触发器的输出，以使CPU 82基于寄存器中一个相关联位的值来控制操作，如使每个输入部件10、高速电路20和外部时钟输入单元12停止的操作。这样，CPU 82很容易控制系统必要能量消耗的减少。
(修改实例2)
图5是图2所示频率检测电路另一个配置实例的结构图。图5中显示的频率检测电路(频率检测器)包括触发器242A、242B、242C、242D、242E、242F、242G、242H、242I、242J、242K和242L。这些触发器242A到242L是串联的，使得每一个触发器的输出作为下一级触发器的输入信号，因此形成了转换电路。当接收到低速时钟信号CLL作为重启信号并且之后接收到12个脉冲的时钟信号CLH时，图5中示出的频率检测电路把检测信号DHF的电平从“L”变为“H”。
图6是图5所示频率检测电路中信号示例图。例如在图6中，也是假定低速时钟信号CLL的频率是5MHz并且作为待检测对象的时钟信号CLH的频率是133MHz(周期是7.5ns)。
在图6的情况下，频率检测电路由低速时钟信号CLL重启，使得检测信号DHF在重启90ns后转换到“H”，从而检测出输入了频率高于75MHz的时钟信号CLH。另一方面，如果时钟信号CLH的频率是75MHz(周期是13.3ns)，则检测信号DHF不转换到“H”。
(修改实例3)
图7是图2所示频率检测电路另一个配置实例的结构图。图7中所示频率检测电路(频率检测器)包括：触发器341和342；延迟电路344；反相器346；和异或门347。在本例中，无需低速时钟发生器34。
延迟电路344延迟了触发器341的输出并且产生到反相器346的输出。反相器346将延迟电路344输出的逻辑电平反相，并且产生到触发器341的输出。触发器341使反相器346的输出和时钟信号CLH同步并输出结果。触发器342接收触发器341的输出并把接收到的输出和时钟信号CLH同步地输出到异或门347。异或门347获得触发器341和342输出的异或，并输出结果作为检测信号DHF。
由延迟电路344产生的延迟例如被设置成比133MHz的时钟信号周期长并比75MHz的时钟信号周期短。然后，当输入133MHz的高速时钟信号作为时钟信号CLH时，异或门347输出反复在“H”和“L”之间转换的信号，而当输入75MHz的低速时钟信号时，输出电平不变的信号。从而，图7所示频率检测电路能检测高速时钟信号的输入。
实施方式2
图8是使用图2所示视频信号处理器的显示设备的配置实例结构图。图8中显示的显示设备400包括：视频信号处理器100；CPU 82；存储器412；显示控制器414；和显示单元416。
视频信号处理器100输出视频数据VID到显示控制器414，并且输出检测信号DHF到CPU 82。当检测信号DHF指示检测到高频信号时，CPU 82控制显示控制器414，以使事先存储在存储器412中的数据被读出并通过显示单元416来显示。显示控制器414将视频数据VID或由CPU 82从存储器412中读出的数据输出到显示单元416并依照CPU 82的指令显示数据。
当检测信号DHF指示检测到高频信号时，CPU 82使显示单元416出现显示，该显示指示例如外部时钟信号CLK的频率高于给定的频率，也就是输入到视频信号处理器100的视频数据D0至D2的传输速率高于给定的传输速率，或者视频数据D0至D2传输所用的电缆需要从显示设备400中移除。
即使输入超高传输速率的视频数据并因此数据显示失败，显示设备400也能使用户容易地知道失败的原因，以便于采取措施，象断开使用的电缆和使用其他的电缆。
综上所述，本发明对于视频信号处理器是有用的，因为在输入高传输速率的视频信号情况下抑制了额外热量的产生。

Claims (19)

1.一种视频信号处理器，用于依照输入时钟信号来处理输入的视频数据，该处理器包括：
改变视频数据格式并输出结果数据的输入部件；
解码从输入部件输出的数据并输出解码数据的逻辑部件；和
检测时钟信号的频率高于给定频率并输出检测结果作为检测信号的频率检测器，
其中当时钟信号的频率高于给定频率时，依照该检测信号，组成视频信号处理器的至少一部分电路的操作停止。
2.权利要求1中的处理器，还包括输出基本为周期性的信号的低速时钟发生器，
其中频率检测器包括分频器，其使用从低速时钟发生器输出的信号作为重启信号，分离时钟信号的频率并输出结果信号作为检测信号。
3.权利要求1中的处理器，还包括输出基本为周期性的信号的低速时钟发生器，
其中频率检测器包括转换电路，其使用从低速时钟发生器输出的信号作为重启信号并输出依照时钟信号转换给定电平的信号获得的结果作为检测信号。
4.权利要求1中的处理器，其中频率检测器包括：
分离时钟信号频率并输出结果信号的分频器；和
中央处理单元(CPU)，其基于分频器输出信号的电平的变化间隔来执行检测，并输出检测结果作为检测信号。
5.权利要求4中的处理器，其中频率检测器还包括保存和输出分频器输出的寄存器，和
使用寄存器输出来执行检测的CPU。
6.权利要求5中的处理器，其中输入部件和逻辑部件包括和寄存器中各个位相关联的块，
分频器输出通过按不同比率分离时钟信号频率所获得的多个信号，
寄存器在各个不同的位存储从分频器输出的信号，和
CPU基于寄存器中一个相关联位的值控制每个块的操作。
7.权利要求1中的处理器，其中频率检测器包括：
将输入信号逻辑电平反相和产生输出的反相器；
将反相器的输出与时钟信号同步输出的第一触发器；
延迟第一触发器输出和向反相器输出延迟信号的延迟电路；
将第一触发器的输出与时钟信号同步输出的第二触发器；和
从第一和第二触发器获得该输出的异或，并输出获得的异或作为检测信号的异或门。
8.权利要求1中的处理器，其中输入部件包括：
工作在输入视频数据频率上的第一输入电路；和
工作在时钟信号频率上的第二电路，
其中输入部件依照检测信号使第一电路停止。
9.权利要求8中的处理器，其中输入部件依照检测信号使第二电路停止。
10.权利要求1中的处理器，其中至少部分逻辑部件依照检测信号停止。
11.权利要求1中的处理器，还包括保持和输出检测信号逻辑电平的门闩电路。
12.权利要求11中的处理器，还包括输出给定周期信号的定时器，
其中门闩电路由定时器输出的信号重启。
13.权利要求1中的处理器，其中处理器输出检测信号到为处理器供应功率的电源电路，和
处理器依照检测信号使电源电路停止向处理器供应功率。
14.权利要求1中的处理器，其中处理器输出检测信号到输出时钟信号的外部时钟发生器，和
处理器依照检测信号使外部时钟发生器停止向处理器提供时钟信号。
15.权利要求14中的处理器，其中检测信号作为一种信号输出，来通知包括外部时钟发生器的另一视频信号处理器两个处理器互相连接。
16.权利要求1中的处理器，其中假定时钟信号的频率高于给定频率，当测量处理器消耗的电流，并且获得的电流值大于给定的值时，则频率检测器输出检测信号。
17.一种用视频信号处理器来处理视频信号的方法，该视频信号处理器依照输入时钟信号来处理输入的视频数据，该方法包括：
改变视频数据格式的输入步骤；
解码输入步骤所获数据的逻辑步骤；和
检测时钟信号的频率高于给定频率并输出检测结果作为检测信号的频率检测步骤，
其中当时钟信号的频率高于该给定频率时，依照该检测信号，组成视频信号处理器的至少一部分电路的操作停止。
18.一种显示设备，包括：
权利要求1中的视频信号处理器；
显示单元；
控制显示单元的显示控制器；和
控制显示控制器的CPU，使得当CPU接收到检测信号时，显示单元出现显示来指示时钟信号的频率高于给定频率。
19.一种显示设备的显示方法，显示设备包括显示单元和依照输入时钟信号处理输入视频数据的视频信号处理器，该显示方法包括：
检测时钟信号的频率高于给定频率的频率检测步骤；和当在频率检测步骤中进行检测时，出现显示来指示时钟信号频率高于给定频率的控制步骤。
CNB2005100593737A 2004-03-31 2005-03-29 视频信号处理器及其使用方法，显示设备及其使用方法 Expired - Fee Related CN100373920C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP106776/2004 2004-03-31
JP2004106776A JP4871494B2 (ja) 2004-03-31 2004-03-31 映像信号処理装置

Publications (2)

Publication Number Publication Date
CN1678020A true CN1678020A (zh) 2005-10-05
CN100373920C CN100373920C (zh) 2008-03-05

Family

ID=35050308

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100593737A Expired - Fee Related CN100373920C (zh) 2004-03-31 2005-03-29 视频信号处理器及其使用方法，显示设备及其使用方法

Country Status (3)

Country Link
US (2) US7864252B2 (zh)
JP (1) JP4871494B2 (zh)
CN (1) CN100373920C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4816123B2 (ja) * 2006-02-17 2011-11-16 ソニー株式会社 無線通信装置及び無線通信方法
JP2007288407A (ja) * 2006-04-14 2007-11-01 Matsushita Electric Ind Co Ltd テレビジョン受像機
JP4903074B2 (ja) * 2007-03-27 2012-03-21 ラピスセミコンダクタ株式会社 同期信号生成回路
US7818466B2 (en) * 2007-12-31 2010-10-19 Synopsys, Inc. HDMI controller circuit for transmitting digital data to compatible audio device using address decoder where values are written to registers of sub-circuits
JP4679657B2 (ja) * 2009-08-31 2011-04-27 株式会社東芝 放送受信装置
JP6195707B2 (ja) * 2011-11-24 2017-09-13 日東電工株式会社 粘着剤組成物、粘着剤層、粘着剤層付偏光フィルムおよび画像形成装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3581011A (en) * 1967-10-23 1971-05-25 Telemation Television broadcast synchronizing apparatus and method
US4298890A (en) * 1980-04-21 1981-11-03 Zenith Radio Corporation Digital vertical synchronization system for a television receiver
US4879758A (en) * 1987-01-02 1989-11-07 Motorola, Inc. Communication receiver system having a decoder operating at variable frequencies
JPH0213074A (ja) * 1988-06-29 1990-01-17 Toshiba Corp マルチチャンネル画像表示回路
US5142247A (en) * 1991-08-06 1992-08-25 Compaq Computer Corporation Multiple frequency phase-locked loop clock generator with stable transitions between frequencies
JP2778874B2 (ja) * 1992-06-23 1998-07-23 三菱電機株式会社 周波数検出回路
DE69520919T2 (de) * 1994-09-28 2002-03-28 Matsushita Electric Industrial Co., Ltd. Digitale Verabeitung geeignet für ein analoges vom Standard abweichendes Videosignal
JPH09162726A (ja) * 1995-12-04 1997-06-20 Nec Eng Ltd クロック信号発生器
US5926053A (en) * 1995-12-15 1999-07-20 National Semiconductor Corporation Selectable clock generation mode
US5698942A (en) * 1996-07-22 1997-12-16 University Of North Carolina Field emitter flat panel display device and method for operating same
US5784332A (en) * 1996-12-12 1998-07-21 Micron Technology Corporation Clock frequency detector for a synchronous memory device
JPH10198325A (ja) * 1997-01-10 1998-07-31 Matsushita Electric Ind Co Ltd 入力信号異常表示機能付きディスプレイ装置
JP3591754B2 (ja) 1997-03-19 2004-11-24 パイオニア株式会社 Ｐｌｌ回路
JPH118839A (ja) * 1997-06-19 1999-01-12 Matsushita Electric Ind Co Ltd 映像信号変換装置
JPH11143446A (ja) * 1997-11-13 1999-05-28 Hitachi Ltd ディスプレイ装置
US6259424B1 (en) * 1998-03-04 2001-07-10 Victor Company Of Japan, Ltd. Display matrix substrate, production method of the same and display matrix circuit
JP2000106646A (ja) * 1998-09-28 2000-04-11 Matsushita Electric Ind Co Ltd 撮像装置
KR100281885B1 (ko) * 1998-12-28 2001-02-15 윤종용 디지털 신호 수신장치의 클럭 주파수 변환장치
US6397343B1 (en) * 1999-03-19 2002-05-28 Microsoft Corporation Method and system for dynamic clock frequency adjustment for a graphics subsystem in a computer
US6693628B1 (en) * 1999-03-26 2004-02-17 Fujitsu Siemens Computers Gmbh Method and device for monitoring a setting of a phase in flat screens
JP2000284764A (ja) * 1999-03-30 2000-10-13 Hitachi Ltd ディスプレイ装置
US6820209B1 (en) * 1999-07-15 2004-11-16 Apple Computer, Inc. Power managed graphics controller
JP4154820B2 (ja) * 1999-12-09 2008-09-24 三菱電機株式会社 画像表示装置のドットクロック調整方法およびドットクロック調整装置
JP4639420B2 (ja) 2000-03-08 2011-02-23 ソニー株式会社 信号伝送装置および信号伝送方法
JP2001265313A (ja) * 2000-03-14 2001-09-28 Canon Inc 信号処理装置、信号処理方法及びコンピュータ読み取り可能な記憶媒体
JP3468419B2 (ja) 2000-03-17 2003-11-17 Ｔｄｋ株式会社 トンネル磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置及び磁気ディスク装置
JP3506329B2 (ja) * 2000-06-01 2004-03-15 松下電器産業株式会社 映像切替検出回路
JP4212791B2 (ja) * 2000-08-09 2009-01-21 シャープ株式会社 液晶表示装置ならびに携帯電子機器
JP4380986B2 (ja) * 2000-09-08 2009-12-09 富士通株式会社 クロック制御装置及びその記録媒体
JP3966683B2 (ja) * 2000-10-26 2007-08-29 株式会社アドバンスト・ディスプレイ 液晶表示装置
US6501234B2 (en) * 2001-01-09 2002-12-31 02 Micro International Limited Sequential burst mode activation circuit
US20020105592A1 (en) * 2001-02-05 2002-08-08 Conexant Systems, Inc. System and method for processing HDTV format video signals
JP2003084722A (ja) * 2001-09-12 2003-03-19 Matsushita Electric Ind Co Ltd 表示装置の駆動回路
JP2003143499A (ja) * 2001-10-31 2003-05-16 Sony Corp デジタルテレビ受信機、映像データ伝送回路及び映像データ受信回路
EP1338948A1 (en) * 2002-02-25 2003-08-27 Hewlett Packard Company, a Delaware Corporation Clock control arrangement for a computing system
EP1347642A3 (en) * 2002-03-18 2008-03-12 Matsushita Electric Industrial Co., Ltd. Digital broadcast receiving apparatus, method, and program
JP3942986B2 (ja) * 2002-08-09 2007-07-11 Ｎｅｃディスプレイソリューションズ株式会社 表示装置、表示システム及びケーブル
US6996730B2 (en) * 2002-11-25 2006-02-07 Texas Instruments Incorporated Adjusting voltage supplied to a processor in response to clock frequency
US7467318B2 (en) * 2003-09-29 2008-12-16 Ati Technologies Ulc Adaptive temperature dependent feedback clock control system and method
US7617488B2 (en) * 2003-12-30 2009-11-10 Intel Corporation Method and apparatus and determining processor utilization
US7343508B2 (en) * 2004-03-05 2008-03-11 Ati Technologies Inc. Dynamic clock control circuit for graphics engine clock and memory clock and method

Also Published As

Publication number Publication date
JP2005292437A (ja) 2005-10-20
JP4871494B2 (ja) 2012-02-08
US20050231493A1 (en) 2005-10-20
CN100373920C (zh) 2008-03-05
US7864252B2 (en) 2011-01-04
US20110007043A1 (en) 2011-01-13

Similar Documents

Publication Publication Date Title
CN1678020A (zh) 视频信号处理器及其使用方法，显示设备及其使用方法
CN1324876C (zh) 自动图像修正电路
CN1130069C (zh) 假轮廓校正装置和方法
CN1719435A (zh) 执行离散余弦转换/反离散余弦转换的装置及其方法
CN101046941A (zh) 用于驱动液晶显示器件的装置和方法
CN1326131A (zh) 图象显示系统
CN1752955A (zh) 非同步时脉范围传输数据的虚拟同步系统与方法
US8285061B2 (en) Apparatus for image processing with encoding selection
CN1664956A (zh) 半导体存储装置中的延迟锁定回路及其时钟锁定方法
CN1266904C (zh) 数据传送装置
CN1437718A (zh) 高速存储系统
CN1774915A (zh) 数字接口解码接收装置
CN101063894A (zh) 动态同步化处理器时钟与总线时钟前缘的方法与系统
CN1913445A (zh) 具有多信道省电和唤醒的数据通信系统和方法
CN1135466C (zh) 计算机系统中连接视频信息的装置和方法
CN1298134C (zh) 同步电路
US9355615B2 (en) Apparatuses, systems, and methods for converting a display driver sync signal into an image sensor sync signal
CN1385135A (zh) 快速模数转换信号处理器、射频接收电路、数字接收前端电路
CN1497414A (zh) 数据转换电路和半导体装置
CN1328289A (zh) 图像显示系统及设备
CN1794328A (zh) 有机电致发光显示屏的列控制电路
CN1088701A (zh) 三维计算机图形设备
CN101051431A (zh) 图像数据显示控制设备
CN1324421C (zh) 一种中央处理器变频及中央处理器风扇变速的方法和装置
CN1598738A (zh) 接口电路及其时钟输出法、数据处理电路及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080305

Termination date: 20130329