JP2007288407A - テレビジョン受像機 - Google Patents

テレビジョン受像機 Download PDF

Info

Publication number
JP2007288407A
JP2007288407A JP2006111763A JP2006111763A JP2007288407A JP 2007288407 A JP2007288407 A JP 2007288407A JP 2006111763 A JP2006111763 A JP 2006111763A JP 2006111763 A JP2006111763 A JP 2006111763A JP 2007288407 A JP2007288407 A JP 2007288407A
Authority
JP
Japan
Prior art keywords
hdmi
clock
processing unit
signal processing
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006111763A
Other languages
English (en)
Inventor
Hirofumi Shimizu
浩文 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006111763A priority Critical patent/JP2007288407A/ja
Publication of JP2007288407A publication Critical patent/JP2007288407A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

【課題】各種HDMI信号出力機器からの出力信号が、一時的に不正規な信号状態になった場合の映像表示異常を回避する。
【解決手段】HDMI対応外部機器2と接続されたテレビジョン受像機1は、HDMI対応外部機器2から入力されたデジタル信号を、HDMI信号処理部3にて受信、信号状態検出を行い、信号状態に応じてマイクロコンピュータ6は、HDMI信号処理部3、入力信号処理部4、映像信号処理部5を適応制御する。HDMI対応外部機器2からの信号が過渡的に不正規な信号状態となり、正規状態に復活した場合でも安定した状態で映像信号処理部5に対しフレームレート変換処理の再計算を実行する。
【選択図】図1

Description

本発明は、HDMI及びDVI等デジタル入力端子を有する映像信号受信装置に関するもので、デジタル映像信号を受信し、受信状態に応じて装置の設定を制御する手段を提供するものである。
デジタル信号伝送規格として採用されるようになってきたHDMI(High Definition Multimedia Interface)規格では、デジタル映像信号に多重してデジタル音声信号と制御信号等を伝送することが出来る。HDMI規格に準拠した機器間は、図5のHDMI対応外部機器との接続ケーブルバス図に示すように、主にTMDS、DDC、5VPOWERと呼ばれる3要素で構成された接続で情報伝送を行う。
ここで、TMDS(Transition Minimized Differential Signaling)は、デジタル映像データおよびデジタル音声データを伝送する3つのデータチャネルと、クロックチャネルから構成される。DDC(Display Data Channel)は、映像や音声の属性情報を含み、制御データの伝送に使われる。5VPOWERラインの電圧レベルを、HDMI受信装置側で検出することで、HDMI機器の接続有無を判断することが出来る。
このようなHDMI対応外部機器においては、電源ラインの電圧レベルをHDMI受信装置側で検出することによりHDMI機器の接続有無を判断するという簡易な構成を採用していることから、電源ラインの電圧レベルが所定値以上の場合にのみ、映像、音声、接続情報をケーブル、コネクタを介して受信装置側のHDMI信号処理部で受信、信号処理を行うことで、受信装置のメイン制御部の信号判定の負担を軽減し、例えば、HDMIと異なる入力ソースインターフェースの選択状態から、HDMIを選択した状態に切り替えたときに、応答時間が短くてすみ且つ電力消費の軽減を図ることは容易に可能となるものである。
さらに、特許文献1における映像信号受信装置について図6を参照しながら説明する。HDMI対応外部機器201からのHDMI規格に対応したデジタル信号をHDMI信号処理部20において受信した場合に、入力された映像信号の属性情報(画角、フィールド周波数、走査線数)を判別し、これを受けた制御手段23は、判別した映像信号の属性情報に基づいて、アナログ映像信号の周波数判別器31Aの動作・非動作を決定する。この周波数判別器31Aの非動作が決定した場合には、周波数判別器31Aの判別結果を用いることなく、映像信号処理回路31Bの走査線変換処理や画角調整の内容の少なくとも1つを決定する。これにより特許文献1においては、周波数判別の時間を不要とし、併せて周波数判別器の電源をオフすることで、電力消費を軽減していることが開示されている。
特開2006―19809号公報
しかしながら、HDMI規格では、上述したTMDSクロックはビデオのピクセルレート(画素単位)で伝送されるため、受信装置のHDMI信号処理部は、入力信号のTMDSクロックで内部処理を行い、TMDSクロックそのもの、もしくはTMDSクロックを基準に逓倍したクロックが後段に伝送され信号処理に使用される。
従って、例えば電源起動時等の過渡的状態において、各種HDMI信号出力機器からの出力信号が、図5におけるTMDSのチャネル0から2を使用して伝送されるフォーマットや画素数は変化せずに、TMDSクロックチャネルを使用して伝送されるTMDSクロックのみ出力が停止する場合のように一時的にクロック信号が不正規な信号状態に陥った場合であっても、HDMI信号処理部は、TMDSのチャネル0から2を使用して伝送されるフォーマットや画素数には変化がないため、正常な状態として処理してしまうことが問題となる。
従来の技術においては、HDMIの信号線による伝送が選択された場合には、HDMI信号処理部の情報により、後段の周波数判別器を停止しているため、映像信号処理部でも正規信号状態として判断処理してしまうが、実際には、入力クロックが欠落している為、映像信号とクロックのタイミングが合わず、映像が異常な出画を行うことになる。
特に、映像信号処理部でフレームレート変換を行う場合は、垂直周波数又は水平周波数が入力信号と一致しないため、映像フリッカーや垂直同期や位相が乱れる等の映像品格を大きく損なう可能性が高くなるとう課題が生じる。
上述したような課題に対して、本発明は、外部HDMI接続機器からTMDSのチャネル0から2を使用して伝送される周波数やフォーマット情報以外に、TMDSクロックチャネルを使用して伝送されるTMDSクロックの有無やH/VSYNC(水平、垂直同期)、画素数の計算結果から不正規クロック状態を判別し、正常状態のTMDSクロックに復帰した際には、映像信号処理部のフレームレート変換処理の計算結果を再計算処理することで、異常映像信号表示を防止することを最も主要な特徴とする。
本発明のテレビジョン受像機は、各種HDMI機器接続においても異常映像出画による違和感・不安感を軽減できると共に、回路や部品の追加なく実施できるため、コストを抑制し品格を改善できるという利点がある。また、テレビジョン受像機のソフトウェアの処理のみで自動的に判別・制御を行うことにより、使用者による特別な操作なく実現した。
以下に本発明の実施の形態について、図面を参照しながら説明する。なお、ここで示す実施の形態はあくまでも一実施例であって、本発明は、必ずしもこの実施の形態に限定されるものではない。
(実施の形態1)
図1は、本発明装置の実施の形態の一例を示したブロック図である。HDMI対応外部機器2と接続されたテレビジョン受像機1は、HDMI対応外部機器2から入力されたデジタル信号を、HDMI信号処理部3にて受信、信号状態検出を行う。信号状態に応じてマイクロコンピュータ6は、HDMI信号処理部3、入力信号処理部4、映像信号処理部5を適応制御する。
図2は、本発明による全体動作を示したフローチャートである。HDMI信号処理部3での検出結果を、ステップST1にてHDMI信号が不正規な信号状態とマイクロコンピュータ6が判断した場合は、HDMI信号処理部3と入力信号処理部4の映像出力を停止するステップST2に移行する。その後ステップST3にて正常状態に復帰したとマイクロコンピュータ6が判断した場合は、HDMI信号処理部3と入力信号処理部の映像出力を再開するステップST4に以降するとともに、映像信号処理部5の処理ソフトウェアをシステムリセットするステップST5を実行し、処理を終了する。
図3、図4は、本発明における一実施形態を示した説明図であり、図3はHDMI対応外部機器2からのクロック欠落が無い理想的な状態を示す図であり、図4はクロックに欠落があった場合の状態を示す図である。
最初に、図3のHDMI対応外部機器2からのクロック欠落が無い理想的な状態について説明する。テレビジョン受像機(図1の1)の電源起動時、HDMI対応外部機器2からHDMI信号処理部3へのデジタル映像信号クロックCLK7は、常時安定して出力されている為、HDMI信号処理部3での信号判別結果(図2でのステップST1)により、HDMI信号処理部3からは、入力信号処理部4に対して映像、音声データ及びクロックCLK8が出力される(T1時点)。但し、入力信号処理部4は、入力信号のフォーマット確定処理中の為、映像処理部5に対しては、クロックCLK8を元にしたクロックCLK9を使わず、水晶振動子等から生成されたフリーランクロックをT3まで出力する。
入力信号のフォーマット確定処理の終わったT3以降は、クロックCLK8を元にしたクロックCLK9を映像処理部5へ出力する。マイクロコンピュータ6から映像信号処理部5へのシステムリセット制御は、クロックCLK9が安定しているCTL2のタイミングで実行されており、映像異常となることは無い。
このような理想的なHDMI対応外部機器2からのクロック欠落が無い理想的な状態とは異なり、実際のHDMIで接続された機器の状態は、図4のように、HDMI対応外部機器2からの出力映像クロック自体が欠落する期間が存在することが多い。図4について説明する。テレビジョン受像機1の電源起動時、HDMI対応外部機器2からHDMI信号処理部3へのデジタル映像信号クロックCLK7が、最初は正常に出力された後、A1、A2期間欠落していることを示している。
HDMI対応外部機器2からHDMI信号処理部3へのデジタル映像信号クロックCLK7はT2まで、正常に伝送されるため、HDMI信号処理部3での信号判別結果(図2でのステップST1)により、HDMI信号処理部3から入力信号処理部4に対して映像、音声データ及びクロックCLK8は図3同様出力される。
しかしながら、A1期間においては、HDMI対応外部機器2からHDMI信号処理部3へのデジタル映像信号クロックCLK7が欠落する為、HDMI信号処理部3から入力信号処理部4へのクロックCLK8も信号は出力状態のままクロック信号のみが欠落してしまう。ここで、入力信号のフォーマット確定処理がT3で完了するため、T3〜T4のB期間は、クロックCLK8を元にしたクロックCLK9を入力信号処理部4から映像処理部5へ出力しているため、クロックCLK9も欠落する。このBの期間中のCTL2のタイミングでマイクロコンピュータ6から映像信号処理部5へのシステムリセット制御が実行されても、有効とならず、入力フォーマットと制御データの不一致を起こし、特に映像信号処理部で周波数を変更することにより、出力する画像のレートを変更するフレームレート変換を行う場合は、異常な映像表示となる。さらに、入力フォーマットが変化せず、同じフォーマットであっても、クロック欠落による、映像データとのタイミングずれを生じてしまう。
そこで、HDMI信号処理部3及びマイクロコンピュータ6は、A1期間を検出し、ステップST2の処理により、C期間中HDMI信号処理部3からの映像出力を停止する。Cの期間中、入力信号処理部4から映像信号処理部5への映像出力クロックCLK9は入力信号処理部4のフリーランクロックに切り替える。A2の期間では、既にA1の期間による処理ステップST2に包含され、Cの期間を延ばす要因となっている。
次に、HDMI対応外部機器2からHDMI信号処理部3へのクロックCLK7が正常に復帰したことをステップST3で検出し、ステップST4でHDMI映像出力を再開するとともに、ステップST5にて再度映像信号処理部5に対してシステムリセットを実行することで、異常映像出画を防止できる。ステップST5は、図3のCTL3のタイミングと同じである。HDMI対応外部機器によって、A1,A2期間の長さや有無は異なるが、状態に応じてテレビジョン受像機のC,D期間の長さおよびCTL3の実行タイミングは可変できる。
以上のように、本発明は、外部HDMI接続機器からTMDSのチャネル0から2を使用して伝送される周波数やフォーマット情報以外に、TMDSクロックチャネルを使用して伝送されるTMDSクロックの有無やH/VSYNC(水平、垂直同期)、画素数の計算結果から不正規クロック状態を判別し、正常状態のTMDSクロックに復帰した際には、映像信号処理部のフレームレート変換処理の計算結果を再計算処理することで、異常映像信号表示を防止することが可能になる。
なお、上述した実施の形態においては、HDMI方式について説明したが、本願発明はこれに限定されるものではなく、例えばDVI方式のような他のデジタル信号の伝送方法であっても適用可能である。
HDMI対応機器によって出力信号状態、とりわけ電源起動時やフォーマット切り替え等の過渡時は、機器により様々な挙動となるが、受像機側としては、変化パラメータを確実に捉えて、適応自動制御を実施することで、使用者に違和感を与える異常映像状態の出画を回避できるという効果が得られる。
テレビジョン受像機の実施方法を示したブロック図 本発明による全体動作を示したフローチャート 本発明における一実施形態(理想状態)を示したタイミングチャート 本発明における一実施形態を示したタイミングチャート HDMI対応外部機器との接続ケーブルバス図 従来例のHDMI切り替え時応答性能改善の実施方法を示したブロック図
符号の説明
1 テレビジョン受像機
2 HDMI対応外部機器
3 HDMI信号処理部
4 入力信号処理部
5 映像信号処理部
6 マイクロコンピュータ

Claims (1)

  1. HDMI規格に準拠したコネクタを経由して受信されたデジタル信号の同期、クロックの有無と入力信号のフォーマットを判別する手段と、前記判別手段に基づいて、映像信号処理回路を制御する手段を備え、クロックが入力されない等の不正規状態による映像表示異常を回避することを特徴とする映像信号受信装置。


JP2006111763A 2006-04-14 2006-04-14 テレビジョン受像機 Pending JP2007288407A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006111763A JP2007288407A (ja) 2006-04-14 2006-04-14 テレビジョン受像機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006111763A JP2007288407A (ja) 2006-04-14 2006-04-14 テレビジョン受像機

Publications (1)

Publication Number Publication Date
JP2007288407A true JP2007288407A (ja) 2007-11-01

Family

ID=38759777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006111763A Pending JP2007288407A (ja) 2006-04-14 2006-04-14 テレビジョン受像機

Country Status (1)

Country Link
JP (1) JP2007288407A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010001586A1 (ja) * 2008-07-03 2010-01-07 パナソニック株式会社 Cec通信装置、それを用いた映像音響装置およびcec通信方法
WO2010070812A1 (ja) * 2008-12-16 2010-06-24 パナソニック株式会社 データ送信回路
JP2011035452A (ja) * 2009-07-29 2011-02-17 Toshiba Corp 電子機器および電子機器の制御方法
WO2011111157A1 (ja) * 2010-03-09 2011-09-15 キヤノン株式会社 映像表示装置及び映像表示装置の制御方法ならびに映像出力装置及び映像出力装置の制御方法
WO2011114458A1 (ja) 2010-03-17 2011-09-22 富士通株式会社 映像表示システム、情報処理装置、および映像表示装置
US8401359B2 (en) 2006-08-21 2013-03-19 Sony Corporation Video receiving apparatus and video receiving method
JP2013168740A (ja) * 2012-02-14 2013-08-29 Seiko Epson Corp 表示装置、及び、表示装置の制御方法
CN116185912A (zh) * 2023-04-23 2023-05-30 深圳舜昌自动化控制技术有限公司 Ecat耦合器的工业总线负载均衡方法、装置、设备及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162726A (ja) * 1995-12-04 1997-06-20 Nec Eng Ltd クロック信号発生器
WO2004107746A1 (ja) * 2003-05-28 2004-12-09 Matsushita Electric Industrial Co., Ltd. デジタルインターフェイスデコード受信装置
WO2004107750A1 (ja) * 2003-05-28 2004-12-09 Matsushita Electric Industrial Co., Ltd. デジタルインターフェイス受信装置
JP2005292437A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd 映像信号処理装置及びその方法、並びに表示装置及びその方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162726A (ja) * 1995-12-04 1997-06-20 Nec Eng Ltd クロック信号発生器
WO2004107746A1 (ja) * 2003-05-28 2004-12-09 Matsushita Electric Industrial Co., Ltd. デジタルインターフェイスデコード受信装置
WO2004107750A1 (ja) * 2003-05-28 2004-12-09 Matsushita Electric Industrial Co., Ltd. デジタルインターフェイス受信装置
JP2005292437A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd 映像信号処理装置及びその方法、並びに表示装置及びその方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8401359B2 (en) 2006-08-21 2013-03-19 Sony Corporation Video receiving apparatus and video receiving method
US8260977B2 (en) 2008-07-03 2012-09-04 Panasonic Corporation CEC communications device, audio and visual device using thereof, and CEC communications method
WO2010001586A1 (ja) * 2008-07-03 2010-01-07 パナソニック株式会社 Cec通信装置、それを用いた映像音響装置およびcec通信方法
WO2010070812A1 (ja) * 2008-12-16 2010-06-24 パナソニック株式会社 データ送信回路
JP2011035452A (ja) * 2009-07-29 2011-02-17 Toshiba Corp 電子機器および電子機器の制御方法
WO2011111157A1 (ja) * 2010-03-09 2011-09-15 キヤノン株式会社 映像表示装置及び映像表示装置の制御方法ならびに映像出力装置及び映像出力装置の制御方法
JP5501442B2 (ja) * 2010-03-09 2014-05-21 キヤノン株式会社 映像表示装置及び映像表示装置の制御方法ならびに映像出力装置及び映像出力装置の制御方法
US8760523B2 (en) 2010-03-09 2014-06-24 Canon Kabushiki Kaisha Video display apparatus, control method for video display apparatus, video output apparatus, and control method for video output apparatus
WO2011114458A1 (ja) 2010-03-17 2011-09-22 富士通株式会社 映像表示システム、情報処理装置、および映像表示装置
US9258598B2 (en) 2010-03-17 2016-02-09 Fujitsu Limited Video display system, information processing apparatus and video display apparatus
JP2013168740A (ja) * 2012-02-14 2013-08-29 Seiko Epson Corp 表示装置、及び、表示装置の制御方法
US9064440B2 (en) 2012-02-14 2015-06-23 Seiko Epson Corporation Display apparatus and method of controlling display apparatus
CN116185912A (zh) * 2023-04-23 2023-05-30 深圳舜昌自动化控制技术有限公司 Ecat耦合器的工业总线负载均衡方法、装置、设备及介质

Similar Documents

Publication Publication Date Title
JP2007288407A (ja) テレビジョン受像機
KR101111913B1 (ko) 디스플레이장치 및 그 전원제어방법
US8453008B2 (en) Communication apparatus and control method using consumer electronics protocol
US20080232209A1 (en) Method Of Controlling Power States In A Multimedia System
JP2009055149A (ja) 電子機器
JP5271532B2 (ja) 映像伝送システム
US20100023145A1 (en) Content outputting device, content outputting method, and program
US8174619B2 (en) Reception apparatus and method of controlling image output by reception apparatus
JP2005323182A (ja) 映像信号受信装置及び映像信号受信方法
JP3112392U (ja) Hdtv
JP2009060204A (ja) ソース/シンク兼用機器
JPWO2004107746A1 (ja) デジタルインターフェイスデコード受信装置
US20140270694A1 (en) Communication apparatus, control method, and computer-readable recording medium
JP5556881B2 (ja) 映像表示システム、情報処理装置、および映像表示装置
US20080107023A1 (en) Method for detecting a digital interface and a image display device adopting the same
JP2009016897A (ja) 電子機器、消費電力制御方法
JP2010011183A (ja) 使用状況監視装置及び外部接続装置の監視方法及びテレビジョン受信装置
JP2010252107A (ja) 半導体集積回路装置
JP5919564B2 (ja) 映像処理装置及びそれを用いた映像表示装置、並びに同期信号出力方法
JP2007110215A (ja) 受信装置、受信方法および受信装置を用いた電子機器
JP6375922B2 (ja) 映像送信装置およびエラー検出方法
US8514206B2 (en) Display processing device and timing controller thereof
JP2009177229A (ja) 受信回路
KR100720586B1 (ko) 영상 시스템
TWI525591B (zh) 源極驅動器及其操作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090401

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121120