TWI525591B - 源極驅動器及其操作方法 - Google Patents
源極驅動器及其操作方法 Download PDFInfo
- Publication number
- TWI525591B TWI525591B TW102128850A TW102128850A TWI525591B TW I525591 B TWI525591 B TW I525591B TW 102128850 A TW102128850 A TW 102128850A TW 102128850 A TW102128850 A TW 102128850A TW I525591 B TWI525591 B TW I525591B
- Authority
- TW
- Taiwan
- Prior art keywords
- source driver
- clock
- current
- signal
- circuit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 21
- 230000005540 biological transmission Effects 0.000 claims description 52
- 230000002159 abnormal effect Effects 0.000 claims description 48
- 238000011017 operating method Methods 0.000 claims 7
- 238000004080 punching Methods 0.000 claims 1
- 230000000875 corresponding effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000002596 correlated effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本發明是有關於一種電子裝置的操作方法,且特別是有關於一種源極驅動器及其操作方法。
傳統源極驅動器(source driver;SD)於傳遞資料信號時,通常為了使接收的資料信號達到同步,各源極驅動器會保持接收系統所提供的時脈信號,並產生彼此之間互相同步的時脈信號,從而避免源極驅動器錯失或抓錯資料。
圖1是習知的一種源極驅動器的操作示意圖。如圖1所示,假若於顯示裝置中具有源極驅動器#1、#2、#3、#4以及#5。重置(reset)信號RES表示源極驅動器#1、#2、#3、#4與#5同時被重置的時序(timing)。因為源極驅動器#1、#2、#3、#4與#5同時被重置,所以源極驅動器#1、#2、#3、#4與#5各自內部的時脈(clock)信號彼此之間可以互相同步。每個源極驅動器於重置後所產生互相同步的內部時脈信號必須至少維持到接收完資料信號DATA為止。然而,從圖1可發現,在時間區間T1,僅源極驅動器#1接收
資料信號DATA並維持時序同步,而源極驅動器#2~#5並沒有收資料信號DATA卻仍然使用正常操作準位的電流來維持時序同步;在時間區間T2,僅源極驅動器#2接收資料信號DATA並維持時序同步,而源極驅動器#3~#5並沒有收資料信號DATA卻仍然使用正常操作準位的電流來維持時序同步(以此類推,在此不再贅述)。由此可發現,顯示裝置中越後級的源極驅動器(例如是源極驅動器#2、#3、#4以及#5)隨著時間的進行,源極驅動器在沒有進行資料接收的期間只是為了維持互相同步的時脈信號而使用正常操作準位的電流,從而造成顯示裝置多餘的功耗。
本發明提供一種源極驅動器及其操作方法,有效減少源極驅動器在尚未接收資料信號的期間因維持時脈信號的同步而造成的電力消耗。
本發明提供一種源極驅動器的操作方法,包括提供資料信號至源極驅動器。從源極驅動器被重置後至資料信號中出現屬於源極驅動器的畫素資料前,降低源極驅動器的操作電流至非正常操作準位。當資料信號中出現屬於源極驅動器的畫素資料時,恢復源極驅動器的操作電流至正常操作準位。
本發明提供一種源極驅動器,包括接收介面電路、核心電路以及電流源控制電路。接收介面電路用以自源極驅動器外部接收資料信號與時脈信號,並輸出時脈信號所對應的內部時脈。
核心電路耦接至接收介面電路,用以依據內部時脈的時序而使用資料信號中屬於源極驅動器的畫素資料去驅動源極驅動器外部的顯示面板。電流源控制電路耦接至接收介面電路,用以供應操作電流給接收介面電路,其中,從源極驅動器被重置後至資料信號中出現屬於源極驅動器的畫素資料前,電流源控制電路降低接收介面電路的操作電流至非正常操作準位。當資料信號中出現屬於源極驅動器的畫素資料時,電流源控制電路恢復接收介面電路的操作電流至正常操作準位。
在本發明的一實施例中,所述降低源極驅動器的操作電流之步驟包括從源極驅動器被重置後至資料信號中出現屬於源極驅動器的畫素資料前,降低源極驅動器的接收介面電路的操作電流至非正常操作準位。
在本發明的一實施例中,所述降低源極驅動器的操作電流之步驟包括從源極驅動器被重置後至資料信號中出現屬於源極驅動器的畫素資料前,降低源極驅動器的除頻電路的操作電流至非正常操作準位。
在本發明的一實施例中,所述降低源極驅動器的操作電流至非正常操作準位包括提供時脈信號至源極驅動器,其中源極驅動器的時脈接收器與至少一資料接收器分別接收時脈信號與資料信號。於源極驅動器重置後至被傳送至源極驅動器的起始信號發生起始脈衝前,降低時脈接收器的操作電流至非正常操作準位,以維持源極驅動器中的時脈信號的同步,其中起始脈衝的時
序響應於資料信號中出現屬於源極驅動器的畫素資料的時序。於源極驅動器重置後至起始信號發生起始脈衝前,暫停供電給資料接收器。
在本發明的一實施例中,所述恢復源極驅動器的操作電流至正常操作準位包括在起始信號發生起始脈衝後,恢復供電給資料接收器。
在本發明的一實施例中,更包括提供時脈信號至源極驅動器,其中源極驅動器的時脈接收器接收時脈信號,並將時脈信號所對應的內部時脈經由時脈傳輸路徑提供給源極驅動器的核心電路。從源極驅動器被重置後至資料信號中出現屬於源極驅動器的畫素資料前,關斷時脈傳輸路徑以停止提供內部時脈給核心電路。當資料信號中出現屬於源極驅動器的畫素資料時,恢復時脈傳輸路徑。
在本發明的一實施例中,所述降低源極驅動器的操作電流至非正常操作準位包括提供時脈信號至源極驅動器,其中源極驅動器的接收介面電路接收時脈信號與資料信號,並將時脈信號所對應的內部時脈經由時脈傳輸路徑提供給源極驅動器的核心電路。於源極驅動器重置後至被傳送至源極驅動器的起始信號發生第一起始脈衝前,降低接收介面電路的操作電流至非正常操作準位。關斷時脈傳輸路徑,其中第一起始脈衝的時序響應於資料信號中出現屬於源極驅動器的畫素資料的時序。
在本發明的一實施例中,更包括在起始信號發生第一起
始脈衝後至起始信號發生第二起始脈衝前,恢復接收介面電路的操作電流至正常操作準位,且維持關斷時脈傳輸路徑。當起始信號發生第二起始脈衝後,維持接收介面電路的操作電流於正常操作準位,且恢復時脈傳輸路徑。
在本發明的一實施例中,更包括當資料信號中屬於源極驅動器的畫素資料已傳輸完畢後,再降低源極驅動器的操作電流至非正常操作準位。
在本發明的一實施例中,更包括從源極驅動器被重置後開始計時,以判定資料信號中出現屬於源極驅動器的畫素資料的時序。
在本發明的一實施例中,所述接收介面電路包括時脈接收器以及至少一資料接收器。時脈接收器用以接收時脈信號,並輸出時脈信號所對應的內部時脈給核心電路。至少一資料接收器接收並提供資料信號給核心電路。其中,從源極驅動器被重置後至資料信號中出現屬於源極驅動器的畫素資料前,電流源控制電路降低時脈接收器的操作電流至非正常操作準位,以及暫停供電給資料接收器。當資料信號中出現屬於源極驅動器的畫素資料時,電流源控制電路恢復時脈接收器的操作電流至正常操作準位,以及恢復供電給資料接收器。
在本發明的一實施例中,所述時脈接收器包括:接收器以及除頻電路。接收器用以接收時脈信號。除頻電路耦接至接收器的輸出端,並將接收器的輸出轉換為內部時脈,以及將內部時
脈輸出給核心電路。其中從源極驅動器被重置後至資料信號中出現屬於源極驅動器的畫素資料前,電流源控制電路降低接收器與除頻電路的操作電流至非正常操作準位。當資料信號中出現屬於源極驅動器的畫素資料時,電流源控制電路恢復接收器與除頻電路的操作電流至正常操作準位。
在本發明的一實施例中,所述電流源控制電路接收源極驅動器外部的起始信號。於源極驅動器重置後至起始信號發生起始脈衝前,電流源控制電路降低接收介面電路的操作電流至非正常操作準位,其中起始脈衝的時序響應於資料信號中出現屬於源極驅動器的畫素資料的時序。在起始信號發生起始脈衝後,電流源控制電路恢復供電給接收介面電路。
在本發明的一實施例中,所述接收介面電路將內部時脈經由時脈傳輸路徑提供給核心電路,而源極驅動器更包括開關,配置於時脈傳輸路徑中且耦接於接收介面電路與核心電路之間,其中從源極驅動器被重置後至資料信號中出現屬於源極驅動器的畫素資料前,則開關關斷時脈傳輸路徑以停止提供內部時脈給核心電路。當資料信號中出現屬於源極驅動器的畫素資料時,開關恢復時脈傳輸路徑。
在本發明的一實施例中,所述接收介面電路將內部時脈經由時脈傳輸路徑提供給核心電路,電流源控制電路接收源極驅動器外部的起始信號,而源極驅動器更包括開關,配置於時脈傳輸路徑中且耦接於接收介面電路與核心電路之間,其中於源極驅
動器重置後至起始信號發生第一起始脈衝前,電流源控制電路降低接收介面電路的操作電流至非正常操作準位,以及開關關斷時脈傳輸路徑,其中第一起始脈衝的時序響應於資料信號中出現屬於源極驅動器的畫素資料的時序。其中,在起始信號發生第一起始脈衝後至起始信號發生第二起始脈衝前,電流源控制電路恢復接收介面電路的操作電流至正常操作準位,且開關維持關斷時脈傳輸路徑。當起始信號發生第二起始脈衝後,電流源控制電路維持接收介面電路的操作電流於正常操作準位,且開關恢復時脈傳輸路徑。
在本發明的一實施例中,當資料信號中屬於源極驅動器的畫素資料已傳輸完畢後,電流源控制電路再降低源極驅動器的操作電流至非正常操作準位。
在本發明的一實施例中,更包括計數器,耦接至電流源控制電路,用以從源極驅動器被重置後開始計時,並將計時結果提供給電流源控制電路,其中電流源控制電路根據計時結果判定資料信號中出現屬於源極驅動器的畫素資料的時序。
基於上述,本發明提出的源極驅動器及其操作方法,利用數位控制對沒有接收資料的源極驅動器做電流或是時脈傳輸路徑的控制,致使對於各源極驅動器在沒有收資料時,僅僅只耗少許的電流來維持時脈信號同步,從而降低各源極驅動器整體應用上的電流消耗。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉
實施例,並配合所附圖式作詳細說明如下。
T1、T2、T3、T4‧‧‧時間區間
RES‧‧‧重置訊號
Vcc‧‧‧電源電壓
GND‧‧‧接地電位
DATA‧‧‧資料信號
CLK‧‧‧時脈信號
CLK'‧‧‧內部時脈
DIO‧‧‧起始訊號
#1、#2、#3、#4、#5‧‧‧源極驅動器
S1、S2、S3‧‧‧開關
I1、I2、I3、I4‧‧‧電流源
200‧‧‧源極驅動器
210‧‧‧接收介面電路
212_1、212_2‧‧‧資料接收器
214‧‧‧時脈接收器
214_1‧‧‧接收器
214_2‧‧‧除頻器
220‧‧‧核心電路
230‧‧‧電流源控制電路
240‧‧‧計數器
250‧‧‧顯示面板
S110-S160‧‧‧步驟
S210-S250‧‧‧步驟
S310-S350‧‧‧步驟
S410-S470‧‧‧步驟
S510-S550‧‧‧步驟
圖1是習知的一種源極驅動器的示意圖。
圖2是依照本發明的實施例說明一種源極驅動器的方塊圖。
圖3是依照本發明的實施例說明圖2所示的電流源控制電路的方塊圖。
圖4是依照本發明的另一實施例說明圖2所示的電流源控制電路的方塊圖。
圖5是依照本發明的第一實施例說明圖2所示的源極驅動器的操作方法的流程圖。
圖6是依照本發明的第二實施例說明圖2所示的源極驅動器的操作方法流程圖。
圖7是依照本發明的第三實施例說明圖2所示的源極驅動器的操作方法的流程圖。
圖8是依照本發明的第四實施例說明圖2所示的源極驅動器的操作方法的流程圖。
圖9是依照本發明的第五實施例說明圖2所示的源極驅動器的操作方法的流程圖。
現將詳細參考本發明之示範性實施例,在附圖中說明所述示範性實施例之實例。另外,凡可能之處,在圖式及實施方式中使用相同標號的元件/構件/符號代表相同或類似部分。
圖2是依照本發明的實施例說明一種源極驅動器200的方塊示意圖。請參照圖2,本實施例的源極驅動器200適用於顯示裝置(未繪示)中,用以驅動源極驅動器200外部的顯示面板250。在本實施例中,所述顯示裝置(未繪示)中可包括一個或多個源極驅動器,基於清晰與簡潔,在此僅繪示其中之一的源極驅動器200為例,但並非以此為限制。
源極驅動器200包括接收介面電路210、核心電路220以及電流源控制電路230。接收介面電路210用以自源極驅動器200外部接收資料信號DATA與時脈信號CLK,並透過時脈傳輸路徑輸出時脈信號CLK所對應的內部時脈CLK'。其中,所述時脈傳輸路徑為介於接收介面電路210與核心電路220之間的傳輸內部時脈CLK'的路徑,如圖2所示。接收介面電路210可以自源極驅動器200外部的前級電路,例如是時序控制器(timing controller;TCON)(未繪示),接收資料信號DATA與時脈信號CLK,但並不以此為限。
核心電路220耦接至接收介面電路210,用以接收內部時脈CLK'以及資料信號DATA,並依據內部時脈CLK'的時序而使用資料信號DATA中屬於源極驅動器200的畫素資料來驅動源極驅動器200外部的顯示面板250。
電流源控制電路230耦接至接收介面電路210,用以供應操作電流給接收介面電路210。值得注意的是,當源極驅動器200被重置(reset)後,電流源控制電路230可以降低源極驅動器200的操作電流至非正常操作準位,例如降低接收介面電路210及/或其他內部電路的操作電流,直到資料信號DATA中出現屬於源極驅動器200的畫素資料。當於資料信號DATA中出現屬於源極驅動器200的畫素資料時,則電流源控制電路230恢復源極驅動器200的操作電流至正常操作準位,例如恢復接收介面電路210及/或其他內部電路的操作電流至正常操作準位。
本實施例並不限制電流源控制電路230判斷資料信號DATA中是否出現屬於源極驅動器200的畫素資料之機制。電流源控制電路230可以採用任何手段來判斷資料信號DATA中是否出現屬於源極驅動器200的畫素資料。例如,於圖2所示實施例中,電流源控制電路230可以依據前級電路(例如時序控制器或另一個源極驅動器)所提供的起始信號DIO來判斷資料信號DATA中是否出現屬於源極驅動器200的畫素資料。更具體而言,當源極驅動器200中的電流源控制電路230接收的起始信號DIO發生起始脈衝時,表示於資料信號DATA中開始出現屬於源極驅動器200的畫素資料,則電流源控制電路230即可以對應地恢復源極驅動器200的操作電流至正常操作準位。
本實施例並不限制電流源控制電路230調整源極驅動器200的操作電流之手段。例如在一些實施例中,電流源控制電路
230可以只降低接收介面電路210的操作電流至非正常操作準位,直到資料信號DATA中出現屬於源極驅動器200的畫素資料。例如在另一些實施例中,電流源控制電路230可以降低接收介面電路210及核心電路220的操作電流至非正常操作準位,直到資料信號DATA中出現屬於源極驅動器200的畫素資料。在其他實施例中,電流源控制電路230可以降低接收介面電路210至非正常操作準位以及停止提供核心電路220的操作電流,直到資料信號DATA中出現屬於源極驅動器200的畫素資料。另一方面,本實施例並不限制電流源控制電路230降低源極驅動器200的操作電流至非正常操作準位之手段。例如圖3是依照本發明的實施例說明圖2所示的電流源控制電路230的方塊示意圖。
請先同時參照圖2與圖3,在本實施例中,電流源控制電路230包括兩個電流源I1、I2以及開關S2,其中電流源控制電路230中的電流源I1耦接於接收介面電路210與電源電壓Vcc之間,並且電流源I2與開關S2串連於電源電壓Vcc與接收介面電路210之間。藉由開關S2的操作,電流源控制電路230可以選擇以電流源I1供應操作電流給接收介面電路210,或是選擇以電流源I1與電流源I2共同供應操作電流給接收介面電路210。因此,電流源控制電路230可以控制源極驅動器200的操作電流從正常操作準位切換至非正常操作準位,或從非正常操作準位恢復至正常操作準位。電流源控制電路230中的電流源I1、I2與開關S2的數量與耦接關係,可視實際應用需求進行調整/修改,但不此為限制。
本實施例並不限制電流源控制電路230的實現方式。舉例而言,圖4是依照本發明的另一實施例說明圖2所示的電流源控制電路230的方塊圖。在圖4所示實施例中,電流源控制電路230中的兩個電流源I3耦接於接收介面電路210與接地電位GND之間,並且電流源I4與開關S3串連於接地電位GND與接收介面電路210之間。藉由開關S2的操作,電流源控制電路230可以選擇以電流源I3供應操作電流給接收介面電路210,或是選擇以電流源I3與電流源I4共同供應操作電流給接收介面電路210。因此,電流源控制電路230可以控制源極驅動器200的操作電流從正常操作準位切換至非正常操作準位,或從非正常操作準位恢復至正常操作準位。電流源控制電路230中的電流源I3、I4與開關S3的數量與耦接關係,可視實際應用需求進行調整/修改,但不此為限制。除此之外,在其他實施例中,上述電流源控制電路230更以可變電流源來實現之。
請再返回至圖2,接收介面電路210中更包括至少一資料接收器(例如圖2所示資料接收器212_1與212_2)以及時脈接收器214,分別用以接收前級電路所提供的資料信號DATA以及時脈信號CLK。其中,接收介面電路210中的資料接收器,基於清晰與簡潔,在此僅繪示兩個資料接收器212_1、212_2為例,但並非以此為限制。資料接收器212_1與212_2接收並提供該資料信號DATA給核心電路220。時脈接收器214接收時脈信號CLK,並輸出該時脈信號CLK所對應的內部時脈CLK'給核心電路220。從源
極驅動器200被重置後,至資料信號DATA中出現屬於源極驅動器200的畫素資料前,電流源控制電路230降低時脈接收器214的操作電流至非正常操作準位,以及暫停供電給資料接收器212_1與212_2。當資料信號DATA中出現屬於源極驅動器200的畫素資料時,電流源控制電路230恢復時脈接收器214的操作電流至正常操作準位,以及恢復供電給資料接收器212_1與212_2。
本實施例並不限制時脈接收器214的實現方式。舉例而言,在圖2所示實施例中時脈接收器214包括接收器214_1以及除頻電路214_2。接收器214_1用以接收前級電路所提供的時脈信號CLK,並將時脈信號CLK輸出給除頻電路214_2。除頻電路214_2耦接至接收器214_1的輸出端,並將接收器214_1的輸出進行除頻運算,以便將接收器214_1的輸出轉換為內部時脈CLK',而後將內部時脈CLK'輸出給核心電路220。其中從源極驅動器200被重置後,至資料信號DATA中出現屬於源極驅動器200的畫素資料前,電流源控制電路230亦可將時脈接收器214中的接收器214_1與除頻電路214_2的操作電流從正常操作準位降低至非正常操作準位。當資料信號DATA中出現屬於源極驅動器200的畫素資料時,電流源控制電路230可以將接收器214_1與除頻電路214_2的操作電流從非正常操作準位恢復至正常操作準位。
另一方面,在另一實施例中,源極驅動器200更可以選擇性地配置開關S1於所述時脈傳輸路徑上。開關S1耦接於接收介面電路210與核心電路220之間。接收介面電路210可以將內
部時脈CLK'經由所述時脈傳輸路徑提供給核心電路220。於源極驅動器200被重置(reset)後,至資料信號DATA中出現屬於源極驅動器200的畫素資料前,開關S1可以關斷時脈傳輸路徑,以停止提供內部時脈CLK'給核心電路220。於資料信號DATA中出現屬於源極驅動器200的畫素資料時,開關S1可以恢復時脈傳輸路徑,從而恢復提供內部時脈CLK'給核心電路220。
在另一實施例中,源極驅動器200更可以選擇性地配置計數器240。計數器240耦接至電流源控制電路230。於源極驅動器200被重置(reset)後,所述計數器240會開始計時,並將計時結果提供給該電流源控制電路230。一般而言,從源極驅動器200被重置後的時間點至資料信號DATA中出現屬於該源極驅動器200的畫素資料的時間點,這段時間長度是可預期的。因此,電流源控制電路230可以根據計數器240的所述計時結果來判定該資料信號DATA中出現屬於該源極驅動器200的畫素資料的時序(timing,或時間點)。從源極驅動器200被重置後,電流源控制電路230可將時脈接收器214的操作電流從正常操作準位降低至非正常操作準位,以及控制開關S1關斷時脈傳輸路徑以停止提供內部時脈CLK'給核心電路220。當電流源控制電路230根據計數器240的所述計時結果判定資料信號DATA中出現屬於源極驅動器200的畫素資料時,電流源控制電路230可恢復源極驅動器200的操作電流至正常操作準位,且控制開關S1導通時脈傳輸路徑從而恢復提供內部時脈CLK'給核心電路220。
為了更清楚說明本發明源極驅動器200的操作方法,底下即搭配上述圖2中源極驅動器200的各項元件,以說明本發明不同實施例的源極驅動器200的操作方法的詳細流程。
圖5是依照本發明的第一實施例說明圖2所示的源極驅動器200的操作方法的流程圖。請同時參照圖2以及圖5,首先,於步驟S110中資料信號DATA被提供至源極驅動器200。其中,資料信號DATA可由源極驅動器200外部的前級電路(例如是時序控制器)所提供,但並不以此為限。
接著,源極驅動器200在步驟S120中被重置。於源極驅動器200被重置後,電流源控制電路230降低源極驅動器200的操作電流至非正常操作準位(步驟S130),直到資料信號DATA中出現屬於源極驅動器200的畫素資料。例如,在上述步驟S130中,電流源控制電路230可以降低源極驅動器200中的接收介面電路210的操作電流至非正常操作準位。
電流源控制電路230可以在步驟S140中判斷資料信號DATA中是否出現屬於源極驅動器200的畫素資料。當資料信號DATA中出現屬於源極驅動器200的畫素資料時,則電流源控制電路230恢復源極驅動器200的操作電流至正常操作準位(步驟S150)。例如,在上述步驟S150中,電流源控制電路230可以恢復源極驅動器200中的接收介面電路210的操作電流至正常操作準位。
在一些實施例中,當資料信號DATA中屬於源極驅動器
200的畫素資料已經傳輸完畢後,電流源控制電路230可以再次降低源極驅動器200的操作電流至非正常操作準位(步驟S160)。
圖6是依照本發明的實施例說明圖2所示的源極驅動器200的操作方法流程圖。其中,圖6所示步驟S210、S220可以參照圖5所示步驟S110、S120的相關說明而類推之,故不在此贅述。
請同時參照圖2及圖6,前級電路(例如是時序控制器)於步驟S210中提供時脈信號CLK與資料信號DATA至源極驅動器200,其中源極驅動器200的接收介面電路210中的資料接收器212_1、212_2與時脈接收器214分別接收資料信號DATA與時脈信號CLK。於源極驅動器200被重置(步驟S220)後,電流源控制電路230降低接收介面電路210中的時脈接收器214的操作電流至非正常操作準位,並暫停供電給接收介面電路210中的資料接收器212_1、212_2(步驟S230)。例如,電流源控制電路230可以降低時脈接收器214中接收器214_1與除頻電路214_2的操作電流至該非正常操作準位。其中,低於正常操作準位的所述非正常操作準位電流可以供電給時脈接收器214以維持內部時脈CLK'的同步相位。於本實施例中,電流源控制電路230可以從前級電路(例如時序控制器或是另一個源極驅動器)接收起始信號DIO。上述起始信號DIO的起始脈衝的時序響應於(相關於)資料信號DATA中出現屬於源極驅動器200的畫素資料的時序。當起始信號DIO中發生起始脈衝時,表示資料信號DATA中即將出現屬於源極驅動器200的畫素資料,因此電流源控制電路230供電給該接
收介面電路(步驟S150)。
電流源控制電路230可以在步驟S240中判斷起始信號DIO中是否發生起始脈衝。當源極驅動器200接收的起始信號DIO中發生起始脈衝時,表示資料信號DATA中即將出現屬於源極驅動器200的畫素資料,因此電流源控制電路230恢復時脈接收器214的操作電流至正常操作準位,以及恢復供電給資料接收器212_1、212_2(步驟S250)。
圖7是依照本發明的第三實施例說明圖2所示的源極驅動器的操作方法的流程圖。其中,圖7所示步驟S310、S320與S340可以參照圖5所示步驟S110、S120與S140的相關說明而類推之,故不在此贅述。請同時參照圖2以及圖7,前級電路在步驟S310中提供時脈信號CLK與資料信號DATA至源極驅動器200,其中源極驅動器200的時脈接收器214接收時脈信號CLK,並將時脈信號CLK所對應的內部時脈CLK'經由時脈傳輸路徑提供給源極驅動器200的核心電路220。於源極驅動器200被重置(步驟S320)後,電流源控制電路230降低源極驅動器200的操作電流至非正常操作準位,且控制開關S1關斷時脈傳輸路徑以停止提供內部時脈CLK'信號給該核心電路220(步驟S330)。電流源控制電路230可以在步驟S340中判斷資料信號DATA中是否出現屬於源極驅動器200的畫素資料。當資料信號DATA中出現屬於源極驅動器200的畫素資料時,則電流源控制電路230恢復源極驅動器200的操作電流至正常操作準位,且控制開關S1恢復時脈傳輸路徑(步
驟S350),以重新提供內部時脈CLK'至核心電路220。
圖8是依照本發明的第四實施例說明圖2所示的源極驅動器的操作方法的流程圖。其中,圖8所示步驟S410、S420可以參照圖5所示步驟S110、S120的相關說明而類推之,故不在此贅述。請同時參照圖2以及圖8,前級電路在步驟S410中提供時脈信號CLK與資料信號DATA至源極驅動器200,其中源極驅動器200的接收介面電路210接收時脈信號CLK與資料信號DATA,並將時脈信號CLK所對應的內部時脈CLK'經由時脈傳輸路徑提供給源極驅動器200的核心電路220。於源極驅動器200被重置(步驟S420)後,至源極驅動器200接收的起始信號DIO發生第一起始脈衝前,則電流源控制電路230降低源極驅動器200中接收介面電路210的操作電流至非正常操作準位,且控制開關S1關斷時脈傳輸路徑(步驟S430),以停止提供內部時脈CLK'至核心電路220。
電流源控制電路230可以在步驟S440中判斷起始信號DIO中是否發生第一起始脈衝。其中,所述第一起始脈衝的時序響應於(相關於)資料信號DATA中出現屬於源極驅動器200的畫素資料的時序。當源極驅動器200的起始信號DIO發生第一起始脈衝後,至起始信號DIO發生第二起始脈衝前,則電流源控制電路230恢復接收介面電路210的操作電流至正常操作電流,且控制開關S1維持關斷時脈傳輸路徑(步驟S450)。電流源控制電路230可以在步驟S460中判斷起始信號DIO中是否發生第二起始脈
衝。其中,所述第二起始脈衝的時序亦響應於(相關於)資料信號DATA中出現屬於源極驅動器200的畫素資料的時序。當源極驅動器200的起始信號DIO發生第二起始脈衝時,則電流源控制電路230維持接收介面電路210的操作電流至正常操作電流,且控制開關S1恢復時脈傳輸路徑(步驟S470),以重新提供內部時脈CLK'至核心電路220。
圖9是依照本發明的第五實施例說明圖2所示的源極驅動器的操作方法的流程圖。其中,圖9所示步驟S510、S520可以參照圖5所示步驟S110、S120的相關說明而類推之,故不在此贅述。請同時參照圖2以及圖9,前級電路在步驟S510中提供時脈信號CLK與資料信號DATA至源極驅動器200的接收介面電路210,並且接收介面電路210將時脈信號CLK所對應的內部時脈CLK'經由時脈傳輸路徑提供給源極驅動器200的核心電路220。於源極驅動器200被重置(步驟S520)後,則源極驅動器200中的計數器240會開始計時,並將計時結果提供給電流源控制電路230。電流源控制電路230在步驟S530中降低源極驅動器200的操作電流至非正常操作準位,且控制開關S1關斷時脈傳輸路徑,以停止提供內部時脈CLK'至核心電路220。電流源控制電路230可以在步驟S540中判斷計數器240的計時結果是否到達臨界值。也就是說,電流源控制電路230可以根據計數器240的計時結果判定資料信號DATA中出現屬於源極驅動器200的畫素資料的時序。當計數器240的計時結果到達臨界值時,也就是資料信號
DATA中出現屬於源極驅動器200的畫素資料時,電流源控制電路230恢復源極驅動器200的操作電流至正常操作準位,且控制開關S1恢復時脈傳輸路徑以再一次提供內部時脈CLK'至核心電路220(步驟S550)。
綜上所述,本發明提出的源極驅動器及其操作方法,利用電流源控制電路230或開關S1對沒有接收資料信號的源極驅動器200做操作電流或是時脈傳輸路徑的控制,致使源極驅動器200在沒有收資料信號時,僅僅只耗少許的電流來維持時脈信號同步,從而降低源極驅動器200整體應用上的電流消耗。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S110-S160‧‧‧步驟
Claims (18)
- 一種源極驅動器的操作方法,包括:接收資料信號;從該源極驅動器被重置後至該資料信號中出現屬於該源極驅動器的畫素資料前,降低該源極驅動器的操作電流至非正常操作準位;以及當該資料信號中出現屬於該源極驅動器的畫素資料時,恢復該源極驅動器的操作電流至正常操作準位。
- 如申請專利範圍第1項所述的操作方法,其中所述降低該源極驅動器的操作電流之步驟包括:從該源極驅動器被重置後至該資料信號中出現屬於該源極驅動器的畫素資料前,降低該源極驅動器的接收介面電路的操作電流至該非正常操作準位。
- 如申請專利範圍第1項所述的操作方法,其中所述降低該源極驅動器的操作電流之步驟包括:從該源極驅動器被重置後至該資料信號中出現屬於該源極驅動器的畫素資料前,降低該源極驅動器的除頻電路的操作電流至該非正常操作準位。
- 如申請專利範圍第1項所述的操作方法,其中所述降低該源極驅動器的操作電流至該非正常操作準位包括:接收時脈信號,其中該源極驅動器的時脈接收器與至少一資料接收器分別接收該時脈信號與該資料信號; 於該源極驅動器重置後至被傳送至該源極驅動器的起始信號發生起始脈衝前,降低該時脈接收器的操作電流至該非正常操作準位,以維持該源極驅動器中的該時脈信號的同步,其中該起始脈衝的時序響應於該資料信號中出現屬於該源極驅動器的畫素資料的時序;以及於該源極驅動器重置後至該起始信號發生該起始脈衝前,暫停供電給該資料接收器。
- 如申請專利範圍第4項所述的操作方法,其中所述恢復該源極驅動器的操作電流至該正常操作準位包括:在該起始信號發生該起始脈衝後,恢復供電給該資料接收器。
- 如申請專利範圍第1項所述的操作方法,更包括:接收時脈信號,其中該源極驅動器的時脈接收器接收該時脈信號,並將該時脈信號所對應的內部時脈經由時脈傳輸路徑提供給該源極驅動器的核心電路,從該源極驅動器被重置後至該資料信號中出現屬於該源極驅動器的畫素資料前,關斷該時脈傳輸路徑以停止提供該內部時脈給該核心電路;以及當該資料信號中出現屬於該源極驅動器的畫素資料時,恢復該時脈傳輸路徑。
- 如申請專利範圍第1項所述的操作方法,其中所述降低該源極驅動器的操作電流至該非正常操作準位包括:接收時脈信號,其中該源極驅動器的接收介面電路接收該時 脈信號與該資料信號,並將該時脈信號所對應的內部時脈經由時脈傳輸路徑提供給該源極驅動器的核心電路;於該源極驅動器重置後至被傳送至該源極驅動器的起始信號發生第一起始脈衝前,降低該接收介面電路的操作電流至該非正常操作準位,以及關斷該時脈傳輸路徑,其中該第一起始脈衝的時序響應於該資料信號中出現屬於該源極驅動器的畫素資料的時序。
- 如申請專利範圍第7項所述的操作方法,更包括:在該起始信號發生該第一起始脈衝後至該起始信號發生第二起始脈衝前,恢復該接收介面電路的操作電流至該正常操作準位,且維持關斷該時脈傳輸路徑;以及當該起始信號發生該第二起始脈衝後,維持該接收介面電路的操作電流於該正常操作準位,且恢復該時脈傳輸路徑。
- 如申請專利範圍第1項所述的操作方法,更包括:當該資料信號中屬於該源極驅動器的畫素資料已傳輸完畢後,再降低該源極驅動器的操作電流至該非正常操作準位。
- 如申請專利範圍第1項所述的操作方法,更包括:從該源極驅動器被重置後開始計時,以判定該資料信號中出現屬於該源極驅動器的畫素資料的時序。
- 一種源極驅動器,包括:接收介面電路,用以自該源極驅動器外部接收資料信號與時脈信號,並輸出該時脈信號所對應的內部時脈; 核心電路,耦接至該接收介面電路,用以依據該內部時脈的時序而使用該資料信號中屬於該源極驅動器的畫素資料去驅動該源極驅動器外部的顯示面板;以及電流源控制電路,耦接至該接收介面電路,用以供應操作電流給該接收介面電路;其中,從該源極驅動器被重置後至該資料信號中出現屬於該源極驅動器的畫素資料前,該電流源控制電路降低該接收介面電路的操作電流至非正常操作準位,以及當該資料信號中出現屬於該源極驅動器的畫素資料時,該電流源控制電路恢復該接收介面電路的操作電流至正常操作準位。
- 如申請專利範圍第11項所述的源極驅動器,其中該接收介面電路包括:時脈接收器,接收該時脈信號,並輸出該時脈信號所對應的該內部時脈給該核心電路;以及至少一資料接收器,接收並提供該資料信號給該核心電路;其中從該源極驅動器被重置後至該資料信號中出現屬於該源極驅動器的畫素資料前,該電流源控制電路降低該時脈接收器的操作電流至該非正常操作準位,以及暫停供電給該資料接收器;以及其中當該資料信號中出現屬於該源極驅動器的畫素資料時,該電流源控制電路恢復該時脈接收器的操作電流至正常操作準位,以及恢復供電給該資料接收器。
- 如申請專利範圍第12項所述的源極驅動器,其中該時脈接收器包括:接收器,接收該時脈信號;以及除頻電路,耦接至該接收器的輸出端,並將該接收器的輸出轉換為該內部時脈,以及將該內部時脈輸出給該核心電路;其中從該源極驅動器被重置後至該資料信號中出現屬於該源極驅動器的畫素資料前,該電流源控制電路降低該接收器與該除.頻電路的操作電流至該非正常操作準位;以及其中當該資料信號中出現屬於該源極驅動器的畫素資料時,該電流源控制電路恢復該接收器與該除頻電路的操作電流至正常操作準位。
- 如申請專利範圍第11項所述的源極驅動器,其中該電流源控制電路接收該源極驅動器外部的起始信號;於該源極驅動器重置後至該起始信號發生起始脈衝前,該電流源控制電路降低該接收介面電路的操作電流至該非正常操作準位,其中該起始脈衝的時序響應於該資料信號中出現屬於該源極驅動器的畫素資料的時序;以及在該起始信號發生該起始脈衝後,該電流源控制電路恢復該接收介面電路的操作電流至該正常操作準位。
- 如申請專利範圍第11項所述的源極驅動器,其中該接收介面電路將該內部時脈經由時脈傳輸路徑提供給該核心電路,而該源極驅動器更包括:開關,配置於該時脈傳輸路徑中且耦接於該接收介面電路與 該核心電路之間,其中從該源極驅動器被重置後至該資料信號中出現屬於該源極驅動器的畫素資料前,則該開關關斷該時脈傳輸路徑以停止提供該內部時脈給該核心電路,以及當該資料信號中出現屬於該源極驅動器的畫素資料時,該開關恢復該時脈傳輸路徑。
- 如申請專利範圍第11項所述的源極驅動器,其中該接收介面電路將該內部時脈經由時脈傳輸路徑提供給該核心電路,該電流源控制電路接收該源極驅動器外部的起始信號,而該源極驅動器更包括:開關,配置於該時脈傳輸路徑中且耦接於該接收介面電路與該核心電路之間,其中於該源極驅動器重置後至該起始信號發生第一起始脈衝前,該電流源控制電路降低該接收介面電路的操作電流至該非正常操作準位,以及該開關關斷該時脈傳輸路徑,其中該第一起始脈衝的時序響應於該資料信號中出現屬於該源極驅動器的畫素資料的時序;其中在該起始信號發生該第一起始脈衝後至該起始信號發生第二起始脈衝前,該電流源控制電路恢復該接收介面電路的操作電流至該正常操作準位,且該開關維持關斷該時脈傳輸路徑;以及其中當該起始信號發生該第二起始脈衝後,該電流源控制電路維持該接收介面電路的操作電流於該正常操作準位,且該開關恢 復該時脈傳輸路徑。
- 如申請專利範圍第11項所述的源極驅動器,其中當該資料信號中屬於該源極驅動器的畫素資料已傳輸完畢後,該電流源控制電路再降低該源極驅動器的操作電流至該非正常操作準位。
- 如申請專利範圍第11項所述的源極驅動器,更包括:計數器,耦接至該電流源控制電路,用以從該源極驅動器被重置後開始計時,並將計時結果提供給該電流源控制電路,其中該電流源控制電路根據所述計時結果判定該資料信號中出現屬於該源極驅動器的畫素資料的時序。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102128850A TWI525591B (zh) | 2013-08-12 | 2013-08-12 | 源極驅動器及其操作方法 |
US14/033,520 US20150042637A1 (en) | 2013-08-12 | 2013-09-23 | Source driver and operation method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102128850A TWI525591B (zh) | 2013-08-12 | 2013-08-12 | 源極驅動器及其操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201506876A TW201506876A (zh) | 2015-02-16 |
TWI525591B true TWI525591B (zh) | 2016-03-11 |
Family
ID=52448220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102128850A TWI525591B (zh) | 2013-08-12 | 2013-08-12 | 源極驅動器及其操作方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20150042637A1 (zh) |
TW (1) | TWI525591B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11915666B2 (en) * | 2022-05-18 | 2024-02-27 | Novatek Microelectronics Corp. | Display device, display driving integrated circuit, and operation method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5789952A (en) * | 1996-05-01 | 1998-08-04 | Cypress Semiconductor Corporation | Anti-lock CPU clock control method, circuit and apparatus |
US6118439A (en) * | 1998-02-10 | 2000-09-12 | National Semiconductor Corporation | Low current voltage supply circuit for an LCD driver |
JP3508837B2 (ja) * | 1999-12-10 | 2004-03-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法 |
JP4204728B2 (ja) * | 1999-12-28 | 2009-01-07 | ティーピーオー ホンコン ホールディング リミテッド | 表示装置 |
JP3409768B2 (ja) * | 2000-02-14 | 2003-05-26 | Necエレクトロニクス株式会社 | 表示装置の回路 |
JP2008005114A (ja) * | 2006-06-21 | 2008-01-10 | Seiko Epson Corp | 受信装置および送受信システム |
-
2013
- 2013-08-12 TW TW102128850A patent/TWI525591B/zh not_active IP Right Cessation
- 2013-09-23 US US14/033,520 patent/US20150042637A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TW201506876A (zh) | 2015-02-16 |
US20150042637A1 (en) | 2015-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101861770B1 (ko) | 이미지 프로세싱 회로 및 이미지 프로세싱 방법 | |
US9093020B2 (en) | Mode conversion method, and display driving integrated circuit and image processing system using the method | |
US8730251B2 (en) | Switching video streams for a display without a visible interruption | |
US20150100711A1 (en) | Low power camera control interface bus and devices | |
TWI439846B (zh) | 用以控制電子裝置之操作狀態的方法與裝置 | |
JP2016194562A (ja) | 表示ドライバ、表示装置及び表示装置システム | |
TWI549105B (zh) | 具動態調整輸出之顯示驅動方法及其顯示裝置 | |
JP2007288407A (ja) | テレビジョン受像機 | |
WO2016019710A1 (zh) | 机顶盒操作方法、装置及机顶盒 | |
TWI525591B (zh) | 源極驅動器及其操作方法 | |
US20100117549A1 (en) | Pulse-width modulation control for backlighting of a video display | |
CN111312135B (zh) | 源极驱动器及其操作方法 | |
TW201303838A (zh) | 源極驅動器陣列與其驅動方法、時序控制器與時序控制方法、以及液晶驅動裝置 | |
CN104424875A (zh) | 源极驱动器及其操作方法 | |
US8081152B2 (en) | Timing control circuit with power-saving function and method thereof | |
US20130103970A1 (en) | Network device, network notifying device applied to network device and associated network notifying method | |
TWI686783B (zh) | 源極驅動器及其操作方法 | |
WO2017156838A1 (zh) | 液晶面板驱动系统中的切角电路 | |
JP5173215B2 (ja) | 光学機器 | |
JP2008217607A (ja) | 電源装置及びこれを有する機器 | |
TWI792841B (zh) | 電路系統 | |
JP2011081246A (ja) | 平面表示装置の駆動装置及び駆動方法 | |
TWI534794B (zh) | 顯示裝置與其操作方法 | |
US9076374B2 (en) | Display device and driving method applicable thereto | |
JP2007049217A (ja) | ネットワークシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |