JPWO2004107746A1 - デジタルインターフェイスデコード受信装置 - Google Patents
デジタルインターフェイスデコード受信装置 Download PDFInfo
- Publication number
- JPWO2004107746A1 JPWO2004107746A1 JP2005506556A JP2005506556A JPWO2004107746A1 JP WO2004107746 A1 JPWO2004107746 A1 JP WO2004107746A1 JP 2005506556 A JP2005506556 A JP 2005506556A JP 2005506556 A JP2005506556 A JP 2005506556A JP WO2004107746 A1 JPWO2004107746 A1 JP WO2004107746A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- decoding
- format
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 42
- 230000005236 sound signal Effects 0.000 claims description 33
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 31
- 238000001514 detection method Methods 0.000 claims description 29
- 239000000284 extract Substances 0.000 claims description 4
- GJWAPAVRQYYSTK-UHFFFAOYSA-N [(dimethyl-$l^{3}-silanyl)amino]-dimethylsilicon Chemical compound C[Si](C)N[Si](C)C GJWAPAVRQYYSTK-UHFFFAOYSA-N 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 36
- 230000005856 abnormality Effects 0.000 description 33
- 239000000872 buffer Substances 0.000 description 24
- 230000006378 damage Effects 0.000 description 18
- 238000003780 insertion Methods 0.000 description 15
- 230000037431 insertion Effects 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000000750 progressive effect Effects 0.000 description 6
- 230000000153 supplemental effect Effects 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 6
- 230000000007 visual effect Effects 0.000 description 6
- RRAMGCGOFNQTLD-UHFFFAOYSA-N hexamethylene diisocyanate Chemical compound O=C=NCCCCCCN=C=O RRAMGCGOFNQTLD-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
- H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
- H04N21/4363—Adapting the video stream to a specific local network, e.g. a Bluetooth® network
- H04N21/43632—Adapting the video stream to a specific local network, e.g. a Bluetooth® network involving a wired protocol, e.g. IEEE 1394
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
- H04N21/4436—Power management, e.g. shutting down unused components of the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/63—Generation or supply of power specially adapted for television receivers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Receiver Circuits (AREA)
Abstract
パワーダウン判別回路は、逓倍回路から与えられたクロック信号とＴＭＤＳデコード回路から与えられた水平同期信号および垂直同期信号とを用いてそれぞれ水平周波数および垂直周波数を算出し、算出された水平周波数および垂直周波数を予め記憶された水平周波数および垂直周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判定し、判定結果を示すパワーダウン制御信号を出力する。それにより、入力されたデジタル信号が復号可能なフォーマットを有しない場合、パワーダウン制御信号により映像・音声処理回路がパワーダウンモードに入るように制御される。
Description
本発明は、デジタル信号を受信するデジタルインターフェイスデコード受信装置に関する。
近年、ＨＤＭＩ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）規格、ＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ）規格などの高速デジタルインターフェイス規格に準拠した種々の電子機器の開発が進められている（ＤＤＷＧ，“Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ，”Ｒｅｖｉｓｉｏｎ １．０，Ａｐｒｉｌ ２，１９９９，インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｄｄｗｇ．ｏｒｇ／＞）。特に、ＨＤＭＩ規格では、映像のブランキング期間における音声信号および制御信号の伝送が規定されている。これらの高速デジタルインターフェイス規格では、ＴＭＤＳ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｍｉｎｉｍｉｚｅｄ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）というシリアル伝送方式が採用されている。
図６は従来の高速デジタルインターフェイスデコード受信装置の一例を示すブロック図である。以下、図６を参照しながら従来の高速デジタルインターフェイスデコード受信装置について説明する。
図６において、高速デジタルインターフェイスデコード受信装置（以下、インターフェイスデコード受信装置と略記する）は、複数の差動バッファ６０ａ，６０ｂ，６０ｃ，６０ｄ、ＴＭＤＳデコーダ回路６１、逓倍回路６２および映像・音声処理回路６５を含む。このインターフェイスデコード受信装置は、レシーバＬＳＩ（大規模集積回路）６６により構成される。
インターフェイスデコード受信装置には、高速デジタルインターフェイス規格に準拠したデジタル信号が与えられる。
デジタル信号のうちクロックチャンネルの信号Ｂは、差動バッファ６０ｄを通してクロック信号Ｄとして逓倍回路６２に与えられる。逓倍回路６２は、クロック信号Ｄを逓倍し、逓倍されたクロック信号Ｅを出力する。
デジタル信号のうちクロックチャンネル以外の信号Ａは、差動バッファ６０ａ，６０ｂ，６０ｃを通してＴＭＤＳデコーダ６１に与えられる。ＴＭＤＳデコーダ６１は、クロックチャンネル以外の信号をシリアル／パラレル変換および復号することにより、同期信号Ｇおよび映像・音声信号Ｆを出力する。
映像・音声処理回路６５は、ＴＭＤＳデコーダ６１から出力される映像・音声信号Ｆを映像信号Ｉ、音声信号Ｊおよび制御信号Ｋに分離して出力する。
従来のインターフェイスデコード受信装置では、上記の動作により高速デジタルインターフェイス規格に準拠したデジタル信号がデコードされる。
しかしながら、従来のインターフェイスデコード受信装置においては、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合、レシーバＬＳＩ６６が定められた速度を超える速度で動作することがある。それにより、熱暴走、消費電力の増大または回路の破壊等の異常が発生する。
図６は従来の高速デジタルインターフェイスデコード受信装置の一例を示すブロック図である。以下、図６を参照しながら従来の高速デジタルインターフェイスデコード受信装置について説明する。
図６において、高速デジタルインターフェイスデコード受信装置（以下、インターフェイスデコード受信装置と略記する）は、複数の差動バッファ６０ａ，６０ｂ，６０ｃ，６０ｄ、ＴＭＤＳデコーダ回路６１、逓倍回路６２および映像・音声処理回路６５を含む。このインターフェイスデコード受信装置は、レシーバＬＳＩ（大規模集積回路）６６により構成される。
インターフェイスデコード受信装置には、高速デジタルインターフェイス規格に準拠したデジタル信号が与えられる。
デジタル信号のうちクロックチャンネルの信号Ｂは、差動バッファ６０ｄを通してクロック信号Ｄとして逓倍回路６２に与えられる。逓倍回路６２は、クロック信号Ｄを逓倍し、逓倍されたクロック信号Ｅを出力する。
デジタル信号のうちクロックチャンネル以外の信号Ａは、差動バッファ６０ａ，６０ｂ，６０ｃを通してＴＭＤＳデコーダ６１に与えられる。ＴＭＤＳデコーダ６１は、クロックチャンネル以外の信号をシリアル／パラレル変換および復号することにより、同期信号Ｇおよび映像・音声信号Ｆを出力する。
映像・音声処理回路６５は、ＴＭＤＳデコーダ６１から出力される映像・音声信号Ｆを映像信号Ｉ、音声信号Ｊおよび制御信号Ｋに分離して出力する。
従来のインターフェイスデコード受信装置では、上記の動作により高速デジタルインターフェイス規格に準拠したデジタル信号がデコードされる。
しかしながら、従来のインターフェイスデコード受信装置においては、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合、レシーバＬＳＩ６６が定められた速度を超える速度で動作することがある。それにより、熱暴走、消費電力の増大または回路の破壊等の異常が発生する。
本発明の目的は、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも異常の発生が防止されたデジタルインターフェイスデコード受信装置を提供することである。
本発明の一局面に従うデジタルインターフェイスデコード受信装置は、入力されるデジタル信号を復号する復号回路と、復号回路により復号されたデジタル信号を処理する処理回路と、入力されるデジタル信号が復号回路により復号可能なフォーマットを有するか否かを判別し、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に処理回路の動作を停止させる制御装置とを備えたものである。
そのデジタルインターフェイスデコード受信装置においては、復号回路により入力されるデジタル信号が復号され、復号されたデジタル信号が処理回路により処理される。制御装置により、入力されるデジタル信号が復号回路により復号可能なフォーマットを有するか否かが判別され、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に処理回路の動作が停止される。それにより、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
入力されるデジタル信号は、高速デジタルインターフェイス規格に準拠するデジタル信号であり、映像信号および音声信号を含み、復号回路は、デジタル信号から映像信号および音声信号を抽出し、処理回路は、復号回路により抽出された映像信号および音声信号を処理してもよい。
制御装置は、処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより処理回路を停止させてもよい。
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合に、処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより、熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
デジタルインターフェイスデコード受信装置は、処理回路の動作の停止をユーザに通知する通知装置をさらに備え、制御装置は、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を通知装置により通知させてもよい。
この場合、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止が通知装置によりユーザに通知される。それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
通知装置は、メッセージの表示のための信号を生成する表示回路を含み、制御装置は、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが表示されるように表示回路を制御してもよい。
この場合、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが表示される。それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
通知装置は、音声出力装置を含み、制御装置は、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが出力されるように音声出力装置を制御してもよい。
この場合、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが音声により出力される。それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
デジタルインターフェイスデコード受信装置は、入力されるクロック信号を逓倍して復号用クロック信号として出力するクロック生成回路をさらに備え、復号回路は、クロック生成回路により出力されたクロック信号を用いて、入力されるデジタル信号から映像信号および同期信号を抽出し、処理回路は、復号回路により抽出された映像信号を処理し、制御装置は、復号回路により抽出された同期信号およびクロック生成回路から出力された復号用クロック信号に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別し、映像信号が復号回路により復号可能なフォーマットを有しない場合に処理回路の動作を停止させてもよい。
この場合、入力されるクロック信号がクロック生成回路により逓倍されることにより復号用クロック信号が出力され、出力された復号用クロック信号を用いて入力されるデジタル信号から映像信号および同期信号が復号回路により抽出され、抽出された映像信号が処理回路により処理される。
さらに、制御装置により同期信号および復号用クロック信号に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが判別され、映像信号が復号可能なフォーマットを有しない場合に処理回路の動作が停止される。
それにより、復号可能なフォーマット以外のフォーマットを有する映像信号が与えられた場合でも、処理回路の熱暴走、消費電力の増大および破壊等の異常の発生が防止される。
制御装置は、復号回路により抽出された同期信号およびクロック生成回路から出力された復号用クロック信号に基づいて映像の垂直周波数および水平周波数を算出し、算出された映像の垂直周波数および水平周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別してもよい。
この場合、同期信号および復号用クロック信号に基づいて映像の垂直周波数および水平周波数が算出され、算出された映像の垂直周波数および水平周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが判別される。それにより、映像信号のフォーマットが復号可能なフォーマットか否かを正確に判別することができる。
制御装置は、復号回路により復号可能なフォーマットとして映像の垂直周波数および水平周波数を記憶し、算出された映像の垂直周波数および水平周波数を記憶された映像の垂直周波数および水平周波数と比較することにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別してもよい。
この場合、算出された映像の垂直周波数および水平周波数が記憶された映像の垂直周波数および水平周波数と比較されることにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが容易に判別される。
復号回路、処理回路、制御装置およびクロック生成回路は集積回路により構成されてもよい。
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも、異常の発生を防止しつつデジタルインターフェイスデコード受信装置の小型化が可能となる。
制御装置は、復号回路、処理回路およびクロック生成回路への電源電圧の供給または動作クロック信号の供給を停止することにより処理回路を停止させてもよい。
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合に、復号回路、処理回路およびクロック生成回路への電源電圧の供給または動作クロック信号の供給を停止することにより、熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
入力されるクロック信号を逓倍して復号用クロック信号として出力するクロック生成回路と、クロック生成回路により出力された復号用クロック信号の周波数を検出する検出回路とをさらに備え、復号回路は、クロック生成回路により出力された復号用クロック信号を用いて、入力されるデジタル信号から映像信号および同期信号を抽出し、処理回路は、復号回路により抽出された映像信号を処理し、制御装置は、検出回路により検出された周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別し、映像信号が復号回路により復号可能なフォーマットを有しない場合に復号回路、クロック生成回路および処理回路の動作を停止させてもよい。
この場合、入力されるクロック信号が逓倍されることにより復号用クロック信号が出力され、出力された復号用クロック信号の周波数が検出回路により検出され、復号回路により復号用クロック信号を用いて入力されるデジタル信号から映像信号および同期信号が抽出され、処理回路により抽出された映像信号が処理される。
さらに、検出された周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが制御装置により判別され、映像信号が復号可能なフォーマットを有しない場合に復号回路、クロック生成回路および処理回路の動作が停止される。
それにより、復号可能なフォーマット以外のフォーマットを有する映像信号が与えられた場合でも、復号回路、クロック生成回路および処理回路の熱暴走、消費電力の増大および破壊等の異常の発生が防止される。
制御装置は、復号回路により復号可能なフォーマットとして映像のドットクロック周波数を記憶し、検出回路により検出された周波数を記憶されたドットクロック周波数と比較することにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別してもよい。
この場合、検出された周波数が記憶されたドットクロック周波数と比較されることにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが判別される。
復号回路、処理回路、制御装置、クロック生成回路および検出回路は集積回路により構成されてもよい。
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも、異常の発生を防止しつつデジタルインターフェイスデコード受信装置の小型化が可能となる。
同期信号を内部的に発生する同期信号発生回路と、復号回路により抽出された同期信号および同期信号発生回路により発生された同期信号を選択的に出力する同期信号選択回路と、メッセージの表示のための信号を生成する表示回路とをさらに備え、制御装置は、同期信号選択回路により出力される同期信号に基づいて動作し、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、同期信号発生回路により発生された同期信号が出力される同期信号選択回路を制御し、復号回路、クロック生成回路および処理回路の動作の停止を示すメッセージが表示されるように表示回路を制御してもよい。
この場合、同期信号発生回路により同期信号が内部的に発生され、復号回路により抽出された同期信号および同期信号発生回路により発生された同期信号が同期信号選択回路により選択的に出力される。制御装置は、同期信号選択回路により出力される同期信号に基づいて動作する。
入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、同期信号発生回路により発生された同期信号が出力されるように同期信号選択回路が制御装置により制御され、復号回路、クロック生成回路および処理回路の動作の停止を示すメッセージが表示されるように制御装置により表示回路が制御される。
それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
復号回路、処理回路、クロック生成回路、検出回路、同期信号発生回路および同期信号選択回路は集積回路により構成され、制御装置および表示回路は、集積回路の外部の回路により構成されてもよい。
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも、異常の発生を防止しつつデジタルインターフェイスデコード受信装置の小型化が可能となる。
制御装置は、復号回路、クロック生成回路および処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより処理回路を停止させてもよい。
この場合、復号回路により復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合に、復号回路、クロック生成回路および処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより、熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
制御装置は、マイクロコンピュータにより構成されてもよい。それにより、プログラムに従って種々の処理を行うことができる。
本発明の一局面に従うデジタルインターフェイスデコード受信装置は、入力されるデジタル信号を復号する復号回路と、復号回路により復号されたデジタル信号を処理する処理回路と、入力されるデジタル信号が復号回路により復号可能なフォーマットを有するか否かを判別し、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に処理回路の動作を停止させる制御装置とを備えたものである。
そのデジタルインターフェイスデコード受信装置においては、復号回路により入力されるデジタル信号が復号され、復号されたデジタル信号が処理回路により処理される。制御装置により、入力されるデジタル信号が復号回路により復号可能なフォーマットを有するか否かが判別され、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に処理回路の動作が停止される。それにより、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
入力されるデジタル信号は、高速デジタルインターフェイス規格に準拠するデジタル信号であり、映像信号および音声信号を含み、復号回路は、デジタル信号から映像信号および音声信号を抽出し、処理回路は、復号回路により抽出された映像信号および音声信号を処理してもよい。
制御装置は、処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより処理回路を停止させてもよい。
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合に、処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより、熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
デジタルインターフェイスデコード受信装置は、処理回路の動作の停止をユーザに通知する通知装置をさらに備え、制御装置は、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を通知装置により通知させてもよい。
この場合、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止が通知装置によりユーザに通知される。それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
通知装置は、メッセージの表示のための信号を生成する表示回路を含み、制御装置は、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが表示されるように表示回路を制御してもよい。
この場合、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが表示される。それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
通知装置は、音声出力装置を含み、制御装置は、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが出力されるように音声出力装置を制御してもよい。
この場合、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが音声により出力される。それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
デジタルインターフェイスデコード受信装置は、入力されるクロック信号を逓倍して復号用クロック信号として出力するクロック生成回路をさらに備え、復号回路は、クロック生成回路により出力されたクロック信号を用いて、入力されるデジタル信号から映像信号および同期信号を抽出し、処理回路は、復号回路により抽出された映像信号を処理し、制御装置は、復号回路により抽出された同期信号およびクロック生成回路から出力された復号用クロック信号に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別し、映像信号が復号回路により復号可能なフォーマットを有しない場合に処理回路の動作を停止させてもよい。
この場合、入力されるクロック信号がクロック生成回路により逓倍されることにより復号用クロック信号が出力され、出力された復号用クロック信号を用いて入力されるデジタル信号から映像信号および同期信号が復号回路により抽出され、抽出された映像信号が処理回路により処理される。
さらに、制御装置により同期信号および復号用クロック信号に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが判別され、映像信号が復号可能なフォーマットを有しない場合に処理回路の動作が停止される。
それにより、復号可能なフォーマット以外のフォーマットを有する映像信号が与えられた場合でも、処理回路の熱暴走、消費電力の増大および破壊等の異常の発生が防止される。
制御装置は、復号回路により抽出された同期信号およびクロック生成回路から出力された復号用クロック信号に基づいて映像の垂直周波数および水平周波数を算出し、算出された映像の垂直周波数および水平周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別してもよい。
この場合、同期信号および復号用クロック信号に基づいて映像の垂直周波数および水平周波数が算出され、算出された映像の垂直周波数および水平周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが判別される。それにより、映像信号のフォーマットが復号可能なフォーマットか否かを正確に判別することができる。
制御装置は、復号回路により復号可能なフォーマットとして映像の垂直周波数および水平周波数を記憶し、算出された映像の垂直周波数および水平周波数を記憶された映像の垂直周波数および水平周波数と比較することにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別してもよい。
この場合、算出された映像の垂直周波数および水平周波数が記憶された映像の垂直周波数および水平周波数と比較されることにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが容易に判別される。
復号回路、処理回路、制御装置およびクロック生成回路は集積回路により構成されてもよい。
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも、異常の発生を防止しつつデジタルインターフェイスデコード受信装置の小型化が可能となる。
制御装置は、復号回路、処理回路およびクロック生成回路への電源電圧の供給または動作クロック信号の供給を停止することにより処理回路を停止させてもよい。
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合に、復号回路、処理回路およびクロック生成回路への電源電圧の供給または動作クロック信号の供給を停止することにより、熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
入力されるクロック信号を逓倍して復号用クロック信号として出力するクロック生成回路と、クロック生成回路により出力された復号用クロック信号の周波数を検出する検出回路とをさらに備え、復号回路は、クロック生成回路により出力された復号用クロック信号を用いて、入力されるデジタル信号から映像信号および同期信号を抽出し、処理回路は、復号回路により抽出された映像信号を処理し、制御装置は、検出回路により検出された周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別し、映像信号が復号回路により復号可能なフォーマットを有しない場合に復号回路、クロック生成回路および処理回路の動作を停止させてもよい。
この場合、入力されるクロック信号が逓倍されることにより復号用クロック信号が出力され、出力された復号用クロック信号の周波数が検出回路により検出され、復号回路により復号用クロック信号を用いて入力されるデジタル信号から映像信号および同期信号が抽出され、処理回路により抽出された映像信号が処理される。
さらに、検出された周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが制御装置により判別され、映像信号が復号可能なフォーマットを有しない場合に復号回路、クロック生成回路および処理回路の動作が停止される。
それにより、復号可能なフォーマット以外のフォーマットを有する映像信号が与えられた場合でも、復号回路、クロック生成回路および処理回路の熱暴走、消費電力の増大および破壊等の異常の発生が防止される。
制御装置は、復号回路により復号可能なフォーマットとして映像のドットクロック周波数を記憶し、検出回路により検出された周波数を記憶されたドットクロック周波数と比較することにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別してもよい。
この場合、検出された周波数が記憶されたドットクロック周波数と比較されることにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが判別される。
復号回路、処理回路、制御装置、クロック生成回路および検出回路は集積回路により構成されてもよい。
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも、異常の発生を防止しつつデジタルインターフェイスデコード受信装置の小型化が可能となる。
同期信号を内部的に発生する同期信号発生回路と、復号回路により抽出された同期信号および同期信号発生回路により発生された同期信号を選択的に出力する同期信号選択回路と、メッセージの表示のための信号を生成する表示回路とをさらに備え、制御装置は、同期信号選択回路により出力される同期信号に基づいて動作し、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、同期信号発生回路により発生された同期信号が出力される同期信号選択回路を制御し、復号回路、クロック生成回路および処理回路の動作の停止を示すメッセージが表示されるように表示回路を制御してもよい。
この場合、同期信号発生回路により同期信号が内部的に発生され、復号回路により抽出された同期信号および同期信号発生回路により発生された同期信号が同期信号選択回路により選択的に出力される。制御装置は、同期信号選択回路により出力される同期信号に基づいて動作する。
入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、同期信号発生回路により発生された同期信号が出力されるように同期信号選択回路が制御装置により制御され、復号回路、クロック生成回路および処理回路の動作の停止を示すメッセージが表示されるように制御装置により表示回路が制御される。
それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
復号回路、処理回路、クロック生成回路、検出回路、同期信号発生回路および同期信号選択回路は集積回路により構成され、制御装置および表示回路は、集積回路の外部の回路により構成されてもよい。
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも、異常の発生を防止しつつデジタルインターフェイスデコード受信装置の小型化が可能となる。
制御装置は、復号回路、クロック生成回路および処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより処理回路を停止させてもよい。
この場合、復号回路により復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合に、復号回路、クロック生成回路および処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより、熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
制御装置は、マイクロコンピュータにより構成されてもよい。それにより、プログラムに従って種々の処理を行うことができる。
図１は、本発明の第１の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
図２は、図１のインターフェイスデコード受信装置において復号可能な映像フォーマットの一覧表の例を示す図である。
図３は、本発明の第２の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
図４は、本発明の第３の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
図５は、ディスプレイの画面上にオンスクリーン表示されるメッセージの例を示す図である。
図６は、従来の高速デジタルインターフェイスデコード受信装置の一例を示すブロック図である。
図２は、図１のインターフェイスデコード受信装置において復号可能な映像フォーマットの一覧表の例を示す図である。
図３は、本発明の第２の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
図４は、本発明の第３の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
図５は、ディスプレイの画面上にオンスクリーン表示されるメッセージの例を示す図である。
図６は、従来の高速デジタルインターフェイスデコード受信装置の一例を示すブロック図である。
（第１の実施の形態）
以下、本発明の第１の実施の形態について図１および図２を用いて説明する。
図１は本発明の第１の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
図１において、高速デジタルインターフェイスデコード受信装置（以下、インターフェイスデコード受信装置と略記する）は、差動バッファ１０ａ，１０ｂ，１０ｃ，１０ｄ、ＴＭＤＳデコーダ回路１１、逓倍回路１２、パワーダウン判別回路１４および映像・音声処理回路１５を含む。このインターフェイスデコード受信装置は、レシーバＬＳＩ（大規模集積回路）１６により構成され、テレビジョン受像機等の映像表示装置内に設けられる。
インターフェイスデコード受信装置には、ソース機器からＨＭＤＩ規格、ＤＶＩ規格等の高速デジタルインターフェイス規格に準拠したデジタル信号が与えられる。ここで、ソース機器は、例えば、ＤＶＤ（デジタルバーサタイルディスク）再生機器、ＳＴＢ（セットトップボックス）、パーソナルコンピュータ等である。
本実施の形態では、インターフェイスデコード受信装置がＨＤＭＩ規格に従うＨＤＭＩインタフェイスケーブルによりソース機器に接続されるものとする。ＨＤＭＩ規格によれば、映像信号を送信するともに、映像信号のブランキング期間（垂直ブランキング期間および水平ブランキング期間）に補足データを送信することができる。補足データには、音声信号およびＩｎｆｏＦｒａｍｅ（情報フレーム）と呼ばれるデータパケットが含まれる。
デジタル信号のうちクロックチャンネルの信号Ｂは、差動バッファ１０ｄを通してクロック信号Ｄとして逓倍回路１２に与えられる。逓倍回路１２は、クロック信号Ｄを逓倍し、逓倍されたクロック信号Ｅを出力する。
デジタル信号のうちクロックチャンネル以外の信号Ａは、差動バッファ１０ａ，１０ｂ，１０ｃを通してＴＭＤＳデコーダ回路１１に与えられる。本実施の形態では、信号Ａは、赤色コンポーネント信号、青色コンポーネント信号および緑色コンポーネント信号を含む。あるいは、信号Ａが輝度信号および２つの色差信号を含んでもよい。
ＴＭＤＳデコーダ回路１１は、クロックチャンネル以外の信号Ａをパラレル／シリアル変換および復号することにより、水平同期信号Ｇ１、垂直同期信号Ｇ２および映像・音声信号Ｆを出力する。
映像・音声処理回路１５は、ＴＭＤＳデコーダ回路１１から出力される映像・音声信号Ｆを映像信号Ｉ、音声信号Ｊおよび制御信号Ｋに分離して出力する。
パワーダウン判別回路１４は、ＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２と逓倍回路１２から出力されるクロック信号Ｅとを用いて入力されるデジタル信号の映像フォーマットおよびクロック周波数を検出し、パワーダウン制御信号Ｌを出力する。
ここで、図２を用いて図１のインターフェイスデコード受信装置におけるパワーダウン判別回路１４の動作を説明する。図２は図１のインターフェイスデコード受信装置において復号可能な映像フォーマットの一覧表の例を示す図である。
図２において、各映像フォーマットごとに、水平周波数、垂直周波数、ドットクロック周波数および表示ドット数（有効ドット数）が示される。表示ドット数は、画面に表示される水平方向の画素数と垂直方向の画素数（走査線の数）との積で表される。
図２には、走査線数１０８０本のインターレース方式、走査線数７２０本のプログレッシブ方式、走査線数４８０本のインターレース方式および走査線数４８０本のプログレッシブ方式が示されている。
パワーダウン判定回路１４は、ＲＯＭ（リードオンリメモリ）、不揮発性メモリ等の内部記憶装置を含み、内部記憶装置に復号可能な映像フォーマットの一覧表をＬＵＴ（ルックアップテーブル）として記憶している。
パワーダウン判別回路１４は、逓倍回路１２から与えられたクロック信号ＥとＴＭＤＳデコード回路１１から与えられた水平同期信号Ｇ１および垂直同期信号Ｇ２とを用いて水平同期信号ＨＤの１周期内のクロック数（クロック信号Ｅのパルス数）および垂直同期信号ＶＤの１周期内の水平同期信号ＨＤの数をカウントし、クロック数および水平同期信号ＨＤの数からそれぞれ水平周波数および垂直周波数を算出する。さらに、パワーダウン判別回路１４は、算出された水平周波数および垂直周波数を図２に示す一覧表の水平周波数および垂直周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判定し、判定結果を示すパワーダウン制御信号Ｌを出力する。それにより、入力されたデジタル信号が復号可能なフォーマットを有しない場合、パワーダウン制御信号Ｌにより映像・音声処理回路１５がパワーダウンモードに入るように制御される。
ここで、パワーダウンモードとは、映像・音声処理回路１５の動作を停止させることを意味し、例えば映像・音声処理回路１５に供給するクロック信号を停止する方法、映像・音声処理回路１５の電源をオフにする方法がある。
その後、入力されるデジタル信号の映像フォーマットが復号可能な映像フォーマットになると、パワーダウンモードが解除される。
上記のように、本実施の形態に係るインターフェイスデコード受信装置においては、入力されたデジタル信号の映像フォーマットを判定し、映像・音声処理回路１５をパワーダウンモードにすることにより、レシーバＬＳＩ１６の熱暴走の防止、省電力化およびレシーバＬＳＩ１６の破壊の防止を実現することができる。
本実施の形態では、ＴＭＤＳデコーダ回路１１が復号回路に相当し、映像・音声処理回路１５が処理回路に相当し、パワーダウン判別回路１４が制御装置に相当し、逓倍回路１２がクロック生成回路に相当する。また、レシーバＬＳＩ１６が集積回路に相当する。
なお、本実施の形態では、一例を説明したが、これ以外の方法で高速デジタルインターフェイスデコード受信装置を実現することも可能である。例えば、制御装置として、パワーダウン判別回路１４の代わりにレシーバＬＳＩ１６の外部のマイクロコンピュータを用いてもよい。また、ソース機器からＤＶＩ規格等の他の高速デジタルインターフェイス規格に準拠したデジタル信号を受信するように、高速デジタルインターフェイスデコード受信装置を構成してもよい。
（第２の実施の形態）
以下、本発明の第２の実施の形態について図３を用いて説明する。
図３は本発明の第２の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
図３のインターフェイスデコード受信装置において、図１のインターフェイスデコード受信装置と同一または相当部分に同一符号が付される。図３のインターフェイスデコード受信装置が図１に示したインターフェイスデコード受信装置と異なるのは次の点である。
図３のインターフェイスデコード受信装置はカウンタ回路１３をさらに備える。
カウンタ回路１３には、映像表示装置内の信号原２５からある一定周波数のクロック信号Ｃが入力されるとともに、差動バッファ１０ｄから出力されるクロック信号Ｄが与えられる。クロック信号Ｃの周波数は、クロック信号Ｄの周波数よりも低い。
カウンタ回路１３は、クロック信号Ｃの１周期期間内におけるクロック信号Ｄのパルス数（クロック数）をカウントし、カウント値を示すクロックカウンタ信号Ｈを出力する。
パワーダウン判別回路１４は、カウンタ回路１３から出力されるクロックカウンタ信号Ｈに基づいてドットクロック周波数を算出する。さらに、パワーダウン判別回路１４は、算出されたドットクロック周波数を図２に示した一覧表のドットクロック周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判別し、判別結果を示すパワーダウン制御信号ＬをＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５に出力する。それにより、入力されたデジタル信号が復号可能な映像フォーマットを有しない場合、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５がパワーダウンモードに入るように制御される。
その後、入力されるデジタル信号の映像フォーマットが復号可能な映像フォーマットになると、パワーダウンモードが解除される。
上記のように、本実施の形態に係るインターフェイスデコード受信装置においては、入力されたデジタル信号の映像フォーマットを判別し、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５をパワーダウンモードにすることにより、レシーバＬＳＩ１６の熱暴走の防止、省電力化およびレシーバＬＳＩ１６の破壊の防止を実現することができる。
本実施の形態では、ＴＭＤＳデコーダ回路１１が復号回路に相当し、映像・音声処理回路１５が処理回路に相当し、パワーダウン判別回路１４が制御装置に相当し、逓倍回路１２がクロック生成回路に相当、カウンタ回路１３が検出回路に相当する。また、レシーバＬＳＩ１６が集積回路に相当する。
なお、本実施の形態では、一例を説明したが、これ以外の方法で高速デジタルインターフェイスデコード受信装置を実現することも可能である。例えば、制御装置として、パワーダウン判別回路１４の代わりにレシーバＬＳＩ１６の外部のマイクロコンピュータを用いてもよい。また、ソース機器からＤＶＩ規格等の他の高速デジタルインターフェイス規格に準拠したデジタル信号を受信するように、高速デジタルインターフェイスデコード受信装置を構成してもよい。
（第３の実施の形態）
以下、本発明の第３の実施の形態について図４を用いて説明する。
図４は本発明の第３の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
図４のインターフェイスデコード受信装置において、図３のインターフェイスデコード受信装置と同一または相当部分に同一符号が付される。図４のインターフェイスデコード受信装置が図３に示したインターフェイスデコード受信装置と異なるのは次の点である。
図４のインターフェイスデコード受信装置は、図３のパワーダウン判別回路１４の代わりにマイクロコンピュータ（マイコン）１７、同期発生回路１８、同期切換回路１９、映像処理回路２０、およびＯＳＤ（オンスクリーン表示）挿入回路２１をさらに備える。同期発生回路１８および同期切換回路１９は、レシーバＬＳＩ１６内に設けられる。
また、ＯＳＤ挿入回路２１には、ＣＲＴ（陰極線管）、液晶表示装置、プラズマディスプレイ装置等のディスプレイ３０が接続され、映像・音声処理回路１５には、スピーカ４０が接続される。
カウンタ回路１３には、映像表示装置内の信号源２５からある一定周波数のクロック信号Ｃが入力されるとともに、差動バッファ１０ｄから出力されるクロック信号Ｄが与えられる。クロック信号Ｃの周波数は、クロック信号Ｄの周波数よりも低い。
カウンタ回路１３は、クロック信号Ｃの１周期期間内におけるクロック信号Ｄのパルス数（クロック数）をカウントし、カウント値を示すクロックカウンタ信号Ｈを出力する。
同期発生回路１８は、レシーバＬＳＩ１６内においてフリーランの同期信号Ｐを常時発生する。同期信号Ｐは、垂直同期信号および水平同期信号を含む。同期切換回路１９は、マイコン１７から出力されるパワーダウン制御信号Ｌに基づいて、ＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２と同期発生回路１８から出力される同期信号Ｐとを切換えて同期信号Ｑとして出力する。
マイコン１７は、カウンタ回路１３から出力されるクロックカウンタ信号Ｈに基づいてドットクロック周波数を算出する。さらに、マイコン１７は、算出されたドットクロック周波数を図２に示した一覧表のドットクロック周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判別し、判別結果を示すパワーダウン制御信号ＬをＴＭＤＳデコーダ回路１１、逓倍回路１２、映像・音声処理回路１５および同期切換回路１９に出力する。
それにより、入力されたデジタル信号が復号可能な映像フォーマットを有しない場合、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５がパワーダウンモードに入るように制御される。
同期切換回路１９は、通常は、ＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２を同期信号Ｑとしてマイコン１７に出力する。同期切換回路１９は、入力されたデジタル信号が復号可能な映像フォーマットを有しない場合に、マイコン１７から出力されるパワーダウン制御信号Ｌに応答して、同期信号発生回路１８から出力される同期信号ＰをＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２に代えて同期信号Ｑとしてマイコン１７に出力する。
この場合、マイコン１７は、同期切換回路１９から出力される同期信号Ｑに同期したメッセージ表示信号ＭをＯＳＤ挿入回路２１に出力する。
映像処理回路２０は、映像・音声処理回路１５から出力される映像信号Ｉに画質補正等の映像処理を行う。この場合は、映像処理回路２０から出力される映像信号は存在しないため、ＯＳＤ挿入回路２１は、マイコン１７から出力されるメッセージ表示信号Ｍに基づいて、オンスクリーン表示のためのグラフィック信号を全面に挿入する。それにより、ディスプレイ３０にオンスクリーン表示によりメッセージが表示される。図５はディスプレイ３０の画面上にオンスクリーン表示されるメッセージの例を示す図である。
また、マイコン１７から出力される信号Ｚによりスピーカ４０からオンスクリーン表示と同様のメッセージが音声として出力される。
上記のように、本実施の形態に係るインターフェイスデコード受信装置においては、入力されたデジタル信号のフォーマットを判別し、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５をパワーダウンモードにすることにより、レシーバＬＳＩ１６の熱暴走の防止、省電力化およびレシーバＬＳＩ１６の破壊の防止を実現することができる。また、復号可能な映像フォーマット以外の映像フォーマットを有するデジタル信号が入力された場合にディスプレイ３０にメッセージをオンスクリーン表示することができる。このとき、スピーカ４０からメッセージを音声として出力することができる。
本実施の形態では、ＴＭＤＳデコーダ回路１１が復号回路に相当し、映像・音声処理回路１５が処理回路に相当し、逓倍回路１２がクロック生成回路に相当し、カウンタ回路１３が検出回路に相当し、マイコン１７が制御装置に相当する。また、同期切換回路１９が同期信号選択回路に相当し、同期発生回路１８が同期信号発生回路に相当する。さらに、ＯＳＤ挿入回路２１が通知装置または表示回路に相当し、スピーカ４０が通知装置または音声出力装置に相当し、レシーバＬＳＩ１６が集積回路に相当する。
なお、本実施の形態では、一例を説明したが、これ以外の方法で高速デジタルインターフェイスデコード受信装置を実現することも可能である。例えば、制御装置として、マイコン１７の代わりにレシーバＬＳＩ１６の内部に制御回路を構成してもよい。また、ソース機器からＤＶＩ規格等の他の高速デジタルインターフェイス規格に準拠したデジタル信号を受信するように、高速デジタルインターフェイスデコード受信装置を構成してもよい。
また、通知装置としてＬＥＤ（発光ダイオード）等の発光素子によりデジタル信号が復号可能なフォーマット以外のフォーマットを有することをユーザに通知してもよい。
以下、本発明の第１の実施の形態について図１および図２を用いて説明する。
図１は本発明の第１の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
図１において、高速デジタルインターフェイスデコード受信装置（以下、インターフェイスデコード受信装置と略記する）は、差動バッファ１０ａ，１０ｂ，１０ｃ，１０ｄ、ＴＭＤＳデコーダ回路１１、逓倍回路１２、パワーダウン判別回路１４および映像・音声処理回路１５を含む。このインターフェイスデコード受信装置は、レシーバＬＳＩ（大規模集積回路）１６により構成され、テレビジョン受像機等の映像表示装置内に設けられる。
インターフェイスデコード受信装置には、ソース機器からＨＭＤＩ規格、ＤＶＩ規格等の高速デジタルインターフェイス規格に準拠したデジタル信号が与えられる。ここで、ソース機器は、例えば、ＤＶＤ（デジタルバーサタイルディスク）再生機器、ＳＴＢ（セットトップボックス）、パーソナルコンピュータ等である。
本実施の形態では、インターフェイスデコード受信装置がＨＤＭＩ規格に従うＨＤＭＩインタフェイスケーブルによりソース機器に接続されるものとする。ＨＤＭＩ規格によれば、映像信号を送信するともに、映像信号のブランキング期間（垂直ブランキング期間および水平ブランキング期間）に補足データを送信することができる。補足データには、音声信号およびＩｎｆｏＦｒａｍｅ（情報フレーム）と呼ばれるデータパケットが含まれる。
デジタル信号のうちクロックチャンネルの信号Ｂは、差動バッファ１０ｄを通してクロック信号Ｄとして逓倍回路１２に与えられる。逓倍回路１２は、クロック信号Ｄを逓倍し、逓倍されたクロック信号Ｅを出力する。
デジタル信号のうちクロックチャンネル以外の信号Ａは、差動バッファ１０ａ，１０ｂ，１０ｃを通してＴＭＤＳデコーダ回路１１に与えられる。本実施の形態では、信号Ａは、赤色コンポーネント信号、青色コンポーネント信号および緑色コンポーネント信号を含む。あるいは、信号Ａが輝度信号および２つの色差信号を含んでもよい。
ＴＭＤＳデコーダ回路１１は、クロックチャンネル以外の信号Ａをパラレル／シリアル変換および復号することにより、水平同期信号Ｇ１、垂直同期信号Ｇ２および映像・音声信号Ｆを出力する。
映像・音声処理回路１５は、ＴＭＤＳデコーダ回路１１から出力される映像・音声信号Ｆを映像信号Ｉ、音声信号Ｊおよび制御信号Ｋに分離して出力する。
パワーダウン判別回路１４は、ＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２と逓倍回路１２から出力されるクロック信号Ｅとを用いて入力されるデジタル信号の映像フォーマットおよびクロック周波数を検出し、パワーダウン制御信号Ｌを出力する。
ここで、図２を用いて図１のインターフェイスデコード受信装置におけるパワーダウン判別回路１４の動作を説明する。図２は図１のインターフェイスデコード受信装置において復号可能な映像フォーマットの一覧表の例を示す図である。
図２において、各映像フォーマットごとに、水平周波数、垂直周波数、ドットクロック周波数および表示ドット数（有効ドット数）が示される。表示ドット数は、画面に表示される水平方向の画素数と垂直方向の画素数（走査線の数）との積で表される。
図２には、走査線数１０８０本のインターレース方式、走査線数７２０本のプログレッシブ方式、走査線数４８０本のインターレース方式および走査線数４８０本のプログレッシブ方式が示されている。
パワーダウン判定回路１４は、ＲＯＭ（リードオンリメモリ）、不揮発性メモリ等の内部記憶装置を含み、内部記憶装置に復号可能な映像フォーマットの一覧表をＬＵＴ（ルックアップテーブル）として記憶している。
パワーダウン判別回路１４は、逓倍回路１２から与えられたクロック信号ＥとＴＭＤＳデコード回路１１から与えられた水平同期信号Ｇ１および垂直同期信号Ｇ２とを用いて水平同期信号ＨＤの１周期内のクロック数（クロック信号Ｅのパルス数）および垂直同期信号ＶＤの１周期内の水平同期信号ＨＤの数をカウントし、クロック数および水平同期信号ＨＤの数からそれぞれ水平周波数および垂直周波数を算出する。さらに、パワーダウン判別回路１４は、算出された水平周波数および垂直周波数を図２に示す一覧表の水平周波数および垂直周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判定し、判定結果を示すパワーダウン制御信号Ｌを出力する。それにより、入力されたデジタル信号が復号可能なフォーマットを有しない場合、パワーダウン制御信号Ｌにより映像・音声処理回路１５がパワーダウンモードに入るように制御される。
ここで、パワーダウンモードとは、映像・音声処理回路１５の動作を停止させることを意味し、例えば映像・音声処理回路１５に供給するクロック信号を停止する方法、映像・音声処理回路１５の電源をオフにする方法がある。
その後、入力されるデジタル信号の映像フォーマットが復号可能な映像フォーマットになると、パワーダウンモードが解除される。
上記のように、本実施の形態に係るインターフェイスデコード受信装置においては、入力されたデジタル信号の映像フォーマットを判定し、映像・音声処理回路１５をパワーダウンモードにすることにより、レシーバＬＳＩ１６の熱暴走の防止、省電力化およびレシーバＬＳＩ１６の破壊の防止を実現することができる。
本実施の形態では、ＴＭＤＳデコーダ回路１１が復号回路に相当し、映像・音声処理回路１５が処理回路に相当し、パワーダウン判別回路１４が制御装置に相当し、逓倍回路１２がクロック生成回路に相当する。また、レシーバＬＳＩ１６が集積回路に相当する。
なお、本実施の形態では、一例を説明したが、これ以外の方法で高速デジタルインターフェイスデコード受信装置を実現することも可能である。例えば、制御装置として、パワーダウン判別回路１４の代わりにレシーバＬＳＩ１６の外部のマイクロコンピュータを用いてもよい。また、ソース機器からＤＶＩ規格等の他の高速デジタルインターフェイス規格に準拠したデジタル信号を受信するように、高速デジタルインターフェイスデコード受信装置を構成してもよい。
（第２の実施の形態）
以下、本発明の第２の実施の形態について図３を用いて説明する。
図３は本発明の第２の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
図３のインターフェイスデコード受信装置において、図１のインターフェイスデコード受信装置と同一または相当部分に同一符号が付される。図３のインターフェイスデコード受信装置が図１に示したインターフェイスデコード受信装置と異なるのは次の点である。
図３のインターフェイスデコード受信装置はカウンタ回路１３をさらに備える。
カウンタ回路１３には、映像表示装置内の信号原２５からある一定周波数のクロック信号Ｃが入力されるとともに、差動バッファ１０ｄから出力されるクロック信号Ｄが与えられる。クロック信号Ｃの周波数は、クロック信号Ｄの周波数よりも低い。
カウンタ回路１３は、クロック信号Ｃの１周期期間内におけるクロック信号Ｄのパルス数（クロック数）をカウントし、カウント値を示すクロックカウンタ信号Ｈを出力する。
パワーダウン判別回路１４は、カウンタ回路１３から出力されるクロックカウンタ信号Ｈに基づいてドットクロック周波数を算出する。さらに、パワーダウン判別回路１４は、算出されたドットクロック周波数を図２に示した一覧表のドットクロック周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判別し、判別結果を示すパワーダウン制御信号ＬをＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５に出力する。それにより、入力されたデジタル信号が復号可能な映像フォーマットを有しない場合、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５がパワーダウンモードに入るように制御される。
その後、入力されるデジタル信号の映像フォーマットが復号可能な映像フォーマットになると、パワーダウンモードが解除される。
上記のように、本実施の形態に係るインターフェイスデコード受信装置においては、入力されたデジタル信号の映像フォーマットを判別し、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５をパワーダウンモードにすることにより、レシーバＬＳＩ１６の熱暴走の防止、省電力化およびレシーバＬＳＩ１６の破壊の防止を実現することができる。
本実施の形態では、ＴＭＤＳデコーダ回路１１が復号回路に相当し、映像・音声処理回路１５が処理回路に相当し、パワーダウン判別回路１４が制御装置に相当し、逓倍回路１２がクロック生成回路に相当、カウンタ回路１３が検出回路に相当する。また、レシーバＬＳＩ１６が集積回路に相当する。
なお、本実施の形態では、一例を説明したが、これ以外の方法で高速デジタルインターフェイスデコード受信装置を実現することも可能である。例えば、制御装置として、パワーダウン判別回路１４の代わりにレシーバＬＳＩ１６の外部のマイクロコンピュータを用いてもよい。また、ソース機器からＤＶＩ規格等の他の高速デジタルインターフェイス規格に準拠したデジタル信号を受信するように、高速デジタルインターフェイスデコード受信装置を構成してもよい。
（第３の実施の形態）
以下、本発明の第３の実施の形態について図４を用いて説明する。
図４は本発明の第３の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
図４のインターフェイスデコード受信装置において、図３のインターフェイスデコード受信装置と同一または相当部分に同一符号が付される。図４のインターフェイスデコード受信装置が図３に示したインターフェイスデコード受信装置と異なるのは次の点である。
図４のインターフェイスデコード受信装置は、図３のパワーダウン判別回路１４の代わりにマイクロコンピュータ（マイコン）１７、同期発生回路１８、同期切換回路１９、映像処理回路２０、およびＯＳＤ（オンスクリーン表示）挿入回路２１をさらに備える。同期発生回路１８および同期切換回路１９は、レシーバＬＳＩ１６内に設けられる。
また、ＯＳＤ挿入回路２１には、ＣＲＴ（陰極線管）、液晶表示装置、プラズマディスプレイ装置等のディスプレイ３０が接続され、映像・音声処理回路１５には、スピーカ４０が接続される。
カウンタ回路１３には、映像表示装置内の信号源２５からある一定周波数のクロック信号Ｃが入力されるとともに、差動バッファ１０ｄから出力されるクロック信号Ｄが与えられる。クロック信号Ｃの周波数は、クロック信号Ｄの周波数よりも低い。
カウンタ回路１３は、クロック信号Ｃの１周期期間内におけるクロック信号Ｄのパルス数（クロック数）をカウントし、カウント値を示すクロックカウンタ信号Ｈを出力する。
同期発生回路１８は、レシーバＬＳＩ１６内においてフリーランの同期信号Ｐを常時発生する。同期信号Ｐは、垂直同期信号および水平同期信号を含む。同期切換回路１９は、マイコン１７から出力されるパワーダウン制御信号Ｌに基づいて、ＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２と同期発生回路１８から出力される同期信号Ｐとを切換えて同期信号Ｑとして出力する。
マイコン１７は、カウンタ回路１３から出力されるクロックカウンタ信号Ｈに基づいてドットクロック周波数を算出する。さらに、マイコン１７は、算出されたドットクロック周波数を図２に示した一覧表のドットクロック周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判別し、判別結果を示すパワーダウン制御信号ＬをＴＭＤＳデコーダ回路１１、逓倍回路１２、映像・音声処理回路１５および同期切換回路１９に出力する。
それにより、入力されたデジタル信号が復号可能な映像フォーマットを有しない場合、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５がパワーダウンモードに入るように制御される。
同期切換回路１９は、通常は、ＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２を同期信号Ｑとしてマイコン１７に出力する。同期切換回路１９は、入力されたデジタル信号が復号可能な映像フォーマットを有しない場合に、マイコン１７から出力されるパワーダウン制御信号Ｌに応答して、同期信号発生回路１８から出力される同期信号ＰをＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２に代えて同期信号Ｑとしてマイコン１７に出力する。
この場合、マイコン１７は、同期切換回路１９から出力される同期信号Ｑに同期したメッセージ表示信号ＭをＯＳＤ挿入回路２１に出力する。
映像処理回路２０は、映像・音声処理回路１５から出力される映像信号Ｉに画質補正等の映像処理を行う。この場合は、映像処理回路２０から出力される映像信号は存在しないため、ＯＳＤ挿入回路２１は、マイコン１７から出力されるメッセージ表示信号Ｍに基づいて、オンスクリーン表示のためのグラフィック信号を全面に挿入する。それにより、ディスプレイ３０にオンスクリーン表示によりメッセージが表示される。図５はディスプレイ３０の画面上にオンスクリーン表示されるメッセージの例を示す図である。
また、マイコン１７から出力される信号Ｚによりスピーカ４０からオンスクリーン表示と同様のメッセージが音声として出力される。
上記のように、本実施の形態に係るインターフェイスデコード受信装置においては、入力されたデジタル信号のフォーマットを判別し、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５をパワーダウンモードにすることにより、レシーバＬＳＩ１６の熱暴走の防止、省電力化およびレシーバＬＳＩ１６の破壊の防止を実現することができる。また、復号可能な映像フォーマット以外の映像フォーマットを有するデジタル信号が入力された場合にディスプレイ３０にメッセージをオンスクリーン表示することができる。このとき、スピーカ４０からメッセージを音声として出力することができる。
本実施の形態では、ＴＭＤＳデコーダ回路１１が復号回路に相当し、映像・音声処理回路１５が処理回路に相当し、逓倍回路１２がクロック生成回路に相当し、カウンタ回路１３が検出回路に相当し、マイコン１７が制御装置に相当する。また、同期切換回路１９が同期信号選択回路に相当し、同期発生回路１８が同期信号発生回路に相当する。さらに、ＯＳＤ挿入回路２１が通知装置または表示回路に相当し、スピーカ４０が通知装置または音声出力装置に相当し、レシーバＬＳＩ１６が集積回路に相当する。
なお、本実施の形態では、一例を説明したが、これ以外の方法で高速デジタルインターフェイスデコード受信装置を実現することも可能である。例えば、制御装置として、マイコン１７の代わりにレシーバＬＳＩ１６の内部に制御回路を構成してもよい。また、ソース機器からＤＶＩ規格等の他の高速デジタルインターフェイス規格に準拠したデジタル信号を受信するように、高速デジタルインターフェイスデコード受信装置を構成してもよい。
また、通知装置としてＬＥＤ（発光ダイオード）等の発光素子によりデジタル信号が復号可能なフォーマット以外のフォーマットを有することをユーザに通知してもよい。
【書類名】 明細書
【技術分野】
【０００１】
本発明は、デジタル信号を受信するデジタルインターフェイスデコード受信装置に関する。
【背景技術】
【０００２】
近年、ＨＤＭＩ（High Definition Multimedia Interface）規格、ＤＶＩ（Digital Visual Interface）規格などの高速デジタルインターフェイス規格に準拠した種々の電子機器の開発が進められている（DDWG,“Digital Visual Interface,”Revision 1.0, April 2,1999，インターネット＜URL： HYPERLINK "http://www.ddwg.org/" http://www.ddwg.org/＞）。特に、ＨＤＭＩ規格では、映像のブランキング期間における音声信号および制御信号の伝送が規定されている。これらの高速デジタルインターフェイス規格では、ＴＭＤＳ（Transmission Minimized Differential Signaling）というシリアル伝送方式が採用されている。
【０００３】
図６は従来の高速デジタルインターフェイスデコード受信装置の一例を示すブロック図である。以下、図６を参照しながら従来の高速デジタルインターフェイスデコード受信装置について説明する。
【０００４】
図６において、高速デジタルインターフェイスデコード受信装置（以下、インターフェイスデコード受信装置と略記する）は、複数の差動バッファ６０ａ，６０ｂ，６０ｃ，６０ｄ、ＴＭＤＳデコーダ回路６１、逓倍回路６２および映像・音声処理回路６５を含む。このインターフェイスデコード受信装置は、レシーバＬＳＩ（大規模集積回路）６６により構成される。
【０００５】
インターフェイスデコード受信装置には、高速デジタルインターフェイス規格に準拠したデジタル信号が与えられる。
【０００６】
デジタル信号のうちクロックチャンネルの信号Ｂは、差動バッファ６０ｄを通してクロック信号Ｄとして逓倍回路６２に与えられる。逓倍回路６２は、クロック信号Ｄを逓倍し、逓倍されたクロック信号Ｅを出力する。
【０００７】
デジタル信号のうちクロックチャンネル以外の信号Ａは、差動バッファ６０ａ，６０ｂ，６０ｃを通してＴＭＤＳデコーダ６１に与えられる。ＴＭＤＳデコーダ６１は、クロックチャンネル以外の信号をシリアル／パラレル変換および復号することにより、同期信号Ｇおよび映像・音声信号Ｆを出力する。
【０００８】
映像・音声処理回路６５は、ＴＭＤＳデコーダ６１から出力される映像・音声信号Ｆを映像信号Ｉ、音声信号Ｊおよび制御信号Ｋに分離して出力する。
【０００９】
従来のインターフェイスデコード受信装置では、上記の動作により高速デジタルインターフェイス規格に準拠したデジタル信号がデコードされる。
【００１０】
しかしながら、従来のインターフェイスデコード受信装置においては、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合、レシーバＬＳＩ６６が定められた速度を超える速度で動作することがある。それにより、熱暴走、消費電力の増大または回路の破壊等の異常が発生する。
【発明の開示】
本発明の目的は、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも異常の発生が防止されたデジタルインターフェイスデコード受信装置を提供することである。
【００１１】
本発明の一局面に従うデジタルインターフェイスデコード受信装置は、入力されるデジタル信号を復号する復号回路と、復号回路により復号されたデジタル信号を処理する処理回路と、入力されるデジタル信号が復号回路により復号可能なフォーマットを有するか否かを判別し、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に処理回路の動作を停止させる制御装置とを備えたものである。
【００１２】
そのデジタルインターフェイスデコード受信装置においては、復号回路により入力されるデジタル信号が復号され、復号されたデジタル信号が処理回路により処理される。制御装置により、入力されるデジタル信号が復号回路により復号可能なフォーマットを有するか否かが判別され、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に処理回路の動作が停止される。それにより、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
【００１３】
入力されるデジタル信号は、高速デジタルインターフェイス規格に準拠するデジタル信号であり、映像信号および音声信号を含み、復号回路は、デジタル信号から映像信号および音声信号を抽出し、処理回路は、復号回路により抽出された映像信号および音声信号を処理してもよい。
【００１４】
制御装置は、処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより処理回路を停止させてもよい。
【００１５】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合に、処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより、熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
【００１６】
デジタルインターフェイスデコード受信装置は、処理回路の動作の停止をユーザに通知する通知装置をさらに備え、制御装置は、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を通知装置により通知させてもよい。
【００１７】
この場合、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止が通知装置によりユーザに通知される。それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
【００１８】
通知装置は、メッセージの表示のための信号を生成する表示回路を含み、制御装置は、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが表示されるように表示回路を制御してもよい。
【００１９】
この場合、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが表示される。それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
【００２０】
通知装置は、音声出力装置を含み、制御装置は、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが出力されるように音声出力装置を制御してもよい。
【００２１】
この場合、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが音声により出力される。それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
【００２２】
デジタルインターフェイスデコード受信装置は、入力されるクロック信号を逓倍して復号用クロック信号として出力するクロック生成回路をさらに備え、復号回路は、クロック生成回路により出力されたクロック信号を用いて、入力されるデジタル信号から映像信号および同期信号を抽出し、処理回路は、復号回路により抽出された映像信号を処理し、制御装置は、復号回路により抽出された同期信号およびクロック生成回路から出力された復号用クロック信号に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別し、映像信号が復号回路により復号可能なフォーマットを有しない場合に処理回路の動作を停止させてもよい。
【００２３】
この場合、入力されるクロック信号がクロック生成回路により逓倍されることにより復号用クロック信号が出力され、出力された復号用クロック信号を用いて入力されるデジタル信号から映像信号および同期信号が復号回路により抽出され、抽出された映像信号が処理回路により処理される。
【００２４】
さらに、制御装置により同期信号および復号用クロック信号に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが判別され、映像信号が復号可能なフォーマットを有しない場合に処理回路の動作が停止される。
【００２５】
それにより、復号可能なフォーマット以外のフォーマットを有する映像信号が与えられた場合でも、処理回路の熱暴走、消費電力の増大および破壊等の異常の発生が防止される。
【００２６】
制御装置は、復号回路により抽出された同期信号およびクロック生成回路から出力された復号用クロック信号に基づいて映像の垂直周波数および水平周波数を算出し、算出された映像の垂直周波数および水平周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別してもよい。
【００２７】
この場合、同期信号および復号用クロック信号に基づいて映像の垂直周波数および水平周波数が算出され、算出された映像の垂直周波数および水平周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが判別される。それにより、映像信号のフォーマットが復号可能なフォーマットか否かを正確に判別することができる。
【００２８】
制御装置は、復号回路により復号可能なフォーマットとして映像の垂直周波数および水平周波数を記憶し、算出された映像の垂直周波数および水平周波数を記憶された映像の垂直周波数および水平周波数と比較することにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別してもよい。
【００２９】
この場合、算出された映像の垂直周波数および水平周波数が記憶された映像の垂直周波数および水平周波数と比較されることにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが容易に判別される。
【００３０】
復号回路、処理回路、制御装置およびクロック生成回路は集積回路により構成されてもよい。
【００３１】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも、異常の発生を防止しつつデジタルインターフェイスデコード受信装置の小型化が可能となる。
【００３２】
制御装置は、復号回路、処理回路およびクロック生成回路への電源電圧の供給または動作クロック信号の供給を停止することにより処理回路を停止させてもよい。
【００３３】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合に、復号回路、処理回路およびクロック生成回路への電源電圧の供給または動作クロック信号の供給を停止することにより、熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
【００３４】
入力されるクロック信号を逓倍して復号用クロック信号として出力するクロック生成回路と、クロック生成回路により出力された復号用クロック信号の周波数を検出する検出回路とをさらに備え、復号回路は、クロック生成回路により出力された復号用クロック信号を用いて、入力されるデジタル信号から映像信号および同期信号を抽出し、処理回路は、復号回路により抽出された映像信号を処理し、制御装置は、検出回路により検出された周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別し、映像信号が復号回路により復号可能なフォーマットを有しない場合に復号回路、クロック生成回路および処理回路の動作を停止させてもよい。
【００３５】
この場合、入力されるクロック信号が逓倍されることにより復号用クロック信号が出力され、出力された復号用クロック信号の周波数が検出回路により検出され、復号回路により復号用クロック信号を用いて入力されるデジタル信号から映像信号および同期信号が抽出され、処理回路により抽出された映像信号が処理される。
【００３６】
さらに、検出された周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが制御装置により判別され、映像信号が復号可能なフォーマットを有しない場合に復号回路、クロック生成回路および処理回路の動作が停止される。
【００３７】
それにより、復号可能なフォーマット以外のフォーマットを有する映像信号が与えられた場合でも、復号回路、クロック生成回路および処理回路の熱暴走、消費電力の増大および破壊等の異常の発生が防止される。
【００３８】
制御装置は、復号回路により復号可能なフォーマットとして映像のドットクロック周波数を記憶し、検出回路により検出された周波数を記憶されたドットクロック周波数と比較することにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別してもよい。
【００３９】
この場合、検出された周波数が記憶されたドットクロック周波数と比較されることにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが判別される。
【００４０】
復号回路、処理回路、制御装置、クロック生成回路および検出回路は集積回路により構成されてもよい。
【００４１】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも、異常の発生を防止しつつデジタルインターフェイスデコード受信装置の小型化が可能となる。
【００４２】
同期信号を内部的に発生する同期信号発生回路と、復号回路により抽出された同期信号および同期信号発生回路により発生された同期信号を選択的に出力する同期信号選択回路と、メッセージの表示のための信号を生成する表示回路とをさらに備え、制御装置は、同期信号選択回路により出力される同期信号に基づいて動作し、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、同期信号発生回路により発生された同期信号が出力される同期信号選択回路を制御し、復号回路、クロック生成回路および処理回路の動作の停止を示すメッセージが表示されるように表示回路を制御してもよい。
【００４３】
この場合、同期信号発生回路により同期信号が内部的に発生され、復号回路により抽出された同期信号および同期信号発生回路により発生された同期信号が同期信号選択回路により選択的に出力される。制御装置は、同期信号選択回路により出力される同期信号に基づいて動作する。
【００４４】
入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、同期信号発生回路により発生された同期信号が出力されるように同期信号選択回路が制御装置により制御され、復号回路、クロック生成回路および処理回路の動作の停止を示すメッセージが表示されるように制御装置により表示回路が制御される。
【００４５】
それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
【００４６】
復号回路、処理回路、クロック生成回路、検出回路、同期信号発生回路および同期信号選択回路は集積回路により構成され、制御装置および表示回路は、集積回路の外部の回路により構成されてもよい。
【００４７】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも、異常の発生を防止しつつデジタルインターフェイスデコード受信装置の小型化が可能となる。
【００４８】
制御装置は、復号回路、クロック生成回路および処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより処理回路を停止させてもよい。
【００４９】
この場合、復号回路により復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合に、復号回路、クロック生成回路および処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより、熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
【００５０】
制御装置は、マイクロコンピュータにより構成されてもよい。それにより、プログラムに従って種々の処理を行うことができる。
【発明を実施するための最良の形態】
【００５１】
（第１の実施の形態）
以下、本発明の第１の実施の形態について図１および図２を用いて説明する。
【００５２】
図１は本発明の第１の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【００５３】
図１において、高速デジタルインターフェイスデコード受信装置（以下、インターフェイスデコード受信装置と略記する）は、差動バッファ１０ａ，１０ｂ，１０ｃ，１０ｄ、ＴＭＤＳデコーダ回路１１、逓倍回路１２、パワーダウン判別回路１４および映像・音声処理回路１５を含む。このインターフェイスデコード受信装置は、レシーバＬＳＩ（大規模集積回路）１６により構成され、テレビジョン受像機等の映像表示装置内に設けられる。
【００５４】
インターフェイスデコード受信装置には、ソース機器からＨＭＤＩ規格、ＤＶＩ規格等の高速デジタルインターフェイス規格に準拠したデジタル信号が与えられる。ここで、ソース機器は、例えば、ＤＶＤ（デジタルバーサタイルディスク）再生機器、ＳＴＢ（セットトップボックス）、パーソナルコンピュータ等である。
【００５５】
本実施の形態では、インターフェイスデコード受信装置がＨＤＭＩ規格に従うＨＤＭＩインタフェイスケーブルによりソース機器に接続されるものとする。ＨＤＭＩ規格によれば、映像信号を送信するともに、映像信号のブランキング期間（垂直ブランキング期間および水平ブランキング期間）に補足データを送信することができる。補足データには、音声信号およびＩｎｆｏＦｒａｍｅ（情報フレーム）と呼ばれるデータパケットが含まれる。
【００５６】
デジタル信号のうちクロックチャンネルの信号Ｂは、差動バッファ１０ｄを通してクロック信号Ｄとして逓倍回路１２に与えられる。逓倍回路１２は、クロック信号Ｄを逓倍し、逓倍されたクロック信号Ｅを出力する。
【００５７】
デジタル信号のうちクロックチャンネル以外の信号Ａは、差動バッファ１０ａ，１０ｂ，１０ｃを通してＴＭＤＳデコーダ回路１１に与えられる。本実施の形態では、信号Ａは、赤色コンポーネント信号、青色コンポーネント信号および緑色コンポーネント信号を含む。あるいは、信号Ａが輝度信号および２つの色差信号を含んでもよい。
【００５８】
ＴＭＤＳデコーダ回路１１は、クロックチャンネル以外の信号Ａをパラレル／シリアル変換および復号することにより、水平同期信号Ｇ１、垂直同期信号Ｇ２および映像・音声信号Ｆを出力する。
【００５９】
映像・音声処理回路１５は、ＴＭＤＳデコーダ回路１１から出力される映像・音声信号Ｆを映像信号Ｉ、音声信号Ｊおよび制御信号Ｋに分離して出力する。
【００６０】
パワーダウン判別回路１４は、ＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２と逓倍回路１２から出力されるクロック信号Ｅとを用いて入力されるデジタル信号の映像フォーマットおよびクロック周波数を検出し、パワーダウン制御信号Ｌを出力する。
【００６１】
ここで、図２を用いて図１のインターフェイスデコード受信装置におけるパワーダウン判別回路１４の動作を説明する。図２は図１のインターフェイスデコード受信装置において復号可能な映像フォーマットの一覧表の例を示す図である。
【００６２】
図２において、各映像フォーマットごとに、水平周波数、垂直周波数、ドットクロック周波数および表示ドット数（有効ドット数）が示される。表示ドット数は、画面に表示される水平方向の画素数と垂直方向の画素数（走査線の数）との積で表される。
【００６３】
図２には、走査線数１０８０本のインターレース方式、走査線数７２０本のプログレッシブ方式、走査線数４８０本のインターレース方式および走査線数４８０本のプログレッシブ方式が示されている。
【００６４】
パワーダウン判定回路１４は、ＲＯＭ（リードオンリメモリ）、不揮発性メモリ等の内部記憶装置を含み、内部記憶装置に復号可能な映像フォーマットの一覧表をＬＵＴ（ルックアップテーブル）として記憶している。
【００６５】
パワーダウン判別回路１４は、逓倍回路１２から与えられたクロック信号ＥとＴＭＤＳデコード回路１１から与えられた水平同期信号Ｇ１および垂直同期信号Ｇ２とを用いて水平同期信号ＨＤの１周期内のクロック数（クロック信号Ｅのパルス数）および垂直同期信号ＶＤの１周期内の水平同期信号ＨＤの数をカウントし、クロック数および水平同期信号ＨＤの数からそれぞれ水平周波数および垂直周波数を算出する。さらに、パワーダウン判別回路１４は、算出された水平周波数および垂直周波数を図２に示す一覧表の水平周波数および垂直周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判定し、判定結果を示すパワーダウン制御信号Ｌを出力する。それにより、入力されたデジタル信号が復号可能なフォーマットを有しない場合、パワーダウン制御信号Ｌにより映像・音声処理回路１５がパワーダウンモードに入るように制御される。
【００６６】
ここで、パワーダウンモードとは、映像・音声処理回路１５の動作を停止させることを意味し、例えば映像・音声処理回路１５に供給するクロック信号を停止する方法、映像・音声処理回路１５の電源をオフにする方法がある。
【００６７】
その後、入力されるデジタル信号の映像フォーマットが復号可能な映像フォーマットになると、パワーダウンモードが解除される。
【００６８】
上記のように、本実施の形態に係るインターフェイスデコード受信装置においては、入力されたデジタル信号の映像フォーマットを判定し、映像・音声処理回路１５をパワーダウンモードにすることにより、レシーバＬＳＩ１６の熱暴走の防止、省電力化およびレシーバＬＳＩ１６の破壊の防止を実現することができる。
【００６９】
本実施の形態では、ＴＭＤＳデコーダ回路１１が復号回路に相当し、映像・音声処理回路１５が処理回路に相当し、パワーダウン判別回路１４が制御装置に相当し、逓倍回路１２がクロック生成回路に相当する。また、レシーバＬＳＩ１６が集積回路に相当する。
【００７０】
なお、本実施の形態では、一例を説明したが、これ以外の方法で高速デジタルインターフェイスデコード受信装置を実現することも可能である。例えば、制御装置として、パワーダウン判別回路１４の代わりにレシーバＬＳＩ１６の外部のマイクロコンピュータを用いてもよい。また、ソース機器からＤＶＩ規格等の他の高速デジタルインターフェイス規格に準拠したデジタル信号を受信するように、高速デジタルインターフェイスデコード受信装置を構成してもよい。
【００７１】
（第２の実施の形態）
以下、本発明の第２の実施の形態について図３を用いて説明する。
【００７２】
図３は本発明の第２の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【００７３】
図３のインターフェイスデコード受信装置において、図１のインターフェイスデコード受信装置と同一または相当部分に同一符号が付される。図３のインターフェイスデコード受信装置が図１に示したインターフェイスデコード受信装置と異なるのは次の点である。
【００７４】
図３のインターフェイスデコード受信装置はカウンタ回路１３をさらに備える。
【００７５】
カウンタ回路１３には、映像表示装置内の信号原２５からある一定周波数のクロック信号Ｃが入力されるとともに、差動バッファ１０ｄから出力されるクロック信号Ｄが与えられる。クロック信号Ｃの周波数は、クロック信号Ｄの周波数よりも低い。
【００７６】
カウンタ回路１３は、クロック信号Ｃの１周期期間内におけるクロック信号Ｄのパルス数（クロック数）をカウントし、カウント値を示すクロックカウンタ信号Ｈを出力する。
【００７７】
パワーダウン判別回路１４は、カウンタ回路１３から出力されるクロックカウンタ信号Ｈに基づいてドットクロック周波数を算出する。さらに、パワーダウン判別回路１４は、算出されたドットクロック周波数を図２に示した一覧表のドットクロック周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判別し、判別結果を示すパワーダウン制御信号ＬをＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５に出力する。それにより、入力されたデジタル信号が復号可能な映像フォーマットを有しない場合、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５がパワーダウンモードに入るように制御される。
【００７８】
その後、入力されるデジタル信号の映像フォーマットが復号可能な映像フォーマットになると、パワーダウンモードが解除される。
【００７９】
上記のように、本実施の形態に係るインターフェイスデコード受信装置においては、入力されたデジタル信号の映像フォーマットを判別し、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５をパワーダウンモードにすることにより、レシーバＬＳＩ１６の熱暴走の防止、省電力化およびレシーバＬＳＩ１６の破壊の防止を実現することができる。
【００８０】
本実施の形態では、ＴＭＤＳデコーダ回路１１が復号回路に相当し、映像・音声処理回路１５が処理回路に相当し、パワーダウン判別回路１４が制御装置に相当し、逓倍回路１２がクロック生成回路に相当、カウンタ回路１３が検出回路に相当する。また、レシーバＬＳＩ１６が集積回路に相当する。
【００８１】
なお、本実施の形態では、一例を説明したが、これ以外の方法で高速デジタルインターフェイスデコード受信装置を実現することも可能である。例えば、制御装置として、パワーダウン判別回路１４の代わりにレシーバＬＳＩ１６の外部のマイクロコンピュータを用いてもよい。また、ソース機器からＤＶＩ規格等の他の高速デジタルインターフェイス規格に準拠したデジタル信号を受信するように、高速デジタルインターフェイスデコード受信装置を構成してもよい。
【００８２】
（第３の実施の形態）
以下、本発明の第３の実施の形態について図４を用いて説明する。
【００８３】
図４は本発明の第３の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【００８４】
図４のインターフェイスデコード受信装置において、図３のインターフェイスデコード受信装置と同一または相当部分に同一符号が付される。図４のインターフェイスデコード受信装置が図３に示したインターフェイスデコード受信装置と異なるのは次の点である。
【００８５】
図４のインターフェイスデコード受信装置は、図３のパワーダウン判別回路１４の代わりにマイクロコンピュータ（マイコン）１７、同期発生回路１８、同期切換回路１９、映像処理回路２０、およびＯＳＤ（オンスクリーン表示）挿入回路２１をさらに備える。同期発生回路１８および同期切換回路１９は、レシーバＬＳＩ１６内に設けられる。
【００８６】
また、ＯＳＤ挿入回路２１には、ＣＲＴ（陰極線管）、液晶表示装置、プラズマディスプレイ装置等のディスプレイ３０が接続され、映像・音声処理回路１５には、スピーカ４０が接続される。
【００８７】
カウンタ回路１３には、映像表示装置内の信号源２５からある一定周波数のクロック信号Ｃが入力されるとともに、差動バッファ１０ｄから出力されるクロック信号Ｄが与えられる。クロック信号Ｃの周波数は、クロック信号Ｄの周波数よりも低い。
【００８８】
カウンタ回路１３は、クロック信号Ｃの１周期期間内におけるクロック信号Ｄのパルス数（クロック数）をカウントし、カウント値を示すクロックカウンタ信号Ｈを出力する。
【００８９】
同期発生回路１８は、レシーバＬＳＩ１６内においてフリーランの同期信号Ｐを常時発生する。同期信号Ｐは、垂直同期信号および水平同期信号を含む。同期切換回路１９は、マイコン１７から出力されるパワーダウン制御信号Ｌに基づいて、ＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２と同期発生回路１８から出力される同期信号Ｐとを切換えて同期信号Ｑとして出力する。
【００９０】
マイコン１７は、カウンタ回路１３から出力されるクロックカウンタ信号Ｈに基づいてドットクロック周波数を算出する。さらに、マイコン１７は、算出されたドットクロック周波数を図２に示した一覧表のドットクロック周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判別し、判別結果を示すパワーダウン制御信号ＬをＴＭＤＳデコーダ回路１１、逓倍回路１２、映像・音声処理回路１５および同期切換回路１９に出力する。
【００９１】
それにより、入力されたデジタル信号が復号可能な映像フォーマットを有しない場合、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５がパワーダウンモードに入るように制御される。
【００９２】
同期切換回路１９は、通常は、ＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２を同期信号Ｑとしてマイコン１７に出力する。同期切換回路１９は、入力されたデジタル信号が復号可能な映像フォーマットを有しない場合に、マイコン１７から出力されるパワーダウン制御信号Ｌに応答して、同期信号発生回路１８から出力される同期信号ＰをＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２に代えて同期信号Ｑとしてマイコン１７に出力する。
【００９３】
この場合、マイコン１７は、同期切換回路１９から出力される同期信号Ｑに同期したメッセージ表示信号ＭをＯＳＤ挿入回路２１に出力する。
【００９４】
映像処理回路２０は、映像・音声処理回路１５から出力される映像信号Ｉに画質補正等の映像処理を行う。この場合は、映像処理回路２０から出力される映像信号は存在しないため、ＯＳＤ挿入回路２１は、マイコン１７から出力されるメッセージ表示信号Ｍに基づいて、オンスクリーン表示のためのグラフィック信号を全面に挿入する。それにより、ディスプレイ３０にオンスクリーン表示によりメッセージが表示される。図５はディスプレイ３０の画面上にオンスクリーン表示されるメッセージの例を示す図である。
【００９５】
また、マイコン１７から出力される信号Ｚによりスピーカ４０からオンスクリーン表示と同様のメッセージが音声として出力される。
【００９６】
上記のように、本実施の形態に係るインターフェイスデコード受信装置においては、入力されたデジタル信号のフォーマットを判別し、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５をパワーダウンモードにすることにより、レシーバＬＳＩ１６の熱暴走の防止、省電力化およびレシーバＬＳＩ１６の破壊の防止を実現することができる。また、復号可能な映像フォーマット以外の映像フォーマットを有するデジタル信号が入力された場合にディスプレイ３０にメッセージをオンスクリーン表示することができる。このとき、スピーカ４０からメッセージを音声として出力することができる。
【００９７】
本実施の形態では、ＴＭＤＳデコーダ回路１１が復号回路に相当し、映像・音声処理回路１５が処理回路に相当し、逓倍回路１２がクロック生成回路に相当し、カウンタ回路１３が検出回路に相当し、マイコン１７が制御装置に相当する。また、同期切換回路１９が同期信号選択回路に相当し、同期発生回路１８が同期信号発生回路に相当する。さらに、ＯＳＤ挿入回路２１が通知装置または表示回路に相当し、スピーカ４０が通知装置または音声出力装置に相当し、レシーバＬＳＩ１６が集積回路に相当する。
【００９８】
なお、本実施の形態では、一例を説明したが、これ以外の方法で高速デジタルインターフェイスデコード受信装置を実現することも可能である。例えば、制御装置として、マイコン１７の代わりにレシーバＬＳＩ１６の内部に制御回路を構成してもよい。また、ソース機器からＤＶＩ規格等の他の高速デジタルインターフェイス規格に準拠したデジタル信号を受信するように、高速デジタルインターフェイスデコード受信装置を構成してもよい。
【００９９】
また、通知装置としてＬＥＤ（発光ダイオード）等の発光素子によりデジタル信号が復号可能なフォーマット以外のフォーマットを有することをユーザに通知してもよい。
【図面の簡単な説明】
【０１００】
【図１】 図１は、本発明の第１の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【図２】 図２は、図１のインターフェイスデコード受信装置において復号可能な映像フォーマットの一覧表の例を示す図である。
【図３】 図３は、本発明の第２の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【図４】 図４は、本発明の第３の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【図５】 図５は、ディスプレイの画面上にオンスクリーン表示されるメッセージの例を示す図である。
【図６】 図６は、従来の高速デジタルインターフェイスデコード受信装置の一例を示すブロック図である。
【技術分野】
【０００１】
本発明は、デジタル信号を受信するデジタルインターフェイスデコード受信装置に関する。
【背景技術】
【０００２】
近年、ＨＤＭＩ（High Definition Multimedia Interface）規格、ＤＶＩ（Digital Visual Interface）規格などの高速デジタルインターフェイス規格に準拠した種々の電子機器の開発が進められている（DDWG,“Digital Visual Interface,”Revision 1.0, April 2,1999，インターネット＜URL： HYPERLINK "http://www.ddwg.org/" http://www.ddwg.org/＞）。特に、ＨＤＭＩ規格では、映像のブランキング期間における音声信号および制御信号の伝送が規定されている。これらの高速デジタルインターフェイス規格では、ＴＭＤＳ（Transmission Minimized Differential Signaling）というシリアル伝送方式が採用されている。
【０００３】
図６は従来の高速デジタルインターフェイスデコード受信装置の一例を示すブロック図である。以下、図６を参照しながら従来の高速デジタルインターフェイスデコード受信装置について説明する。
【０００４】
図６において、高速デジタルインターフェイスデコード受信装置（以下、インターフェイスデコード受信装置と略記する）は、複数の差動バッファ６０ａ，６０ｂ，６０ｃ，６０ｄ、ＴＭＤＳデコーダ回路６１、逓倍回路６２および映像・音声処理回路６５を含む。このインターフェイスデコード受信装置は、レシーバＬＳＩ（大規模集積回路）６６により構成される。
【０００５】
インターフェイスデコード受信装置には、高速デジタルインターフェイス規格に準拠したデジタル信号が与えられる。
【０００６】
デジタル信号のうちクロックチャンネルの信号Ｂは、差動バッファ６０ｄを通してクロック信号Ｄとして逓倍回路６２に与えられる。逓倍回路６２は、クロック信号Ｄを逓倍し、逓倍されたクロック信号Ｅを出力する。
【０００７】
デジタル信号のうちクロックチャンネル以外の信号Ａは、差動バッファ６０ａ，６０ｂ，６０ｃを通してＴＭＤＳデコーダ６１に与えられる。ＴＭＤＳデコーダ６１は、クロックチャンネル以外の信号をシリアル／パラレル変換および復号することにより、同期信号Ｇおよび映像・音声信号Ｆを出力する。
【０００８】
映像・音声処理回路６５は、ＴＭＤＳデコーダ６１から出力される映像・音声信号Ｆを映像信号Ｉ、音声信号Ｊおよび制御信号Ｋに分離して出力する。
【０００９】
従来のインターフェイスデコード受信装置では、上記の動作により高速デジタルインターフェイス規格に準拠したデジタル信号がデコードされる。
【００１０】
しかしながら、従来のインターフェイスデコード受信装置においては、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合、レシーバＬＳＩ６６が定められた速度を超える速度で動作することがある。それにより、熱暴走、消費電力の増大または回路の破壊等の異常が発生する。
【発明の開示】
本発明の目的は、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも異常の発生が防止されたデジタルインターフェイスデコード受信装置を提供することである。
【００１１】
本発明の一局面に従うデジタルインターフェイスデコード受信装置は、入力されるデジタル信号を復号する復号回路と、復号回路により復号されたデジタル信号を処理する処理回路と、入力されるデジタル信号が復号回路により復号可能なフォーマットを有するか否かを判別し、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に処理回路の動作を停止させる制御装置とを備えたものである。
【００１２】
そのデジタルインターフェイスデコード受信装置においては、復号回路により入力されるデジタル信号が復号され、復号されたデジタル信号が処理回路により処理される。制御装置により、入力されるデジタル信号が復号回路により復号可能なフォーマットを有するか否かが判別され、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に処理回路の動作が停止される。それにより、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
【００１３】
入力されるデジタル信号は、高速デジタルインターフェイス規格に準拠するデジタル信号であり、映像信号および音声信号を含み、復号回路は、デジタル信号から映像信号および音声信号を抽出し、処理回路は、復号回路により抽出された映像信号および音声信号を処理してもよい。
【００１４】
制御装置は、処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより処理回路を停止させてもよい。
【００１５】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合に、処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより、熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
【００１６】
デジタルインターフェイスデコード受信装置は、処理回路の動作の停止をユーザに通知する通知装置をさらに備え、制御装置は、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を通知装置により通知させてもよい。
【００１７】
この場合、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止が通知装置によりユーザに通知される。それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
【００１８】
通知装置は、メッセージの表示のための信号を生成する表示回路を含み、制御装置は、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが表示されるように表示回路を制御してもよい。
【００１９】
この場合、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが表示される。それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
【００２０】
通知装置は、音声出力装置を含み、制御装置は、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが出力されるように音声出力装置を制御してもよい。
【００２１】
この場合、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが音声により出力される。それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
【００２２】
デジタルインターフェイスデコード受信装置は、入力されるクロック信号を逓倍して復号用クロック信号として出力するクロック生成回路をさらに備え、復号回路は、クロック生成回路により出力されたクロック信号を用いて、入力されるデジタル信号から映像信号および同期信号を抽出し、処理回路は、復号回路により抽出された映像信号を処理し、制御装置は、復号回路により抽出された同期信号およびクロック生成回路から出力された復号用クロック信号に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別し、映像信号が復号回路により復号可能なフォーマットを有しない場合に処理回路の動作を停止させてもよい。
【００２３】
この場合、入力されるクロック信号がクロック生成回路により逓倍されることにより復号用クロック信号が出力され、出力された復号用クロック信号を用いて入力されるデジタル信号から映像信号および同期信号が復号回路により抽出され、抽出された映像信号が処理回路により処理される。
【００２４】
さらに、制御装置により同期信号および復号用クロック信号に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが判別され、映像信号が復号可能なフォーマットを有しない場合に処理回路の動作が停止される。
【００２５】
それにより、復号可能なフォーマット以外のフォーマットを有する映像信号が与えられた場合でも、処理回路の熱暴走、消費電力の増大および破壊等の異常の発生が防止される。
【００２６】
制御装置は、復号回路により抽出された同期信号およびクロック生成回路から出力された復号用クロック信号に基づいて映像の垂直周波数および水平周波数を算出し、算出された映像の垂直周波数および水平周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別してもよい。
【００２７】
この場合、同期信号および復号用クロック信号に基づいて映像の垂直周波数および水平周波数が算出され、算出された映像の垂直周波数および水平周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが判別される。それにより、映像信号のフォーマットが復号可能なフォーマットか否かを正確に判別することができる。
【００２８】
制御装置は、復号回路により復号可能なフォーマットとして映像の垂直周波数および水平周波数を記憶し、算出された映像の垂直周波数および水平周波数を記憶された映像の垂直周波数および水平周波数と比較することにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別してもよい。
【００２９】
この場合、算出された映像の垂直周波数および水平周波数が記憶された映像の垂直周波数および水平周波数と比較されることにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが容易に判別される。
【００３０】
復号回路、処理回路、制御装置およびクロック生成回路は集積回路により構成されてもよい。
【００３１】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも、異常の発生を防止しつつデジタルインターフェイスデコード受信装置の小型化が可能となる。
【００３２】
制御装置は、復号回路、処理回路およびクロック生成回路への電源電圧の供給または動作クロック信号の供給を停止することにより処理回路を停止させてもよい。
【００３３】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合に、復号回路、処理回路およびクロック生成回路への電源電圧の供給または動作クロック信号の供給を停止することにより、熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
【００３４】
入力されるクロック信号を逓倍して復号用クロック信号として出力するクロック生成回路と、クロック生成回路により出力された復号用クロック信号の周波数を検出する検出回路とをさらに備え、復号回路は、クロック生成回路により出力された復号用クロック信号を用いて、入力されるデジタル信号から映像信号および同期信号を抽出し、処理回路は、復号回路により抽出された映像信号を処理し、制御装置は、検出回路により検出された周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別し、映像信号が復号回路により復号可能なフォーマットを有しない場合に復号回路、クロック生成回路および処理回路の動作を停止させてもよい。
【００３５】
この場合、入力されるクロック信号が逓倍されることにより復号用クロック信号が出力され、出力された復号用クロック信号の周波数が検出回路により検出され、復号回路により復号用クロック信号を用いて入力されるデジタル信号から映像信号および同期信号が抽出され、処理回路により抽出された映像信号が処理される。
【００３６】
さらに、検出された周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが制御装置により判別され、映像信号が復号可能なフォーマットを有しない場合に復号回路、クロック生成回路および処理回路の動作が停止される。
【００３７】
それにより、復号可能なフォーマット以外のフォーマットを有する映像信号が与えられた場合でも、復号回路、クロック生成回路および処理回路の熱暴走、消費電力の増大および破壊等の異常の発生が防止される。
【００３８】
制御装置は、復号回路により復号可能なフォーマットとして映像のドットクロック周波数を記憶し、検出回路により検出された周波数を記憶されたドットクロック周波数と比較することにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別してもよい。
【００３９】
この場合、検出された周波数が記憶されたドットクロック周波数と比較されることにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが判別される。
【００４０】
復号回路、処理回路、制御装置、クロック生成回路および検出回路は集積回路により構成されてもよい。
【００４１】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも、異常の発生を防止しつつデジタルインターフェイスデコード受信装置の小型化が可能となる。
【００４２】
同期信号を内部的に発生する同期信号発生回路と、復号回路により抽出された同期信号および同期信号発生回路により発生された同期信号を選択的に出力する同期信号選択回路と、メッセージの表示のための信号を生成する表示回路とをさらに備え、制御装置は、同期信号選択回路により出力される同期信号に基づいて動作し、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、同期信号発生回路により発生された同期信号が出力される同期信号選択回路を制御し、復号回路、クロック生成回路および処理回路の動作の停止を示すメッセージが表示されるように表示回路を制御してもよい。
【００４３】
この場合、同期信号発生回路により同期信号が内部的に発生され、復号回路により抽出された同期信号および同期信号発生回路により発生された同期信号が同期信号選択回路により選択的に出力される。制御装置は、同期信号選択回路により出力される同期信号に基づいて動作する。
【００４４】
入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、同期信号発生回路により発生された同期信号が出力されるように同期信号選択回路が制御装置により制御され、復号回路、クロック生成回路および処理回路の動作の停止を示すメッセージが表示されるように制御装置により表示回路が制御される。
【００４５】
それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
【００４６】
復号回路、処理回路、クロック生成回路、検出回路、同期信号発生回路および同期信号選択回路は集積回路により構成され、制御装置および表示回路は、集積回路の外部の回路により構成されてもよい。
【００４７】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも、異常の発生を防止しつつデジタルインターフェイスデコード受信装置の小型化が可能となる。
【００４８】
制御装置は、復号回路、クロック生成回路および処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより処理回路を停止させてもよい。
【００４９】
この場合、復号回路により復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合に、復号回路、クロック生成回路および処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより、熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
【００５０】
制御装置は、マイクロコンピュータにより構成されてもよい。それにより、プログラムに従って種々の処理を行うことができる。
【発明を実施するための最良の形態】
【００５１】
（第１の実施の形態）
以下、本発明の第１の実施の形態について図１および図２を用いて説明する。
【００５２】
図１は本発明の第１の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【００５３】
図１において、高速デジタルインターフェイスデコード受信装置（以下、インターフェイスデコード受信装置と略記する）は、差動バッファ１０ａ，１０ｂ，１０ｃ，１０ｄ、ＴＭＤＳデコーダ回路１１、逓倍回路１２、パワーダウン判別回路１４および映像・音声処理回路１５を含む。このインターフェイスデコード受信装置は、レシーバＬＳＩ（大規模集積回路）１６により構成され、テレビジョン受像機等の映像表示装置内に設けられる。
【００５４】
インターフェイスデコード受信装置には、ソース機器からＨＭＤＩ規格、ＤＶＩ規格等の高速デジタルインターフェイス規格に準拠したデジタル信号が与えられる。ここで、ソース機器は、例えば、ＤＶＤ（デジタルバーサタイルディスク）再生機器、ＳＴＢ（セットトップボックス）、パーソナルコンピュータ等である。
【００５５】
本実施の形態では、インターフェイスデコード受信装置がＨＤＭＩ規格に従うＨＤＭＩインタフェイスケーブルによりソース機器に接続されるものとする。ＨＤＭＩ規格によれば、映像信号を送信するともに、映像信号のブランキング期間（垂直ブランキング期間および水平ブランキング期間）に補足データを送信することができる。補足データには、音声信号およびＩｎｆｏＦｒａｍｅ（情報フレーム）と呼ばれるデータパケットが含まれる。
【００５６】
デジタル信号のうちクロックチャンネルの信号Ｂは、差動バッファ１０ｄを通してクロック信号Ｄとして逓倍回路１２に与えられる。逓倍回路１２は、クロック信号Ｄを逓倍し、逓倍されたクロック信号Ｅを出力する。
【００５７】
デジタル信号のうちクロックチャンネル以外の信号Ａは、差動バッファ１０ａ，１０ｂ，１０ｃを通してＴＭＤＳデコーダ回路１１に与えられる。本実施の形態では、信号Ａは、赤色コンポーネント信号、青色コンポーネント信号および緑色コンポーネント信号を含む。あるいは、信号Ａが輝度信号および２つの色差信号を含んでもよい。
【００５８】
ＴＭＤＳデコーダ回路１１は、クロックチャンネル以外の信号Ａをパラレル／シリアル変換および復号することにより、水平同期信号Ｇ１、垂直同期信号Ｇ２および映像・音声信号Ｆを出力する。
【００５９】
映像・音声処理回路１５は、ＴＭＤＳデコーダ回路１１から出力される映像・音声信号Ｆを映像信号Ｉ、音声信号Ｊおよび制御信号Ｋに分離して出力する。
【００６０】
パワーダウン判別回路１４は、ＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２と逓倍回路１２から出力されるクロック信号Ｅとを用いて入力されるデジタル信号の映像フォーマットおよびクロック周波数を検出し、パワーダウン制御信号Ｌを出力する。
【００６１】
ここで、図２を用いて図１のインターフェイスデコード受信装置におけるパワーダウン判別回路１４の動作を説明する。図２は図１のインターフェイスデコード受信装置において復号可能な映像フォーマットの一覧表の例を示す図である。
【００６２】
図２において、各映像フォーマットごとに、水平周波数、垂直周波数、ドットクロック周波数および表示ドット数（有効ドット数）が示される。表示ドット数は、画面に表示される水平方向の画素数と垂直方向の画素数（走査線の数）との積で表される。
【００６３】
図２には、走査線数１０８０本のインターレース方式、走査線数７２０本のプログレッシブ方式、走査線数４８０本のインターレース方式および走査線数４８０本のプログレッシブ方式が示されている。
【００６４】
パワーダウン判定回路１４は、ＲＯＭ（リードオンリメモリ）、不揮発性メモリ等の内部記憶装置を含み、内部記憶装置に復号可能な映像フォーマットの一覧表をＬＵＴ（ルックアップテーブル）として記憶している。
【００６５】
パワーダウン判別回路１４は、逓倍回路１２から与えられたクロック信号ＥとＴＭＤＳデコード回路１１から与えられた水平同期信号Ｇ１および垂直同期信号Ｇ２とを用いて水平同期信号ＨＤの１周期内のクロック数（クロック信号Ｅのパルス数）および垂直同期信号ＶＤの１周期内の水平同期信号ＨＤの数をカウントし、クロック数および水平同期信号ＨＤの数からそれぞれ水平周波数および垂直周波数を算出する。さらに、パワーダウン判別回路１４は、算出された水平周波数および垂直周波数を図２に示す一覧表の水平周波数および垂直周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判定し、判定結果を示すパワーダウン制御信号Ｌを出力する。それにより、入力されたデジタル信号が復号可能なフォーマットを有しない場合、パワーダウン制御信号Ｌにより映像・音声処理回路１５がパワーダウンモードに入るように制御される。
【００６６】
ここで、パワーダウンモードとは、映像・音声処理回路１５の動作を停止させることを意味し、例えば映像・音声処理回路１５に供給するクロック信号を停止する方法、映像・音声処理回路１５の電源をオフにする方法がある。
【００６７】
その後、入力されるデジタル信号の映像フォーマットが復号可能な映像フォーマットになると、パワーダウンモードが解除される。
【００６８】
上記のように、本実施の形態に係るインターフェイスデコード受信装置においては、入力されたデジタル信号の映像フォーマットを判定し、映像・音声処理回路１５をパワーダウンモードにすることにより、レシーバＬＳＩ１６の熱暴走の防止、省電力化およびレシーバＬＳＩ１６の破壊の防止を実現することができる。
【００６９】
本実施の形態では、ＴＭＤＳデコーダ回路１１が復号回路に相当し、映像・音声処理回路１５が処理回路に相当し、パワーダウン判別回路１４が制御装置に相当し、逓倍回路１２がクロック生成回路に相当する。また、レシーバＬＳＩ１６が集積回路に相当する。
【００７０】
なお、本実施の形態では、一例を説明したが、これ以外の方法で高速デジタルインターフェイスデコード受信装置を実現することも可能である。例えば、制御装置として、パワーダウン判別回路１４の代わりにレシーバＬＳＩ１６の外部のマイクロコンピュータを用いてもよい。また、ソース機器からＤＶＩ規格等の他の高速デジタルインターフェイス規格に準拠したデジタル信号を受信するように、高速デジタルインターフェイスデコード受信装置を構成してもよい。
【００７１】
（第２の実施の形態）
以下、本発明の第２の実施の形態について図３を用いて説明する。
【００７２】
図３は本発明の第２の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【００７３】
図３のインターフェイスデコード受信装置において、図１のインターフェイスデコード受信装置と同一または相当部分に同一符号が付される。図３のインターフェイスデコード受信装置が図１に示したインターフェイスデコード受信装置と異なるのは次の点である。
【００７４】
図３のインターフェイスデコード受信装置はカウンタ回路１３をさらに備える。
【００７５】
カウンタ回路１３には、映像表示装置内の信号原２５からある一定周波数のクロック信号Ｃが入力されるとともに、差動バッファ１０ｄから出力されるクロック信号Ｄが与えられる。クロック信号Ｃの周波数は、クロック信号Ｄの周波数よりも低い。
【００７６】
カウンタ回路１３は、クロック信号Ｃの１周期期間内におけるクロック信号Ｄのパルス数（クロック数）をカウントし、カウント値を示すクロックカウンタ信号Ｈを出力する。
【００７７】
パワーダウン判別回路１４は、カウンタ回路１３から出力されるクロックカウンタ信号Ｈに基づいてドットクロック周波数を算出する。さらに、パワーダウン判別回路１４は、算出されたドットクロック周波数を図２に示した一覧表のドットクロック周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判別し、判別結果を示すパワーダウン制御信号ＬをＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５に出力する。それにより、入力されたデジタル信号が復号可能な映像フォーマットを有しない場合、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５がパワーダウンモードに入るように制御される。
【００７８】
その後、入力されるデジタル信号の映像フォーマットが復号可能な映像フォーマットになると、パワーダウンモードが解除される。
【００７９】
上記のように、本実施の形態に係るインターフェイスデコード受信装置においては、入力されたデジタル信号の映像フォーマットを判別し、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５をパワーダウンモードにすることにより、レシーバＬＳＩ１６の熱暴走の防止、省電力化およびレシーバＬＳＩ１６の破壊の防止を実現することができる。
【００８０】
本実施の形態では、ＴＭＤＳデコーダ回路１１が復号回路に相当し、映像・音声処理回路１５が処理回路に相当し、パワーダウン判別回路１４が制御装置に相当し、逓倍回路１２がクロック生成回路に相当、カウンタ回路１３が検出回路に相当する。また、レシーバＬＳＩ１６が集積回路に相当する。
【００８１】
なお、本実施の形態では、一例を説明したが、これ以外の方法で高速デジタルインターフェイスデコード受信装置を実現することも可能である。例えば、制御装置として、パワーダウン判別回路１４の代わりにレシーバＬＳＩ１６の外部のマイクロコンピュータを用いてもよい。また、ソース機器からＤＶＩ規格等の他の高速デジタルインターフェイス規格に準拠したデジタル信号を受信するように、高速デジタルインターフェイスデコード受信装置を構成してもよい。
【００８２】
（第３の実施の形態）
以下、本発明の第３の実施の形態について図４を用いて説明する。
【００８３】
図４は本発明の第３の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【００８４】
図４のインターフェイスデコード受信装置において、図３のインターフェイスデコード受信装置と同一または相当部分に同一符号が付される。図４のインターフェイスデコード受信装置が図３に示したインターフェイスデコード受信装置と異なるのは次の点である。
【００８５】
図４のインターフェイスデコード受信装置は、図３のパワーダウン判別回路１４の代わりにマイクロコンピュータ（マイコン）１７、同期発生回路１８、同期切換回路１９、映像処理回路２０、およびＯＳＤ（オンスクリーン表示）挿入回路２１をさらに備える。同期発生回路１８および同期切換回路１９は、レシーバＬＳＩ１６内に設けられる。
【００８６】
また、ＯＳＤ挿入回路２１には、ＣＲＴ（陰極線管）、液晶表示装置、プラズマディスプレイ装置等のディスプレイ３０が接続され、映像・音声処理回路１５には、スピーカ４０が接続される。
【００８７】
カウンタ回路１３には、映像表示装置内の信号源２５からある一定周波数のクロック信号Ｃが入力されるとともに、差動バッファ１０ｄから出力されるクロック信号Ｄが与えられる。クロック信号Ｃの周波数は、クロック信号Ｄの周波数よりも低い。
【００８８】
カウンタ回路１３は、クロック信号Ｃの１周期期間内におけるクロック信号Ｄのパルス数（クロック数）をカウントし、カウント値を示すクロックカウンタ信号Ｈを出力する。
【００８９】
同期発生回路１８は、レシーバＬＳＩ１６内においてフリーランの同期信号Ｐを常時発生する。同期信号Ｐは、垂直同期信号および水平同期信号を含む。同期切換回路１９は、マイコン１７から出力されるパワーダウン制御信号Ｌに基づいて、ＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２と同期発生回路１８から出力される同期信号Ｐとを切換えて同期信号Ｑとして出力する。
【００９０】
マイコン１７は、カウンタ回路１３から出力されるクロックカウンタ信号Ｈに基づいてドットクロック周波数を算出する。さらに、マイコン１７は、算出されたドットクロック周波数を図２に示した一覧表のドットクロック周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判別し、判別結果を示すパワーダウン制御信号ＬをＴＭＤＳデコーダ回路１１、逓倍回路１２、映像・音声処理回路１５および同期切換回路１９に出力する。
【００９１】
それにより、入力されたデジタル信号が復号可能な映像フォーマットを有しない場合、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５がパワーダウンモードに入るように制御される。
【００９２】
同期切換回路１９は、通常は、ＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２を同期信号Ｑとしてマイコン１７に出力する。同期切換回路１９は、入力されたデジタル信号が復号可能な映像フォーマットを有しない場合に、マイコン１７から出力されるパワーダウン制御信号Ｌに応答して、同期信号発生回路１８から出力される同期信号ＰをＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２に代えて同期信号Ｑとしてマイコン１７に出力する。
【００９３】
この場合、マイコン１７は、同期切換回路１９から出力される同期信号Ｑに同期したメッセージ表示信号ＭをＯＳＤ挿入回路２１に出力する。
【００９４】
映像処理回路２０は、映像・音声処理回路１５から出力される映像信号Ｉに画質補正等の映像処理を行う。この場合は、映像処理回路２０から出力される映像信号は存在しないため、ＯＳＤ挿入回路２１は、マイコン１７から出力されるメッセージ表示信号Ｍに基づいて、オンスクリーン表示のためのグラフィック信号を全面に挿入する。それにより、ディスプレイ３０にオンスクリーン表示によりメッセージが表示される。図５はディスプレイ３０の画面上にオンスクリーン表示されるメッセージの例を示す図である。
【００９５】
また、マイコン１７から出力される信号Ｚによりスピーカ４０からオンスクリーン表示と同様のメッセージが音声として出力される。
【００９６】
上記のように、本実施の形態に係るインターフェイスデコード受信装置においては、入力されたデジタル信号のフォーマットを判別し、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５をパワーダウンモードにすることにより、レシーバＬＳＩ１６の熱暴走の防止、省電力化およびレシーバＬＳＩ１６の破壊の防止を実現することができる。また、復号可能な映像フォーマット以外の映像フォーマットを有するデジタル信号が入力された場合にディスプレイ３０にメッセージをオンスクリーン表示することができる。このとき、スピーカ４０からメッセージを音声として出力することができる。
【００９７】
本実施の形態では、ＴＭＤＳデコーダ回路１１が復号回路に相当し、映像・音声処理回路１５が処理回路に相当し、逓倍回路１２がクロック生成回路に相当し、カウンタ回路１３が検出回路に相当し、マイコン１７が制御装置に相当する。また、同期切換回路１９が同期信号選択回路に相当し、同期発生回路１８が同期信号発生回路に相当する。さらに、ＯＳＤ挿入回路２１が通知装置または表示回路に相当し、スピーカ４０が通知装置または音声出力装置に相当し、レシーバＬＳＩ１６が集積回路に相当する。
【００９８】
なお、本実施の形態では、一例を説明したが、これ以外の方法で高速デジタルインターフェイスデコード受信装置を実現することも可能である。例えば、制御装置として、マイコン１７の代わりにレシーバＬＳＩ１６の内部に制御回路を構成してもよい。また、ソース機器からＤＶＩ規格等の他の高速デジタルインターフェイス規格に準拠したデジタル信号を受信するように、高速デジタルインターフェイスデコード受信装置を構成してもよい。
【００９９】
また、通知装置としてＬＥＤ（発光ダイオード）等の発光素子によりデジタル信号が復号可能なフォーマット以外のフォーマットを有することをユーザに通知してもよい。
【図面の簡単な説明】
【０１００】
【図１】 図１は、本発明の第１の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【図２】 図２は、図１のインターフェイスデコード受信装置において復号可能な映像フォーマットの一覧表の例を示す図である。
【図３】 図３は、本発明の第２の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【図４】 図４は、本発明の第３の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【図５】 図５は、ディスプレイの画面上にオンスクリーン表示されるメッセージの例を示す図である。
【図６】 図６は、従来の高速デジタルインターフェイスデコード受信装置の一例を示すブロック図である。
【書類名】 明細書
【技術分野】
【０００１】
本発明は、デジタル信号を受信するデジタルインターフェイスデコード受信装置に関する。
【背景技術】
【０００２】
近年、ＨＤＭＩ（High Definition Multimedia Interface）規格、ＤＶＩ（Digital Visual Interface）規格などの高速デジタルインターフェイス規格に準拠した種々の電子機器の開発が進められている（DDWG,"Digital Visual Interface,"Revision 1.0, April 2,1999，インターネット＜URL： HYPERLINK "http://www.ddwg.org/" http://www.ddwg.org/＞）。特に、ＨＤＭＩ規格では、映像のブランキング期間における音声信号および制
御信号の伝送が規定されている。これらの高速デジタルインターフェイス規格では、ＴＭＤＳ（Transmission Minimized Differential Signaling）というシリアル伝送方式が採
用されている。
【０００３】
図６は従来の高速デジタルインターフェイスデコード受信装置の一例を示すブロック図である。以下、図６を参照しながら従来の高速デジタルインターフェイスデコード受信装置について説明する。
【０００４】
図６において、高速デジタルインターフェイスデコード受信装置（以下、インターフェイスデコード受信装置と略記する）は、複数の差動バッファ６０ａ，６０ｂ，６０ｃ，６０ｄ、ＴＭＤＳデコーダ回路６１、逓倍回路６２および映像・音声処理回路６５を含む。このインターフェイスデコード受信装置は、レシーバＬＳＩ（大規模集積回路）６６により構成される。
【０００５】
インターフェイスデコード受信装置には、高速デジタルインターフェイス規格に準拠したデジタル信号が与えられる。
【０００６】
デジタル信号のうちクロックチャンネルの信号Ｂは、差動バッファ６０ｄを通してクロック信号Ｄとして逓倍回路６２に与えられる。逓倍回路６２は、クロック信号Ｄを逓倍し、逓倍されたクロック信号Ｅを出力する。
【０００７】
デジタル信号のうちクロックチャンネル以外の信号Ａは、差動バッファ６０ａ，６０ｂ，６０ｃを通してＴＭＤＳデコーダ６１に与えられる。ＴＭＤＳデコーダ６１は、クロックチャンネル以外の信号をシリアル／パラレル変換および復号することにより、同期信号Ｇおよび映像・音声信号Ｆを出力する。
【０００８】
映像・音声処理回路６５は、ＴＭＤＳデコーダ６１から出力される映像・音声信号Ｆを映像信号Ｉ、音声信号Ｊおよび制御信号Ｋに分離して出力する。
【０００９】
従来のインターフェイスデコード受信装置では、上記の動作により高速デジタルインターフェイス規格に準拠したデジタル信号がデコードされる。
【００１０】
しかしながら、従来のインターフェイスデコード受信装置においては、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合、レシーバＬＳＩ６６が定められた速度を超える速度で動作することがある。それにより、熱暴走、消費電力の増大または回路の破壊等の異常が発生する。
【発明の開示】
本発明の目的は、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも異常の発生が防止されたデジタルインターフェイスデコード受信装置を提供することである。
【００１１】
本発明の一局面に従うデジタルインターフェイスデコード受信装置は、入力されるデジタル信号を復号する復号回路と、復号回路により復号されたデジタル信号を処理する処理回路と、入力されるデジタル信号が復号回路により復号可能なフォーマットを有するか否かを判別し、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に処理回路の動作を停止させる制御装置とを備えたものである。
【００１２】
そのデジタルインターフェイスデコード受信装置においては、復号回路により入力されるデジタル信号が復号され、復号されたデジタル信号が処理回路により処理される。制御装置により、入力されるデジタル信号が復号回路により復号可能なフォーマットを有するか否かが判別され、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に処理回路の動作が停止される。それにより、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
【００１３】
入力されるデジタル信号は、高速デジタルインターフェイス規格に準拠するデジタル信号であり、映像信号および音声信号を含み、復号回路は、デジタル信号から映像信号および音声信号を抽出し、処理回路は、復号回路により抽出された映像信号および音声信号を処理してもよい。
【００１４】
制御装置は、処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより処理回路を停止させてもよい。
【００１５】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合に、処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより、熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
【００１６】
デジタルインターフェイスデコード受信装置は、処理回路の動作の停止をユーザに通知する通知装置をさらに備え、制御装置は、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を通知装置により通知させてもよい。
【００１７】
この場合、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止が通知装置によりユーザに通知される。それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
【００１８】
通知装置は、メッセージの表示のための信号を生成する表示回路を含み、制御装置は、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが表示されるように表示回路を制御してもよい。
【００１９】
この場合、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが表示される。それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
【００２０】
通知装置は、音声出力装置を含み、制御装置は、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが出力されるように音声出力装置を制御してもよい。
【００２１】
この場合、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが音声により出力される。それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
【００２２】
デジタルインターフェイスデコード受信装置は、入力されるクロック信号を逓倍して復号用クロック信号として出力するクロック生成回路をさらに備え、復号回路は、クロック生成回路により出力されたクロック信号を用いて、入力されるデジタル信号から映像信号および同期信号を抽出し、処理回路は、復号回路により抽出された映像信号を処理し、制御装置は、復号回路により抽出された同期信号およびクロック生成回路から出力された復号用クロック信号に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別し、映像信号が復号回路により復号可能なフォーマットを有しない場合に処理回路の動作を停止させてもよい。
【００２３】
この場合、入力されるクロック信号がクロック生成回路により逓倍されることにより復号用クロック信号が出力され、出力された復号用クロック信号を用いて入力されるデジタル信号から映像信号および同期信号が復号回路により抽出され、抽出された映像信号が処理回路により処理される。
【００２４】
さらに、制御装置により同期信号および復号用クロック信号に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが判別され、映像信号が復号可能なフォーマットを有しない場合に処理回路の動作が停止される。
【００２５】
それにより、復号可能なフォーマット以外のフォーマットを有する映像信号が与えられた場合でも、処理回路の熱暴走、消費電力の増大および破壊等の異常の発生が防止される。
【００２６】
制御装置は、復号回路により抽出された同期信号およびクロック生成回路から出力された復号用クロック信号に基づいて映像の垂直周波数および水平周波数を算出し、算出された映像の垂直周波数および水平周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別してもよい。
【００２７】
この場合、同期信号および復号用クロック信号に基づいて映像の垂直周波数および水平周波数が算出され、算出された映像の垂直周波数および水平周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが判別される。それにより、映像信号のフォーマットが復号可能なフォーマットか否かを正確に判別することができる。
【００２８】
制御装置は、復号回路により復号可能なフォーマットとして映像の垂直周波数および水平周波数を記憶し、算出された映像の垂直周波数および水平周波数を記憶された映像の垂直周波数および水平周波数と比較することにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別してもよい。
【００２９】
この場合、算出された映像の垂直周波数および水平周波数が記憶された映像の垂直周波数および水平周波数と比較されることにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが容易に判別される。
【００３０】
復号回路、処理回路、制御装置およびクロック生成回路は集積回路により構成されてもよい。
【００３１】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも、異常の発生を防止しつつデジタルインターフェイスデコード受信装置の小型化が可能となる。
【００３２】
制御装置は、復号回路、処理回路およびクロック生成回路への電源電圧の供給または動作クロック信号の供給を停止することにより処理回路を停止させてもよい。
【００３３】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合に、復号回路、処理回路およびクロック生成回路への電源電圧の供給または動作クロック信号の供給を停止することにより、熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
【００３４】
入力されるクロック信号を逓倍して復号用クロック信号として出力するクロック生成回路と、クロック生成回路により出力された復号用クロック信号の周波数を検出する検出回路とをさらに備え、復号回路は、クロック生成回路により出力された復号用クロック信号を用いて、入力されるデジタル信号から映像信号および同期信号を抽出し、処理回路は、復号回路により抽出された映像信号を処理し、制御装置は、検出回路により検出された周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別し、映像信号が復号回路により復号可能なフォーマットを有しない場合に復号回路、クロック生成回路および処理回路の動作を停止させてもよい。
【００３５】
この場合、入力されるクロック信号が逓倍されることにより復号用クロック信号が出力され、出力された復号用クロック信号の周波数が検出回路により検出され、復号回路により復号用クロック信号を用いて入力されるデジタル信号から映像信号および同期信号が抽出され、処理回路により抽出された映像信号が処理される。
【００３６】
さらに、検出された周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが制御装置により判別され、映像信号が復号可能なフォーマットを有しない場合に復号回路、クロック生成回路および処理回路の動作が停止される。
【００３７】
それにより、復号可能なフォーマット以外のフォーマットを有する映像信号が与えられた場合でも、復号回路、クロック生成回路および処理回路の熱暴走、消費電力の増大および破壊等の異常の発生が防止される。
【００３８】
制御装置は、復号回路により復号可能なフォーマットとして映像のドットクロック周波数を記憶し、検出回路により検出された周波数を記憶されたドットクロック周波数と比較することにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別してもよい。
【００３９】
この場合、検出された周波数が記憶されたドットクロック周波数と比較されることにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが判別される。
【００４０】
復号回路、処理回路、制御装置、クロック生成回路および検出回路は集積回路により構成されてもよい。
【００４１】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも、異常の発生を防止しつつデジタルインターフェイスデコード受信装置の小型化が可能となる。
【００４２】
同期信号を内部的に発生する同期信号発生回路と、復号回路により抽出された同期信号および同期信号発生回路により発生された同期信号を選択的に出力する同期信号選択回路と、メッセージの表示のための信号を生成する表示回路とをさらに備え、制御装置は、同期信号選択回路により出力される同期信号に基づいて動作し、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、同期信号発生回路により発生された同期信号が出力される同期信号選択回路を制御し、復号回路、クロック生成回路および処理回路の動作の停止を示すメッセージが表示されるように表示回路を制御してもよい。
【００４３】
この場合、同期信号発生回路により同期信号が内部的に発生され、復号回路により抽出された同期信号および同期信号発生回路により発生された同期信号が同期信号選択回路により選択的に出力される。制御装置は、同期信号選択回路により出力される同期信号に基づいて動作する。
【００４４】
入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、同期信号発生回路により発生された同期信号が出力されるように同期信号選択回路が制御装置により制御され、復号回路、クロック生成回路および処理回路の動作の停止を示すメッセージが表示されるように制御装置により表示回路が制御される。
【００４５】
それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
【００４６】
復号回路、処理回路、クロック生成回路、検出回路、同期信号発生回路および同期信号選択回路は集積回路により構成され、制御装置および表示回路は、集積回路の外部の回路により構成されてもよい。
【００４７】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも、異常の発生を防止しつつデジタルインターフェイスデコード受信装置の小型化が可能となる。
【００４８】
制御装置は、復号回路、クロック生成回路および処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより処理回路を停止させてもよい。
【００４９】
この場合、復号回路により復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合に、復号回路、クロック生成回路および処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより、熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
【００５０】
制御装置は、マイクロコンピュータにより構成されてもよい。それにより、プログラムに従って種々の処理を行うことができる。
【発明を実施するための最良の形態】
【００５１】
（第１の実施の形態）
以下、本発明の第１の実施の形態について図１および図２を用いて説明する。
【００５２】
図１は本発明の第１の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【００５３】
図１において、高速デジタルインターフェイスデコード受信装置（以下、インターフェイスデコード受信装置と略記する）は、差動バッファ１０ａ，１０ｂ，１０ｃ，１０ｄ、ＴＭＤＳデコーダ回路１１、逓倍回路１２、パワーダウン判別回路１４および映像・音声処理回路１５を含む。このインターフェイスデコード受信装置は、レシーバＬＳＩ（大規模集積回路）１６により構成され、テレビジョン受像機等の映像表示装置内に設けられる。
【００５４】
インターフェイスデコード受信装置には、ソース機器からＨＭＤＩ規格、ＤＶＩ規格等の高速デジタルインターフェイス規格に準拠したデジタル信号が与えられる。ここで、ソース機器は、例えば、ＤＶＤ（デジタルバーサタイルディスク）再生機器、ＳＴＢ（セットトップボックス）、パーソナルコンピュータ等である。
【００５５】
本実施の形態では、インターフェイスデコード受信装置がＨＤＭＩ規格に従うＨＤＭＩインタフェイスケーブルによりソース機器に接続されるものとする。ＨＤＭＩ規格によれば、映像信号を送信するともに、映像信号のブランキング期間（垂直ブランキング期間および水平ブランキング期間）に補足データを送信することができる。補足データには、音声信号およびＩｎｆｏＦｒａｍｅ（情報フレーム）と呼ばれるデータパケットが含まれる。
【００５６】
デジタル信号のうちクロックチャンネルの信号Ｂは、差動バッファ１０ｄを通してクロック信号Ｄとして逓倍回路１２に与えられる。逓倍回路１２は、クロック信号Ｄを逓倍し、逓倍されたクロック信号Ｅを出力する。
【００５７】
デジタル信号のうちクロックチャンネル以外の信号Ａは、差動バッファ１０ａ，１０ｂ，１０ｃを通してＴＭＤＳデコーダ回路１１に与えられる。本実施の形態では、信号Ａは、赤色コンポーネント信号、青色コンポーネント信号および緑色コンポーネント信号を含む。あるいは、信号Ａが輝度信号および２つの色差信号を含んでもよい。
【００５８】
ＴＭＤＳデコーダ回路１１は、クロックチャンネル以外の信号Ａをパラレル／シリアル変換および復号することにより、水平同期信号Ｇ１、垂直同期信号Ｇ２および映像・音声信号Ｆを出力する。
【００５９】
映像・音声処理回路１５は、ＴＭＤＳデコーダ回路１１から出力される映像・音声信号Ｆを映像信号Ｉ、音声信号Ｊおよび制御信号Ｋに分離して出力する。
【００６０】
パワーダウン判別回路１４は、ＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２と逓倍回路１２から出力されるクロック信号Ｅとを用いて入力されるデジタル信号の映像フォーマットおよびクロック周波数を検出し、パワーダウン制御信号Ｌを出力する。
【００６１】
ここで、図２を用いて図１のインターフェイスデコード受信装置におけるパワーダウン判別回路１４の動作を説明する。図２は図１のインターフェイスデコード受信装置において復号可能な映像フォーマットの一覧表の例を示す図である。
【００６２】
図２において、各映像フォーマットごとに、水平周波数、垂直周波数、ドットクロック周波数および表示ドット数（有効ドット数）が示される。表示ドット数は、画面に表示される水平方向の画素数と垂直方向の画素数（走査線の数）との積で表される。
【００６３】
図２には、走査線数１０８０本のインターレース方式、走査線数７２０本のプログレッシブ方式、走査線数４８０本のインターレース方式および走査線数４８０本のプログレッシブ方式が示されている。
【００６４】
パワーダウン判定回路１４は、ＲＯＭ（リードオンリメモリ）、不揮発性メモリ等の内部記憶装置を含み、内部記憶装置に復号可能な映像フォーマットの一覧表をＬＵＴ（ルックアップテーブル）として記憶している。
【００６５】
パワーダウン判別回路１４は、逓倍回路１２から与えられたクロック信号ＥとＴＭＤＳデコード回路１１から与えられた水平同期信号Ｇ１および垂直同期信号Ｇ２とを用いて水平同期信号ＨＤの１周期内のクロック数（クロック信号Ｅのパルス数）および垂直同期信号ＶＤの１周期内の水平同期信号ＨＤの数をカウントし、クロック数および水平同期信号ＨＤの数からそれぞれ水平周波数および垂直周波数を算出する。さらに、パワーダウン判別回路１４は、算出された水平周波数および垂直周波数を図２に示す一覧表の水平周波数および垂直周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判定し、判定結果を示すパワーダウン制御信号Ｌを出力する。それにより、入力されたデジタル信号が復号可能なフォーマットを有しない場合、パワーダウン制御信号Ｌにより映像・音声処理回路１５がパワーダウンモードに入るように制御される。
【００６６】
ここで、パワーダウンモードとは、映像・音声処理回路１５の動作を停止させることを意味し、例えば映像・音声処理回路１５に供給するクロック信号を停止する方法、映像・音声処理回路１５の電源をオフにする方法がある。
【００６７】
その後、入力されるデジタル信号の映像フォーマットが復号可能な映像フォーマットになると、パワーダウンモードが解除される。
【００６８】
上記のように、本実施の形態に係るインターフェイスデコード受信装置においては、入力されたデジタル信号の映像フォーマットを判定し、映像・音声処理回路１５をパワーダウンモードにすることにより、レシーバＬＳＩ１６の熱暴走の防止、省電力化およびレシーバＬＳＩ１６の破壊の防止を実現することができる。
【００６９】
本実施の形態では、ＴＭＤＳデコーダ回路１１が復号回路に相当し、映像・音声処理回路１５が処理回路に相当し、パワーダウン判別回路１４が制御装置に相当し、逓倍回路１２がクロック生成回路に相当する。また、レシーバＬＳＩ１６が集積回路に相当する。
【００７０】
なお、本実施の形態では、一例を説明したが、これ以外の方法で高速デジタルインターフェイスデコード受信装置を実現することも可能である。例えば、制御装置として、パワーダウン判別回路１４の代わりにレシーバＬＳＩ１６の外部のマイクロコンピュータを用いてもよい。また、ソース機器からＤＶＩ規格等の他の高速デジタルインターフェイス規格に準拠したデジタル信号を受信するように、高速デジタルインターフェイスデコード受信装置を構成してもよい。
【００７１】
（第２の実施の形態）
以下、本発明の第２の実施の形態について図３を用いて説明する。
【００７２】
図３は本発明の第２の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【００７３】
図３のインターフェイスデコード受信装置において、図１のインターフェイスデコード受信装置と同一または相当部分に同一符号が付される。図３のインターフェイスデコード受信装置が図１に示したインターフェイスデコード受信装置と異なるのは次の点である。
【００７４】
図３のインターフェイスデコード受信装置はカウンタ回路１３をさらに備える。
【００７５】
カウンタ回路１３には、映像表示装置内の信号原２５からある一定周波数のクロック信号Ｃが入力されるとともに、差動バッファ１０ｄから出力されるクロック信号Ｄが与えられる。クロック信号Ｃの周波数は、クロック信号Ｄの周波数よりも低い。
【００７６】
カウンタ回路１３は、クロック信号Ｃの１周期期間内におけるクロック信号Ｄのパルス数（クロック数）をカウントし、カウント値を示すクロックカウンタ信号Ｈを出力する。
【００７７】
パワーダウン判別回路１４は、カウンタ回路１３から出力されるクロックカウンタ信号Ｈに基づいてドットクロック周波数を算出する。さらに、パワーダウン判別回路１４は、算出されたドットクロック周波数を図２に示した一覧表のドットクロック周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判別し、判別結果を示すパワーダウン制御信号ＬをＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５に出力する。それにより、入力されたデジタル信号が復号可能な映像フォーマットを有しない場合、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５がパワーダウンモードに入るように制御される。
【００７８】
その後、入力されるデジタル信号の映像フォーマットが復号可能な映像フォーマットになると、パワーダウンモードが解除される。
【００７９】
上記のように、本実施の形態に係るインターフェイスデコード受信装置においては、入力されたデジタル信号の映像フォーマットを判別し、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５をパワーダウンモードにすることにより、レシーバＬＳＩ１６の熱暴走の防止、省電力化およびレシーバＬＳＩ１６の破壊の防止を実現することができる。
【００８０】
本実施の形態では、ＴＭＤＳデコーダ回路１１が復号回路に相当し、映像・音声処理回路１５が処理回路に相当し、パワーダウン判別回路１４が制御装置に相当し、逓倍回路１２がクロック生成回路に相当、カウンタ回路１３が検出回路に相当する。また、レシーバＬＳＩ１６が集積回路に相当する。
【００８１】
なお、本実施の形態では、一例を説明したが、これ以外の方法で高速デジタルインターフェイスデコード受信装置を実現することも可能である。例えば、制御装置として、パワーダウン判別回路１４の代わりにレシーバＬＳＩ１６の外部のマイクロコンピュータを用いてもよい。また、ソース機器からＤＶＩ規格等の他の高速デジタルインターフェイス規格に準拠したデジタル信号を受信するように、高速デジタルインターフェイスデコード受信装置を構成してもよい。
【００８２】
（第３の実施の形態）
以下、本発明の第３の実施の形態について図４を用いて説明する。
【００８３】
図４は本発明の第３の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【００８４】
図４のインターフェイスデコード受信装置において、図３のインターフェイスデコード受信装置と同一または相当部分に同一符号が付される。図４のインターフェイスデコード受信装置が図３に示したインターフェイスデコード受信装置と異なるのは次の点である。
【００８５】
図４のインターフェイスデコード受信装置は、図３のパワーダウン判別回路１４の代わりにマイクロコンピュータ（マイコン）１７、同期発生回路１８、同期切換回路１９、映像処理回路２０、およびＯＳＤ（オンスクリーン表示）挿入回路２１をさらに備える。同期発生回路１８および同期切換回路１９は、レシーバＬＳＩ１６内に設けられる。
【００８６】
また、ＯＳＤ挿入回路２１には、ＣＲＴ（陰極線管）、液晶表示装置、プラズマディスプレイ装置等のディスプレイ３０が接続され、映像・音声処理回路１５には、スピーカ４０が接続される。
【００８７】
カウンタ回路１３には、映像表示装置内の信号源２５からある一定周波数のクロック信号Ｃが入力されるとともに、差動バッファ１０ｄから出力されるクロック信号Ｄが与えられる。クロック信号Ｃの周波数は、クロック信号Ｄの周波数よりも低い。
【００８８】
カウンタ回路１３は、クロック信号Ｃの１周期期間内におけるクロック信号Ｄのパルス数（クロック数）をカウントし、カウント値を示すクロックカウンタ信号Ｈを出力する。
【００８９】
同期発生回路１８は、レシーバＬＳＩ１６内においてフリーランの同期信号Ｐを常時発生する。同期信号Ｐは、垂直同期信号および水平同期信号を含む。同期切換回路１９は、マイコン１７から出力されるパワーダウン制御信号Ｌに基づいて、ＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２と同期発生回路１８から出力される同期信号Ｐとを切換えて同期信号Ｑとして出力する。
【００９０】
マイコン１７は、カウンタ回路１３から出力されるクロックカウンタ信号Ｈに基づいてドットクロック周波数を算出する。さらに、マイコン１７は、算出されたドットクロック周波数を図２に示した一覧表のドットクロック周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判別し、判別結果を示すパワーダウン制御信号ＬをＴＭＤＳデコーダ回路１１、逓倍回路１２、映像・音声処理回路１５および同期切換回路１９に出力する。
【００９１】
それにより、入力されたデジタル信号が復号可能な映像フォーマットを有しない場合、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５がパワーダウンモードに入るように制御される。
【００９２】
同期切換回路１９は、通常は、ＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２を同期信号Ｑとしてマイコン１７に出力する。同期切換回路１９は、入力されたデジタル信号が復号可能な映像フォーマットを有しない場合に、マイコン１７から出力されるパワーダウン制御信号Ｌに応答して、同期信号発生回路１８から出力される同期信号ＰをＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２に代えて同期信号Ｑとしてマイコン１７に出力する。
【００９３】
この場合、マイコン１７は、同期切換回路１９から出力される同期信号Ｑに同期したメッセージ表示信号ＭをＯＳＤ挿入回路２１に出力する。
【００９４】
映像処理回路２０は、映像・音声処理回路１５から出力される映像信号Ｉに画質補正等の映像処理を行う。この場合は、映像処理回路２０から出力される映像信号は存在しないため、ＯＳＤ挿入回路２１は、マイコン１７から出力されるメッセージ表示信号Ｍに基づいて、オンスクリーン表示のためのグラフィック信号を全面に挿入する。それにより、ディスプレイ３０にオンスクリーン表示によりメッセージが表示される。図５はディスプレイ３０の画面上にオンスクリーン表示されるメッセージの例を示す図である。
【００９５】
また、マイコン１７から出力される信号Ｚによりスピーカ４０からオンスクリーン表示と同様のメッセージが音声として出力される。
【００９６】
上記のように、本実施の形態に係るインターフェイスデコード受信装置においては、入力されたデジタル信号のフォーマットを判別し、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５をパワーダウンモードにすることにより、レシーバＬＳＩ１６の熱暴走の防止、省電力化およびレシーバＬＳＩ１６の破壊の防止を実現することができる。また、復号可能な映像フォーマット以外の映像フォーマットを有するデジタル信号が入力された場合にディスプレイ３０にメッセージをオンスクリーン表示することができる。このとき、スピーカ４０からメッセージを音声として出力することができる。
【００９７】
本実施の形態では、ＴＭＤＳデコーダ回路１１が復号回路に相当し、映像・音声処理回路１５が処理回路に相当し、逓倍回路１２がクロック生成回路に相当し、カウンタ回路１３が検出回路に相当し、マイコン１７が制御装置に相当する。また、同期切換回路１９が同期信号選択回路に相当し、同期発生回路１８が同期信号発生回路に相当する。さらに、ＯＳＤ挿入回路２１が通知装置または表示回路に相当し、スピーカ４０が通知装置または音声出力装置に相当し、レシーバＬＳＩ１６が集積回路に相当する。
【００９８】
なお、本実施の形態では、一例を説明したが、これ以外の方法で高速デジタルインターフェイスデコード受信装置を実現することも可能である。例えば、制御装置として、マイコン１７の代わりにレシーバＬＳＩ１６の内部に制御回路を構成してもよい。また、ソース機器からＤＶＩ規格等の他の高速デジタルインターフェイス規格に準拠したデジタル信号を受信するように、高速デジタルインターフェイスデコード受信装置を構成してもよい。
【００９９】
また、通知装置としてＬＥＤ（発光ダイオード）等の発光素子によりデジタル信号が復号可能なフォーマット以外のフォーマットを有することをユーザに通知してもよい。
【図面の簡単な説明】
【０１００】
【図１】 図１は、本発明の第１の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【図２】 図２は、図１のインターフェイスデコード受信装置において復号可能な映像フォーマットの一覧表の例を示す図である。
【図３】 図３は、本発明の第２の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【図４】 図４は、本発明の第３の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【図５】 図５は、ディスプレイの画面上にオンスクリーン表示されるメッセージの例を示す図である。
【図６】 図６は、従来の高速デジタルインターフェイスデコード受信装置の一例を示すブロック図である。
【技術分野】
【０００１】
本発明は、デジタル信号を受信するデジタルインターフェイスデコード受信装置に関する。
【背景技術】
【０００２】
近年、ＨＤＭＩ（High Definition Multimedia Interface）規格、ＤＶＩ（Digital Visual Interface）規格などの高速デジタルインターフェイス規格に準拠した種々の電子機器の開発が進められている（DDWG,"Digital Visual Interface,"Revision 1.0, April 2,1999，インターネット＜URL： HYPERLINK "http://www.ddwg.org/" http://www.ddwg.org/＞）。特に、ＨＤＭＩ規格では、映像のブランキング期間における音声信号および制
御信号の伝送が規定されている。これらの高速デジタルインターフェイス規格では、ＴＭＤＳ（Transmission Minimized Differential Signaling）というシリアル伝送方式が採
用されている。
【０００３】
図６は従来の高速デジタルインターフェイスデコード受信装置の一例を示すブロック図である。以下、図６を参照しながら従来の高速デジタルインターフェイスデコード受信装置について説明する。
【０００４】
図６において、高速デジタルインターフェイスデコード受信装置（以下、インターフェイスデコード受信装置と略記する）は、複数の差動バッファ６０ａ，６０ｂ，６０ｃ，６０ｄ、ＴＭＤＳデコーダ回路６１、逓倍回路６２および映像・音声処理回路６５を含む。このインターフェイスデコード受信装置は、レシーバＬＳＩ（大規模集積回路）６６により構成される。
【０００５】
インターフェイスデコード受信装置には、高速デジタルインターフェイス規格に準拠したデジタル信号が与えられる。
【０００６】
デジタル信号のうちクロックチャンネルの信号Ｂは、差動バッファ６０ｄを通してクロック信号Ｄとして逓倍回路６２に与えられる。逓倍回路６２は、クロック信号Ｄを逓倍し、逓倍されたクロック信号Ｅを出力する。
【０００７】
デジタル信号のうちクロックチャンネル以外の信号Ａは、差動バッファ６０ａ，６０ｂ，６０ｃを通してＴＭＤＳデコーダ６１に与えられる。ＴＭＤＳデコーダ６１は、クロックチャンネル以外の信号をシリアル／パラレル変換および復号することにより、同期信号Ｇおよび映像・音声信号Ｆを出力する。
【０００８】
映像・音声処理回路６５は、ＴＭＤＳデコーダ６１から出力される映像・音声信号Ｆを映像信号Ｉ、音声信号Ｊおよび制御信号Ｋに分離して出力する。
【０００９】
従来のインターフェイスデコード受信装置では、上記の動作により高速デジタルインターフェイス規格に準拠したデジタル信号がデコードされる。
【００１０】
しかしながら、従来のインターフェイスデコード受信装置においては、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合、レシーバＬＳＩ６６が定められた速度を超える速度で動作することがある。それにより、熱暴走、消費電力の増大または回路の破壊等の異常が発生する。
【発明の開示】
本発明の目的は、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも異常の発生が防止されたデジタルインターフェイスデコード受信装置を提供することである。
【００１１】
本発明の一局面に従うデジタルインターフェイスデコード受信装置は、入力されるデジタル信号を復号する復号回路と、復号回路により復号されたデジタル信号を処理する処理回路と、入力されるデジタル信号が復号回路により復号可能なフォーマットを有するか否かを判別し、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に処理回路の動作を停止させる制御装置とを備えたものである。
【００１２】
そのデジタルインターフェイスデコード受信装置においては、復号回路により入力されるデジタル信号が復号され、復号されたデジタル信号が処理回路により処理される。制御装置により、入力されるデジタル信号が復号回路により復号可能なフォーマットを有するか否かが判別され、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に処理回路の動作が停止される。それにより、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
【００１３】
入力されるデジタル信号は、高速デジタルインターフェイス規格に準拠するデジタル信号であり、映像信号および音声信号を含み、復号回路は、デジタル信号から映像信号および音声信号を抽出し、処理回路は、復号回路により抽出された映像信号および音声信号を処理してもよい。
【００１４】
制御装置は、処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより処理回路を停止させてもよい。
【００１５】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合に、処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより、熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
【００１６】
デジタルインターフェイスデコード受信装置は、処理回路の動作の停止をユーザに通知する通知装置をさらに備え、制御装置は、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を通知装置により通知させてもよい。
【００１７】
この場合、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止が通知装置によりユーザに通知される。それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
【００１８】
通知装置は、メッセージの表示のための信号を生成する表示回路を含み、制御装置は、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが表示されるように表示回路を制御してもよい。
【００１９】
この場合、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが表示される。それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
【００２０】
通知装置は、音声出力装置を含み、制御装置は、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが出力されるように音声出力装置を制御してもよい。
【００２１】
この場合、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、処理回路の動作の停止を示すメッセージが音声により出力される。それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
【００２２】
デジタルインターフェイスデコード受信装置は、入力されるクロック信号を逓倍して復号用クロック信号として出力するクロック生成回路をさらに備え、復号回路は、クロック生成回路により出力されたクロック信号を用いて、入力されるデジタル信号から映像信号および同期信号を抽出し、処理回路は、復号回路により抽出された映像信号を処理し、制御装置は、復号回路により抽出された同期信号およびクロック生成回路から出力された復号用クロック信号に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別し、映像信号が復号回路により復号可能なフォーマットを有しない場合に処理回路の動作を停止させてもよい。
【００２３】
この場合、入力されるクロック信号がクロック生成回路により逓倍されることにより復号用クロック信号が出力され、出力された復号用クロック信号を用いて入力されるデジタル信号から映像信号および同期信号が復号回路により抽出され、抽出された映像信号が処理回路により処理される。
【００２４】
さらに、制御装置により同期信号および復号用クロック信号に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが判別され、映像信号が復号可能なフォーマットを有しない場合に処理回路の動作が停止される。
【００２５】
それにより、復号可能なフォーマット以外のフォーマットを有する映像信号が与えられた場合でも、処理回路の熱暴走、消費電力の増大および破壊等の異常の発生が防止される。
【００２６】
制御装置は、復号回路により抽出された同期信号およびクロック生成回路から出力された復号用クロック信号に基づいて映像の垂直周波数および水平周波数を算出し、算出された映像の垂直周波数および水平周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別してもよい。
【００２７】
この場合、同期信号および復号用クロック信号に基づいて映像の垂直周波数および水平周波数が算出され、算出された映像の垂直周波数および水平周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが判別される。それにより、映像信号のフォーマットが復号可能なフォーマットか否かを正確に判別することができる。
【００２８】
制御装置は、復号回路により復号可能なフォーマットとして映像の垂直周波数および水平周波数を記憶し、算出された映像の垂直周波数および水平周波数を記憶された映像の垂直周波数および水平周波数と比較することにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別してもよい。
【００２９】
この場合、算出された映像の垂直周波数および水平周波数が記憶された映像の垂直周波数および水平周波数と比較されることにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが容易に判別される。
【００３０】
復号回路、処理回路、制御装置およびクロック生成回路は集積回路により構成されてもよい。
【００３１】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも、異常の発生を防止しつつデジタルインターフェイスデコード受信装置の小型化が可能となる。
【００３２】
制御装置は、復号回路、処理回路およびクロック生成回路への電源電圧の供給または動作クロック信号の供給を停止することにより処理回路を停止させてもよい。
【００３３】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合に、復号回路、処理回路およびクロック生成回路への電源電圧の供給または動作クロック信号の供給を停止することにより、熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
【００３４】
入力されるクロック信号を逓倍して復号用クロック信号として出力するクロック生成回路と、クロック生成回路により出力された復号用クロック信号の周波数を検出する検出回路とをさらに備え、復号回路は、クロック生成回路により出力された復号用クロック信号を用いて、入力されるデジタル信号から映像信号および同期信号を抽出し、処理回路は、復号回路により抽出された映像信号を処理し、制御装置は、検出回路により検出された周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別し、映像信号が復号回路により復号可能なフォーマットを有しない場合に復号回路、クロック生成回路および処理回路の動作を停止させてもよい。
【００３５】
この場合、入力されるクロック信号が逓倍されることにより復号用クロック信号が出力され、出力された復号用クロック信号の周波数が検出回路により検出され、復号回路により復号用クロック信号を用いて入力されるデジタル信号から映像信号および同期信号が抽出され、処理回路により抽出された映像信号が処理される。
【００３６】
さらに、検出された周波数に基づいて映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが制御装置により判別され、映像信号が復号可能なフォーマットを有しない場合に復号回路、クロック生成回路および処理回路の動作が停止される。
【００３７】
それにより、復号可能なフォーマット以外のフォーマットを有する映像信号が与えられた場合でも、復号回路、クロック生成回路および処理回路の熱暴走、消費電力の増大および破壊等の異常の発生が防止される。
【００３８】
制御装置は、復号回路により復号可能なフォーマットとして映像のドットクロック周波数を記憶し、検出回路により検出された周波数を記憶されたドットクロック周波数と比較することにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かを判別してもよい。
【００３９】
この場合、検出された周波数が記憶されたドットクロック周波数と比較されることにより、映像信号のフォーマットが復号回路により復号可能なフォーマットか否かが判別される。
【００４０】
復号回路、処理回路、制御装置、クロック生成回路および検出回路は集積回路により構成されてもよい。
【００４１】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも、異常の発生を防止しつつデジタルインターフェイスデコード受信装置の小型化が可能となる。
【００４２】
同期信号を内部的に発生する同期信号発生回路と、復号回路により抽出された同期信号および同期信号発生回路により発生された同期信号を選択的に出力する同期信号選択回路と、メッセージの表示のための信号を生成する表示回路とをさらに備え、制御装置は、同期信号選択回路により出力される同期信号に基づいて動作し、入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、同期信号発生回路により発生された同期信号が出力される同期信号選択回路を制御し、復号回路、クロック生成回路および処理回路の動作の停止を示すメッセージが表示されるように表示回路を制御してもよい。
【００４３】
この場合、同期信号発生回路により同期信号が内部的に発生され、復号回路により抽出された同期信号および同期信号発生回路により発生された同期信号が同期信号選択回路により選択的に出力される。制御装置は、同期信号選択回路により出力される同期信号に基づいて動作する。
【００４４】
入力されるデジタル信号が復号回路により復号可能なフォーマットを有しない場合に、同期信号発生回路により発生された同期信号が出力されるように同期信号選択回路が制御装置により制御され、復号回路、クロック生成回路および処理回路の動作の停止を示すメッセージが表示されるように制御装置により表示回路が制御される。
【００４５】
それにより、ユーザは、デジタルインターフェイスデコード受信装置に入力されるデジタル信号が復号可能なフォーマットを有しないことを容易に認識することができる。
【００４６】
復号回路、処理回路、クロック生成回路、検出回路、同期信号発生回路および同期信号選択回路は集積回路により構成され、制御装置および表示回路は、集積回路の外部の回路により構成されてもよい。
【００４７】
この場合、復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合でも、異常の発生を防止しつつデジタルインターフェイスデコード受信装置の小型化が可能となる。
【００４８】
制御装置は、復号回路、クロック生成回路および処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより処理回路を停止させてもよい。
【００４９】
この場合、復号回路により復号可能なフォーマット以外のフォーマットを有するデジタル信号が与えられた場合に、復号回路、クロック生成回路および処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより、熱暴走、消費電力の増大および回路の破壊等の異常の発生が防止される。
【００５０】
制御装置は、マイクロコンピュータにより構成されてもよい。それにより、プログラムに従って種々の処理を行うことができる。
【発明を実施するための最良の形態】
【００５１】
（第１の実施の形態）
以下、本発明の第１の実施の形態について図１および図２を用いて説明する。
【００５２】
図１は本発明の第１の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【００５３】
図１において、高速デジタルインターフェイスデコード受信装置（以下、インターフェイスデコード受信装置と略記する）は、差動バッファ１０ａ，１０ｂ，１０ｃ，１０ｄ、ＴＭＤＳデコーダ回路１１、逓倍回路１２、パワーダウン判別回路１４および映像・音声処理回路１５を含む。このインターフェイスデコード受信装置は、レシーバＬＳＩ（大規模集積回路）１６により構成され、テレビジョン受像機等の映像表示装置内に設けられる。
【００５４】
インターフェイスデコード受信装置には、ソース機器からＨＭＤＩ規格、ＤＶＩ規格等の高速デジタルインターフェイス規格に準拠したデジタル信号が与えられる。ここで、ソース機器は、例えば、ＤＶＤ（デジタルバーサタイルディスク）再生機器、ＳＴＢ（セットトップボックス）、パーソナルコンピュータ等である。
【００５５】
本実施の形態では、インターフェイスデコード受信装置がＨＤＭＩ規格に従うＨＤＭＩインタフェイスケーブルによりソース機器に接続されるものとする。ＨＤＭＩ規格によれば、映像信号を送信するともに、映像信号のブランキング期間（垂直ブランキング期間および水平ブランキング期間）に補足データを送信することができる。補足データには、音声信号およびＩｎｆｏＦｒａｍｅ（情報フレーム）と呼ばれるデータパケットが含まれる。
【００５６】
デジタル信号のうちクロックチャンネルの信号Ｂは、差動バッファ１０ｄを通してクロック信号Ｄとして逓倍回路１２に与えられる。逓倍回路１２は、クロック信号Ｄを逓倍し、逓倍されたクロック信号Ｅを出力する。
【００５７】
デジタル信号のうちクロックチャンネル以外の信号Ａは、差動バッファ１０ａ，１０ｂ，１０ｃを通してＴＭＤＳデコーダ回路１１に与えられる。本実施の形態では、信号Ａは、赤色コンポーネント信号、青色コンポーネント信号および緑色コンポーネント信号を含む。あるいは、信号Ａが輝度信号および２つの色差信号を含んでもよい。
【００５８】
ＴＭＤＳデコーダ回路１１は、クロックチャンネル以外の信号Ａをパラレル／シリアル変換および復号することにより、水平同期信号Ｇ１、垂直同期信号Ｇ２および映像・音声信号Ｆを出力する。
【００５９】
映像・音声処理回路１５は、ＴＭＤＳデコーダ回路１１から出力される映像・音声信号Ｆを映像信号Ｉ、音声信号Ｊおよび制御信号Ｋに分離して出力する。
【００６０】
パワーダウン判別回路１４は、ＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２と逓倍回路１２から出力されるクロック信号Ｅとを用いて入力されるデジタル信号の映像フォーマットおよびクロック周波数を検出し、パワーダウン制御信号Ｌを出力する。
【００６１】
ここで、図２を用いて図１のインターフェイスデコード受信装置におけるパワーダウン判別回路１４の動作を説明する。図２は図１のインターフェイスデコード受信装置において復号可能な映像フォーマットの一覧表の例を示す図である。
【００６２】
図２において、各映像フォーマットごとに、水平周波数、垂直周波数、ドットクロック周波数および表示ドット数（有効ドット数）が示される。表示ドット数は、画面に表示される水平方向の画素数と垂直方向の画素数（走査線の数）との積で表される。
【００６３】
図２には、走査線数１０８０本のインターレース方式、走査線数７２０本のプログレッシブ方式、走査線数４８０本のインターレース方式および走査線数４８０本のプログレッシブ方式が示されている。
【００６４】
パワーダウン判定回路１４は、ＲＯＭ（リードオンリメモリ）、不揮発性メモリ等の内部記憶装置を含み、内部記憶装置に復号可能な映像フォーマットの一覧表をＬＵＴ（ルックアップテーブル）として記憶している。
【００６５】
パワーダウン判別回路１４は、逓倍回路１２から与えられたクロック信号ＥとＴＭＤＳデコード回路１１から与えられた水平同期信号Ｇ１および垂直同期信号Ｇ２とを用いて水平同期信号ＨＤの１周期内のクロック数（クロック信号Ｅのパルス数）および垂直同期信号ＶＤの１周期内の水平同期信号ＨＤの数をカウントし、クロック数および水平同期信号ＨＤの数からそれぞれ水平周波数および垂直周波数を算出する。さらに、パワーダウン判別回路１４は、算出された水平周波数および垂直周波数を図２に示す一覧表の水平周波数および垂直周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判定し、判定結果を示すパワーダウン制御信号Ｌを出力する。それにより、入力されたデジタル信号が復号可能なフォーマットを有しない場合、パワーダウン制御信号Ｌにより映像・音声処理回路１５がパワーダウンモードに入るように制御される。
【００６６】
ここで、パワーダウンモードとは、映像・音声処理回路１５の動作を停止させることを意味し、例えば映像・音声処理回路１５に供給するクロック信号を停止する方法、映像・音声処理回路１５の電源をオフにする方法がある。
【００６７】
その後、入力されるデジタル信号の映像フォーマットが復号可能な映像フォーマットになると、パワーダウンモードが解除される。
【００６８】
上記のように、本実施の形態に係るインターフェイスデコード受信装置においては、入力されたデジタル信号の映像フォーマットを判定し、映像・音声処理回路１５をパワーダウンモードにすることにより、レシーバＬＳＩ１６の熱暴走の防止、省電力化およびレシーバＬＳＩ１６の破壊の防止を実現することができる。
【００６９】
本実施の形態では、ＴＭＤＳデコーダ回路１１が復号回路に相当し、映像・音声処理回路１５が処理回路に相当し、パワーダウン判別回路１４が制御装置に相当し、逓倍回路１２がクロック生成回路に相当する。また、レシーバＬＳＩ１６が集積回路に相当する。
【００７０】
なお、本実施の形態では、一例を説明したが、これ以外の方法で高速デジタルインターフェイスデコード受信装置を実現することも可能である。例えば、制御装置として、パワーダウン判別回路１４の代わりにレシーバＬＳＩ１６の外部のマイクロコンピュータを用いてもよい。また、ソース機器からＤＶＩ規格等の他の高速デジタルインターフェイス規格に準拠したデジタル信号を受信するように、高速デジタルインターフェイスデコード受信装置を構成してもよい。
【００７１】
（第２の実施の形態）
以下、本発明の第２の実施の形態について図３を用いて説明する。
【００７２】
図３は本発明の第２の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【００７３】
図３のインターフェイスデコード受信装置において、図１のインターフェイスデコード受信装置と同一または相当部分に同一符号が付される。図３のインターフェイスデコード受信装置が図１に示したインターフェイスデコード受信装置と異なるのは次の点である。
【００７４】
図３のインターフェイスデコード受信装置はカウンタ回路１３をさらに備える。
【００７５】
カウンタ回路１３には、映像表示装置内の信号原２５からある一定周波数のクロック信号Ｃが入力されるとともに、差動バッファ１０ｄから出力されるクロック信号Ｄが与えられる。クロック信号Ｃの周波数は、クロック信号Ｄの周波数よりも低い。
【００７６】
カウンタ回路１３は、クロック信号Ｃの１周期期間内におけるクロック信号Ｄのパルス数（クロック数）をカウントし、カウント値を示すクロックカウンタ信号Ｈを出力する。
【００７７】
パワーダウン判別回路１４は、カウンタ回路１３から出力されるクロックカウンタ信号Ｈに基づいてドットクロック周波数を算出する。さらに、パワーダウン判別回路１４は、算出されたドットクロック周波数を図２に示した一覧表のドットクロック周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判別し、判別結果を示すパワーダウン制御信号ＬをＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５に出力する。それにより、入力されたデジタル信号が復号可能な映像フォーマットを有しない場合、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５がパワーダウンモードに入るように制御される。
【００７８】
その後、入力されるデジタル信号の映像フォーマットが復号可能な映像フォーマットになると、パワーダウンモードが解除される。
【００７９】
上記のように、本実施の形態に係るインターフェイスデコード受信装置においては、入力されたデジタル信号の映像フォーマットを判別し、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５をパワーダウンモードにすることにより、レシーバＬＳＩ１６の熱暴走の防止、省電力化およびレシーバＬＳＩ１６の破壊の防止を実現することができる。
【００８０】
本実施の形態では、ＴＭＤＳデコーダ回路１１が復号回路に相当し、映像・音声処理回路１５が処理回路に相当し、パワーダウン判別回路１４が制御装置に相当し、逓倍回路１２がクロック生成回路に相当、カウンタ回路１３が検出回路に相当する。また、レシーバＬＳＩ１６が集積回路に相当する。
【００８１】
なお、本実施の形態では、一例を説明したが、これ以外の方法で高速デジタルインターフェイスデコード受信装置を実現することも可能である。例えば、制御装置として、パワーダウン判別回路１４の代わりにレシーバＬＳＩ１６の外部のマイクロコンピュータを用いてもよい。また、ソース機器からＤＶＩ規格等の他の高速デジタルインターフェイス規格に準拠したデジタル信号を受信するように、高速デジタルインターフェイスデコード受信装置を構成してもよい。
【００８２】
（第３の実施の形態）
以下、本発明の第３の実施の形態について図４を用いて説明する。
【００８３】
図４は本発明の第３の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【００８４】
図４のインターフェイスデコード受信装置において、図３のインターフェイスデコード受信装置と同一または相当部分に同一符号が付される。図４のインターフェイスデコード受信装置が図３に示したインターフェイスデコード受信装置と異なるのは次の点である。
【００８５】
図４のインターフェイスデコード受信装置は、図３のパワーダウン判別回路１４の代わりにマイクロコンピュータ（マイコン）１７、同期発生回路１８、同期切換回路１９、映像処理回路２０、およびＯＳＤ（オンスクリーン表示）挿入回路２１をさらに備える。同期発生回路１８および同期切換回路１９は、レシーバＬＳＩ１６内に設けられる。
【００８６】
また、ＯＳＤ挿入回路２１には、ＣＲＴ（陰極線管）、液晶表示装置、プラズマディスプレイ装置等のディスプレイ３０が接続され、映像・音声処理回路１５には、スピーカ４０が接続される。
【００８７】
カウンタ回路１３には、映像表示装置内の信号源２５からある一定周波数のクロック信号Ｃが入力されるとともに、差動バッファ１０ｄから出力されるクロック信号Ｄが与えられる。クロック信号Ｃの周波数は、クロック信号Ｄの周波数よりも低い。
【００８８】
カウンタ回路１３は、クロック信号Ｃの１周期期間内におけるクロック信号Ｄのパルス数（クロック数）をカウントし、カウント値を示すクロックカウンタ信号Ｈを出力する。
【００８９】
同期発生回路１８は、レシーバＬＳＩ１６内においてフリーランの同期信号Ｐを常時発生する。同期信号Ｐは、垂直同期信号および水平同期信号を含む。同期切換回路１９は、マイコン１７から出力されるパワーダウン制御信号Ｌに基づいて、ＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２と同期発生回路１８から出力される同期信号Ｐとを切換えて同期信号Ｑとして出力する。
【００９０】
マイコン１７は、カウンタ回路１３から出力されるクロックカウンタ信号Ｈに基づいてドットクロック周波数を算出する。さらに、マイコン１７は、算出されたドットクロック周波数を図２に示した一覧表のドットクロック周波数と比較することにより入力されたデジタル信号が復号可能な映像フォーマットを有するか否かを判別し、判別結果を示すパワーダウン制御信号ＬをＴＭＤＳデコーダ回路１１、逓倍回路１２、映像・音声処理回路１５および同期切換回路１９に出力する。
【００９１】
それにより、入力されたデジタル信号が復号可能な映像フォーマットを有しない場合、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５がパワーダウンモードに入るように制御される。
【００９２】
同期切換回路１９は、通常は、ＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２を同期信号Ｑとしてマイコン１７に出力する。同期切換回路１９は、入力されたデジタル信号が復号可能な映像フォーマットを有しない場合に、マイコン１７から出力されるパワーダウン制御信号Ｌに応答して、同期信号発生回路１８から出力される同期信号ＰをＴＭＤＳデコーダ回路１１から出力される水平同期信号Ｇ１および垂直同期信号Ｇ２に代えて同期信号Ｑとしてマイコン１７に出力する。
【００９３】
この場合、マイコン１７は、同期切換回路１９から出力される同期信号Ｑに同期したメッセージ表示信号ＭをＯＳＤ挿入回路２１に出力する。
【００９４】
映像処理回路２０は、映像・音声処理回路１５から出力される映像信号Ｉに画質補正等の映像処理を行う。この場合は、映像処理回路２０から出力される映像信号は存在しないため、ＯＳＤ挿入回路２１は、マイコン１７から出力されるメッセージ表示信号Ｍに基づいて、オンスクリーン表示のためのグラフィック信号を全面に挿入する。それにより、ディスプレイ３０にオンスクリーン表示によりメッセージが表示される。図５はディスプレイ３０の画面上にオンスクリーン表示されるメッセージの例を示す図である。
【００９５】
また、マイコン１７から出力される信号Ｚによりスピーカ４０からオンスクリーン表示と同様のメッセージが音声として出力される。
【００９６】
上記のように、本実施の形態に係るインターフェイスデコード受信装置においては、入力されたデジタル信号のフォーマットを判別し、ＴＭＤＳデコーダ回路１１、逓倍回路１２および映像・音声処理回路１５をパワーダウンモードにすることにより、レシーバＬＳＩ１６の熱暴走の防止、省電力化およびレシーバＬＳＩ１６の破壊の防止を実現することができる。また、復号可能な映像フォーマット以外の映像フォーマットを有するデジタル信号が入力された場合にディスプレイ３０にメッセージをオンスクリーン表示することができる。このとき、スピーカ４０からメッセージを音声として出力することができる。
【００９７】
本実施の形態では、ＴＭＤＳデコーダ回路１１が復号回路に相当し、映像・音声処理回路１５が処理回路に相当し、逓倍回路１２がクロック生成回路に相当し、カウンタ回路１３が検出回路に相当し、マイコン１７が制御装置に相当する。また、同期切換回路１９が同期信号選択回路に相当し、同期発生回路１８が同期信号発生回路に相当する。さらに、ＯＳＤ挿入回路２１が通知装置または表示回路に相当し、スピーカ４０が通知装置または音声出力装置に相当し、レシーバＬＳＩ１６が集積回路に相当する。
【００９８】
なお、本実施の形態では、一例を説明したが、これ以外の方法で高速デジタルインターフェイスデコード受信装置を実現することも可能である。例えば、制御装置として、マイコン１７の代わりにレシーバＬＳＩ１６の内部に制御回路を構成してもよい。また、ソース機器からＤＶＩ規格等の他の高速デジタルインターフェイス規格に準拠したデジタル信号を受信するように、高速デジタルインターフェイスデコード受信装置を構成してもよい。
【００９９】
また、通知装置としてＬＥＤ（発光ダイオード）等の発光素子によりデジタル信号が復号可能なフォーマット以外のフォーマットを有することをユーザに通知してもよい。
【図面の簡単な説明】
【０１００】
【図１】 図１は、本発明の第１の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【図２】 図２は、図１のインターフェイスデコード受信装置において復号可能な映像フォーマットの一覧表の例を示す図である。
【図３】 図３は、本発明の第２の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【図４】 図４は、本発明の第３の実施の形態に係る高速デジタルインターフェイスデコード受信装置の構成を示すブロック図である。
【図５】 図５は、ディスプレイの画面上にオンスクリーン表示されるメッセージの例を示す図である。
【図６】 図６は、従来の高速デジタルインターフェイスデコード受信装置の一例を示すブロック図である。
Claims (18)
- 入力されるデジタル信号を復号する復号回路と、
前記復号回路により復号されたデジタル信号を処理する処理回路と、
入力されるデジタル信号が前記復号回路により復号可能なフォーマットを有するか否かを判別し、入力されるデジタル信号が前記復号回路により復号可能なフォーマットを有しない場合に前記処理回路の動作を停止させる制御装置とを備えた、デジタルインターフェイスデコード受信装置。 - 入力されるデジタル信号は、高速デジタルインターフェイス規格に準拠するデジタル信号であり、映像信号および音声信号を含み、
前記復号回路は、デジタル信号から映像信号および音声信号を抽出し、
前記処理回路は、前記復号回路により抽出された映像信号および音声信号を処理する、請求項１記載のデジタルインターフェイスデコード受信装置。 - 前記制御装置は、前記処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより前記処理回路を停止させる、請求項１記載のデジタルインターフェイスデコード受信装置。
- 前記処理回路の動作の停止をユーザに通知する通知装置をさらに備え、
前記制御装置は、入力されるデジタル信号が前記復号回路により復号可能なフォーマットを有しない場合に、前記処理回路の動作の停止を示す旨を通知装置により通知させる、請求項１記載のデジタルインターフェイスデコード受信装置。 - 前記通知装置は、メッセージの表示のための信号を生成する表示回路を含み、
前記制御装置は、入力されるデジタル信号が前記復号回路により復号可能なフォーマットを有しない場合に、前記処理回路の動作の停止を示すメッセージが表示されるように前記表示回路を制御する、請求項４記載のデジタルインターフェイスデコード受信装置。 - 前記通知装置は、音声出力装置を含み、
前記制御装置は、入力されるデジタル信号が前記復号回路により復号可能なフォーマットを有しない場合に、前記処理回路の動作の停止を示すメッセージが前記音声出力装置から出力されるように前記オンスクリーン表示回路を制御する、請求項４記載のデジタルインターフェイスデコード受信装置。 - 入力されるクロック信号を逓倍して復号用クロック信号として出力するクロック生成回路をさらに備え、
前記復号回路は、前記クロック生成回路により出力された復号用クロック信号を用いて、入力されるデジタル信号から映像信号および同期信号を抽出し、
前記処理回路は、前記復号回路により抽出された映像信号を処理し、
前記制御装置は、前記復号回路により抽出された同期信号および前記クロック生成回路から出力された復号用クロック信号に基づいて映像信号のフォーマットが前記復号回路により復号可能なフォーマットか否かを判別し、映像信号が前記復号回路により復号可能なフォーマットを有しない場合に前記処理回路の動作を停止させる、請求項１記載のデジタルインターフェイスデコード受信装置。 - 前記制御装置は、前記復号回路により抽出された同期信号および前記クロック生成回路から出力された復号用クロック信号に基づいて映像の垂直周波数および水平周波数を算出し、算出された映像の垂直周波数および水平周波数に基づいて映像信号のフォーマットが前記復号回路により復号可能なフォーマットか否かを判別する、請求項７記載のデジタルインターフェイスデコード受信装置。
- 前記制御装置は、前記復号回路により復号可能なフォーマットとして映像の垂直周波数および水平周波数を記憶し、算出された映像の垂直周波数および水平周波数を記憶された映像の垂直周波数および水平周波数と比較することにより、映像信号のフォーマットが前記復号回路により復号可能なフォーマットか否かを判別する、請求項８記載のデジタルインターフェイスデコード受信装置。
- 前記復号回路、前記処理回路、前記制御装置および前記クロック生成回路は集積回路により構成される、請求項７記載のデジタルインターフェイスデコード受信装置。
- 前記制御装置は、前記復号回路、前記処理回路および前記クロック生成回路への電源電圧の供給または動作クロック信号の供給を停止することにより前記処理回路を停止させる、請求項７記載のデジタルインターフェイスデコード受信装置。
- 入力されるクロック信号を逓倍して復号用クロック信号として出力するクロック生成回路と、
前記クロック生成回路により出力された復号用クロック信号の周波数を検出する検出回路とをさらに備え、
前記復号回路は、前記クロック生成回路により出力された復号用クロック信号を用いて、入力されるデジタル信号から映像信号および同期信号を抽出し、
前記処理回路は、前記復号回路により抽出された映像信号を処理し、
前記制御装置は、前記検出回路により検出された周波数に基づいて映像信号のフォーマットが前記復号回路により復号可能なフォーマットか否かを判別し、映像信号が前記復号回路により復号可能なフォーマットを有しない場合に前記復号回路、前記クロック生成回路および前記処理回路の動作を停止させる、請求項１記載のデジタルインターフェイスデコード受信装置。 - 前記制御装置は、前記復号回路により復号可能なフォーマットとして映像のドットクロック周波数を記憶し、前記検出回路により検出された周波数を記憶されたドットクロック周波数と比較することにより、映像信号のフォーマットが前記復号回路により復号可能なフォーマットか否かを判別する、請求項１２記載のデジタルインターフェイスデコード受信装置。
- 前記復号回路、前記処理回路、前記制御装置、前記クロック生成回路および前記検出回路は集積回路により構成される、請求項１２記載のデジタルインターフェイスデコード受信装置。
- 同期信号を内部的に発生する同期信号発生回路と、
前記復号回路により抽出された同期信号および前記同期信号発生回路により発生された同期信号を選択的に出力する同期信号選択回路と、
メッセージの表示のための信号を生成する表示回路とをさらに備え、
前記制御装置は、前記同期信号選択回路により出力される同期信号に基づいて動作し、入力されるデジタル信号が前記復号回路により復号可能なフォーマットを有しない場合に、前記同期信号発生回路により発生された同期信号が出力されるように前記同期信号選択回路を制御し、前記復号回路、前記クロック生成回路および前記処理回路の動作の停止を示すメッセージが表示されるように前記表示回路を制御する、請求項１２記載のデジタルインターフェイスデコード受信装置。 - 前記復号回路、前記処理回路、前記クロック生成回路、前記検出回路、前記同期信号発生回路および前記同期信号選択回路は集積回路により構成され、前記制御装置および前記表示回路は、集積回路の外部の回路により構成される、請求項１５記載のデジタルインターフェイスデコード受信装置。
- 前記制御装置は、前記復号回路、前記クロック生成回路および前記処理回路への電源電圧の供給または動作クロック信号の供給を停止することにより前記処理回路を停止させる、請求項１５記載のデジタルインターフェイスデコード受信装置。
- 前記制御装置は、マイクロコンピュータにより構成される、請求項１記載のデジタルインターフェイスデコード受信装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003150638 | 2003-05-28 | ||
| JP2003150638 | 2003-05-28 | ||
| PCT/JP2004/007665 WO2004107746A1 (ja) | 2003-05-28 | 2004-05-27 | デジタルインターフェイスデコード受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2004107746A1 true JPWO2004107746A1 (ja) | 2006-07-20 |
Family
ID=33487189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005506556A Pending JPWO2004107746A1 (ja) | 2003-05-28 | 2004-05-27 | デジタルインターフェイスデコード受信装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7596188B2 (ja) |
| EP (1) | EP1635558A4 (ja) |
| JP (1) | JPWO2004107746A1 (ja) |
| KR (1) | KR100719655B1 (ja) |
| CN (1) | CN100435564C (ja) |
| WO (1) | WO2004107746A1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100399413C (zh) * | 2004-06-02 | 2008-07-02 | 晨星半导体股份有限公司 | 数字视频接口离线模式侦测方法及相关的数字视频接口接收器 |
| US7957733B2 (en) | 2004-07-16 | 2011-06-07 | Sellerbid, Inc. | Method and apparatus for multimedia communications with different user terminals |
| US7899492B2 (en) | 2004-07-16 | 2011-03-01 | Sellerbid, Inc. | Methods, systems and apparatus for displaying the multimedia information from wireless communication networks |
| US20140071818A1 (en) | 2004-07-16 | 2014-03-13 | Virginia Innovation Sciences, Inc. | Method and system for efficient communication |
| US20060209880A1 (en) * | 2004-12-10 | 2006-09-21 | Mediatek Incorporation | Method of audio data transmission and system thereof |
| US8041845B2 (en) | 2005-02-11 | 2011-10-18 | Mstar Semiconductor, Inc. | Method for detecting digital video interface off-line mode and associated receiver |
| JP4586663B2 (ja) * | 2005-07-26 | 2010-11-24 | 船井電機株式会社 | 放送信号受信装置 |
| KR100747499B1 (ko) | 2005-07-26 | 2007-08-08 | 삼성전자주식회사 | 영상처리장치 및 영상처리방법 |
| TWI311886B (en) * | 2005-12-05 | 2009-07-01 | Au Optronics Corporatio | Method and video apparatus for auto-compensating weak signal |
| JP4849885B2 (ja) * | 2005-12-20 | 2012-01-11 | 株式会社ソニー・コンピュータエンタテインメント | ビデオエンコード装置、ビデオエンコード方法ならびにそれを用いた電子機器 |
| KR101111913B1 (ko) * | 2006-01-05 | 2012-02-15 | 삼성전자주식회사 | 디스플레이장치 및 그 전원제어방법 |
| JP4816123B2 (ja) | 2006-02-17 | 2011-11-16 | ソニー株式会社 | 無線通信装置及び無線通信方法 |
| JP2007288407A (ja) * | 2006-04-14 | 2007-11-01 | Matsushita Electric Ind Co Ltd | テレビジョン受像機 |
| CN101331771B (zh) | 2006-05-16 | 2010-07-28 | 索尼株式会社 | 通信系统、发送设备、接收设备和通信方法 |
| JP4363426B2 (ja) | 2006-08-21 | 2009-11-11 | ソニー株式会社 | 映像受信装置及び映像受信方法 |
| KR20080024623A (ko) * | 2006-09-14 | 2008-03-19 | 삼성전자주식회사 | 디스플레이장치 및 그 데이터 표시방법 |
| KR101366316B1 (ko) * | 2007-01-09 | 2014-02-21 | 엘지전자 주식회사 | 신호 싱크 및 그의 동작 방법과 이를 제어하는 컴퓨터프로그램을 저장하는 컴퓨터로 읽을 수 있는 기록 매체 |
| JP2008288958A (ja) * | 2007-05-18 | 2008-11-27 | Funai Electric Co Ltd | 信号入力システム |
| KR101464661B1 (ko) * | 2007-08-17 | 2014-11-25 | 삼성전자주식회사 | 외부-영상기기의 영상출력 모드 변경기능을 구비한영상기기 및 그 제어방법 |
| JP2009080171A (ja) * | 2007-09-25 | 2009-04-16 | Nec Electronics Corp | 信号処理装置 |
| JP5176455B2 (ja) * | 2007-09-27 | 2013-04-03 | 船井電機株式会社 | 出力装置 |
| JP5768383B2 (ja) * | 2011-01-24 | 2015-08-26 | セイコーエプソン株式会社 | 画像表示装置および画像表示方法 |
| CN105793918B (zh) * | 2013-09-27 | 2019-01-22 | 皇家飞利浦有限公司 | 同时显示多个视频源的视频数据 |
| JP6072158B2 (ja) * | 2015-07-29 | 2017-02-01 | キヤノン株式会社 | 表示制御装置及びその制御方法 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291328A (ja) * | 2000-03-31 | 2001-10-19 | Pioneer Electronic Corp | 情報再生装置及び情報再生方法 |
| US4178549A (en) * | 1978-03-27 | 1979-12-11 | National Semiconductor Corporation | Recognition of a received signal as being from a particular transmitter |
| US4739403A (en) * | 1985-10-28 | 1988-04-19 | Zenith Electronics Corporation | Digital horizontal processor |
| GB2217536B (en) * | 1988-04-21 | 1992-05-13 | Marconi Instruments Ltd | Frequency counter |
| JPH06189294A (ja) * | 1992-12-15 | 1994-07-08 | Sony Corp | 画像符号化方法、画像復号化方法、画像符号化装置、画像復号化装置及び記録媒体 |
| JP3012487B2 (ja) * | 1995-06-06 | 2000-02-21 | 日本電気株式会社 | 伝言表示機能付き無線選択呼出受信機 |
| JP3487119B2 (ja) * | 1996-05-07 | 2004-01-13 | 松下電器産業株式会社 | ドットクロック再生装置 |
| JPH10243322A (ja) | 1997-02-28 | 1998-09-11 | Nec Corp | 映像信号表示装置 |
| JPH10336585A (ja) * | 1997-06-03 | 1998-12-18 | Toshiba Corp | 動画像記録／再生装置および動画像記録／再生方法 |
| KR100268061B1 (ko) | 1998-08-20 | 2000-10-16 | 윤종용 | 비디오 포맷 모드 검출기 |
| KR100469523B1 (ko) * | 1998-10-12 | 2005-02-02 | 마츠시타 덴끼 산교 가부시키가이샤 | 데이터의 기록 또는 재생을 위한 정보 기록 매체, 장치 및방법 |
| JP4115655B2 (ja) | 1998-10-12 | 2008-07-09 | 松下電器産業株式会社 | 情報記録媒体、情報記録媒体に情報を記録、再生する装置および方法 |
| JP2000155553A (ja) | 1998-11-20 | 2000-06-06 | Fujitsu General Ltd | 複数モードの表示方法及び表示装置 |
| JP4136173B2 (ja) | 1999-02-26 | 2008-08-20 | キヤノン株式会社 | 画像表示制御システム、画像表示システム制御方法 |
| EP1032201B1 (en) * | 1999-02-26 | 2005-11-02 | Canon Kabushiki Kaisha | Image display control system and method |
| JP2000338925A (ja) | 1999-05-28 | 2000-12-08 | Alps Electric Co Ltd | 映像表示装置 |
| JP3442322B2 (ja) | 1999-09-14 | 2003-09-02 | 松下電器産業株式会社 | ディスプレイ装置及びその駆動方法 |
| JP2001195824A (ja) * | 2000-01-07 | 2001-07-19 | Hitachi Ltd | デジタル情報処理装置及びデジタル情報処理方法 |
| JP2001285897A (ja) | 2000-03-28 | 2001-10-12 | Ando Electric Co Ltd | 動画受信品質評価装置 |
| JP4008688B2 (ja) | 2000-10-12 | 2007-11-14 | 松下電器産業株式会社 | 信号送信装置及び信号受信装置 |
| JP2002318572A (ja) | 2001-04-20 | 2002-10-31 | Sony Corp | 画像処理装置及び画像表示装置 |
| JP2002369096A (ja) * | 2001-06-07 | 2002-12-20 | Matsushita Electric Ind Co Ltd | テレビジョン受像器 |
| EP1276325A3 (en) * | 2001-07-11 | 2004-07-14 | Matsushita Electric Industrial Co., Ltd. | Mpeg encoding apparatus, mpeg decoding apparatus, and encoding program |
| JP2003110963A (ja) * | 2001-10-01 | 2003-04-11 | Matsushita Electric Ind Co Ltd | 地上デジタル放送用受信機 |
| JP2003153124A (ja) | 2001-11-09 | 2003-05-23 | Hitachi Ltd | 映像・音声受信装置及びテレビジョン受像機 |
| US7019791B2 (en) * | 2001-11-09 | 2006-03-28 | Hitachi, Ltd. | Video processing device |
| WO2003058826A2 (en) * | 2001-12-24 | 2003-07-17 | Silicon Image, Inc. | System for serial transmission of video and packetized audio data in multiple formats |
-
2004
- 2004-05-27 JP JP2005506556A patent/JPWO2004107746A1/ja active Pending
- 2004-05-27 KR KR1020057022528A patent/KR100719655B1/ko not_active IP Right Cessation
- 2004-05-27 US US10/548,066 patent/US7596188B2/en active Active
- 2004-05-27 CN CNB2004800098555A patent/CN100435564C/zh not_active Expired - Fee Related
- 2004-05-27 WO PCT/JP2004/007665 patent/WO2004107746A1/ja active Application Filing
- 2004-05-27 EP EP04735126A patent/EP1635558A4/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| CN1774915A (zh) | 2006-05-17 |
| CN100435564C (zh) | 2008-11-19 |
| KR100719655B1 (ko) | 2007-05-17 |
| EP1635558A4 (en) | 2009-03-18 |
| EP1635558A1 (en) | 2006-03-15 |
| WO2004107746A1 (ja) | 2004-12-09 |
| US7596188B2 (en) | 2009-09-29 |
| US20060077298A1 (en) | 2006-04-13 |
| KR20060013557A (ko) | 2006-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2004107746A1 (ja) | デジタルインターフェイスデコード受信装置 | |
| JP4199771B2 (ja) | デジタルインターフェイス受信装置 | |
| US8886007B2 (en) | Apparatus and method of transmitting/receiving multimedia playback enhancement information, VBI data, or auxiliary data through digital transmission means specified for multimedia data transmission | |
| US20090051820A1 (en) | Electronic device | |
| US20060056716A1 (en) | Osd-synthesized image decoding device, osd-synthesized image decoding method, program, and recording medium | |
| JP5444797B2 (ja) | 送信装置、表示装置および画像表示システム | |
| JP2005167895A (ja) | 映像信号出力装置 | |
| JP2010073054A (ja) | 画像表示装置、コネクタ表示方法、伝送路状態検出装置、伝送路状態検出方法および半導体集積回路 | |
| JP2006333315A (ja) | 表示装置 | |
| US9986200B1 (en) | Method and video conversion system of updating video setting | |
| US20080055054A1 (en) | Method and apparatus for indicating status of display device and program information by generating audio signal | |
| JP2005045787A (ja) | プログレッシブ及びインターレースビデオ信号の両方を生成するビデオ信号処理装置 | |
| US20060132479A1 (en) | Image display device for generating input image signals in best mode and method thereof | |
| JP5919564B2 (ja) | 映像処理装置及びそれを用いた映像表示装置、並びに同期信号出力方法 | |
| JP6922898B2 (ja) | 情報処理装置、および情報処理方法 | |
| JP2007110215A (ja) | 受信装置、受信方法および受信装置を用いた電子機器 | |
| US20060161963A1 (en) | Display apparatus and control method thereof | |
| WO2009118840A1 (ja) | 映像出力装置、映像表示装置、及び映像表示システム | |
| KR20100027315A (ko) | 디스플레이장치 및 그의 제어 방법 | |
| JP2010061774A (ja) | 再生装置、再生制御方法、およびプログラム | |
| KR20080093235A (ko) | Ａｖ 입력신호 판단기능을 구비한 영상재생장치 및 그 방법 | |
| KR200309953Y1 (ko) | 다양한 영상소스와 스케일링 처리 고화질 전광판 | |
| JP2008124808A (ja) | 映像データ伝送装置 | |
| JP2004129068A (ja) | キャプションデコーダ内蔵装置 | |
| JP2005134721A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090326 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090421 |