KR100719655B1 - 디지털 인터페이스 디코딩 수신 장치 - Google Patents

디지털 인터페이스 디코딩 수신 장치 Download PDF

Info

Publication number
KR100719655B1
KR100719655B1 KR1020057022528A KR20057022528A KR100719655B1 KR 100719655 B1 KR100719655 B1 KR 100719655B1 KR 1020057022528 A KR1020057022528 A KR 1020057022528A KR 20057022528 A KR20057022528 A KR 20057022528A KR 100719655 B1 KR100719655 B1 KR 100719655B1
Authority
KR
South Korea
Prior art keywords
circuit
decoding
signal
format
clock
Prior art date
Application number
KR1020057022528A
Other languages
English (en)
Other versions
KR20060013557A (ko
Inventor
치카라 고탄다
유타카 니오
고우이치로 나가타
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20060013557A publication Critical patent/KR20060013557A/ko
Application granted granted Critical
Publication of KR100719655B1 publication Critical patent/KR100719655B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation
    • H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video or multiplex stream to a specific local network, e.g. a IEEE 1394 or Bluetooth® network
    • H04N21/43632—Adapting the video or multiplex stream to a specific local network, e.g. a IEEE 1394 or Bluetooth® network involving a wired protocol, e.g. IEEE 1394
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4436—Power management, e.g. shutting down unused components of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers

Abstract

파워다운 판별 회로는, 체배 회로로부터 인가된 클럭 신호와 TMDS 디코더 회로로부터 인가된 수평 동기 신호 및 수직 동기 신호를 이용하여 각각 수평 주파수 및 수직 주파수를 산출하고, 산출된 수평 주파수 및 수직 주파수를 미리 기억된 수평 주파수 및 수직 주파수와 비교함으로써 입력된 디지털 신호가 복호 가능한 영상 포맷을 갖는지 여부를 판정하고, 판정 결과를 나타내는 파워다운 제어 신호를 출력한다. 그것에 의하여, 입력된 디지털 신호가 복호 가능한 포맷을 갖지 않는 경우, 파워다운 제어 신호에 의해 영상·음성 처리 회로가 파워다운 모드에 들어가도록 제어된다.

Description

디지털 인터페이스 디코딩 수신 장치{DIGITAL INTERFACE DECODE RECEIVER APPARATUS}
본 발명은 디지털 신호를 수신하는 디지털 인터페이스 디코딩 수신 장치에 관한 것이다.
최근, HDMI(High Dennition Multimedia Interface) 규격, DVI(Digital Visual Interface) 규격 등의 고속 디지털 인터페이스 규격에 준거한 여러 가지의 전자기기의 개발이 진행되고 있다(DDWG, “Digital Visual Interface, "Revision 1.0, April 2, 1999, 인터넷<URL:http://www.ddwg.org/>). 특히, HDMI 규격에서는, 영상의 블랭킹 기간에 있어서의 음성 신호 및 제어 신호의 전송이 규정되어 있다. 이것들의 고속 디지털 인터페이스 규격에서는, TMDS(Transmission Minimized Differential Signaling)라는 시리얼 전송 방식이 채용되어 있다.
도 6은 종래의 고속 디지털 인터페이스 디코딩 수신 장치의 일례를 나타내는 블럭도이다. 이하, 도 6을 참조하면서 종래의 고속 디지털 인터페이스 디코딩 수신 장치에 대하여 설명한다.
도 6에 있어서, 고속 디지털 인터페이스 디코딩 수신 장치(이하, 인터페이스 디코딩 수신 장치라 약기함)는, 복수의 차동 버퍼(60a, 60b, 60c, 60d), TMDS 디코더 회로(61), 체배(遞倍) 회로(62) 및 영상·음성 처리 회로(65)를 포함한다. 이 인터페이스 디코딩 수신 장치는, 리시버 LSI(대규모 집적 회로)(66)에 의해 구성된다.
인터페이스 디코딩 수신 장치에는, 고속 디지털 인터페이스 규격에 준거한 디지털 신호가 인가된다.
디지털 신호 중 클럭 채널의 신호 B는 차동 버퍼(60d)를 통해서 클럭 신호 D로서 체배 회로(62)에 인가된다. 체배 회로(62)는 클럭 신호 D를 체배하고, 체배된 클럭 신호 E를 출력한다.
디지털 신호 중 클럭 채널 이외의 신호 A는 차동 버퍼(60a, 60b, 60c)를 통해서 TMDS 디코더(61)에 인가된다. TMDS 디코더(61)는, 클럭 채널 이외의 신호를 시리얼/패러랠 변환 및 복호함으로써, 동기 신호 G 및 영상·음성 신호 F를 출력한다.
영상·음성 처리 회로(65)는, TMDS 디코더(61)로부터 출력되는 영상·음성 신호 F를 영상 신호 I, 음성 신호 J 및 제어 신호 K로 분리하여 출력한다.
종래의 인터페이스 디코딩 수신 장치에서는, 상기 동작에 의해 고속 디지털 인터페이스 규격에 준거한 디지털 신호가 디코딩된다.
그러나, 종래의 인터페이스 디코딩 수신 장치에 있어서는, 복호 가능한 포맷 이외의 포맷을 갖는 디지털 신호가 인가된 경우, 리시버 LSI(66)가 정해진 속도를 넘는 속도로 동작하는 경우가 있다. 그것에 의하여, 열폭주, 소비 전력의 증대 또는 회로의 파괴 등의 이상이 발생한다.
본 발명의 목적은, 복호 가능한 포맷 이외의 포맷을 갖는 디지털 신호가 인가된 경우라도 이상의 발생이 방지된 디지털 인터페이스 디코딩 수신 장치를 제공하는 것이다.
본 발명의 일 국면에 따르는 디지털 인터페이스 디코딩 수신 장치는, 입력되는 디지털 신호를 복호하는 복호 회로와, 복호 회로에 의해 복호된 디지털 신호를 처리하는 처리 회로와, 입력되는 디지털 신호가 복호 회로에 의해 복호 가능한 포맷을 갖는지 여부를 판별하여, 입력되는 디지털 신호가 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에 처리 회로의 동작을 정지시키는 제어 장치를 구비한 것이다.
그 디지털 인터페이스 디코딩 수신 장치에 있어서는, 복호 회로에 의해 입력되는 디지털 신호가 복호되고, 복호된 디지털 신호가 처리 회로에 의해 처리된다. 제어 장치에 의해, 입력되는 디지털 신호가 복호 회로에 의해 복호 가능한 포맷을 갖는지 여부가 판별되어, 입력되는 디지털 신호가 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에 처리 회로의 동작이 정지된다. 그것에 의하여, 복호 가능한 포맷 이외의 포맷을 갖는 디지털 신호가 인가된 경우라도 열폭주, 소비 전력의 증대 및 회로의 파괴 등의 이상의 발생이 방지된다.
입력되는 디지털 신호는, 고속 디지털 인터페이스 규격에 준거하는 디지털 신호이며, 영상 신호 및 음성 신호를 포함하고, 복호 회로는 디지털 신호로부터 영상 신호 및 음성 신호를 추출하며, 처리 회로는 복호 회로에 의해 추출된 영상 신호 및 음성 신호를 처리하더라도 좋다.
제어 장치는 처리 회로로의 전원 전압의 공급 또는 동작 클럭 신호의 공급을 정지함으로써 처리 회로를 정지시키더라도 좋다.
이 경우, 복호 가능한 포맷 이외의 포맷을 갖는 디지털 신호가 인가된 경우에, 처리 회로로의 전원 전압의 공급 또는 동작 클럭 신호의 공급을 정지함으로써, 열폭주, 소비 전력의 증대 및 회로의 파괴 등의 이상의 발생이 방지된다.
디지털 인터페이스 디코딩 수신 장치는, 처리 회로의 동작 정지를 사용자에게 통지하는 통지 장치를 더 구비하고, 제어 장치는, 입력되는 디지털 신호가 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에, 처리 회로의 동작 정지를 통지 장치에 의해 통지시키더라도 좋다.
이 경우, 입력되는 디지털 신호가 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에, 처리 회로의 동작 정지가 통지 장치에 의해 사용자에게 통지된다. 그것에 의하여, 사용자는, 디지털 인터페이스 디코딩 수신 장치에 입력되는 디지털 신호가 복호 가능한 포맷을 갖지 않은 것을 용이하게 인식할 수 있다.
통지 장치는 메시지의 표시를 위한 신호를 생성하는 표시 회로를 포함하고, 제어 장치는, 입력되는 디지털 신호가 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에, 처리 회로의 동작 정지를 나타내는 메시지가 표시되도록 표시 회로를 제어하더라도 좋다.
이 경우, 입력되는 디지털 신호가 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에, 처리 회로의 동작 정지를 나타내는 메시지가 표시된다. 이에 따라, 사용자는, 디지털 인터페이스 디코딩 수신 장치에 입력되는 디지털 신호가 복호 가능한 포맷을 갖지 않은 것을 용이하게 인식할 수 있다.
통지 장치는 음성 출력 장치를 포함하고, 제어 장치는, 입력되는 디지털 신호가 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에, 처리 회로의 동작 정지를 나타내는 메시지가 출력되도록 음성 출력 장치를 제어하더라도 좋다.
이 경우, 입력되는 디지털 신호가 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에, 처리 회로의 동작 정지를 나타내는 메시지가 음성에 의해 출력된다. 그것에 의하여, 사용자는, 디지털 인터페이스 디코딩 수신 장치에 입력되는 디지털 신호가 복호 가능한 포맷을 갖지 않은 것을 용이하게 인식할 수 있다.
디지털 인터페이스 디코딩 수신 장치는, 입력되는 클럭 신호를 체배하여 복호용 클럭 신호로서 출력하는 클럭 생성 회로를 더 구비하고, 복호 회로는, 클럭 생성 회로에 의해 출력된 클럭 신호를 이용하여, 입력되는 디지털 신호로부터 영상 신호 및 동기 신호를 추출하며, 처리 회로는 복호 회로에 의해 추출된 영상 신호를 처리하고, 제어 장치는, 복호 회로에 의해 추출된 동기 신호 및 클럭 생성 회로로부터 출력된 복호용 클럭 신호에 근거하여 영상 신호의 포맷이 복호 회로에 의해 복호 가능한 포맷인지 여부를 판별하고, 영상 신호가 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에 처리 회로의 동작을 정지시키더라도 좋다.
이 경우, 입력되는 클럭 신호가 클럭 생성 회로에 의해 체배되는 것에 의해 복호용 클럭 신호가 출력되고, 출력된 복호용 클럭 신호를 이용하여 입력되는 디지털 신호로부터 영상 신호 및 동기 신호가 복호 회로에 의해 추출되며, 추출된 영상 신호가 처리 회로에 의해 처리된다.
또한, 제어 장치에 의해 동기 신호 및 복호용 클럭 신호에 근거하여 영상 신호의 포맷이 복호 회로에 의해 복호 가능한 포맷인지 여부가 판별되고, 영상 신호가 복호 가능한 포맷을 갖지 않는 경우에 처리 회로의 동작이 정지된다.
그것에 의하여, 복호 가능한 포맷 이외의 포맷을 갖는 영상 신호가 인가된 경우에도, 처리 회로의 열폭주, 소비 전력의 증대 및 파괴 등의 이상의 발생이 방지된다.
제어 장치는, 복호 회로에 의해 추출된 동기 신호 및 클럭 생성 회로로부터 출력된 복호용 클럭 신호에 근거하여 영상의 수직 주파수 및 수평 주파수를 산출하고, 산출된 영상의 수직 주파수 및 수평 주파수에 근거하여 영상 신호의 포맷이 복호 회로에 의해 복호 가능한 포맷인지 여부를 판별하더라도 좋다.
이 경우, 동기 신호 및 복호용 클럭 신호에 근거하여 영상의 수직 주파수 및 수평 주파수가 산출되고, 산출된 영상의 수직 주파수 및 수평 주파수에 근거하여 영상 신호의 포맷이 복호 회로에 의해 복호 가능한 포맷인지 여부가 판별된다. 그것에 의하여, 영상 신호의 포맷이 복호 가능한 포맷인지 여부를 정확히 판별할 수 있다.
제어 장치는, 복호 회로에 의해 복호 가능한 포맷으로서 영상의 수직 주파수 및 수평 주파수를 기억하고, 산출된 영상의 수직 주파수 및 수평 주파수를 기억된 영상의 수직 주파수 및 수평 주파수와 비교함으로써, 영상 신호의 포맷이 복호 회로에 의해 복호 가능한 포맷인지 여부를 판별하더라도 좋다.
이 경우, 산출된 영상의 수직 주파수 및 수평 주파수가 기억된 영상의 수직 주파수 및 수평 주파수와 비교되는 것에 의해, 영상 신호의 포맷이 복호 회로에 의해 복호 가능한 포맷인지 여부가 용이하게 판별된다.
복호 회로, 처리 회로, 제어 장치 및 클럭 생성 회로는 집적 회로에 의해 구성되더라도 좋다.
이 경우, 복호 가능한 포맷 이외의 포맷을 갖는 디지털 신호가 인가된 경우에도, 이상의 발생을 방지하면서 디지털 인터페이스 디코딩 수신 장치의 소형화가 가능해진다.
제어 장치는, 복호 회로, 처리 회로 및 클럭 생성 회로로의 전원 전압의 공급 또는 동작 클럭 신호의 공급을 정지함으로써 처리 회로를 정지시키더라도 좋다.
이 경우, 복호 가능한 포맷 이외의 포맷을 갖는 디지털 신호가 인가된 경우에, 복호 회로, 처리 회로 및 클럭 생성 회로로의 전원 전압의 공급 또는 동작 클럭 신호의 공급을 정지함으로써, 열폭주, 소비 전력의 증대 및 회로의 파괴 등의 이상의 발생이 방지된다.
입력되는 클럭 신호를 체배하여 복호용 클럭 신호로서 출력하는 클럭 생성 회로와, 클럭 생성 회로에 의해 출력된 복호용 클럭 신호의 주파수를 검출하는 검출 회로를 더 구비하고, 복호 회로는, 클럭 생성 회로에 의해 출력된 복호용 클럭 신호를 이용하여, 입력되는 디지털 신호로부터 영상 신호 및 동기 신호를 추출하며, 처리 회로는 복호 회로에 의해 추출된 영상 신호를 처리하고, 제어 장치는, 검출 회로에 의해 검출된 주파수에 근거하여 영상 신호의 포맷가 복호 회로에 의해 복호 가능한 포맷인지 여부를 판별하여, 영상 신호가 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에 복호 회로, 클럭 생성 회로 및 처리 회로의 동작을 정지시키더라도 좋다.
이 경우, 입력되는 클럭 신호가 체배되는 것에 의해 복호용 클럭 신호가 출력되고, 출력된 복호용 클럭 신호의 주파수가 검출 회로에 의해 검출되며, 복호 회로에 의해 복호용 클럭 신호를 이용하여 입력되는 디지털 신호로부터 영상 신호 및 동기 신호가 추출되고, 처리 회로에 의해 추출된 영상 신호가 처리된다.
또한, 검출된 주파수에 근거하여 영상 신호의 포맷이 복호 회로에 의해 복호 가능한 포맷인지 여부가 제어 장치에 의해 판별되고, 영상 신호가 복호 가능한 포맷을 갖지 않는 경우에 복호 회로, 클럭 생성 회로 및 처리 회로의 동작이 정지된다.
그것에 의하여, 복호 가능한 포맷 이외의 포맷을 갖는 영상 신호가 인가된 경우에도, 복호 회로, 클럭 생성 회로 및 처리 회로의 열폭주, 소비 전력의 증대 및 파괴 등의 이상의 발생이 방지된다.
제어 장치는, 복호 회로에 의해 복호 가능한 포맷으로서 영상의 도트 클럭 주파수를 기억하고, 검출 회로에 의해 검출된 주파수를 기억된 도트 클럭 주파수와 비교함으로써, 영상 신호의 포맷이 복호 회로에 의해 복호 가능한 포맷인지 여부를 판별하더라도 좋다.
이 경우, 검출된 주파수가 기억된 도트 클럭 주파수와 비교되는 것에 의해, 영상 신호의 포맷이 복호 회로에 의해 복호 가능한 포맷인지 여부가 판별된다.
복호 회로, 처리 회로, 제어 장치, 클럭 생성 회로 및 검출 회로는 집적 회로에 의해 구성되더라도 좋다.
이 경우, 복호 가능한 포맷 이외의 포맷을 갖는 디지털 신호가 인가된 경우에도, 이상의 발생을 방지하면서 디지털 인터페이스 디코딩 수신 장치의 소형화가 가능해진다.
동기 신호를 내부적으로 발생하는 동기 신호 발생 회로와, 복호 회로에 의해 추출된 동기 신호 및 동기 신호 발생 회로에 의해 발생된 동기 신호를 선택적으로 출력하는 동기 신호 선택 회로와, 메시지의 표시를 위한 신호를 생성하는 표시 회로를 더 구비하고, 제어 장치는, 동기 신호 선택 회로에 의해 출력되는 동기 신호에 근거하여 동작하고, 입력되는 디지털 신호가 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에, 동기 신호 발생 회로에 의해 발생된 동기 신호가 출력되는 동기 신호 선택 회로를 제어하고, 복호 회로, 클럭 생성 회로 및 처리 회로의 동작 정지를 나타내는 메시지가 표시되도록 표시 회로를 제어하더라도 좋다.
이 경우, 동기 신호 발생 회로에 의해 동기 신호가 내부적으로 발생되어, 복호 회로에 의해 추출된 동기 신호 및 동기 신호 발생 회로에 의해 발생된 동기 신호가 동기 신호 선택 회로에 의해 선택적으로 출력된다. 제어 장치는, 동기 신호 선택 회로에 의해 출력되는 동기 신호에 근거하여 동작한다.
입력되는 디지털 신호가 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에, 동기 신호 발생 회로에 의해 발생된 동기 신호가 출력되도록 동기 신호 선택 회로가 제어 장치에 의해 제어되고, 복호 회로, 클럭 생성 회로 및 처리 회로의 동작 정지를 나타내는 메시지가 표시되도록 제어 장치에 의해 표시 회로가 제어된다.
그것에 의하여, 사용자는, 디지털 인터페이스 디코딩 수신 장치에 입력되는 디지털 신호가 복호 가능한 포맷을 갖지 않은 것을 용이하게 인식할 수 있다.
복호 회로, 처리 회로, 클럭 생성 회로, 검출 회로, 동기 신호 발생 회로 및 동기 신호 선택 회로는 집적 회로에 의해 구성되고, 제어 장치 및 표시 회로는 집적 회로의 외부의 회로에 의해 구성되더라도 좋다.
이 경우, 복호 가능한 포맷 이외의 포맷을 갖는 디지털 신호가 인가된 경우에도, 이상의 발생을 방지하면서 디지털 인터페이스 디코딩 수신 장치의 소형화가 가능해진다.
제어 장치는 복호 회로, 클럭 생성 회로 및 처리 회로로의 전원 전압의 공급 또는 동작 클럭 신호의 공급을 정지함으로써 처리 회로를 정지시키더라도 좋다.
이 경우, 복호 회로에 의해 복호 가능한 포맷 이외의 포맷을 갖는 디지털 신호가 인가된 경우에, 복호 회로, 클럭 생성 회로 및 처리 회로로의 전원 전압의 공급 또는 동작 클럭 신호의 공급을 정지함으로써, 열폭주, 소비 전력의 증대 및 회로의 파괴 등의 이상의 발생이 방지된다.
제어 장치는 마이크로컴퓨터에 의해 구성되더라도 좋다. 그것에 의하여, 프로그램에 따라서 여러 가지의 처리를 할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 고속 디지털 인터페이스 디코딩 수신 장치의 구성을 나타내는 블럭도이다.
도 2는 도 1의 인터페이스 디코딩 수신 장치에 있어서 복호 가능한 영상 포맷의 일람표의 예를 나타내는 도면이다.
도 3은 본 발명의 제 2 실시예에 따른 고속 디지털 인터페이스 디코딩 수신 장치의 구성을 나타내는 블럭도이다.
도 4는 본 발명의 제 3 실시예에 따른 고속 디지털 인터페이스 디코딩 수신 장치의 구성을 나타내는 블럭도이다.
도 5는 디스플레이의 화면 상에 온스크린 표시되는 메시지의 예를 나타내는 도면이다.
도 6은 종래의 고속 디지털 인터페이스 디코딩 수신 장치의 일례를 나타내는 블럭도이다.
(제 1 실시예)
이하, 본 발명의 제 1 실시예에 대하여 도 1 및 도 2를 이용하여 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 고속 디지털 인터페이스 디코딩 수신 장치의 구성을 나타내는 블럭도이다.
도 1에 있어서, 고속 디지털 인터페이스 디코딩 수신 장치(이하, 인터페이스 디코딩 수신 장치라 약기함)는 차동 버퍼(10a, 10b, 10c, 10d), TMDS 디코더 회로(11), 체배 회로(12), 파워다운 판별 회로(14) 및 영상·음성 처리 회로(15)를 포함한다. 이 인터페이스 디코딩 수신 장치는 리시버 LSI(대규모 집적 회로)(16)에 의해 구성되어, 텔레비전 수상기 등의 영상 표시 장치 내에 마련된다.
인터페이스 디코딩 수신 장치에는, 소스 기기로부터 HMDI 규격, DVI 규격 등의 고속 디지털 인터페이스 규격에 준거한 디지털 신호가 인가된다. 여기서, 소스 기기는, 예컨대, DVD(디지털 범용 디스크) 재생기기, STB(셋톱박스), 퍼스널컴퓨터 등이다.
본 실시예에서는, 인터페이스 디코딩 수신 장치가 HDMI 규격에 따르는 HDMI 인터페이스 케이블에 의해 소스 기기에 접속되는 것으로 한다. HDMI 규격에 의하면, 영상 신호를 송신하는 동시에, 영상 신호의 블랭킹 기간(수직 블랭킹 기간 및 수평 블랭킹 기간)에 보충 데이터를 송신할 수 있다. 보충 데이터에는, 음성 신호 및 InfoFrame(정보 프레임)이라고 불리는 데이터 패킷이 포함된다.
디지털 신호 중 클럭 채널의 신호 B는, 차동 버퍼(10d)를 통해서 클럭 신호 D로서 체배 회로(12)에 인가된다. 체배 회로(12)는 클럭 신호 D를 체배하여, 체배된 클럭 신호 E를 출력한다.
디지털 신호 중 클럭 채널 이외의 신호 A는 차동 버퍼(10a, 10b, 10c)를 통해서 TMDS 디코더 회로(11)에 인가된다. 본 실시예에서는, 신호 A는 적색 콤포넌트 신호, 청색 콤포넌트 신호 및 녹색 콤포넌트 신호를 포함한다. 또는, 신호 A가 휘도 신호 및 2개의 색차 신호를 포함하더라도 좋다.
TMDS 디코더 회로(11)는 클럭 채널 이외의 신호 A를 패러랠/시리얼 변환 및 복호함으로써, 수평 동기 신호 G1, 수직 동기 신호 G2 및 영상·음성 신호 F를 출력한다.
영상·음성 처리 회로(15)는, TMDS 디코더 회로(11)로부터 출력되는 영상·음성 신호 F를 영상 신호 I, 음성 신호 J 및 제어 신호 K로 분리하여 출력한다.
파워다운 판별 회로(14)는, TMDS 디코더 회로(11)로부터 출력되는 수평 동기 신호 G1 및 수직 동기 신호 G2와 체배 회로(12)로부터 출력되는 클럭 신호 E를 이용하여 입력되는 디지털 신호의 영상 포맷 및 클럭 주파수를 검출하고, 파워다운 제어 신호 L을 출력한다.
여기서, 도 2를 이용하여 도 1의 인터페이스 디코딩 수신 장치에 있어서의 파워다운 판별 회로(14)의 동작을 설명한다. 도 2는 도 1의 인터페이스 디코딩 수신 장치에 있어서 복호 가능한 영상 포맷의 일람표의 예를 나타내는 도면이다.
도 2에 있어서, 각 영상 포맷마다, 수평 주파수, 수직 주파수, 도트 클럭 주파수 및 표시 도트수(유효 도트수)가 표시된다. 표시 도트수는, 화면에 표시되는 수평 방향의 화소수와 수직 방향의 화소수(주사선의 수)의 곱으로 표시된다.
도 2에는, 주사선수 1080개의 비월방식, 주사선수 720개의 프로그래시브 방식, 주사선수 480개의 비월방식 및 주사선수 480개의 프로그래시브 방식이 표시되고 있다.
파워다운 판정 회로(14)는, ROM(리드온리 메모리), 비휘발성 메모리 등의 내부 기억 장치를 포함하고, 내부 기억 장치에 복호 가능한 영상 포맷의 일람표를 LUT(룩업테이블)로서 기억하고 있다.
파워다운 판별 회로(14)는, 체배 회로(12)로부터 인가된 클럭 신호 E와 TMDS 디코더 회로(11)로부터 인가된 수평 동기 신호 G1 및 수직 동기 신호 G2를 이용하여 수평 동기 신호 HD의 1주기 내의 클럭수(클럭 신호 E의 펄스수) 및 수직 동기 신호 VD의 1주기 내의 수평 동기 신호 HD의 수를 카운트하여, 클럭수 및 수평 동기 신호 HD의 수로부터 각각 수평 주파수 및 수직 주파수를 산출한다. 또한, 파워다운 판별 회로(14)는, 산출된 수평 주파수 및 수직 주파수를 도 2에 나타내는 일람표의 수평 주파수 및 수직 주파수와 비교함으로써 입력된 디지털 신호가 복호 가능한 영상 포맷을 갖는지 여부를 판정하고, 판정 결과를 나타내는 파워다운 제어 신호 L을 출력한다. 그것에 의하여, 입력된 디지털 신호가 복호 가능한 포맷을 갖지 않는 경우, 파워다운 제어 신호 L에 의해 영상·음성 처리 회로(15)가 파워다운 모드에 들어가도록 제어된다.
여기서, 파워다운 모드란, 영상·음성 처리 회로(15)의 동작을 정지시키는 것을 의미하고, 예컨대 영상·음성 처리 회로(15)에 공급하는 클럭 신호를 정지하는 방법, 영상·음성 처리 회로(15)의 전원을 오프로 하는 방법이 있다.
그 후, 입력되는 디지털 신호의 영상 포맷이 복호 가능한 영상 포맷이 되면, 파워다운 모드가 해제된다.
상기한 바와 같이, 본 실시예에 따른 인터페이스 디코딩 수신 장치에 있어서는, 입력된 디지털 신호의 영상 포맷을 판정하여, 영상·음성 처리 회로(15)를 파워다운 모드로 하는 것에 의해, 리시버 LSI(16)의 열폭주의 방지, 전력 절약화 및 리시버 LSI(16)의 파괴의 방지를 실현할 수 있다.
본 실시예에서는, TMDS 디코더 회로(11)가 복호 회로에 상당하고, 영상·음성 처리 회로(15)가 처리 회로에 상당하며, 파워다운 판별 회로(14)가 제어 장치에 상당하고, 체배 회로(12)가 클럭 생성 회로에 상당한다. 또한, 리시버 LSI(16)가 집적 회로에 상당한다.
또, 본 실시예에서는, 일례를 설명했지만, 이외의 방법으로 고속 디지털 인터페이스 디코딩 수신 장치를 실현하는 것도 가능하다. 예컨대, 제어 장치로서, 파워다운 판별 회로(14)의 대신에 리시버 LSI(16)의 외부의 마이크로컴퓨터를 이용하여도 좋다. 또한, 소스 기기로부터 DVI 규격 등의 다른 고속 디지털 인터페이스 규격에 준거한 디지털 신호를 수신하도록, 고속 디지털 인터페이스 디코딩 수신 장치를 구성하더라도 좋다.
(제 2 실시예)
이하, 본 발명의 제 2 실시예에 대하여 도 3을 이용하여 설명한다.
도 3은 본 발명의 제 2 실시예에 따른 고속 디지털 인터페이스 디코딩 수신 장치의 구성을 나타내는 블럭도이다.
도 3의 인터페이스 디코딩 수신 장치에 있어서, 도 1의 인터페이스 디코딩 수신 장치와 동일 또는 상당 부분에 동일 부호가 붙여진다. 도 3의 인터페이스 디코딩 수신 장치가 도 1에 나타낸 인터페이스 디코딩 수신 장치와 다른 것은 다음 점이다.
도 3의 인터페이스 디코딩 수신 장치는 카운터 회로(13)를 더 구비한다.
카운터 회로(13)에는, 영상 표시 장치 내의 신호원(25)으로부터 임의의 일정 주파수의 클럭 신호 C가 입력되고, 또한, 차동 버퍼(10d)로부터 출력되는 클럭 신호 D가 인가된다. 클럭 신호 C의 주파수는 클럭 신호 D의 주파수보다도 낮다.
카운터 회로(13)는, 클럭 신호 C의 1주기 기간내에서의 클럭 신호 D의 펄스수(클럭수)를 카운트하고, 카운트값을 나타내는 클럭 카운터 신호 H를 출력한다.
파워다운 판별 회로(14)는 카운터 회로(13)로부터 출력되는 클럭 카운터 신호 H에 근거하여 도트 클럭 주파수를 산출한다. 또한, 파워다운 판별 회로(14)는, 산출된 도트 클럭 주파수를 도 2에 나타낸 일람표의 도트 클럭 주파수와 비교함으로써 입력된 디지털 신호가 복호 가능한 영상 포맷을 갖는지 여부를 판별하고, 판별 결과를 나타내는 파워다운 제어 신호 L을 TMDS 디코더 회로(11), 체배 회로(12) 및 영상·음성 처리 회로(15)에 출력한다. 그것에 의하여, 입력된 디지털 신호가 복호 가능한 영상 포맷을 갖지 않는 경우, TMDS 디코더 회로(11), 체배 회로(12) 및 영상·음성 처리 회로(15)가 파워다운 모드에 들어가도록 제어된다.
그 후, 입력되는 디지털 신호의 영상 포맷이 복호 가능한 영상 포맷이 되면, 파워다운 모드가 해제된다.
상기한 바와 같이, 본 실시예에 따른 인터페이스 디코딩 수신 장치에 있어서는, 입력된 디지털 신호의 영상 포맷을 판별하여, TMDS 디코더 회로(11), 체배 회로(12) 및 영상·음성 처리 회로(15)를 파워다운 모드로 하는 것에 의해, 리시버 LSI(16)의 열폭주의 방지, 전력 절약화 및 리시버 LSI(16)의 파괴의 방지를 실현할 수 있다.
본 실시예에서는, TMDS 디코더 회로(11)가 복호 회로에 상당하고, 영상·음성 처리 회로(15)가 처리 회로에 상당하고, 파워다운 판별 회로(14)가 제어 장치에 상당하고, 체배 회로(12)가 클럭 생성 회로에 상당하며, 카운터 회로(13)가 검출 회로에 상당한다. 또한, 리시버 LSI(16)가 집적 회로에 상당한다.
또, 본 실시예에서는, 일례를 설명했지만, 이외의 방법으로 고속 디지털 인터페이스 디코딩 수신 장치를 실현하는 것도 가능하다. 예컨대, 제어 장치로서, 파워다운 판별 회로(14)의 대신에 리시버 LSI(16)의 외부의 마이크로컴퓨터를 이용하여도 좋다. 또한, 소스 기기로부터 DVI 규격 등의 다른 고속 디지털 인터페이스 규격에 준거한 디지털 신호를 수신하도록, 고속 디지털 인터페이스 디코딩 수신 장치를 구성하더라도 좋다.
(제 3 실시예)
이하, 본 발명의 제 3 실시예에 대하여 도 4를 이용하여 설명한다.
도 4는 본 발명의 제 3 실시예에 따른 고속 디지털 인터페이스 디코딩 수신 장치의 구성을 나타내는 블럭도이다.
도 4의 인터페이스 디코딩 수신 장치에 있어서, 도 3의 인터페이스 디코딩 수신 장치와 동일 또는 상당 부분에 동일 부호가 붙여진다. 도 4의 인터페이스 디코딩 수신 장치가 도 3에 나타낸 인터페이스 디코딩 수신 장치와 다른 것은 다음 점이다.
도 4의 인터페이스 디코딩 수신 장치는, 도 3의 파워다운 판별 회로(14)의 대신에 마이크로컴퓨터(17), 동기 발생 회로(18), 동기 전환 회로(19), 영상 처리 회로(20), 및 OSD(온스크린 표시) 삽입 회로(21)를 더 구비한다. 동기 발생 회로(18) 및 동기 전환 회로(19)는 리시버 LSI(16) 내에 마련된다.
또한, OSD 삽입 회로(21)에는, CRT(음극선관), 액정 표시 장치, 플라즈마 디스플레이 장치 등의 디스플레이(30)가 접속되고, 영상·음성 처리 회로(15)에는, 스피커(40)가 접속된다.
카운터 회로(13)에는, 영상 표시 장치 내의 신호원(25)으로부터 임의의 일정 주파수의 클럭 신호 C가 입력되고, 또한, 차동 버퍼(10d)로부터 출력되는 클럭 신호 D가 인가된다. 클럭 신호 C의 주파수는 클럭 신호 D의 주파수보다도 낮다.
카운터 회로(13)는, 클럭 신호 C의 1주기 기간내에서의 클럭 신호 D의 펄스수(클럭수)를 카운트하고, 카운트값을 나타내는 클럭 카운터 신호 H를 출력한다.
동기 발생 회로(18)는, 리시버 LSI(16) 내에서 프리런(free-run)의 동기 신호 P를 상시 발생한다. 동기 신호 P는 수직 동기 신호 및 수평 동기 신호를 포함한다. 동기 전환 회로(19)는, 마이크로컴퓨터(17)로부터 출력되는 파워다운 제어 신호 L에 근거하여, TMDS 디코더 회로(11)로부터 출력되는 수평 동기 신호 G1 및 수직 동기 신호 G2와 동기 발생 회로(18)로부터 출력되는 동기 신호 P를 전환하여 동기 신호 Q로서 출력한다.
마이크로컴퓨터(17)는 카운터 회로(13)로부터 출력되는 클럭 카운터 신호 H에 근거하여 도트 클럭 주파수를 산출한다. 또한, 마이크로컴퓨터(17)는, 산출된 도트 클럭 주파수를 도 2에 나타낸 일람표의 도트 클럭 주파수와 비교함으로써 입력된 디지털 신호가 복호 가능한 영상 포맷을 갖는지 여부를 판별하고, 판별 결과를 나타내는 파워다운 제어 신호 L을 TMDS 디코더 회로(11), 체배 회로(12), 영상·음성 처리 회로(15) 및 동기 전환 회로(19)에 출력한다.
그것에 의하여, 입력된 디지털 신호가 복호 가능한 영상 포맷을 갖지 않는 경우, TMDS 디코더 회로(11), 체배 회로(12) 및 영상·음성 처리 회로(15)가 파워다운 모드에 들어가도록 제어된다.
동기 전환 회로(19)는, 통상은, TMDS 디코더 회로(11)로부터 출력되는 수평 동기 신호 G1 및 수직 동기 신호 G2를 동기 신호 Q로서 마이크로컴퓨터(17)에 출력한다. 동기 전환 회로(19)는, 입력된 디지털 신호가 복호 가능한 영상 포맷을 갖지 않는 경우에, 마이크로컴퓨터(17)로부터 출력되는 파워다운 제어 신호 L에 응답하여, 동기 신호 발생 회로(18)로부터 출력되는 동기 신호 P를 TMDS 디코더 회로(11)로부터 출력되는 수평 동기 신호 G1 및 수직 동기 신호 G2 대신에 동기 신호 Q로서 마이크로컴퓨터(17)에 출력한다.
이 경우, 마이크로컴퓨터(17)는 동기 전환 회로(19)로부터 출력되는 동기 신호 Q에 동기한 메시지 표시 신호 M을 OSD 삽입 회로(21)에 출력한다.
영상 처리 회로(20)는 영상·음성 처리 회로(15)로부터 출력되는 영상 신호 I에 화질 보정 등의 영상 처리를 한다. 이 경우는, 영상 처리 회로(20)로부터 출력되는 영상 신호는 존재하지 않기 때문에, OSD 삽입 회로(21)는, 마이크로컴퓨터(17)로부터 출력되는 메시지 표시 신호 M에 근거하여, 온스크린 표시를 위한 그래 픽 신호를 전면에 삽입한다. 그것에 의하여, 디스플레이(30)에 온스크린 표시에 의해 메시지가 표시된다. 도 5는 디스플레이(30)의 화면 상에 온스크린 표시되는 메시지의 예를 나타내는 도면이다.
또한, 마이크로컴퓨터(17)로부터 출력되는 신호 Z에 의해 스피커(40)로부터 온스크린 표시와 동일한 메시지가 음성으로서 출력된다.
상기한 바와 같이, 본 실시예에 따른 인터페이스 디코딩 수신 장치에 있어서는, 입력된 디지털 신호의 포맷을 판별하고, TMDS 디코더 회로(11), 체배 회로(12) 및 영상·음성 처리 회로(15)를 파워다운 모드로 하는 것에 의해, 리시버 LSI(16)의 열폭주의 방지, 전력 절약화 및 리시버 LSI(16)의 파괴의 방지를 실현할 수 있다. 또한, 복호 가능한 영상 포맷 이외의 영상 포맷을 갖는 디지털 신호가 입력된 경우에 디스플레이(30)에 메시지를 온스크린 표시할 수 있다. 이 때, 스피커(40)으로부터 메시지를 음성으로서 출력할 수 있다.
본 실시예에서는, TMDS 디코더 회로(11)가 복호 회로에 상당하고, 영상·음성 처리 회로(15)가 처리 회로에 상당하고, 체배 회로(12)가 클럭 생성 회로에 상당하고, 카운터 회로(13)가 검출 회로에 상당하고, 마이크로컴퓨터(17)가 제어 장치에 상당한다. 또한, 동기 전환 회로(19)가 동기 신호 선택 회로에 상당하고, 동기 발생 회로(18)가 동기 신호 발생 회로에 상당한다. 또한, OSD 삽입 회로(21)가 통지 장치 또는 표시 회로에 상당하고, 스피커(40)가 통지 장치 또는 음성 출력 장치에 상당하고, 리시버 LSI(16)가 집적 회로에 상당한다.
또, 본 실시예에서는, 일례를 설명했지만, 이 이외의 방법으로 고속 디지털 인터페이스 디코딩 수신 장치를 실현하는 것도 가능하다. 예컨대, 제어 장치로서, 마이크로컴퓨터(17) 대신에 리시버 LSI(16)의 내부에 제어 회로를 구성하더라도 좋다. 또한, 소스 기기로부터 DVI 규격 등의 다른 고속 디지털 인터페이스 규격에 준거한 디지털 신호를 수신하도록, 고속 디지털 인터페이스 디코딩 수신 장치를 구성하더라도 좋다.
또한, 통지 장치로서 LED(발광 다이오드) 등의 발광 소자에 의해 디지털 신호가 복호 가능한 포맷 이외의 포맷을 갖는 것을 사용자에게 통지하더라도 좋다.

Claims (18)

  1. 입력되는 디지털 신호를 복호하는 복호 회로와,
    상기 복호 회로에 의해 복호된 디지털 신호를 처리하는 처리 회로와,
    입력되는 디지털 신호가 상기 복호 회로에 의해 복호 가능한 포맷을 갖는지 여부를 판별하고, 입력되는 디지털 신호가 상기 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에 상기 처리 회로의 동작을 정지시키는 제어 장치
    를 구비하되,
    상기 처리 회로의 동작 정지를 사용자에게 통지하는 통지 장치를 더 구비하고,
    상기 제어 장치는, 입력되는 디지털 신호가 상기 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에, 상기 처리 회로의 동작 정지를 나타내는 취지를 상기 통지 장치에 의해 통지시키는
    디지털 인터페이스 디코딩 수신 장치.
  2. 제 1 항에 있어서,
    입력되는 디지털 신호는 고속 디지털 인터페이스 규격에 준거하는 디지털 신호이며, 영상 신호 및 음성 신호를 포함하고,
    상기 복호 회로는 디지털 신호로부터 영상 신호 및 음성 신호를 추출하며,
    상기 처리 회로는 상기 복호 회로에 의해 추출된 영상 신호 및 음성 신호를 처리하는
    디지털 인터페이스 디코딩 수신 장치.
  3. 제 1 항에 있어서,
    상기 제어 장치는, 상기 처리 회로로의 전원 전압의 공급 또는 동작 클럭 신호의 공급을 정지함으로써 상기 처리 회로를 정지시키는 디지털 인터페이스 디코딩 수신 장치.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 통지 장치는 메시지의 표시를 위한 신호를 생성하는 표시 회로를 포함하고,
    상기 제어 장치는, 입력되는 디지털 신호가 상기 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에, 상기 처리 회로의 동작 정지를 나타내는 메시지가 표시되도록 상기 표시 회로를 제어하는
    디지털 인터페이스 디코딩 수신 장치.
  6. 제 5 항에 있어서,
    상기 통지 장치는 음성 출력 장치를 포함하고,
    상기 제어 장치는, 입력되는 디지털 신호가 상기 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에, 상기 처리 회로의 동작 정지를 나타내는 메시지가 상기 음성 출력 장치로부터 출력되도록 상기 표시 회로를 제어하는
    디지털 인터페이스 디코딩 수신 장치.
  7. 입력되는 디지털 신호를 복호하는 복호 회로와,
    상기 복호 회로에 의해 복호된 디지털 신호를 처리하는 처리 회로와,
    입력되는 디지털 신호가 상기 복호 회로에 의해 복호 가능한 포맷을 갖는지 여부를 판별하여, 입력되는 디지털 신호가 상기 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에 상기 처리 회로의 동작을 정지시키는 제어 회로와,
    입력되는 클럭 신호를 체배(遞倍)하여 복호용 클럭 신호로서 출력하는 클럭 생성 회로
    를 구비하되,
    상기 복호 회로는, 상기 클럭 생성 회로에 의해 출력된 복호용 클럭 신호를 이용하여, 입력되는 디지털 신호로부터 영상 신호 및 동기 신호를 추출하고,
    상기 처리 회로는 상기 복호 회로에 의해 추출된 영상 신호를 처리하며,
    상기 제어 장치는, 상기 복호 회로에 의해 추출된 동기 신호 및 상기 클럭 생성 회로로부터 출력된 복호용 클럭 신호에 근거하여 영상 신호의 포맷이 상기 복호 회로에 의해 복호 가능한 포맷인지 여부를 판별하고, 영상 신호가 상기 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에 상기 처리 회로의 동작을 정지시키는
    디지털 인터페이스 디코딩 수신 장치.
  8. 제 7 항에 있어서,
    상기 제어 장치는, 상기 복호 회로에 의해 추출된 동기 신호 및 상기 클럭 생성 회로로부터 출력된 복호용 클럭 신호에 근거하여 영상의 수직 주파수 및 수평 주파수를 산출하고, 산출된 영상의 수직 주파수 및 수평 주파수에 근거하여 영상 신호의 포맷이 상기 복호 회로에 의해 복호 가능한 포맷인지 여부를 판별하는 디지털 인터페이스 디코딩 수신 장치.
  9. 제 8 항에 있어서,
    상기 제어 장치는, 상기 복호 회로에 의해 복호 가능한 포맷으로서 영상의 수직 주파수 및 수평 주파수를 기억하고, 산출된 영상의 수직 주파수 및 수평 주파수를 기억된 영상의 수직 주파수 및 수평 주파수와 비교함으로써, 영상 신호의 포맷이 상기 복호 회로에 의해 복호 가능한 포맷인지 여부를 판별하는 디지털 인터페이스 디코딩 수신 장치.
  10. 제 7 항에 있어서,
    상기 복호 회로, 상기 처리 회로, 상기 제어 장치 및 상기 클럭 생성 회로는 집적 회로에 의해 구성되는 디지털 인터페이스 디코딩 수신 장치.
  11. 제 7 항에 있어서,
    상기 제어 장치는 상기 복호 회로, 상기 처리 회로 및 상기 클럭 생성 회로로의 전원 전압의 공급 또는 동작 클럭 신호의 공급을 정지함으로써 상기 처리 회로를 정지시키는 디지털 인터페이스 디코딩 수신 장치.
  12. 입력되는 디지털 신호를 복호하는 복호 회로와,
    상기 복호 회로에 의해 복호된 디지털 신호를 처리하는 처리 회로와,
    입력되는 디지털 신호가 상기 복호 회로에 의해 복호 가능한 포맷을 갖는지 여부를 판별하여, 입력되는 디지털 신호가 상기 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에 상기 처리 회로의 동작을 정지시키는 제어 회로와,
    입력되는 클럭 신호를 체배하여 복호용 클럭 신호로서 출력하는 클럭 생성 회로와,
    상기 클럭 생성 회로에 의해 출력된 복호용 클럭 신호의 주파수를 검출하는 검출 회로
    를 구비하되,
    상기 복호 회로는, 상기 클럭 생성 회로에 의해 출력된 복호용 클럭 신호를 이용하여, 입력되는 디지털 신호로부터 영상 신호 및 동기 신호를 추출하고,
    상기 처리 회로는 상기 복호 회로에 의해 추출된 영상 신호를 처리하며,
    상기 제어 장치는, 상기 검출 회로에 의해 검출된 주파수에 근거하여 영상 신호의 포맷이 상기 복호 회로에 의해 복호 가능한 포맷인지 여부를 판별하고, 영상 신호가 상기 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에 상기 복호 회로, 상기 클럭 생성 회로 및 상기 처리 회로의 동작을 정지시키는
    디지털 인터페이스 디코딩 수신 장치.
  13. 제 12 항에 있어서,
    상기 제어 장치는, 상기 복호 회로에 의해 복호 가능한 포맷으로서 영상의 도트 클럭 주파수를 기억하여, 상기 검출 회로에 의해 검출된 주파수를 기억된 도트 클럭 주파수와 비교함으로써, 영상 신호의 포맷이 상기 복호 회로에 의해 복호 가능한 포맷인지 여부를 판별하는 디지털 인터페이스 디코딩 수신 장치.
  14. 제 12 항에 있어서,
    상기 복호 회로, 상기 처리 회로, 상기 제어 장치, 상기 클럭 생성 회로 및 상기 검출 회로는 집적 회로에 의해 구성되는 디지털 인터페이스 디코딩 수신 장치.
  15. 제 12 항에 있어서,
    동기 신호를 내부적으로 발생하는 동기 신호 발생 회로와,
    상기 복호 회로에 의해 추출된 동기 신호 및 상기 동기 신호 발생 회로에 의해 발생된 동기 신호를 선택적으로 출력하는 동기 신호 선택 회로와,
    메시지의 표시를 위한 신호를 생성하는 표시 회로를 더 구비하고,
    상기 제어 장치는, 상기 동기 신호 선택 회로에 의해 출력되는 동기 신호에 근거하여 동작하고, 입력되는 디지털 신호가 상기 복호 회로에 의해 복호 가능한 포맷을 갖지 않는 경우에, 상기 동기 신호 발생 회로에 의해 발생된 동기 신호가 출력되도록 상기 동기 신호 선택 회로를 제어하고, 상기 복호 회로, 상기 클럭 생성 회로 및 상기 처리 회로의 동작 정지를 나타내는 메시지가 표시되도록 상기 표시 회로를 제어하는
    디지털 인터페이스 디코딩 수신 장치.
  16. 제 15 항에 있어서,
    상기 복호 회로, 상기 처리 회로, 상기 클럭 생성 회로, 상기 검출 회로, 상기 동기 신호 발생 회로 및 상기 동기 신호 선택 회로는 집적 회로에 의해 구성되고,
    상기 제어 장치 및 상기 표시 회로는 집적 회로의 외부의 회로에 의해 구성되는
    디지털 인터페이스 디코딩 수신 장치.
  17. 제 15 항에 있어서,
    상기 제어 장치는 상기 복호 회로, 상기 클럭 생성 회로 및 상기 처리 회로로의 전원 전압의 공급 또는 동작 클럭 신호의 공급을 정지함으로써 상기 처리 회로를 정지시키는 디지털 인터페이스 디코딩 수신 장치.
  18. 제 1 항에 있어서,
    상기 제어 장치는 마이크로컴퓨터에 의해 구성되는 디지털 인터페이스 디코딩 수신 장치.
KR1020057022528A 2003-05-28 2004-05-27 디지털 인터페이스 디코딩 수신 장치 KR100719655B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003150638 2003-05-28
JPJP-P-2003-00150638 2003-05-28

Publications (2)

Publication Number Publication Date
KR20060013557A KR20060013557A (ko) 2006-02-10
KR100719655B1 true KR100719655B1 (ko) 2007-05-17

Family

ID=33487189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057022528A KR100719655B1 (ko) 2003-05-28 2004-05-27 디지털 인터페이스 디코딩 수신 장치

Country Status (6)

Country Link
US (1) US7596188B2 (ko)
EP (1) EP1635558A4 (ko)
JP (1) JPWO2004107746A1 (ko)
KR (1) KR100719655B1 (ko)
CN (1) CN100435564C (ko)
WO (1) WO2004107746A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399413C (zh) * 2004-06-02 2008-07-02 晨星半导体股份有限公司 数字视频接口离线模式侦测方法及相关的数字视频接口接收器
US7899492B2 (en) 2004-07-16 2011-03-01 Sellerbid, Inc. Methods, systems and apparatus for displaying the multimedia information from wireless communication networks
US20140071818A1 (en) 2004-07-16 2014-03-13 Virginia Innovation Sciences, Inc. Method and system for efficient communication
US7957733B2 (en) 2004-07-16 2011-06-07 Sellerbid, Inc. Method and apparatus for multimedia communications with different user terminals
US20060209880A1 (en) * 2004-12-10 2006-09-21 Mediatek Incorporation Method of audio data transmission and system thereof
US8041845B2 (en) 2005-02-11 2011-10-18 Mstar Semiconductor, Inc. Method for detecting digital video interface off-line mode and associated receiver
JP4586663B2 (ja) * 2005-07-26 2010-11-24 船井電機株式会社 放送信号受信装置
KR100747499B1 (ko) 2005-07-26 2007-08-08 삼성전자주식회사 영상처리장치 및 영상처리방법
TWI311886B (en) * 2005-12-05 2009-07-01 Au Optronics Corporatio Method and video apparatus for auto-compensating weak signal
JP4849885B2 (ja) * 2005-12-20 2012-01-11 株式会社ソニー・コンピュータエンタテインメント ビデオエンコード装置、ビデオエンコード方法ならびにそれを用いた電子機器
KR101111913B1 (ko) * 2006-01-05 2012-02-15 삼성전자주식회사 디스플레이장치 및 그 전원제어방법
JP4816123B2 (ja) * 2006-02-17 2011-11-16 ソニー株式会社 無線通信装置及び無線通信方法
JP2007288407A (ja) * 2006-04-14 2007-11-01 Matsushita Electric Ind Co Ltd テレビジョン受像機
CN101331771B (zh) 2006-05-16 2010-07-28 索尼株式会社 通信系统、发送设备、接收设备和通信方法
JP4363426B2 (ja) 2006-08-21 2009-11-11 ソニー株式会社 映像受信装置及び映像受信方法
KR20080024623A (ko) * 2006-09-14 2008-03-19 삼성전자주식회사 디스플레이장치 및 그 데이터 표시방법
KR101366316B1 (ko) * 2007-01-09 2014-02-21 엘지전자 주식회사 신호 싱크 및 그의 동작 방법과 이를 제어하는 컴퓨터프로그램을 저장하는 컴퓨터로 읽을 수 있는 기록 매체
JP2008288958A (ja) * 2007-05-18 2008-11-27 Funai Electric Co Ltd 信号入力システム
KR101464661B1 (ko) * 2007-08-17 2014-11-25 삼성전자주식회사 외부-영상기기의 영상출력 모드 변경기능을 구비한영상기기 및 그 제어방법
JP2009080171A (ja) * 2007-09-25 2009-04-16 Nec Electronics Corp 信号処理装置
JP5176455B2 (ja) * 2007-09-27 2013-04-03 船井電機株式会社 出力装置
JP5768383B2 (ja) * 2011-01-24 2015-08-26 セイコーエプソン株式会社 画像表示装置および画像表示方法
BR112016006293A2 (pt) * 2013-09-27 2017-08-01 Koninklijke Philips Nv sistema para exibir simultaneamente em uma tela dados de vídeo de múltiplas fontes, estação de trabalho ou equipamento de imageamento, método para mostrar simultaneamente em uma tela dados de vídeo de múltiplas fontes, e produto de programa de computador
JP6072158B2 (ja) * 2015-07-29 2017-02-01 キヤノン株式会社 表示制御装置及びその制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10336585A (ja) 1997-06-03 1998-12-18 Toshiba Corp 動画像記録／再生装置および動画像記録／再生方法
KR20010032946A (ko) * 1998-10-12 2001-04-25 마츠시타 덴끼 산교 가부시키가이샤 데이터의 기록 또는 재생을 위한 정보 기록 매체, 장치 및방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291328A (ja) * 2000-03-31 2001-10-19 Pioneer Electronic Corp 情報再生装置及び情報再生方法
US4178549A (en) * 1978-03-27 1979-12-11 National Semiconductor Corporation Recognition of a received signal as being from a particular transmitter
US4739403A (en) * 1985-10-28 1988-04-19 Zenith Electronics Corporation Digital horizontal processor
GB2217536B (en) 1988-04-21 1992-05-13 Marconi Instruments Ltd Frequency counter
JPH06189294A (ja) * 1992-12-15 1994-07-08 Sony Corp 画像符号化方法、画像復号化方法、画像符号化装置、画像復号化装置及び記録媒体
JP3012487B2 (ja) * 1995-06-06 2000-02-21 日本電気株式会社 伝言表示機能付き無線選択呼出受信機
JP3487119B2 (ja) * 1996-05-07 2004-01-13 松下電器産業株式会社 ドットクロック再生装置
JPH10243322A (ja) 1997-02-28 1998-09-11 Nec Corp 映像信号表示装置
KR100268061B1 (ko) * 1998-08-20 2000-10-16 윤종용 비디오 포맷 모드 검출기
JP4115655B2 (ja) * 1998-10-12 2008-07-09 松下電器産業株式会社 情報記録媒体、情報記録媒体に情報を記録、再生する装置および方法
JP2000155553A (ja) 1998-11-20 2000-06-06 Fujitsu General Ltd 複数モードの表示方法及び表示装置
JP4136173B2 (ja) 1999-02-26 2008-08-20 キヤノン株式会社 画像表示制御システム、画像表示システム制御方法
DE60023575T2 (de) 1999-02-26 2006-07-13 Canon K.K. Bildanzeigesteuersystem und -verfahren
JP2000338925A (ja) * 1999-05-28 2000-12-08 Alps Electric Co Ltd 映像表示装置
JP3442322B2 (ja) 1999-09-14 2003-09-02 松下電器産業株式会社 ディスプレイ装置及びその駆動方法
JP2001195824A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd デジタル情報処理装置及びデジタル情報処理方法
JP2001285897A (ja) * 2000-03-28 2001-10-12 Ando Electric Co Ltd 動画受信品質評価装置
JP4008688B2 (ja) 2000-10-12 2007-11-14 松下電器産業株式会社 信号送信装置及び信号受信装置
JP2002318572A (ja) 2001-04-20 2002-10-31 Sony Corp 画像処理装置及び画像表示装置
JP2002369096A (ja) * 2001-06-07 2002-12-20 Matsushita Electric Ind Co Ltd テレビジョン受像器
EP1276325A3 (en) * 2001-07-11 2004-07-14 Matsushita Electric Industrial Co., Ltd. Mpeg encoding apparatus, mpeg decoding apparatus, and encoding program
JP2003110963A (ja) * 2001-10-01 2003-04-11 Matsushita Electric Ind Co Ltd 地上デジタル放送用受信機
JP2003153124A (ja) 2001-11-09 2003-05-23 Hitachi Ltd 映像・音声受信装置及びテレビジョン受像機
US7019791B2 (en) * 2001-11-09 2006-03-28 Hitachi, Ltd. Video processing device
CA2471541A1 (en) * 2001-12-24 2003-07-17 Silicon Image, Inc. System for serial transmission of video and packetized audiodata in multiple formats

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10336585A (ja) 1997-06-03 1998-12-18 Toshiba Corp 動画像記録／再生装置および動画像記録／再生方法
KR20010032946A (ko) * 1998-10-12 2001-04-25 마츠시타 덴끼 산교 가부시키가이샤 데이터의 기록 또는 재생을 위한 정보 기록 매체, 장치 및방법

Also Published As

Publication number Publication date
CN1774915A (zh) 2006-05-17
US20060077298A1 (en) 2006-04-13
CN100435564C (zh) 2008-11-19
EP1635558A4 (en) 2009-03-18
JPWO2004107746A1 (ja) 2006-07-20
EP1635558A1 (en) 2006-03-15
US7596188B2 (en) 2009-09-29
WO2004107746A1 (ja) 2004-12-09
KR20060013557A (ko) 2006-02-10

Similar Documents

Publication Publication Date Title
KR100719655B1 (ko) 디지털 인터페이스 디코딩 수신 장치
JP4199771B2 (ja) デジタルインターフェイス受信装置
US20090051820A1 (en) Electronic device
JP2005167895A (ja) 映像信号出力装置
US7403194B2 (en) Image displayer having function of automatically eliminating afterimage and a method thereof
KR100737312B1 (ko) 디브이아이/에이치디엠아이 출력장치 및 그 제어방법
KR101101812B1 (ko) 디스플레이장치 및 그 제어방법
JP2014232993A (ja) Ａｖ機器
JP6903772B2 (ja) 映像表示装置、映像表示方法および映像信号処理装置
KR20040059521A (ko) 다양한 영상소스와 스케일링 처리 고화질 전광판
EP1326429B1 (en) Automatic detection of synchronisation signal polarity in video timing and generation of blanking period signal indicator from sync information
US20060132479A1 (en) Image display device for generating input image signals in best mode and method thereof
KR100720586B1 (ko) 영상 시스템
EP2685706A1 (en) Video processing device and video display device using same, and synchronization signal output method
US20060161963A1 (en) Display apparatus and control method thereof
KR20080093235A (ko) Ａｖ 입력신호 판단기능을 구비한 영상재생장치 및 그 방법
KR20070012009A (ko) Ｐａｔ 기능을 갖는 피디피 티비의 경계 잔상제거방법
KR100651293B1 (ko) 영상표시기기의 신호처리장치 및 방법
KR20100027315A (ko) 디스플레이장치 및 그의 제어 방법
KR100416786B1 (ko) 플라즈마 표시장치의 화면저장 및 인쇄장치
KR100486646B1 (ko) 광섬유를 통한 영상 신호 전송시 사용되는 소스 디바이스및 디스플레이 디바이스의 영상 모드 처리 장치
KR200309953Y1 (ko) 다양한 영상소스와 스케일링 처리 고화질 전광판
KR100486647B1 (ko) 광섬유를 통한 음성 신호 전송시 사용되는 소스 디바이스및 디스플레이 디바이스의 음성 모드 처리 장치
KR100738664B1 (ko) 외부입력모드 자동 절환 방법
KR20100074873A (ko) 디스플레이장치 및 그의 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee