CN1774915A - 数字接口解码接收装置 - Google Patents

数字接口解码接收装置 Download PDF

Info

Publication number
CN1774915A
CN1774915A CNA2004800098555A CN200480009855A CN1774915A CN 1774915 A CN1774915 A CN 1774915A CN A2004800098555 A CNA2004800098555 A CN A2004800098555A CN 200480009855 A CN200480009855 A CN 200480009855A CN 1774915 A CN1774915 A CN 1774915A
Authority
CN
China
Prior art keywords
circuit
decoding
signal
clock pulse
utilize
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800098555A
Other languages
English (en)
Other versions
CN100435564C (zh
Inventor
五反田力
仁尾宽
永田晃一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1774915A publication Critical patent/CN1774915A/zh
Application granted granted Critical
Publication of CN100435564C publication Critical patent/CN100435564C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation
    • H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video stream to a specific local network, e.g. a Bluetooth® network
    • H04N21/43632—Adapting the video stream to a specific local network, e.g. a Bluetooth® network involving a wired protocol, e.g. IEEE 1394
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4436—Power management, e.g. shutting down unused components of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Receiver Circuits (AREA)

Abstract

一种断电(power－down)判别电路，使用由倍增电路提供的时钟脉冲信号和由TMDS解码电路提供的水平同步信号及垂直同步信号，分别计算出水平频率和垂直频率，通过将计算出的水平频率和垂直频率与预先存储的水平频率和垂直频率相比较，判定输入的数字信号是否具有能够解码的图像格式，输出表示判断结果的断电控制信号。借助于此，在输入的数字信号没有能够解码的格式的情况下，利用断电控制信号进行控制，以使图像·声音处理电路进入断电模式。

Description

数字接口解码接收装置
技术领域
本发明涉及接收数字信号的数字接口解码接收装置。
背景技术
近年来，进行了符合HDMI(High Definition Multimedia Interface)标准、DVI(Digital Visual Interface)标准等高速数字接口标准的各种电子设备的开发(DDWG，“Digital Visual Interface，”Revision 1.0，April 2，1999，internet<URL：http：//www.ddwg.org/>)。特别是在HDMI标准中，规定了在图像消隐期间的声音信号和控制信号的传送。在这些高速数字接口标准中，采用所谓TMDS(Transmission Minimized Differential Signaling)串行传送方式。
图6是表示已有的高速数字接口接收装置的一个例子的方框图。以下参照图6对已有的高速数字接口解码接收装置进行说明。
图6中，高速数字接口解码接收装置(以下简称为“接口解码接收装置”)含有多个差动缓冲器60a、60b、60c、60d、TMDS解码电路61、倍增电路62及图像·声音处理电路65。该接口解码接收装置由接收器LSI(大规模集成电路)66构成。
对接口解码接收装置提供了符合高速数字接口标准的数字信号。
数字信号中的时钟脉冲频道的信号B作为时钟脉冲信号D通过差动缓冲器60被提供给倍增电路62。倍增电路62使时钟脉冲信号D倍增，并输出倍增的时钟脉冲信号E。
数字信号中的时钟脉冲频道以外的信号A，通过差动缓冲器60a、60b、60c被提供给TMDS解码器61。TMDS解码器61通过将时钟脉冲频道以外的信号串行/并行变换及解码，输出同步信号G及图像·声音信号F。
图像·声音处理电路65将从TMDS解码器61输出的图像·声音信号F分离为图像信号I、声音信号J及控制信号K输出。
在已有的接口解码接收装置中，利用上述动作将符合已有的高速数字接口标准的数字信号解码。
但是，在已有的接口解码接收装置中，在提供具有能够解码的格式以外的格式的数字信号的情况下，接收器LSI66以超过规定的速度进行工作。因此，发生过热失控、消耗电力增大或电路破坏等异常。
发明内容
本发明的目的是提供一种数字接口解码接收装置，该装置即使是被提供有能够解码的格式以外的格式的数字信号的情况下，也能够防止发生异常。
本发明的一形态的数字接口解码接收装置，具备：将输入的数字信号进行解码的解码电路、处理解码电路解码的数字信号的处理电路、以及判别输入的数字信号是否有能够利用解码电路解码的格式，在输入的数字信号没有能够利用解码电路解码的格式的情况下，使处理电路停止工作的控制装置。
在这种数字接口解码接收装置中，利用解码电路将输入的数字信号解码，解码的数字信号利用处理电路进行处理。利用控制装置，判别输入的数字信号是否有能够利用解码电路解码的格式，在输入的数字信号没有能够利用解码电路解码的格式的情况下停止处理电路的工作。借助于此，即使是提供能够解码的格式以外的格式的数字信号的情况下也能够防止发生过热失控、消耗电力增大及电路破坏等异常。
也可以是，输入的数字信号是符合高速数字接口标准的数字信号，含有图像信号和声音信号；解码电路从数字信号中提取图像信号和声音信号；处理电路对利用解码电路提取的图像信号和声音信号进行处理。
也可以是，控制装置通过停止对处理电路的电源电压供应或工作时钟脉冲信号的供应，使处理电路停止。
在这种情况下，在提供具有能够解码的格式以外的格式的数字信号的情况下，通过停止对处理电路的电源电压或工作时钟脉冲信号的供给，能够防止过热失控、电力消耗增大及电路破坏等异常情况的发生。
也可以是，数字接口解码接收装置还具备将处理电路工作停止的情况通知用户的通知装置；控制装置在输入的数字信号没有能够利用解码电路解码的格式的情况下，利用通知装置通知处理电路工作停止的情况。
这种情况下，在输入的数字信号没有能够利用解码电路解码的格式的情况下，将处理电路工作停止的情况利用通知装置通知用户。因此，用户容易认识到输入数字接口解码接收装置的数字信号没有能够解码的格式。
也可以是，通知装置含有生成信息显示用的信号的显示电路；控制装置在输入的数字信号没有能够利用解码电路解码的格式的情况下，也可以控制显示电路，以便显示表示处理电路工作停止的信息。
这种情况下，在输入的数字信号没有能够利用解码电路解码的格式的情况下，显示表示处理电路工作停止的信息。因此，用户容易认识到输入到数字接口解码接收装置的数字信号没有能够解码的格式。
也可以是，通知装置含有声音控制装置；控制装置在输入的数字信号没有能够利用解码电路解码的格式的情况下，控制声音输出装置，以便输出表示处理电路工作停止的信息。
这种情况下，在输入的数字信号没有能够利用解码电路解码的格式的情况下，利用声音将表示处理电路工作停止的信息输出。因此，用户容易认识到输入到数字接口解码接收装置的数字信号没有能够解码的格式。
也可以是，数字接口解码接收装置还具备将输入的时钟脉冲信号倍增作为解码用时钟脉冲信号输出的时钟脉冲生成电路；解码电路使用时钟脉冲生成电路输出的时钟脉冲信号，从输入的数字信号中提取图像信号和同步信号；处理电路处理利用解码电路提取的图像信号；控制装置根据利用解码电路提取的同步信号及从时钟脉冲生成电路输出的解码用时钟脉冲信号，判别图像信号的格式是否是能够利用解码电路解码的格式，在图像信号没有能够利用解码电路解码的格式的情况下使处理电路停止工作。
这种情况下，利用时钟脉冲生成电路使输入的时钟脉冲信号倍增，以输出解码用的时钟脉冲信号，使用输出的解码用时钟脉冲信号从输入的数字信号中利用解码电路提取图像信号及同步信号，利用处理电路处理提取的图像信号。
还根据同步信号及解码用时钟脉冲信号，利用控制装置判别图像信号的格式是否是能够利用解码电路解码的格式，在图像信号没有能够解码的格式的情况下，也能够停止处理电路的工作。
借助于此，即使是提供有能够解的码格式以外的格式的图像信号的情况下，也能够防止处理电路的过热失控、消耗功率的增大及破坏等异常的发生。
也可以是，控制装置根据利用解码电路提取的同步信号及从时钟脉冲生成电路输出的解码用时钟脉冲信号计算图像的垂直频率及水平频率，也可以根据计算出的图像的垂直频率及水平频率判别图像信号的格式是否是能够利用解码电路解码的格式。
这种情况下，根据同步信号及解码用时钟脉冲信号计算出图像的垂直频率及水平频率，根据计算出的图像的垂直频率及水平频率判别图像信号的格式是否是能够利用解码电路解码的格式。借助于此，能够正确地判别图像信号的格式是否是能够解码的格式。
也可以是，控制装置将图像的垂直频率及水平频率作为能够利用解码电路解码的格式存储，通过将计算出的图像的垂直频率和水平频率与存储的图像频率和水平频率相比较，也可以判别图像信号的格式是否是能够利用解码电路解码的格式。
这种情况下，通过将计算出的图像的垂直频率和水平频率与存储的图像频率和水平频率相比较，容易判别出图像信号的格式是否是能够利用解码电路解码的格式。
解码电路、处理电路、控制装置及时钟脉冲生成电路也可以利用集成电路构成。
这种情况下，即使是提供具有能够解码的格式以外的格式的数字信号的情况下，也可以防止发生异常而且能够使数字接口解码接收装置小型化。
控制装置也可以通过停止对解码电路、处理电路及时钟脉冲生成电路的电源电压供给或工作时钟脉冲信号的供给使处理电路停止工作。
这种情况下，在提供能够解码的格式以外的格式的数字信号的情况下，通过停止对解码电路、处理电路及时钟脉冲生成电路的电源电压供给或工作时钟脉冲信号的供给，能够防止过热失控、消耗功率的增大及电路的破坏等异常的发生。
也可以是，还具备使输入的时钟脉冲信号倍增后作为解码用时钟脉冲信号输出的时钟脉冲生成电路、及检测时钟脉冲生成电路输出的解码用时钟脉冲信号的频率的检测电路；解码电路使用时钟脉冲生成电路输出的解码用时钟脉冲信号，从输入的数字信号提取图像信号及同步信号；处理电路处理利用解码电路提取的图像信号；控制装置根据检测电路检测出的频率判别图像信号格式是否是能够利用解码电路解码的格式，在图像信号没有能够利用解码电路解码的格式的情况下，停止解码电路、时钟脉冲生成电路及处理电路的工作。
这种情况下，通过使输入的时钟脉冲信号倍增，输出解码用时钟脉冲信号，利用检测电路检测输出的解码用时钟脉冲信号的频率，通过解码电路使用解码用时钟脉冲信号从输入的数字信号提取图像信号及同步信号，利用处理电路处理提取的图像信号。
还根据检测出的频率通过控制装置判别图像信号的格式是否是能够利用解码电路解码的格式，在图像信号没有能够解码的格式的情况下，停止解码电路、时钟脉冲生成电路及处理电路的工作。
借助于此，在提供有能够解码的格式以外的格式的图像信号的情况下，也可以防止解码电路、时钟脉冲生成电路及处理电路的过热失控、消耗电力的增大及破坏等异常的发生。
控制装置将图像的打点时钟脉冲频率作为能够利用解码电路解码的格式存储，通过将检测电路检测出的频率与存储的打点时钟脉冲频率相比较，也可以判别图像信号的格式是否是能够利用解码电路解码的格式。
这种情况下，通过将检测出的频率与存储的打点时钟脉冲频率相比较，也可以判别图像信号的格式是否是能够利用解码电路解码的格式。
解码电路、处理电路、控制装置、时钟脉冲生成电路及检测电路也可以由集成电路构成。
这种情况下，在提供有能够解码格式以外的格式的数字信号的情况下，能够防止异常的发生并且能够实现数字接口解码接收装置的小型化。
也可以是，还具备在内部发生同步信号的同步信号发生电路、将利用解码电路提取的同步信号及利用同步信号发生电路发生的同步信号有选择地输出的同步信号选择电路、以及生成信息显示用的信号的显示电路；控制装置根据同步信号选择电路输出的同步信号进行工作；在输入的数字信号没有能够利用解码电路解码的格式的情况下，对输出同步信号发生电路发生的同步信号的同步信号选择电路进行控制；并且控制显示电路，使其显示表示解码电路、时钟脉冲生成电路及处理电路动作的停止的信息。
这种情况下，利用同步信号发生电路在内部发生同步信号，利用同步信号选择电路将利用解码电路提取的同步信号及利用同步信号发生电路发生的同步信号有选择地输出。控制装置根据利用同步信号选择电路输出的同步信号进行工作。
在输入的数字信号没有能够利用解码电路解码的格式的情况下，利用控制装置控制同步信号选择电路，以输出同步信号发生电路发生的同步信号，利用控制装置进行对显示电路的控制，以显示表示解码电路、时钟脉冲生成电路及处理电路的工作停止的信息。
借助于此，用户容易认识到输入到数字接口解码接收装置的数字信号没有能够解码的格式。
也可以是解码电路、处理电路、时钟脉冲生成电路、检测电路、同步信号发生电路及同步信号选择电路由集成电路构成；控制装置及显示电路由集成电路的外部电路构成。
这种情况下，在提供有能够解码的格式以外的格式的数字信号的情况下，能够防止异常的发生并且能够实现数字接口解码接收装置小型化。
控制装置也可以通过停止对解码电路、时钟脉冲生成电路及处理电路的电源电压供应或工作时钟脉冲信号的供应使处理电路停止工作。
这种情况下，在提供有能够利用解码电路解码的格式以外的格式的数字信号的情况下，通过停止对解码电路、时钟脉冲生成电路及处理电路的电源电压供应或工作时钟脉冲信号的供应，能够防止过热失控、消耗电力的增大及电路破坏等异常的发生。
控制装置也可以由微型计算机构成。借助于此，能够按照程序进行各种处理。
附图说明
图1是表示本发明实施形态1的高速数字接口解码接收装置的结构的方框图。
图2表示图1的数字接口解码装置中能够解码的图像格式一览表的例子。
图3是表示本发明实施形态2的高速数字接口解码接收装置的结构的方框图。
图4是表示本发明实施形态3的高速数字接口解码接收装置的结构的方框图。
图5表示显示器的画面上在屏幕显示的信息的例子。
图6是表示已有的高速接口解码接收装置的一个例子的方框图。
具体实施方式
实施形态1
以下，以图1及图2对本发明的实施形态1进行说明。
图1是表示本发明实施形态1的高速数字接口解码接收装置的结构的方框图。
图1中，高速数字接口解码接收装置(以下简称“接口解码接收装置”)含有差动缓冲器10a、10b、10c、10d、TMDS解码电路11、倍增电路12、断电(power-down)))判别电路14及图像·声音处理电路15。该接口解码接收装置由接收器LSI(大规模集成电路)16构成，设置在电视机接收机等的显示装置内。
由源设备提供的符合DVI标准等的高速数字接口标准的数字信号被提供给数字接口解码接收装置。在这里，源设备为例如DVD(数字化视频光盘)重放设备、STB(机顶盒)、个人电脑等。
又，在本实施形态中，数字接口解码接收装置是利用符合HDMI标准的HDMI接口电缆连接到源设备的装置。根据HDMI标准，在传送图像信号的同时，可以在图像信号消隐期间(垂直消隐期间和水平消隐期间)传送补充数据。在补充数据中含有称为声音信号和InfoFrame(信息帧)的数据包。
数字信号中的时钟脉冲频道的信号B通过差动缓冲器10d作为时钟脉冲信号被提供给倍增电路12。倍增电路12使时钟脉冲信号D倍增，并输出倍增的时钟脉冲信号E。
数字信号中的时钟脉冲频道以外的信号A通过差动缓冲器10a、10b、10c被提供给TMDS解码电路11。在本实施形态中，信号A含有红色分量信号、兰色分量信号及绿色分量信号。或信号A也可以会含有辉度信号及2个色差信号。
TMDS解码电路11通过将时钟脉冲频道以外的信号A并行/串行变换及解码，输出水平同步信号G1、垂直同步信号G2及图像·声音信号F。
图像·声音处理电路15将从TMDS解码电路输出的图像·声音信号分离为图像信号I、声音信号J及控制信号K后输出。
断电判别电路14使用从TMDS解码电路11输出的水平同步信号G1及垂直同步信号G2与从倍增电路12输出的时钟脉冲信号E，检测输入的数字信号的图像格式及时钟脉冲频率，输出断电控制信号L。
在这里，用图2对图1的接口解码接收装置的断电判别电路14的动作进行说明。图2表示图1的接口解码接收装置中能够解码的图像的格式一览表的例子。
图2中，对于各图像格式，表示水平频率、垂直频率、打点数字脉冲频率及显示打点数(有效打点数)。显示打点数以画面中显示的水平方向的像素数与垂直方向的像素数(扫描线的数量)的乘积来表示。
图2中表示扫描线数1080条的交错方式、扫描线数720条的逐行扫描方式、扫描线数480条的交错方式及扫描线数480条的逐行扫描方式。
断电判定电路14包含ROM(只读存储器)、非易失性存储器等内部存储装置，将能够解码的图像格式的一览表作为LUT(look up table)存储于内部存储装置中。
断电判别电路14使用由倍增电路12提供的时钟脉冲信号E及由TMDS解码电路11提供的水平同步信号G1与垂直同步信号G2，计算水平同步信号HD的1个周期内的时钟脉冲数(时钟脉冲信号E的脉冲数)及垂直同步信号VD的1个周期内的水平同步信号HD的数量，从时钟脉冲数与水平同步信号HD的数量分别计算出水平频率及垂直频率。还有，断电判别电路14将计算出的水平频率和垂直频率与图2所示的一览表的水平频率和垂直频率相比较，借此判定输入的数字信号是否有能够解码的图像格式，将表示判定结果的断电控制信号L输出。因此，在输入的数字信号没有能够解码的格式的情况下，利用断电控制信号L进行控制，以使图像·声音处理电路进入断电模式。
在这里，所谓断电模式，意味着使图像·声音电路15的工作停止；例如停止对图像·声音处理电路15供给时钟脉冲信号的方法、还有切断图像·声音处理电路15的电源的方法。
此后，输入的数字信号的图像格式一旦变为能够解码的图像格式，就解除断电模式。
如上所述，在本实施形态的接口解码接收装置中，通过判别输入的数字信号的图像格式，使图像·声音处理电路15变为断电模式，能够防止接收器LS116的过热失控，实现节省电力，防止对接收器LSI 16的破坏。
在本实施形态中，TMDS解码电力11相当于解码电路，图像·声音处理电路相当于处理电路，断电判别电路14相当于控制装置，倍增电路12相当于时钟脉冲生成电路。还有，接收器LSI 16相当于集成电路。
又，在本实施形态中，说明了一个例子，但也可以用除此以外的方法实现高速数字接口解码接收装置。例如，作为控制装置，也可以替代断电判别电路14使用LSI 16的外部的微型计算机。又可以构成高速数字接口解码接收装置，以从源设备接收符合DVI标准等以外的高速数字接口标准的数字信号。
实施形态2
以下用图2对本发明实施形态2进行说明。
图3是表示本发明实施形态2的高速数字接口解码接收装置的结构的方框图。
在图3的接口解码接收装置中，与图1的接口解码接收装置相同或相当的部分赋予相同的符号。图3的接口解码接收装置与图1所示的接口解码接收装置不同的地方为以下各点。
图3的接口解码接收装置还具备计数电路13。
在计数电路13中，从图像显示装置内的信号源25输入某一定频率的时钟脉冲信号C，同时提供差动缓冲器10d输出的时钟脉冲信号D。时钟脉冲信号C的频率比时钟脉冲信号D的频率低。
计数电路13对时钟脉冲信号C的1个周期内的时钟脉冲信号D的脉冲数(时钟脉冲数)进行计数，将表示计数值的时钟脉冲计数器信号H输出。
断电判别电路14根据计数电路13输出的时钟脉冲计数器信号H对出打点时钟脉冲频率进行计算。还有，断电判别电路14通过将计算出的打点时钟频率与图2所示的一览表的打点时钟脉冲频率相比较，判别输入的数字信号是否有能够解码的图像格式，将表示判别的结果的断电控制信号L输出到TMDS解码电路11、倍增电路12及图像·声音处理电路15。借助于此，在输入的数字信号没有能够解码的图像格式的情况下，TMDS解码电路11、倍增电路12及图像·声音处理电路被控制为进入断电模式。
此后，一旦输入的数字信号的图像格式变为能够解码的图像格式，就解除断电模式。
如上所述，在本实施形态的接口解码接收装置中，判别输入的数字信号的图像格式，使TMDS解码电路11、倍增电路12及图像·声音处理电路15变为断电模式，以此能够防止接收器LSI 16的过热失控，节省电力，防止对接收器LSI16的破坏。
在本实施形态中，TMDS解码电力11相当于解码电路，图像·声音电路15相当于处理电路，断电判别电路14相当于控制装置，倍增电路12相当于时钟脉冲生成电路，计数电路13相当于检测电路。还有，接收器LSI 16相当于集成电路。
又，在本实施形态中，说明了一个例子，但也可以用除此以外的方法实现高速数字接口解码接收装置。例如，作为控制装置，也可以取代断电判别电路14，使用LSI 16的外部的微型计算机。又可以构成能够从源设备接收符合DVI标准等的以外的高速数字接口标准的数字信号的高速数字接口解码接收装置。
实施形态3
以下以图4对本发明的实施形态3进行说明。
图4是表示本发明实施形态3的高速数字接口解码接收装置的结构的方框图。
图4的接口解码接收装置中，与图3的接口解码接收装置相同或相当的部分标以相同的符号。图4的接口解码接收装置与图3的接口解码接收装置不同点部分如下。
图4的接口解码接收装置具备代替图3的断电判别电路14的微型计算机17、同步发生电路18、同步切换电路19、图像处理电路20及OSD(在屏幕显示)插入电路21。在接收器LSI 16内设有同步发生电路18及同步切换电路19。
又，OSD插入电路21上连接CRT(阴极射线管)、液晶显示装置、等离子体显示装置等显示器30；在图像·声音处理电路15上连接扬声器40。
在计数电路13上，从图像显示装置内的信号源25输入某一定频率的时钟脉冲信号C，同时提供从差动缓冲器10d输出的时钟脉冲信号D。时钟脉冲信号C的频率比时钟脉冲信号D的频率低。
计数电路13对时钟脉冲信号C的1个周期内的时钟脉冲信号D的脉冲数(时钟脉冲数)进行计数，将表示计数值的时钟脉冲计数器信号H输出。
同步发生电路18在接收器LSI 16内经常发生空转的同步信号P。同步信号P含有垂直同步信号及水平同步信号。同步切换电路19根据微型计算机17输出的断电控制信号L，将TMDS解码电路11输出的水平同步信号G1及垂直同步信号与同步发生电路18输出的同步信号P切换，作为同步信号Q输出。
微型计算机17根据计数电路13输出的时钟脉冲计数器信号H计算打点时钟脉冲频率。还有，微型计算机17将计算出的时钟脉冲频率与图2所示的一览表的打点时钟脉冲频率相比较，以此判别输入的数字信号是否有能够解码的图像格式，将表示判别结果的断电控制信号L输出到TMDS解码电路11、倍增电路12、图像·声音处理电路15及同步切换电路19。
借助于此，在输入的数字信号没有能够解码的图像格式的情况下，控制使TMDS解码电路11、倍增电路12及图像·声音处理电路15进入断电模式。
同步切换电路19，通常将TMDS解码电路11输出的水平同步信号G1及垂直同步信号G2作为同步信号Q输出到微型计算机17。同步切换电路19在输入的数字信号没有能够解码的图像格式的情况下，应答微型计算机17输出的断电控制信号L，将同步信号发生电路18输出的同步信号P替换为TMDS解码电路11输出的水平同步信号G1及垂直同步信号G2，作为同步信号Q输出到微型计算机17。
这种情况下，微型计算机17将与同步切换电路19输出的同步信号Q同步的信息显示信号M输出到OSD插入电路。
图像处理电路20对图像·声音处理电路15输出的图像信号进行图像修正等图像处理。在这种情况下，由于不存在图像处理电路20输出的图像信号，OSD插入电路21根据微型计算机17输出的信息显示信号M，将在屏幕显示用图形信号全面插入。以此利用在屏幕显示信息于显示器30上。图5是表示将在屏幕显示的信息显示于显示器30的画面上的例子的图。
又，利用微型计算机17输出的信号Z将与在屏幕上的显示相同的信息作为声音从扬声器40输出。
如上所述，在本实施形态的接口解码接收装置中，判别输入的数字信号的格式，通过使TMDS解码电路11、倍增电路12及图像·声音处理电路变成断电模式，能够实现防止接收器LSI 16的过热失控、节省电力及防止对接收器LSI 16的破坏。又，在输入具有能够解码的图像格式以外的图像格式的数字信号的情况下，可以在显示器30上将信息在屏幕上显示。这时，能够将信息作为声音从扬声器40输出。
在本实施形态中，TMDS解码电路11相当于解码电路，图像·声音处理电路15相当于处理电路，倍增电路12相当于时钟脉冲生成电路，计数电路13相当于检测电路，微型计算机17相当于控制装置。又，同步切换电路19相当于同步信号选择电路，同步发生电路18相当于同步信号发生电路。还有，OSD插入电路21相当于通知装置或显示电路，扬声器40相当于通知装置或声音输出装置，接收器LSI 16相当于集成电路。
又，在本实施形态中，说明了一个例子，但也可以用除此以外的方法实现高速数字接口解码接收装置。例如，作为控制装置，也可以替代微型计算机17，在接收器LSI 16内部构成控制电路。也可以构成高速数字接口解码接收装置，以从源设备接收符号DVI标准等以外的高速接口标准的数字信号。
又可以是，通知装置采用LED(发光二极管)等发光元件，将数字信号有能够解码的格式以外的格式的情况通知用户。

Claims (18)

1.一种数字接口解码接收装置，其特征在于，具备
将输入的数字信号进行解码的解码电路、
处理利用所述解码电路解码的数字信号的处理电路、
判别输入的数字信号是否具有能够利用所述解码电路解码的格式，在输入的所述信号没有能够利用所述解码电路解码的格式的情况下，停止所述处理电路工作的控制装置。
2.根据权利要求1所述的数字接口解码接收装置，其特征在于，
输入的数字信号为符合高速数字接口标准的数字信号，含有图像信号和声音信号；
所述解码电路从数字信号提取图像信号和声音信号；
所述处理电路对利用所述解码电路提取的图像信号和声音信号进行处理。
3.根据权利要求1所述的数字接口解码接收装置，其特征在于，
所述控制装置通过停止对所述处理电路的电源电压的供给、或工作时钟脉冲信号的供给，使所述处理电路停止工作。
4.根据权利要求1所述的数字接口解码接收装置，其特征在于，
还具备将所述处理电路停止工作通知用户的通知装置；
所述控制装置在输入的数字信号没有能够利用所述解码电路解码的格式的情况下，利用通知装置发出表示所述处理电路工作停止的意思的通知。
5.根据权利要求4所述的数字接口解码接收装置，其特征在于，
所述通知装置含有生成信息显示用的信号的显示电路；
所述控制装置在输入的数字信号没有能够利用所述解码电路解码的格式的情况下，控制所述显示电路，使其显示表示所述处理电路工作停止的信息。
6.根据权利要求4所述的数字接口解码接收装置，其特征在于，
所述通知装置含有声音输出装置；
所述控制装置在输入的数字信号没有能够利用所述解码电路解码的格式的情况下，控制所述在屏幕显示电路，以便从所述声音控制装置输出表示所述处理电路工作停止的信息。
7.根据权利要求1所述的数字接口接收装置，其特征在于，
还具备使输入的时钟脉冲信号倍增后作为解码用时钟脉冲信号输出的时钟脉冲生成电路；
所述解码电路使用所述时钟脉冲生成电路输出的解码用时钟脉冲信号，从输入的数字信号提取图像信号和同步信号；
所述处理电路处理所述解码电路提取的图像信号；
所述控制装置根据所述解码电路提取的同步信号与从所述时钟脉冲电路输出的解码用时钟脉冲信号，判别图像信号的格式是否是能够利用解码电路解码的格式，在图像信号没有能够利用所述解码电路解码的格式的情况下，停止所述处理电路的工作。
8.根据权利要求7所述的数字接口解码接收装置，其特征在于，
所述控制装置根据所述解码电路提取的同步信号及从所述时钟脉冲生成电路输出的解码用时钟脉冲信号计算图像的垂直频率和水平频率，根据计算出的图像的垂直频率和水平频率判别图像信号的格式是否是能够利用所述解码电路解码的格式。
9.根据权利要求8所述的数字接口解码接收装置，其特征在于，
所述控制装置将图像的垂直频率和水平频率作为能够利用所述解码电路解码的格式存储，通过将计算出的图像的垂直频率和水平频率与存储的图像的垂直频率和水平频率相比较，判别图像信号的格式是否是能够利用所述解码电路解码的格式。
10.根据权利要求7所述的数字接口解码接收装置，其特征在于，
所述解码电路、所述处理电路、所述控制装置及所述时钟脉冲生成电路由集成电路构成。
11.根据权利要求7所述的数字接口接收装置，其特征在于，
所述控制装置通过停止对所述解码电路、所述处理电路及所述时钟脉冲生成电路的电源电压的供给或停止工作时钟脉冲信号的供给，使所述处理电路停止。
12.根据权利要求1所述的数字接口解码接收装置，其特征在于，
还具备使输入的时钟脉冲信号倍增后作为解码用时钟脉冲信号输出的时钟脉冲生成电路、以及检测所述时钟脉冲生成电路输出的解码用时钟脉冲信号的频率的检测电路；
所述解码电路使用所述时钟脉冲生成电路输出的解码用时钟脉冲信号，从输入的数字信号提取图像信号及同步信号；
所述处理电路处理所述解码电路提取的图像信号；
所述控制装置根据所述检测电路检测出的频率判别图像信号的格式是否是能够利用所述解码电路解码的格式，在图像信号没有能够利用所述解码电路解码的格式的情况下，停止所述解码电路、所述时钟脉冲生成电路及所述处理电路的工作。
13.根据权利要求12所述的数字接口解码接收装置，其特征在于，
所述控制装置将图像的点时钟脉冲频率作为能够利用所述解码电路解码的格式存储，通过将所述检测电路检测出的频率与存储的点时钟脉冲频率相比较，判别图像信号的格式是否是能够利用所述解码电路解码的格式。
14.根据权利要求12所述的数字接口解码接收装置，其特征在于，
所述解码电路、所述处理电路、所述控制装置、所述时钟脉冲生成电路及所述检测电路由集成电路构成。
15.根据权利要求12所述的数字接口接收装置，其特征在于，还具备在内部发生同步信号的同步信号发生电路、
将利用所述解码电路提取的同步信号及利用所述同步信号发生电路发生的同步信号有选择地输出的同步信号选择电路、以及
生成信息显示用的信号的显示电路；
所述控制装置根据所述同步信号选择电路输出的同步信号工作，在输入的数字信号没有能够利用所述解码电路解码的格式的情况下，控制所述同步信号选择电路，以便输出利用所述同步信号发生电路发生的的同步信号，并对所述显示电路进行控制，以便显示表示所述解码电路、所述时钟脉冲生成电路及所述处理电路工作停止的信息。
16.根据权利要求15所述的数字接口解码接收装置，其特征在于，
所述解码电路、所述处理电路、所述时钟脉冲生成电路、所述检测电路、所述同步信号发生电路及所述同步信号选择电路由集成电路构成；所述控制装置及所述显示电路由集成电路外部的电路构成。
17.根据权利要求15所述的数字接口解码接收装置，其特征在于，
所述控制装置通过停止对所述解码电路、所述时钟脉冲生成电路及所述处理电路的电源电压的供给或停止工作时钟脉冲信号的供给，使所述处理电路停止。
18.根据权利要求1所述的数字接口解码接收装置，其特征在于，
所述控制装置由微型计算机构成。
CNB2004800098555A 2003-05-28 2004-05-27 数字接口解码接收装置 Expired - Fee Related CN100435564C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP150638/2003 2003-05-28
JP2003150638 2003-05-28

Publications (2)

Publication Number Publication Date
CN1774915A true CN1774915A (zh) 2006-05-17
CN100435564C CN100435564C (zh) 2008-11-19

Family

ID=33487189

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800098555A Expired - Fee Related CN100435564C (zh) 2003-05-28 2004-05-27 数字接口解码接收装置

Country Status (6)

Country Link
US (1) US7596188B2 (zh)
EP (1) EP1635558A4 (zh)
JP (1) JPWO2004107746A1 (zh)
KR (1) KR100719655B1 (zh)
CN (1) CN100435564C (zh)
WO (1) WO2004107746A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399413C (zh) * 2004-06-02 2008-07-02 晨星半导体股份有限公司 数字视频接口离线模式侦测方法及相关的数字视频接口接收器
US7957733B2 (en) 2004-07-16 2011-06-07 Sellerbid, Inc. Method and apparatus for multimedia communications with different user terminals
US20140071818A1 (en) 2004-07-16 2014-03-13 Virginia Innovation Sciences, Inc. Method and system for efficient communication
US7899492B2 (en) 2004-07-16 2011-03-01 Sellerbid, Inc. Methods, systems and apparatus for displaying the multimedia information from wireless communication networks
US20060209880A1 (en) * 2004-12-10 2006-09-21 Mediatek Incorporation Method of audio data transmission and system thereof
US8041845B2 (en) 2005-02-11 2011-10-18 Mstar Semiconductor, Inc. Method for detecting digital video interface off-line mode and associated receiver
KR100747499B1 (ko) * 2005-07-26 2007-08-08 삼성전자주식회사 영상처리장치 및 영상처리방법
JP4586663B2 (ja) * 2005-07-26 2010-11-24 船井電機株式会社 放送信号受信装置
TWI311886B (en) * 2005-12-05 2009-07-01 Au Optronics Corporatio Method and video apparatus for auto-compensating weak signal
JP4849885B2 (ja) * 2005-12-20 2012-01-11 株式会社ソニー・コンピュータエンタテインメント ビデオエンコード装置、ビデオエンコード方法ならびにそれを用いた電子機器
KR101111913B1 (ko) * 2006-01-05 2012-02-15 삼성전자주식회사 디스플레이장치 및 그 전원제어방법
JP4816123B2 (ja) * 2006-02-17 2011-11-16 ソニー株式会社 無線通信装置及び無線通信方法
JP2007288407A (ja) * 2006-04-14 2007-11-01 Matsushita Electric Ind Co Ltd テレビジョン受像機
RU2372741C2 (ru) 2006-05-16 2009-11-10 Сони Корпорейшн Система передачи данных, устройство передачи, устройство приема, способ передачи данных и программа
JP4363426B2 (ja) 2006-08-21 2009-11-11 ソニー株式会社 映像受信装置及び映像受信方法
KR20080024623A (ko) * 2006-09-14 2008-03-19 삼성전자주식회사 디스플레이장치 및 그 데이터 표시방법
KR101366316B1 (ko) * 2007-01-09 2014-02-21 엘지전자 주식회사 신호 싱크 및 그의 동작 방법과 이를 제어하는 컴퓨터프로그램을 저장하는 컴퓨터로 읽을 수 있는 기록 매체
JP2008288958A (ja) * 2007-05-18 2008-11-27 Funai Electric Co Ltd 信号入力システム
KR101464661B1 (ko) * 2007-08-17 2014-11-25 삼성전자주식회사 외부-영상기기의 영상출력 모드 변경기능을 구비한영상기기 및 그 제어방법
JP2009080171A (ja) * 2007-09-25 2009-04-16 Nec Electronics Corp 信号処理装置
JP5176455B2 (ja) * 2007-09-27 2013-04-03 船井電機株式会社 出力装置
JP5768383B2 (ja) * 2011-01-24 2015-08-26 セイコーエプソン株式会社 画像表示装置および画像表示方法
CN105793918B (zh) * 2013-09-27 2019-01-22 皇家飞利浦有限公司 同时显示多个视频源的视频数据
JP6072158B2 (ja) * 2015-07-29 2017-02-01 キヤノン株式会社 表示制御装置及びその制御方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291328A (ja) * 2000-03-31 2001-10-19 Pioneer Electronic Corp 情報再生装置及び情報再生方法
US4178549A (en) * 1978-03-27 1979-12-11 National Semiconductor Corporation Recognition of a received signal as being from a particular transmitter
US4739403A (en) * 1985-10-28 1988-04-19 Zenith Electronics Corporation Digital horizontal processor
GB2217536B (en) 1988-04-21 1992-05-13 Marconi Instruments Ltd Frequency counter
JPH06189294A (ja) * 1992-12-15 1994-07-08 Sony Corp 画像符号化方法、画像復号化方法、画像符号化装置、画像復号化装置及び記録媒体
JP3012487B2 (ja) * 1995-06-06 2000-02-21 日本電気株式会社 伝言表示機能付き無線選択呼出受信機
JP3487119B2 (ja) * 1996-05-07 2004-01-13 松下電器産業株式会社 ドットクロック再生装置
JPH10243322A (ja) 1997-02-28 1998-09-11 Nec Corp 映像信号表示装置
JPH10336585A (ja) 1997-06-03 1998-12-18 Toshiba Corp 動画像記録／再生装置および動画像記録／再生方法
KR100268061B1 (ko) 1998-08-20 2000-10-16 윤종용 비디오 포맷 모드 검출기
CN1169150C (zh) 1998-10-12 2004-09-29 松下电器产业株式会社 用于记录或再现信息记录介质中的数据的装置和方法
JP4115655B2 (ja) 1998-10-12 2008-07-09 松下電器産業株式会社 情報記録媒体、情報記録媒体に情報を記録、再生する装置および方法
JP2000155553A (ja) 1998-11-20 2000-06-06 Fujitsu General Ltd 複数モードの表示方法及び表示装置
JP4136173B2 (ja) 1999-02-26 2008-08-20 キヤノン株式会社 画像表示制御システム、画像表示システム制御方法
EP1032201B1 (en) 1999-02-26 2005-11-02 Canon Kabushiki Kaisha Image display control system and method
JP2000338925A (ja) * 1999-05-28 2000-12-08 Alps Electric Co Ltd 映像表示装置
JP3442322B2 (ja) 1999-09-14 2003-09-02 松下電器産業株式会社 ディスプレイ装置及びその駆動方法
JP2001195824A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd デジタル情報処理装置及びデジタル情報処理方法
JP2001285897A (ja) 2000-03-28 2001-10-12 Ando Electric Co Ltd 動画受信品質評価装置
JP4008688B2 (ja) 2000-10-12 2007-11-14 松下電器産業株式会社 信号送信装置及び信号受信装置
JP2002318572A (ja) 2001-04-20 2002-10-31 Sony Corp 画像処理装置及び画像表示装置
JP2002369096A (ja) * 2001-06-07 2002-12-20 Matsushita Electric Ind Co Ltd テレビジョン受像器
EP1276325A3 (en) * 2001-07-11 2004-07-14 Matsushita Electric Industrial Co., Ltd. Mpeg encoding apparatus, mpeg decoding apparatus, and encoding program
JP2003110963A (ja) * 2001-10-01 2003-04-11 Matsushita Electric Ind Co Ltd 地上デジタル放送用受信機
US7019791B2 (en) 2001-11-09 2006-03-28 Hitachi, Ltd. Video processing device
JP2003153124A (ja) 2001-11-09 2003-05-23 Hitachi Ltd 映像・音声受信装置及びテレビジョン受像機
CA2471541A1 (en) * 2001-12-24 2003-07-17 Silicon Image, Inc. System for serial transmission of video and packetized audiodata in multiple formats

Also Published As

Publication number Publication date
KR20060013557A (ko) 2006-02-10
EP1635558A1 (en) 2006-03-15
WO2004107746A1 (ja) 2004-12-09
KR100719655B1 (ko) 2007-05-17
JPWO2004107746A1 (ja) 2006-07-20
EP1635558A4 (en) 2009-03-18
CN100435564C (zh) 2008-11-19
US20060077298A1 (en) 2006-04-13
US7596188B2 (en) 2009-09-29

Similar Documents

Publication Publication Date Title
CN1774915A (zh) 数字接口解码接收装置
CN1774919A (zh) 数字接口接收装置
CN1197040C (zh) 显示监视器用输入频道切换控制装置及控制方法
CN1787627A (zh) 高画质多媒体接口传送方法及系统
CN1728800A (zh) 控制音频/视频输出的装置、介质和方法
CN1574744A (zh) 实时优化多媒体分组传输速率的方法
CN1592388A (zh) 基于分组的视频显示接口及其使用方法
US20090300243A1 (en) Transmitting and conversion apparatus for universal serial bus (usb) to high definition multimedia interface (hdmi)
CN1627810A (zh) 图像信号输出装置
CN1573679A (zh) 用于链路时钟频率与像素/音频时钟频率的枚举法
CN1592387A (zh) 利用辅助信道对视频监视器训练
US9838639B2 (en) Transmission apparatus, display apparatus, and image display system
CN1574937A (zh) 在数字视频系统中最小化缓冲器需求
CN1551627A (zh) 具有周期状态检查的基于分组的闭环视频显示接口
CN1592201A (zh) 减少多媒体数据分组开销的技术
CN1744684A (zh) 视频显示控制设备和视频显示控制方法
CN1602019A (zh) 有效传输多媒体数据分组的方法和装置
CN101043596A (zh) 电视接收机、图像处理装置以及高画质图像显示系统
US20050275603A1 (en) Display apparatus and display system using the same
CN1771531A (zh) 图像处理设备和方法、显示设备和方法、以及电子设备
CN1684128A (zh) 显示装置、显示驱动器以及数据传送方法
CN1901654A (zh) 媒体播放器及其控制方法以及媒体播放系统
CN1152362C (zh) 图像显示装置和方法
CN1957323A (zh) 显示装置和使用其的显示系统
CN1728213A (zh) Pdp数据驱动器、pdp驱动方法、等离子显示设备及其控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081119

Termination date: 20130527