JP2009177229A

JP2009177229A - 受信回路

Info

Publication number: JP2009177229A
Application number: JP2008010512A
Authority: JP
Inventors: Hiroshi Inose; 浩猪瀬
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2008-01-21
Filing date: 2008-01-21
Publication date: 2009-08-06
Also published as: KR101007162B1; US20090185628A1; KR20090080471A; CN101494042A; TW200933594A

Abstract

【課題】従来の受信回路は、接続検出回路に他の回路よりも高い耐圧の素子を利用しなければならず、回路規模が大きくなる問題があった。
【解決手段】本発明にかかる受信回路は、デジタル信号により映像データを含む送信データを受信する受信回路であって、受信側機器の固有ＩＤの読み出しに用いられる読み出しクロックの有無を検出する第１のクロック検出回路１０と、送信データの伝送クロックの有無を検出する第２のクロック検出回路１２と、第１のクロック検出回路１０及び第２のクロック検出回路１２の検出結果が入力され、読み出しクロック及び伝送クロックの少なくとも一方に基づき送信側機器とのリンク状態を検出するリンク状態検出回路１４と、を備えるものである。
【選択図】図１

Description

本発明は受信回路に関し、特に送信側機器から出力される信号に基づきリンク状態を検出する受信回路に関する。

近年、情報機器の間をケーブルで接続する際に、送信側機器と受信側機器においてそれぞれ相手側機器が接続されているか否かを判断して各種制御を実行することが行われている。このような接続確認動作を制御の１つに含む規格としてＤＶＩ（Digital Visual Interface）規格がある。また、映像データ転送に関する部分としてＤＶＩ規格の内容を含むＨＤＭＩ（High-Definition Multimedia Interface）規格がある。

ここで、ＤＶＩ規格及びＨＤＭＩ規格における接続検出方法について説明する。図４に従来例としてＤＶＩ規格に準拠した信号を受信する受信回路１００のブロック図を示す。図４に示すように、受信回路１００は、コネクタを介して送信側機器と接続される。受信回路１００は、＋５Ｖ検出回路１０１、ＴＭＤＳクロック受信回路１０２、ＤＤＣ受信回路１０３、表示装置制御回路１０４を有する。＋５Ｖ受信回路は、コネクタの＋５Ｖ端子及び端子Ｐ１０１を介して送信側機器が出力する５Ｖの電圧を有する信号（＋５Ｖ信号）を受信する。そして、＋５Ｖ検出回路１０１は、＋５Ｖ信号を検出すると表示装置制御回路１０４に＋５Ｖ検出信号を出力する。表示装置１０４は、＋５Ｖ検出信号に基づき動作を開始する。なお、＋５Ｖ端子とＨＰＤ端子とは抵抗Ｒによって接続されており、ＨＰＤ端子を介して送信側機器に５Ｖの信号がＨＰＤ（Hot Plug Detect）信号として出力される。送信側機器はＨＰＤ信号に基づき受信側機器との接続状態を認識する。

ＴＭＤＳクロック受信回路は、送信データの伝送クロックであるＴＭＤＳ（Transition Minimized Differential Signaling）クロックを受信し、表示装置制御回路１０４にＴＭＤＳ信号を出力する。このＴＭＤＳクロックは、差動信号であって、ＴＭＤＳ＋端子及び端子Ｐ１０２を介して正相側クロックが供給され、ＴＭＤＳ−端子及び端子Ｐ１０３を介して逆相側クロックが供給される。ＤＤＣ受信回路１０３は、送信側機器がＥＤＩＤ（Extended Display Identification Data）ＲＯＭ１１０の情報を読み出すＤＤＣ（Display Data Channel）クロックを受信し、表示装置制御回路１０４にＤＤＣ信号を出力する。なお、ＥＤＩＤＲＯＭには、受信側機器（例えばディスプレイ）に関する情報が格納されており、送信側機器はＥＤＩＤＲＯＭ１１０から読み出した情報に基づき、送信側機器に送信する伝送データのフォーマットを決定する。なお、ＤＤＣクロックはＤＤＣクロック端子及び端子Ｐ１０４を介してＤＤＣ受信回路１０３に与えられ、ＥＤＩＤＲＯＭ１１０から読み出された情報は、ＤＤＣデータ端子を介して送信側機器に与えられ、端子Ｐ１０５を介してＤＤＣ受信回路１０３に与えられる。

この受信回路における制御状態の遷移を示すシーケンス図を図５に示す。図５に示すように、受信回路１００は、＋５Ｖ信号の入力がなければ送信側機器とのリンクが切断状態であると判断し、例えば表示装置制御回路１０４の動作を停止する。そして＋５Ｖ信号の入力がある場合、送信側機器とのリンクが確率した状態であると認識し、表示装置制御回路１０４にリンクアクティブ状態を通知してディスプレイを動作（ＯＮ）状態とする。また、受信回路１００では、送信側機器から、リンクインアクティブの状態の指示があった場合、パワーセーブモードに移行して消費電力を削減した動作を行う。そして、所定時間の間リンクアクティブの状態への移行指示が送信側機器からなければ、さらに消費電力を削減した動作モードに移行する。一方、パワーセーブモードにおいて、送信側機器からリンクアクティブの状態への移行指示があった場合、再度ディスプレイをＯＮ状態とする。

このように、従来の受信回路では、＋５Ｖ信号に基づいて、受信回路と送信側機器との接続状態を確認していた。このＤＶＩ規格における接続状態の確認方法は、非特許文献１に詳細が開示されている。また、送信側機器における接続状態の確認方法の別の例が特許文献１に開示されている。特許文献１では、受信側機器がアナログ信号により映像信号を受信する場合において、送信側機器が接続状態を確認する方法が開示されている。上記のＤＤＣクロック及びＤＤＣデータの伝送経路は、一般的に受信側機器においてプルアップ構成とされる。このように伝送経路がプルアップ構成となっている場合、送信側機器の接続状態に応じて伝送経路の電位が変化する。そこで、特許文献１では、この伝送経路の電位に基づき接続状態を認識する。しかし、受信側機器では、伝送経路は常にプルアップされた状態であり、この電位変化を認識することはできない。そのため、特許文献１の方法を受信側機器に適用することはできない。
Digital Visual Interface specification Revision 1.0 Appendix C. Digital Monitor Power State 特開２００７−２２５９８０号公報

上記のように、ＤＶＩ規格及びＨＤＭＩ規格では＋５Ｖ信号により受信回路と送信側機器との接続状態を認識することができる。しかしながら、近年、半導体の製造プロセスは微細化が進んでおり、５Ｖの電圧に耐えうる高耐圧素子を形成した場合、高耐圧素子の素子サイズは他の低耐圧素子の素子サイズに比べて極めて大きくなる。そのため、上記受信回路１００では、＋５Ｖ検出回路の回路規模が他の回路に比べて極めて大きくなり、受信回路１００を構成する半導体装置のチップサイズを縮小できない問題がある。

本発明の一態様は、デジタル信号により映像データを含む送信データを受信する受信回路であって、受信側機器の固有ＩＤの読み出しに用いられる読み出しクロックの有無を検出する第１のクロック検出回路と、前記送信データの伝送クロックの有無を検出する第２のクロック検出回路と、前記第１、第２のクロック検出回路の検出結果が入力され、前記読み出しクロック及び前記伝送クロックの少なくとも一方に基づき送信側機器とのリンク状態を検出するリンク状態検出回路と、を備える受信回路である。

本発明の受信回路では、第１のクロック及び第２のクロックの少なくとも一方に基づき送信側機器とのリンク状態を認識することができる。つまり、本発明の受信回路では、５Ｖの電圧を扱うことなくリンク状態の認識ができるため、５Ｖの耐圧を有する素子を用いることなく回路を構成することができる。

本発明の受信回路によれば、送信側機器とのリンク状態を認識することが可能でありながら、回路規模の小さい受信回路を実現できる。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１に本実施の形態にかかる受信回路１のブロック図を示す。以下の説明では、受信回路１は、ＤＶＩ規格又はＨＤＭＩ規格に準拠した方式でデータの送受信を行うものとする。図１に示すように、受信回路１は、第１のクロック受信回路（例えば、ＤＤＣ受信回路）１０、第１のクロック検出回路（例えば、ＤＤＣクロック検出回路）１１、第２のクロック受信回路（例えば、ＴＭＤＳクロック受信回路）１２、第２のクロック検出回路（例えば、ＴＭＤＳクロック検出回路）１３、リンク状態検出回路１４、制御回路（例えば、表示装置制御回路）１５、端子Ｐ１〜Ｐ４を有する。

また、受信回路１を有する受信側機器はコネクタとＥＤＩＤＲＯＭ２０を有する。コネクタは、＋５Ｖ端子、ＨＰＤ端子、ＴＭＤＳ＋端子、ＴＭＤＳ−端子、ＤＤＣクロック端子、ＤＤＣデータ端子を有する。なお、受信回路１はコネクタを介して送信側機器と接続される。また、コネクタに設けられる端子のうち＋５Ｖ端子及びＨＰＤ端子は、受信回路１とは接続されず、＋５Ｖ端子とＨＰＤ端子とは抵抗Ｒによって接続される。

ＤＤＣ受信回路１１は、ＤＤＣクロック端子及び端子Ｐ３を介して入力される読み出しクロック（例えば、ＤＤＣ（Display Data Channel）クロック）を受信して、表示装置制御回路１５にＤＤＣ信号を出力する。また、ＤＤＣ受信回路１１は、ＤＤＣデータ端子を介してＥＤＩＤ（Extended Display Identification Data）ＲＯＭ２０から読み出される情報を端子Ｐ４を介して受信する。なお、ＥＤＩＤＲＯＭ２０に格納されるデータは、例えば受信側機器の固有ＩＤなど受信側機器に関する情報である。また、ＥＤＩＤＲＯＭ２０は、ＤＤＣクロック端子と端子Ｐ３とを接続する配線からＤＤＣクロックを受信し、ＤＤＣデータ端子と端子Ｐ４を接続する配線を介して情報を出力する。

ＤＤＣクロック検出回路１２は、端子Ｐ３とＤＤＣ受信回路１１とを接続する配線を介してＤＤＣクロックを受信し、ＤＤＣクロックを検出して検出信号Ａを出力する。ＤＤＣクロック検出回路１２は、例えばクロックカウンタや周波数検出回路などの回路によってＤＤＣクロックを検出し、ＤＤＣクロックがあると判断した場合は検出信号Ａを出力する。

ＴＭＤＳクロック受信回路１３は、送信データの伝送クロック（例えば、ＴＭＤＳ（Transition Minimized Differential Signaling）クロック）を受信して、表示装置制御回路１５にＴＭＤＳ信号を出力する。ＴＭＤＳクロックは、図示しない他の経路を介して送信側機器から受信回路１に伝送される送信データの伝送クロックである。ＴＭＤＳクロックは、差動信号であって、ＴＭＤＳ＋端子及び端子Ｐ１を介して正相側クロックが入力され、ＴＭＤＳ−端子及び端子Ｐ２を介して逆相側クロックが入力される。

ＴＭＤＳクロック検出回路１４は、ＴＭＤＳ信号を受信して、ＴＭＤＳクロックを検出して、検出信号Ｂを出力する。ＴＭＤＳクロック検出回路１４は、例えばクロックカウンタや周波数検出回路などの回路によってＴＭＤＳクロックを検出し、ＴＭＤＳクロックがあると判断した場合は検出信号Ｂを出力する。

リンク状態検出回路１４は、検出信号Ａ及び検出信号Ｂの少なくとも一方に基づき受信回路１と送信側機器とのリンク状態を検出し、リンク検出信号ＬＤを表示装置制御回路１５に出力する。より具体的には、リンク状態検出回路１４は、検出信号Ａ及び検出信号Ｂの少なくとも一方がクロックが送信されている状態を示す場合にリンク検出信号ＬＤを出力する。

表示装置制御回路１５は、ＴＭＤＳ信号、ＤＤＣ信号及び送信データ（不図示）に基づき後段に接続される後段装置（例えば、ディスプレイ）の制御を行う。また、表示装置制御回路１５は、リンク検出信号ＬＤに基づき自己の電源状態の制御及び後段装置の電源状態の制御を行う。

次に、本実施の形態にかかる受信回路１の動作について説明する。図２に受信回路１における制御状態の遷移を示すシーケンス図を示す。図２に示すように、受信回路１は、ＤＤＣクロック及びＴＭＤＳクロックのいずれも入力されなければ送信側機器とのリンクが切断状態であると判断し、例えば表示装置制御回路１５の電源状態をスタンバイ等の低消費電力モードとする。そして、ＤＤＣクロック及びＴＭＤＳクロックのいずれかが入力されると検出信号Ａ又は検出信号Ｂがクロックの入力を検出したことを示す。そのため、リンク状態検出回路１４が送信側機器とのリンクが確率した状態であると認識し、リンク検出信号ＬＤを表示装置制御回路１５に出力し、表示装置制御回路１５はリンクアクティブ状態が指示されたと認識しディスプレイを動作（ＯＮ）状態とする。また、受信回路１では、送信側機器から、リンクインアクティブの状態の指示があった場合、及び、ＤＤＣクロック及びＴＭＤＳクロックのいずれもが停止した場合に表示装置制御回路１５及びディスプレイをパワーセーブモードに移行して消費電力を削減した動作を行う。そして、所定時間の間リンクアクティブの状態への移行指示が送信側機器からなければ、表示装置制御回路１５及びディスプレイをさらに消費電力を削減した動作モードに移行する。一方、パワーセーブモードにおいて、送信側機器からリンクアクティブの状態への移行指示があった場合、及び、ＤＤＣクロック及びＴＭＤＳクロックのいずれか一方の入力があった場合に再度ディスプレイをＯＮ状態とする。

上記説明より、本実施の形態にかかる受信回路１は、ＤＤＣクロック及びＴＭＤＳクロックの少なくとも一方が入力されている状態を検出して受信回路１と送信側機器とのリンク状態を認識することができる。これにより、従来の受信回路のような５Ｖの耐圧を有する素子を用いることなく受信回路１を構成することができる。つまり、素子サイズの小さな低耐圧素子のみによって受信回路１を構成することができることから、受信回路１を小型化することができる。

また、本実施の形態にかかる受信回路１は、ＤＤＣクロック及びＴＭＤＳクロックが入力されていない状態をリンクが切断された状態と認識することができる。ＤＤＣクロック及びＴＭＤＳクロックのいずれもが入力されていない状態では、基本的には送信側機器からの送信データの入力はない。そのため、このような状態を検出することで、本実施の形態にかかる受信回路１は、データの送信状態に応じて表示装置制御回路１５等の回路を低消費電力モードとすることができる。これにより、本実施の形態にかかる受信回路１は、受信側機器の電源制御をより詳細に行うことができ、受信側機器の消費電力を削減することができる。これに対して、従来の受信回路ではＤＤＣクロック及びＴＭＤＳクロックの有無にかかわらず＋５Ｖ信号が入力されていればリンクが確立された状態として認識してしまう。そのため、従来の受信回路ではＤＤＣクロック及びＴＭＤＳクロックの有無による電源の制御を行うことができない。

実施の形態２
実施の形態２にかかる受信回路１のブロック図を図３に示す。図３に示すように、実施の形態２にかかるリンク状態検出回路１４は、タイマ１６を有する。ＤＶＩ規格及びＨＤＭＩ規格では、送信側機器の動作開始時においてはＤＤＣクロックの送信停止からＴＭＤＳ信号の送信開始までに若干の間隔が設定される。そのため、実施の形態１にかかる受信回路１では、ＤＤＣクロックの停止からＴＭＤＳクロックの送信開始までの間をリンクが切断された状態と認識してしまう。

そこで、実施の形態２では、リンク状態検出回路１４内にタイマ１６を設け、検出信号ＡによってＤＤＣクロックの停止が通知されてから、所定の期間をカウントする。そして、そのカウント値が所定の値に達するまでの間、検出信号ＢによってＴＭＤＳクロックの検出が通知されなくてもリンクが切断状態と判定されるのを防止する。

なお、タイマ１６を用いて、検出信号ＢによってＴＭＤＳクロックの停止が通知されてから、所定の期間をカウントし、次にＤＤＣクロック又はＴＭＤＳクロックが入力されるまでのクロックのない期間をリンクの切断状態と判定されるのを防止する構成であっても良い。

このように、タイマ１６によって、ＤＤＣクロック及びＴＭＤＳクロックのいずれもが入力されない所定の期間をリンク状態に保つことで、パワーセーブモードとディスプレイＯＮモードとが頻繁に切り替わることを防ぐことができる。このような、頻繁なモード切り替わりが発生した場合、受信側機器の動作が不安定になる恐れがある。しかし、タイマ１６によって、頻繁なモード切り替わりを防止することで、受信側機器の動作を安定化させることができる。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、クロックの検出方法は、回路構成に応じて適宜変更することが可能である。

実施の形態１にかかる受信回路のブロック図である。実施の形態１にかかる受信回路の動作状態の遷移を示すシーケンス図である。実施の形態２にかかる受信回路のブロック図である。従来の受信回路のブロック図である。従来の受信回路の動作状態の遷移を示すシーケンス図である。

符号の説明

１受信回路
１０ＤＤＣ受信回路
１１ＤＤＣクロック検出回路
１２ＴＭＤＳクロック受信回路
１３ＴＭＤＳクロック検出回路
１４リンク状態検出回路
１５表示装置制御回路
１６タイマ
２０ＥＤＩＤＲＯＭ
ＬＤリンク検出信号

Claims

デジタル信号により映像データを含む送信データを受信する受信回路であって、
受信側機器の固有ＩＤの読み出しに用いられる読み出しクロックの有無を検出する第１のクロック検出回路と、
前記送信データの伝送クロックの有無を検出する第２のクロック検出回路と、
前記第１、第２のクロック検出回路の検出結果が入力され、前記読み出しクロック及び前記伝送クロックの少なくとも一方に基づき送信側機器とのリンク状態を検出するリンク状態検出回路と、
を備える受信回路。
前記リンク状態検出回路は、前記第１、第２のクロック検出回路の検出結果の入力があった時刻から所定の期間をカウントするタイマを有し、
前記リンク状態検出回路は、前記タイマのカウント値が所定の値を超えた場合に前記受信回路と前記送信側機器とのリンクが切断された状態であると判定する請求項１に記載の受信回路。
前記受信回路は、前記読み出しクロックを受信する第１のクロック受信回路と、前記伝送クロックを受信する第２のクロック受信回路と、前記第１のクロック受信回路及び前記第２のクロック受信回路が出力する信号を受けて後段に接続される後段装置を制御する制御回路とを有し、
前記制御回路は、前記リンク状態検出回路の検出結果に基づいて前記後段装置の電源状態を制御する請求項１又は２に記載の受信回路。
前記受信回路は、ＨＤＭＩ規格又はＤＶＩ規格に基づき前記送信データ、前記読み出しクロック及び前記伝送クロックを受信する請求項１乃至３のいずれか１項に記載の受信回路。
前記読み出しクロックは、ＨＤＭＩ規格又はＤＶＩ規格におけるＤＤＣクロック信号であって、前記伝送クロックは、ＨＤＭＩ規格又はＤＶＩ規格におけるＴＭＤＳクロック信号である請求項１乃至４のいずれか１項に記載の受信回路。