WO2011033561A1 - 消費電力低減回路、消費電力低減方法 - Google Patents

消費電力低減回路、消費電力低減方法 Download PDF

Info

Publication number
WO2011033561A1
WO2011033561A1 PCT/JP2009/004645 JP2009004645W WO2011033561A1 WO 2011033561 A1 WO2011033561 A1 WO 2011033561A1 JP 2009004645 W JP2009004645 W JP 2009004645W WO 2011033561 A1 WO2011033561 A1 WO 2011033561A1
Authority
WO
WIPO (PCT)
Prior art keywords
power
circuit
power consumption
command
signal
Prior art date
Application number
PCT/JP2009/004645
Other languages
English (en)
French (fr)
Inventor
橋本伸一
Original Assignee
Ｎｅｃディスプレイソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｎｅｃディスプレイソリューションズ株式会社 filed Critical Ｎｅｃディスプレイソリューションズ株式会社
Priority to PCT/JP2009/004645 priority Critical patent/WO2011033561A1/ja
Priority to JP2011531638A priority patent/JPWO2011033561A1/ja
Publication of WO2011033561A1 publication Critical patent/WO2011033561A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the present invention relates to a power consumption reduction circuit and a power consumption reduction method used for a peripheral device such as a display device.
  • Patent Documents 1 and 2 below have been proposed as techniques for reducing power consumption by providing a dedicated startup circuit during standby.
  • the microcomputer 10-1 receives an EDID (Extended display identification data) signal on the DDC (Display Data Channel) line and turns on / off the main power supply that supplies power to the LCD panel 30, the inverter 40, and the scaler 20.
  • the voltage source 70 supplies power to the main power supply circuit 50 and the sub power supply circuit 60.
  • the sub power supply circuit 60 supplies power to the microcomputer 10-1, RAM, and scaler 20 while the peripheral device is on standby.
  • the microcomputer 10-1 When the activation signal is input from the computer or the like to the scaler 20 during standby, the microcomputer 10-1 receives the activation signal and inputs an activation command to the main power supply circuit 50 via the main power supply control line. To do. As a result, power is supplied from the main power supply circuit 50 to each part of the apparatus.
  • the above-described technique has the following problems. That is, even if a microcomputer and a RAM are used, the power consumption cannot be sufficiently reduced.
  • the present invention provides a power consumption reduction circuit and a power consumption reduction method that further reduce power consumption.
  • the present invention provides a semiconductor switch (for example, EDID power) that outputs a detection signal indicating that a power-on command is input when a power-on command is input from an output terminal of an external device.
  • An on-command detection circuit 6 a switch circuit (for example, triac 3, photo triac 4) that drives or stops a power supply circuit that supplies power to each part of the apparatus, and the switch when a detection signal is output from the semiconductor switch
  • a control circuit for example, a latch / reset circuit 8) that turns on the circuit and supplies power to each part of the apparatus.
  • a semiconductor switch that outputs a detection signal when a power-on command is input is provided, and when the detection signal is obtained, the power supply circuit is turned on. This eliminates the need to operate the microcomputer for detecting the power-on command and its peripheral circuits, so that it is not necessary to start up these microcomputers and their peripheral circuits during standby, and the peripheral device consumes during standby. Electric power can be reduced.
  • FIG. 1 is a schematic block diagram showing a configuration of a peripheral device to which a startup circuit which is an example of a power consumption reduction circuit according to an embodiment of the present invention is applied.
  • the voltage source 2 is an AC power supply and is connected to a power supply circuit 5 via a triac 3.
  • the gate terminal of the triac 3 is connected to one terminal of the light receiving unit of the photo triac 4 and the other terminal of the light receiving unit of the photo triac 4 is connected between the voltage source 2 and the triac 3 via a resistor.
  • the light emitting section of the phototriac 4 has one terminal connected to the output terminal of the activation circuit 1 and is configured to receive a signal output from the activation circuit 1 and turn the power on and off.
  • the power supply circuit 5 receives power received from the voltage source 2 and supplies power to each unit in the peripheral device 100.
  • the activation circuit 1 is constituted by, for example, a CMOS logic circuit, and is connected to an I2C bus to constitute a circuit that reads specific EDID data.
  • the power for the activation circuit 1 may be supplied from a sub power source inside the peripheral device 100, or may be supplied from a signal generator (for example, a computer) via a power line of a signal cable.
  • a 5V power supply may be used.
  • a case where power is supplied from the power supply line of the signal generator will be described.
  • power is supplied from the output terminal of the signal generation device, which is an external device such as a computer, so that the drive circuit is driven. Since it is not necessary to supply, power consumption can be further reduced.
  • the startup circuit 1 receives the preset EDID data with the power ON, it operates to start up the power of the system including the microcomputer provided in the peripheral device.
  • the activation circuit 1 is provided with a plurality of terminals connected to the signal generator. This terminal is, for example, a D-SUB terminal, a DVI-I terminal, a DVI-D terminal, an HDMI terminal, a DP terminal, or the like.
  • the activation circuit 1 is provided with the number of EDID power-on command detection circuits 6 corresponding to the number of terminals (number of input signals) connected to the signal generator.
  • EDID power-on command detection circuits 6-1 to 6-5 are connected to each terminal (D-SUB terminal, DVD-I terminal, etc.) one by one.
  • the EDID power-on command detection circuit 6 monitors a power-on command output from the signal generator, and when detecting this power-on command, outputs a detection signal indicating the detection.
  • the EDID power-on command detection circuit 6 is configured by a hardware circuit, for example, a CMOS IC that can be driven with ultra-low power.
  • the OR circuit 7 has an input terminal connected to each output terminal of the EDID power-on command detection circuits 6-1 to 6-5, and a detection signal is output from at least one of the EDID power-on command detection circuits 6. When input, the output is set to HI.
  • the latch / reset circuit 8 is connected to the output terminal of the OR circuit 7. When a HI signal is input from the OR circuit 7, the latch / reset circuit 8 outputs an output signal to the light emitting unit of the phototriac 4 via a resistor.
  • the Vcc terminal is provided in each signal line and is connected to the + 5V power line of the signal generator via a diode, and receives power supplied from the signal generator.
  • the peripheral device 100 When the peripheral device 100 is connected to the signal generator and the signal generator is powered on, the signal generator supplies power from the 5V line of the input signal at each terminal such as the D-SUB terminal.
  • the starter circuit 1 starts operating upon obtaining this power.
  • Each of the EDID power-on command detection circuits 6 of the activation circuit 1 obtains power supplied from the 5V line of the input signal, and monitors whether EDID data that is a power-on command is input as an input signal. Yes.
  • the EDID power-on command detection circuit 6 When at least one of the EDID power-on command detection circuits 6 detects a power-on command, the EDID power-on command detection circuit 6 that has detected the power-on command outputs a detection signal. Output to the OR circuit 7.
  • the input OR circuit 7 outputs a HI signal to the latch / reset circuit 8 when a detection signal is input from at least one EDID power-on command detection circuit 6.
  • the latch / reset circuit 8 latches this HI signal, outputs the output signal to the light emitting part of the phototriac 4 and emits the light emitting part (for example, LED) of the phototriac 4.
  • the light emitting section emits light
  • the light receiving section of the phototriac 4 that has received the light is turned on, whereby the triac 3 is turned on and AC power from the voltage source 2 is supplied to the power supply circuit 5. .
  • electric power is supplied to each part of the peripheral device 100.
  • the peripheral device is a display device
  • an image corresponding to an image signal or the like output from the signal generator is displayed on the display screen.
  • a reset signal is input to the reset terminal of the latch / reset circuit 8 from the microcomputer provided in the peripheral device 100.
  • the latch / reset circuit 8 stops outputting the signal to the light emitting unit of the phototriac 4.
  • the light emitting portion of the phototriac 4 is turned off, the triac 3 is shut off, and the supply of power to the power supply circuit 5 is stopped.
  • the startup circuit 1 maintains the off state and enters a standby state.
  • FIG. 2 is a schematic block diagram illustrating a configuration of a peripheral device to which a startup circuit that is an example of a power consumption reduction circuit according to the second embodiment is applied.
  • the power control circuit 5a includes a power control circuit 5b, a phototransistor 5d, and a light emitting diode 5e.
  • the phototransistor 5d and the light emitting diode 5e function as a photocoupler.
  • the power ON / OFF of the power control circuit 5b is received.
  • An ON signal is supplied to the OFF terminal 5c.
  • the light emitting diode 5e is turned on when the latch signal is output from the latch / reset circuit 8, and lights up.
  • the power control circuit 5b supplies the power supplied from the voltage source 2 to each part in the peripheral device 100, and when the ON signal is not supplied, Do not supply power.
  • An MPU (Micro Processing Unit) 9 outputs a reset signal to the latch / reset circuit 8.
  • Each of the EDID power-on command detection circuits 6 monitors whether or not a power-on command is input from the signal generator after the peripheral device 100 is connected to the signal generator and the signal generator is powered on.
  • the EDID power-on command detection circuit 6 detects a power-on command
  • the EDID power-on command detection circuit 6 that has detected the power-on command outputs a detection signal to the OR circuit 7.
  • the input OR circuit 7 outputs a HI signal to the latch / reset circuit 8 when a detection signal is input from at least one EDID power-on command detection circuit 6.
  • the latch / reset circuit 8 latches the HI signal and outputs the output signal to the light emitting diode 5e.
  • the light emitting diode 5e is turned on in response to the HI signal. While the light emitting diode 5e is lit, the phototransistor 5d that has received the light supplies an ON signal to the power ON / OFF terminal 5c. Thereby, electric power is supplied to each part of the peripheral device 100 of the power supply circuit 5a.
  • the MPU 9 receives a detection signal indicating whether or not the power supply circuit 5a is supplying power from the power supply circuit 5a, and monitors whether or not it is in a power supply state.
  • the MPU 9 supplies a reset signal to the reset terminal of the latch / reset circuit 8 when turning off the peripheral device.
  • the latch / reset circuit 8 stops outputting the signal to the light emitting diode 5e.
  • the output signal is stopped, the light emitting portion of the light emitting diode 5e is turned off, the phototransistor 5d is turned off, the power ON / OFF terminal 5c of the power supply circuit 5a is turned off, and power is supplied from the power supply circuit 5a. Stops. Then, until the EDID power-on command is input to the EDID power-on command detection circuit 6 again, the startup circuit 1 maintains the off state and enters a standby state.
  • the signal generator is configured to output 5 V only when operating the peripheral device 100 without outputting 5 V to the signal line during standby, the peripheral device Since power is supplied to 100 only when necessary, it is not necessary to always supply power to the peripheral device 100 from the signal generating device side, and the power consumption of the peripheral device 100 during standby can be further reduced.
  • the activation circuit 1 is provided with a plurality of EDID power-on command detection circuits 6 .
  • one EDID power-on command detection circuit 6 that monitors an input signal from the terminal may be provided.
  • the detection signal is output to the latch / reset circuit 8.
  • the latch / reset circuit 8 may latch the detection signal and cause the light emitting unit of the phototriac 4 to emit light.
  • the microcomputer and its peripheral circuit since the power supply of the starting circuit is supplied from 5V of each signal line, the peripheral circuit such as a display device is connected to the starting circuit (power consumption reduction circuit) during standby. Since it is not necessary to supply power during standby, power consumption can be reduced. As described above, according to the above-described embodiment, the power consumption is reduced by operating only the dedicated startup circuit 1 during standby.
  • Power consumption during standby of peripheral devices such as a display device provided in a computer or the like can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Abstract

　外部機器の出力端子からパワーオンコマンドが入力されると、パワーオンコマンドが入力されたことを表す検出信号を出力する半導体スイッチ（６）と、装置各部に電力を供給する電源回路の駆動または停止をするスイッチ回路（３）と、半導体スイッチ（６）から検出信号が出力されるとスイッチ回路（３）をオンにして装置各部に電源を供給させる制御回路（８）とを有する消費電力低減回路である。

Description

消費電力低減回路、消費電力低減方法
　本発明は、例えば表示装置等である周辺装置に用いられる消費電力低減回路、消費電力低減方法に関する。
　コンピュータの周辺装置において、待機時における電源の消費を抑える場合、入力信号検出回路とマイコン及び周辺回路のみを動作させることにより、消費電力を低減させていた。しかし、これらの回路を動作させる場合、電源の効率を考えると１Ｗ程度の入力電力を消費していた。このような、待機時に専用の起動回路を設け、消費電力を低減する技術としては、下記の特許文献１および２が提案されている。
　また、消費電力を低減させる回路として、例えば、図３に示すものも提案されている。図３において、マイコン１０－１は、ＤＤＣ（Display Data Channel）ラインのＥＤＩＤ（Extended display identification data）信号を受けて、ＬＣＤパネル３０、インバータ４０、スケーラ２０に電源を供給するメイン電源のオン、オフを制御する。電圧源７０は、メイン電源回路５０およびサブ電源回路６０に電力を供給する。サブ電源回路６０は、周辺装置が待機中において、マイコン１０―１、RAM、スケーラ２０に電源を供給する。そして、待機中において、起動信号がコンピュータ等からスケーラ２０に入力されると、マイコン１０―１は、この起動信号を受けて、メイン電源回路５０にメイン電源コントロールラインを介して、起動命令を入力する。これにより、メイン電源回路５０から装置各部に電源が供給される。
特開２００３－０９９１６５号公報 特開２００３－２４４９５５号公報
　しかしながら、上述した技術においては、次のような問題点があった。すなわち、マイコンとＲＡＭなどを利用しても十分な消費電力の低減には至らなかった。
　本発明は、上述の問題を解決するために、消費電力をさらに低減させる消費電力低減回路、消費電力低減方法を提供する。
　上述した課題を解決するために、本発明は、外部機器の出力端子からパワーオンコマンドが入力されると、パワーオンコマンドが入力されたことを表す検出信号を出力する半導体スイッチ（例えば、EDIDパワーオンコマンド検出回路６）と、装置各部に電力を供給する電源回路の駆動または停止をするスイッチ回路（例えば、トライアック３、フォトトライアック４）と、前記半導体スイッチから検出信号が出力されると前記スイッチ回路をオンにして装置各部に電源を供給させる制御回路（例えば、ラッチ／リセット回路８）と、を有することを特徴とする。
　本発明によれば、パワーオンコマンドが入力されると検出信号を出力する半導体スイッチを設け、この検出信号が得られた場合に、電源回路をオンにするようにした。これにより、パワーオンコマンドを検出するためのマイコン及びその周辺回路を動作させる必要がなくなるので、待機時において、これらマイコン及びその周辺回路を起動しておく必要がなくなり、周辺装置の待機時の消費電力を低減することができる。
本発明における消費電力低減回路の構成を示す概略ブロック図である。 本発明における消費電力低減回路の構成を示す概略ブロック図である。 本発明に関連する消費電力低減回路の構成を示す概略ブロック図である。
　図１は、本発明の実施形態における消費電力低減回路の一例である起動回路を適用した周辺装置の構成を示す概略ブロック図である。この図において、電圧源２は、交流電源であり、トライアック３を介し電源回路５に接続されている。
　トライアック３のゲート端子は、フォトトライアック４の受光部の一方の端子に接続され、このフォトトライアック４の受光部の他方の端子が、抵抗を介して電圧源２とトライアック３との間に接続されている。
　フォトトライアック４の発光部は、その一方の端子が起動回路１の出力端子に接続され、起動回路１から出力される信号を受けて、電源をオン、オフするよう構成されている。
　電源回路５は、電圧源２から受ける電力を受けて、周辺装置１００内の各部に電力を供給する。
　起動回路１は、例えば、ＣＭＯＳロジック回路によって構成され、Ｉ２Ｃバスに接続され、特定のＥＤＩＤデータを読み出す回路を構成している。この起動回路１の電源は、周辺装置１００の内部のサブ電源から電源が供給されるようにしてもよいし、信号発生装置（例えばコンピュータ等）から、信号ケーブルの電源ラインを介して供給される５Ｖの電源を利用するようにしてもよい。この実施形態においては、信号発生装置の電源ラインから電源の供給を受ける場合について説明する。
　このように、例えばコンピュータ等の外部機器である信号発生装置の出力端子から供給される電力を受けて駆動するようにしたので、待機時において、周辺機器から起動回路１に対し待機中の電力を供給する必要がないので、消費電力をさらに低減することができる。
　この起動回路１は、予め設定された電源ＯＮのＥＤＩＤデータを受信すると、周辺機器内に設けられたマイコンを含めたシステムの電源を立ち上げるよう動作する。
　この起動回路１は、信号発生装置に接続される複数の端子が設けられている。この端子は、例えば、Ｄ－ＳＵＢ端子、ＤＶＩ－Ｉ端子、ＤＶＩ－Ｄ端子、ＨＤＭＩ端子、ＤＰ端子等である。
　起動回路１には、信号発生装置と接続される端子の数（入力信号の数）に応じた数のＥＤＩＤパワーオンコマンド検出回路６が設けられる。ここでは、ＥＤＩＤパワーオンコマンド検出回路６―１～６―５が、各端子（Ｄ－ＳＵＢ端子、ＤＶＤ－Ｉ端子等）に１ずつ接続される。ＥＤＩＤパワーオンコマンド検出回路６は、信号発生装置から出力されるパワーオンコマンドを監視しており、このパワーオンコマンドを検出すると、検出したことを表す検出信号を出力する。また、このＥＤＩＤパワーオンコマンド検出回路６は、ハードウェア回路で構成されており、例えば、超低電力で駆動可能なＣＭＯＳ　ＩＣで構成されている。
　ＯＲ回路７は、その入力端子が、ＥＤＩＤパワーオンコマンド検出回路６―１～６―５のそれぞれの出力端子に接続されており、少なくともいずれか１つのＥＤＩＤパワーオンコマンド検出回路６から検出信号が入力されると、出力をＨＩにする。
　ラッチ／リセット回路８は、ＯＲ回路７の出力端子に接続されており、ＯＲ回路７からＨＩの信号が入力されると、出力信号をフォトトライアック４の発光部に抵抗を介して出力する。
　また、この起動回路１は、Ｖｃｃ端子が、各信号ラインに設けられ信号発生装置の＋５Ｖの電源ラインにダイオードを介して接続され、信号発生装置から供給される電力を受ける。
　次に、上述した図１の構成における周辺装置１００の動作について図を参照し説明する。
　信号発生装置に周辺装置１００が接続され、信号発生装置に電源が投入されると、信号発生装置は、Ｄ－ＳＵＢ端子等の各端子の入力信号の５Ｖラインから電力を供給する。この電力を得て起動回路１は、動作を開始する。この起動回路１のＥＤＩＤパワーオンコマンド検出回路６のそれぞれは、入力信号の５Ｖラインから供給される電力を得て、入力信号としてパワーオンコマンドであるＥＤＩＤデータが入力されたか否かを監視している。
　ＥＤＩＤパワーオンコマンド検出回路６のうち、少なくともいずれか１つのＥＤＩＤパワーオンコマンド検出回路６が、パワーオンコマンドを検出すると、そのパワーオンコマンドを検出したＥＤＩＤパワーオンコマンド検出回路６が、検出信号をＯＲ回路７に出力する。入力ＯＲ回路７は、すくなくとも１つのＥＤＩＤパワーオンコマンド検出回路６から検出信号が入力されると、ラッチ／リセット回路８にＨＩの信号を出力する。ラッチ／リセット回路８は、ＯＲ回路７の出力がＨＩになると、このＨＩの信号をラッチし、出力信号をフォトトライアック４の発光部に出力し、フォトトライアック４の発光部（例えばＬＥＤ）を発光させる。この発光部が発光している間は、その光を受光したフォトトライアック４の受光部が導通し、これによりトライアック３が導通状態となり、電源回路５に電圧源２からのＡＣ電力が供給される。これにより、周辺装置１００の各部に電力が供給される。例えば、周辺装置が表示装置である場合には、信号発生装置から出力される画像信号等に応じた画像が表示画面に表示される。
　そして、周辺装置をオフにする場合、周辺装置１００の内部に設けられたマイコンからラッチ／リセット回路８のリセット端子にリセット信号が入力される。このリセット信号に応じて、ラッチ／リセット回路８は、フォトトライアック４の発光部への信号の出力を停止する。この出力信号が停止することにより、フォトトライアック４の発光部が消灯し、トライアック３が遮断し、電源回路５への電源の供給が停止する。
　そして、再び、ＥＤＩＤのパワーオンコマンドがＥＤＩＤパワーオンコマンド検出回路６に入力されるまで、起動回路１は、オフ状態を維持し、待機状態となる。
　次に、第２の実施形態について説明する。図２は、第２の実施形態における消費電力低減回路の一例である起動回路を適用した周辺装置の構成を示す概略ブロック図である。この図において、図１に示す各部に対応する部分に同一の符号を付し、その説明を省略する。
　電源制御回路５ａは、電源制御回路５ｂ、フォトトランジスタ５ｄ、発光ダイオード５ｅを含んで構成される。
　フォトトランジスタ５ｄと発光ダイオード５ｅとは、フォトカプラとして機能する。フォトトランジスタ５ｄは、一方の端子が電源制御回路５ｂの電源ＯＮ／ＯＦＦ端子５ｃに接続され、他方の端子がグランドに接続され、発光ダイオード５ｅから光を受光すると、電源制御回路５ｂの電源ＯＮ／ＯＦＦ端子５ｃにオン信号を供給する。発光ダイオード５ｅは、ラッチ／リセット回路８からラッチ信号が出力されている場合にオンとなり、点灯する。
　電源制御回路５ｂは、電源ＯＮ／ＯＦＦ端子５ｃからオン信号が供給されると、電圧源２から供給される電力を周辺装置１００内の各部に供給し、オン信号が供給されていない場合は、電力の供給を行わない。ＭＰＵ（Micro Processing Unit）９は、リセット信号をラッチ／リセット回路８に出力する。
　次に、上述した第２の実施形態における消費電力低減回路の動作について説明する。
　信号発生装置に周辺装置１００が接続され、信号発生装置に電源が投入された後、信号発生装置からパワーオンコマンドが入力されたか否かをＥＤＩＤパワーオンコマンド検出回路６のそれぞれが監視を行い、少なくともいずれか１つのＥＤＩＤパワーオンコマンド検出回路６が、パワーオンコマンドを検出すると、そのパワーオンコマンドを検出したＥＤＩＤパワーオンコマンド検出回路６が、検出信号をＯＲ回路７に出力する点については、第１の実施形態と同じである。
　入力ＯＲ回路７は、少なくとも１つのＥＤＩＤパワーオンコマンド検出回路６から検出信号が入力されると、ラッチ／リセット回路８にＨＩの信号を出力する。ラッチ／リセット回路８は、ＯＲ回路７の出力がＨＩになると、このＨＩの信号をラッチし、出力信号を発光ダイオード５ｅに出力をする。発光ダイオード５ｅは、このＨＩの信号を受けて点灯する。発光ダイオード５ｅが点灯している間、その光を受光したフォトトランジスタ５ｄは、オン信号を電源ＯＮ／ＯＦＦ端子５ｃに供給する。これにより、電源回路５ａの周辺装置１００の各部に電力が供給される。
　ＭＰＵ９は、電源回路５ａが電力を供給しているか否かの検出信号を電源回路５ａから受けて、電力供給状態にあるか否かを監視する。そして、ＭＰＵ９は、周辺装置をオフにする場合、ラッチ／リセット回路８のリセット端子にリセット信号を供給する。このリセット信号に応じて、ラッチ／リセット回路８は、発光ダイオード５ｅへの信号の出力を停止する。この出力信号が停止することにより、発光ダイオード５ｅの発光部が消灯し、フォトトランジスタ５ｄがオフになり、電源回路５ａの電源ＯＮ／ＯＦＦ端子５ｃがオフになり、電源回路５ａからの電源の供給が停止する。
　そして、再び、ＥＤＩＤのパワーオンコマンドがＥＤＩＤパワーオンコマンド検出回路６に入力されるまで、起動回路１は、オフ状態を維持し、待機状態となる。
　なお、以上説明した第１または第２の実施形態において、信号発生装置が、待機時に信号ラインに５Ｖを出力せず、周辺装置１００を動作させる時にのみ５Ｖを出力する構成であれば、周辺装置１００に対し、必要な時のみ電源を供給されるので、信号発生装置側から周辺装置１００に電源を常に供給する必要がなくなり、周辺装置１００の待機時における消費電力をさらに低減することができる。
　なお、上述の第１または第２の実施形態において、起動回路１は、複数のＥＤＩＤパワーオンコマンド検出回路６が設けられる場合について説明した。しかし、信号発生装置に接続される端子が１つである場合には、その端子からの入力信号を監視するＥＤＩＤパワーオンコマンド検出回路６を１つ設けるようにしてもよい。そして、このＥＤＩＤパワーオンコマンド検出回路６がＥＤＩＤデータ等のパワーオンコマンドが信号発生装置から入力されたことを検出した場合には、その検出信号をラッチ／リセット回路８に出力するようにする。ラッチ／リセット回路８は、この検出信号をラッチし、フォトトライアック４の発光部を発光させるようにしてもよい。これにより、起動回路１の構成を簡単にすることができる。
　以上説明したように、この実施形態によれば、ＥＤＩＤのパワーオンコマンドを検出することだけのためにマイコン及びその周辺回路を動作させる必要がなくなり、非常に低電力のＣＭＯＳ起動回路を動作させるだけで良いため、待機時の消費電力を低減することができる。
　また、この実施形態によれば、起動回路の電源を各信号ラインの５Ｖからの供給を受けるようにしたので、待機時において、表示装置等の周辺機器から起動回路（消費電力低減回路）に対し待機中の電力を供給する必要がないので、消費電力を低減することができる。
　このように、上述の実施形態によれば、待機時に専用の起動回路１のみを動作させることで、消費電力の低減を実現している。
　コンピュータ等に設けられる表示装置等の周辺装置の待機時における消費電力を低減することができる。
　１　起動回路
　３　トライアック
　４　フォトトライアック
　５　電源回路
　６　EDIDパワーオンコマンド検出回路
　７　OR回路
　８　ラッチ／リセット回路
　１００　周辺装置

Claims (5)

  1. 　外部機器の出力端子からパワーオンコマンドが入力されると、パワーオンコマンドが入力されたことを表す検出信号を出力する半導体スイッチと、
    　装置各部に電力を供給する電源回路の駆動または停止をするスイッチ回路と、
    　前記半導体スイッチから検出信号が出力されると前記スイッチ回路をオンにして装置各部に電源を供給させる制御回路と、
    　を有することを特徴とする消費電力低減回路。
  2. 　前記半導体スイッチ、前記制御回路がＣＭＯＳ回路によって構成されていることを特徴とする請求項１記載の消費電力低減回路。
  3. 　前記消費電力低減回路は、前記外部機器の出力端子から供給される電力を受けて駆動することを特徴とする請求項１または請求項２記載の消費電力低減回路。
  4. 　請求項１から請求項３のうちいずれかに記載の消費電力低減回路を有し、前記外部機器としてコンピュータが接続されることを特徴とする周辺装置。
  5. 　半導体スイッチが、外部機器の出力端子からパワーオンコマンドが入力されると、パワーオンコマンドが入力されたことを表す検出信号を出力し、
    　スイッチ回路が、装置各部に電力を供給する電源回路の駆動または停止をし、
    　制御回路が、前記半導体スイッチから検出信号が出力されると前記スイッチ回路をオンにして装置各部に電源を供給させる
    　ことを特徴とする消費電力低減方法。
PCT/JP2009/004645 2009-09-16 2009-09-16 消費電力低減回路、消費電力低減方法 WO2011033561A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2009/004645 WO2011033561A1 (ja) 2009-09-16 2009-09-16 消費電力低減回路、消費電力低減方法
JP2011531638A JPWO2011033561A1 (ja) 2009-09-16 2009-09-16 消費電力低減回路、消費電力低減方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/004645 WO2011033561A1 (ja) 2009-09-16 2009-09-16 消費電力低減回路、消費電力低減方法

Publications (1)

Publication Number Publication Date
WO2011033561A1 true WO2011033561A1 (ja) 2011-03-24

Family

ID=43758190

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/004645 WO2011033561A1 (ja) 2009-09-16 2009-09-16 消費電力低減回路、消費電力低減方法

Country Status (2)

Country Link
JP (1) JPWO2011033561A1 (ja)
WO (1) WO2011033561A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6394321A (ja) * 1986-10-09 1988-04-25 Nec Corp リモ−ト電源制御方式
JPH08171435A (ja) * 1994-12-19 1996-07-02 Nippon Avionics Co Ltd シリアルデータバス端末装置の電源オン／オフ時のノイズ低減回路
JP2009177229A (ja) * 2008-01-21 2009-08-06 Nec Electronics Corp 受信回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005049651A (ja) * 2003-07-29 2005-02-24 Iiyama Corp 表示装置
JP2007233954A (ja) * 2006-03-03 2007-09-13 I-O Data Device Inc 情報処理装置、電源管理システム、電源管理プログラム、および電源管理方法
JP2009009337A (ja) * 2007-06-27 2009-01-15 Sharp Corp 信号処理装置、および、信号処理装置における省電力化方法
DE202007018449U1 (de) * 2007-11-02 2008-10-02 Fujitsu Siemens Computers Gmbh Elektronisches Gerät, Computer und Anordnung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6394321A (ja) * 1986-10-09 1988-04-25 Nec Corp リモ−ト電源制御方式
JPH08171435A (ja) * 1994-12-19 1996-07-02 Nippon Avionics Co Ltd シリアルデータバス端末装置の電源オン／オフ時のノイズ低減回路
JP2009177229A (ja) * 2008-01-21 2009-08-06 Nec Electronics Corp 受信回路

Also Published As

Publication number Publication date
JPWO2011033561A1 (ja) 2013-02-07

Similar Documents

Publication Publication Date Title
JP5305307B2 (ja) 電子装置、コンピュータ、アレンジメント、及び電子装置を制御する方法
KR101744927B1 (ko) 슬립 모드에서의 최대 절전형 모니터 제어 방법
JP5595244B2 (ja) マルチディスプレイシステム
US8729936B2 (en) Power switch module, voltage generating circuit and power control method for electronic device
KR100751454B1 (ko) 디스플레이 장치
US8689030B2 (en) Electronic apparatus with display and display controller
JP2007133403A (ja) 放電ランプ・ドライブ装置
TWI697876B (zh) 顯示裝置及其斷電控制方法
US20060139966A1 (en) TFT display with low loss construction of power supply
TWI533115B (zh) 電子裝置以及電源管理方法
WO2011033561A1 (ja) 消費電力低減回路、消費電力低減方法
US9201483B2 (en) Image processing unit, image processing apparatus and image display system
KR20220012593A (ko) 디스플레이 장치, 그 제어 방법 및 ic 칩
JP2005049651A (ja) 表示装置
KR101926184B1 (ko) 모니터 대기전력 저감장치
KR101282263B1 (ko) 전자장치 및 전자장치 시스템
JP2005191757A (ja) 映像表示装置の電源制御装置
TWI434263B (zh) AC off function Immediately turn off the backlight display system
JP2002258811A (ja) 液晶ディスプレイ装置
JP2011203536A (ja) 電源制御装置および画像形成装置
KR101723194B1 (ko) 모니터의 전원 관리기능을 내장한 전원공급장치 및 그 제어방법
KR100370046B1 (ko) 영상표시기기의 전원제어장치
KR100672196B1 (ko) 엔진제어유닛의 전원 상태에 따른 프로그램 시작 제어 방법
US20130293807A1 (en) Liquid crystal monitor
KR20180078261A (ko) 절전 및 대기전력을 차단하는 모니터 또는 빔프로젝터

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09849421

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2011531638

Country of ref document: JP

122 Ep: pct application non-entry in european phase

Ref document number: 09849421

Country of ref document: EP

Kind code of ref document: A1