JPH08171435A - シリアルデータバス端末装置の電源オン／オフ時のノイズ低減回路 - Google Patents
シリアルデータバス端末装置の電源オン／オフ時のノイズ低減回路Info
- Publication number
- JPH08171435A JPH08171435A JP6341169A JP34116994A JPH08171435A JP H08171435 A JPH08171435 A JP H08171435A JP 6341169 A JP6341169 A JP 6341169A JP 34116994 A JP34116994 A JP 34116994A JP H08171435 A JPH08171435 A JP H08171435A
- Authority
- JP
- Japan
- Prior art keywords
- output
- serial data
- circuit
- power supply
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 シリアルデータバス端末装置の電源オン／オ
フ時のノイズ低減回路を提供する。 【構成】 電源電圧監視回路１とＣＭＯＳ化されたＡＮ
Ｄ回路２とＣＭＯＳ化された出力回路３を用い、シリア
ルデータの出力を許可禁止するように構成する。ＣＭＯ
Ｓ化したために、低電圧でこの許可／禁止が可能とな
り、電源オンの場合は、電源電圧が規定電圧ＶＲを上回
って一定時間ｔ経過後にシリアルデータの出力を許可
し、電源オフの場合は、電源電圧が規定電圧ＶＲを下回
ると同時にシリアルデータの出力を禁止する。
フ時のノイズ低減回路を提供する。 【構成】 電源電圧監視回路１とＣＭＯＳ化されたＡＮ
Ｄ回路２とＣＭＯＳ化された出力回路３を用い、シリア
ルデータの出力を許可禁止するように構成する。ＣＭＯ
Ｓ化したために、低電圧でこの許可／禁止が可能とな
り、電源オンの場合は、電源電圧が規定電圧ＶＲを上回
って一定時間ｔ経過後にシリアルデータの出力を許可
し、電源オフの場合は、電源電圧が規定電圧ＶＲを下回
ると同時にシリアルデータの出力を禁止する。
Description
【０００１】
【産業上の利用分野】本発明は、シリアルデータバスに
よるデータ伝送のノイズ低減に係り、特にシリアルデー
タバス端末装置の電源のオン／オフ時のノイズ低減回路
に関するものである。
よるデータ伝送のノイズ低減に係り、特にシリアルデー
タバス端末装置の電源のオン／オフ時のノイズ低減回路
に関するものである。
【０００２】
【従来の技術】従来、シリアルデータバスシステム運用
中は、データ伝送中でないシリアルデータバス端末装置
も電源のオン／オフは禁止されていた。
中は、データ伝送中でないシリアルデータバス端末装置
も電源のオン／オフは禁止されていた。
【０００３】
【発明が解決しようとする課題】これは、シリアルデー
タバス端末装置の電源のオン／オフ時に、電源電圧がこ
の装置の出力段の回路に使用されるＩＣ等が十分動作可
能な電圧を上回っていない場合、この出力段の回路の出
力が不定状態となり、この不定状態がシリアルデータバ
ス上にノイズとして影響を与え、不正データとなって、
一時的な伝送エラーを引き起こしたり、最悪の場合、シ
リアルデータバスシステムダウンという重大な障害を引
き起こすからである。このように、従来からの方法で
は、シリアルデータバスシステム運用中は、新規にシリ
アルデータバス端末装置を追加することも、保守のため
に使用中のシリアルデータバス端末装置を取り外すこと
もできないという欠点があった。本発明は、上記課題を
解決するために、シリアルデータバス端末装置出力段の
回路にＣＭＯＳ ＩＣを用いて低電圧から制御を可能に
し、また電源電圧監視回路を設けることで、シリアルデ
ータバス端末装置の電源オン／オフ時のノイズ低減回路
を提供することを目的とする。
タバス端末装置の電源のオン／オフ時に、電源電圧がこ
の装置の出力段の回路に使用されるＩＣ等が十分動作可
能な電圧を上回っていない場合、この出力段の回路の出
力が不定状態となり、この不定状態がシリアルデータバ
ス上にノイズとして影響を与え、不正データとなって、
一時的な伝送エラーを引き起こしたり、最悪の場合、シ
リアルデータバスシステムダウンという重大な障害を引
き起こすからである。このように、従来からの方法で
は、シリアルデータバスシステム運用中は、新規にシリ
アルデータバス端末装置を追加することも、保守のため
に使用中のシリアルデータバス端末装置を取り外すこと
もできないという欠点があった。本発明は、上記課題を
解決するために、シリアルデータバス端末装置出力段の
回路にＣＭＯＳ ＩＣを用いて低電圧から制御を可能に
し、また電源電圧監視回路を設けることで、シリアルデ
ータバス端末装置の電源オン／オフ時のノイズ低減回路
を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、回路が十分動
作可能になる予め決められた規定電圧と電源電圧とを比
較して、電源電圧が回路が十分動作可能な電圧を上回っ
た場合は、この時点から予め決められた一定時間後にシ
リアルデータバス上へのデータの出力を許可し、電源電
圧がこの規定電圧を下回った場合は、瞬時にシリアルデ
ータバス上へのデータの出力を禁止する出力許可信号を
生成する電源電圧監視部と、この電源電圧監視部からの
出力許可信号により、シリアルデータの出力を許可／禁
止する制御部とを有するものである。
作可能になる予め決められた規定電圧と電源電圧とを比
較して、電源電圧が回路が十分動作可能な電圧を上回っ
た場合は、この時点から予め決められた一定時間後にシ
リアルデータバス上へのデータの出力を許可し、電源電
圧がこの規定電圧を下回った場合は、瞬時にシリアルデ
ータバス上へのデータの出力を禁止する出力許可信号を
生成する電源電圧監視部と、この電源電圧監視部からの
出力許可信号により、シリアルデータの出力を許可／禁
止する制御部とを有するものである。
【０００５】
【作用】本発明によれば、前記出力段の回路をＣＭＯＳ
化し、また電源電圧監視回路を設けることによって、電
源電圧がＩＣの動作電圧の下限より高い予め決められた
規定電圧になってから予め決められた一定時間経過後に
出力許可信号を生成し、この出力許可信号を用いてリア
ルデータの出力を許可することとしたので、回路が安定
に動作する電圧まで出力を禁止される。また、出力段の
回路をＣＭＯＳ化したので、動作電圧の下限がＴＴＬの
場合より低くなり、早めに前記許可／禁止が可能となる
ので、不定状態である時間が短くなる。
化し、また電源電圧監視回路を設けることによって、電
源電圧がＩＣの動作電圧の下限より高い予め決められた
規定電圧になってから予め決められた一定時間経過後に
出力許可信号を生成し、この出力許可信号を用いてリア
ルデータの出力を許可することとしたので、回路が安定
に動作する電圧まで出力を禁止される。また、出力段の
回路をＣＭＯＳ化したので、動作電圧の下限がＴＴＬの
場合より低くなり、早めに前記許可／禁止が可能となる
ので、不定状態である時間が短くなる。
【０００６】
【実施例】図１は本発明の１実施例を示すシリアルデー
タバス端末装置の電源オン／オフ時のノイズ低減回路の
ブロック図、図２はこのシリアルデータバス端末装置の
電源オン／オフ時のノイズ低減回路の動作を説明するた
めのタイミングチャートである。図１において、１は比
較部、タイマ部及びフリップフロップで構成され、電源
オンの場合は、前記比較部で後記ＡＮＤ回路２、出力回
路３で使用されるＩＣの動作可能下限電圧より高いこれ
らＩＣが十分動作可能な予め決められた規定電圧と電源
電圧とを比較して電源電圧がこの規定電圧を上回ったか
どうかを監視し、上回った時には前記タイマ部で予め決
められた一定時間遅延され、前記フリップフロップを論
理「１」にセットして出力許可信号を有効にし、電源オ
フの場合は、前記比較部で前記規定電圧と電源電圧とを
比較して電源電圧が前記規定電圧を下回ったかどうかを
監視し、下回った時には瞬時に前記フリップフロップを
論理「０」にリセットして前記出力許可信号を無効にす
る電源電圧監視回路、２は、前記電源電圧監視回路１か
らの前記出力許可信号とシリアルデータが入力され、こ
の出力許可信号が論理「１」の場合にはシリアルデータ
の出力を許可し、反対にこの出力許可信号が論理「０」
の場合にはシリアルデータの出力を禁止するＣＭＯＳ化
された制御部たる２入力ＡＮＤ回路、３は接続するシリ
アルデータバスとインタフェースをとるＣＭＯＳ化され
た出力回路である。図２において、ＰＳＹは電源電圧監
視回路１で監視する電源オン／オフ時の過渡状態の電源
電圧波形、ＶＣは定常電圧、ＶＲは前記規定電圧、ＶＢ
は前記ＩＣ動作可能下限電圧、ｔは前記一定時間、ＰＭ
Ｔは電源電圧監視回路１で生成される出力許可信号の波
形図である。
タバス端末装置の電源オン／オフ時のノイズ低減回路の
ブロック図、図２はこのシリアルデータバス端末装置の
電源オン／オフ時のノイズ低減回路の動作を説明するた
めのタイミングチャートである。図１において、１は比
較部、タイマ部及びフリップフロップで構成され、電源
オンの場合は、前記比較部で後記ＡＮＤ回路２、出力回
路３で使用されるＩＣの動作可能下限電圧より高いこれ
らＩＣが十分動作可能な予め決められた規定電圧と電源
電圧とを比較して電源電圧がこの規定電圧を上回ったか
どうかを監視し、上回った時には前記タイマ部で予め決
められた一定時間遅延され、前記フリップフロップを論
理「１」にセットして出力許可信号を有効にし、電源オ
フの場合は、前記比較部で前記規定電圧と電源電圧とを
比較して電源電圧が前記規定電圧を下回ったかどうかを
監視し、下回った時には瞬時に前記フリップフロップを
論理「０」にリセットして前記出力許可信号を無効にす
る電源電圧監視回路、２は、前記電源電圧監視回路１か
らの前記出力許可信号とシリアルデータが入力され、こ
の出力許可信号が論理「１」の場合にはシリアルデータ
の出力を許可し、反対にこの出力許可信号が論理「０」
の場合にはシリアルデータの出力を禁止するＣＭＯＳ化
された制御部たる２入力ＡＮＤ回路、３は接続するシリ
アルデータバスとインタフェースをとるＣＭＯＳ化され
た出力回路である。図２において、ＰＳＹは電源電圧監
視回路１で監視する電源オン／オフ時の過渡状態の電源
電圧波形、ＶＣは定常電圧、ＶＲは前記規定電圧、ＶＢ
は前記ＩＣ動作可能下限電圧、ｔは前記一定時間、ＰＭ
Ｔは電源電圧監視回路１で生成される出力許可信号の波
形図である。
【０００７】次に、このようなシリアルデータバス端末
装置の電源オン／オフ時のノイズ低減回路動作について
説明する。第１に電源オン時の動作について説明する。
図示しない電源スイッチにより、このシリアルデータバ
ス端末装置の電源がオンされると、過渡的には図２
（Ａ）ＰＳＹの電源電圧波形の電源オンで示すように電
源電圧は徐々に上昇し、まずＩＣ動作下限電圧ＶＢに、
続いて規定電圧ＶＲに、そして最終的には定常電圧ＶＣ
に到達する。電源電圧は電源監視回路１に入力され、常
時規定電圧ＶＲと比較されているので、電源電圧が規定
電圧ＶＲを上回った場合は出力許可必要条件が満たさ
れ、この時点でタイマ部が動作を始め、一定時間ｔ後に
出力許可必要十分条件が満たされる。この時点でフリッ
プフロップがセットされ、ここで初めて出力許可信号Ｐ
ＭＴが論理「１」となる。ＡＮＤ回路２はシリアルデー
タと出力許可信号ＰＭＴが入力され、出力許可信号ＰＭ
Ｔが論理「１」になることによってシリアルデータの出
力が許可されるので、シリアルデータは出力回路３に入
力される。ＡＮＤ回路２からのシリアルデータは出力回
路３で接続されるシリアルデータバスとインタフェース
をとるための所定の変換を受けてシリアルデータバス上
に出力される。
装置の電源オン／オフ時のノイズ低減回路動作について
説明する。第１に電源オン時の動作について説明する。
図示しない電源スイッチにより、このシリアルデータバ
ス端末装置の電源がオンされると、過渡的には図２
（Ａ）ＰＳＹの電源電圧波形の電源オンで示すように電
源電圧は徐々に上昇し、まずＩＣ動作下限電圧ＶＢに、
続いて規定電圧ＶＲに、そして最終的には定常電圧ＶＣ
に到達する。電源電圧は電源監視回路１に入力され、常
時規定電圧ＶＲと比較されているので、電源電圧が規定
電圧ＶＲを上回った場合は出力許可必要条件が満たさ
れ、この時点でタイマ部が動作を始め、一定時間ｔ後に
出力許可必要十分条件が満たされる。この時点でフリッ
プフロップがセットされ、ここで初めて出力許可信号Ｐ
ＭＴが論理「１」となる。ＡＮＤ回路２はシリアルデー
タと出力許可信号ＰＭＴが入力され、出力許可信号ＰＭ
Ｔが論理「１」になることによってシリアルデータの出
力が許可されるので、シリアルデータは出力回路３に入
力される。ＡＮＤ回路２からのシリアルデータは出力回
路３で接続されるシリアルデータバスとインタフェース
をとるための所定の変換を受けてシリアルデータバス上
に出力される。
【０００８】次に、電源オフ時について説明する。図示
しない電源スイッチにより、このシリアルデータバス端
末装置の電源がオフされると、過渡的には図２（Ａ）Ｐ
ＳＹの電源出力波形の電源オフで示すように電源電圧は
徐々に降下し、まず規定電圧ＶＲに、続いてＩＣ動作下
限電圧ＶＢに、そして最終的には０に到達する。電源電
圧は電源監視回路１に入力され、常時規定電圧ＶＲと比
較されているので、電源電圧が規定電圧ＶＲを下回った
場合は、瞬時に出力許可必要十分条件がなくなり、フリ
ップフロップがリセットされ、出力許可信号ＰＭＴは論
理「０」となる。ＡＮＤ回路２はシリアルデータと出力
許可信号ＰＭＴが入力され、出力許可信号ＰＭＴが論理
「０」になることによってシリアルデータの出力が禁止
されるので、シリアルデータは出力回路３には入力され
ない。従って、出力回路３からシリアルデータバス上に
は何も出力されない。
しない電源スイッチにより、このシリアルデータバス端
末装置の電源がオフされると、過渡的には図２（Ａ）Ｐ
ＳＹの電源出力波形の電源オフで示すように電源電圧は
徐々に降下し、まず規定電圧ＶＲに、続いてＩＣ動作下
限電圧ＶＢに、そして最終的には０に到達する。電源電
圧は電源監視回路１に入力され、常時規定電圧ＶＲと比
較されているので、電源電圧が規定電圧ＶＲを下回った
場合は、瞬時に出力許可必要十分条件がなくなり、フリ
ップフロップがリセットされ、出力許可信号ＰＭＴは論
理「０」となる。ＡＮＤ回路２はシリアルデータと出力
許可信号ＰＭＴが入力され、出力許可信号ＰＭＴが論理
「０」になることによってシリアルデータの出力が禁止
されるので、シリアルデータは出力回路３には入力され
ない。従って、出力回路３からシリアルデータバス上に
は何も出力されない。
【０００９】また、ＴＴＬ ＩＣと比較して動作可能下
限電圧ＶＢが低いＣＭＯＳ ＩＣを使用しているので、
その分だけ早めに前記許可／禁止制御が可能となるの
で、出力回路の不定状態の時間が短くなる。以上説明し
たように、電源電圧の過渡状態の回路の不定動作による
不定データがシリアルデータバス上に出力される可能性
は非常に少なくなる。
限電圧ＶＢが低いＣＭＯＳ ＩＣを使用しているので、
その分だけ早めに前記許可／禁止制御が可能となるの
で、出力回路の不定状態の時間が短くなる。以上説明し
たように、電源電圧の過渡状態の回路の不定動作による
不定データがシリアルデータバス上に出力される可能性
は非常に少なくなる。
【００１０】
【発明の効果】本発明によれば、電源電圧を監視して、
電源オンの場合は、電源電圧が規定電圧ＶＲを上回って
一定時間ｔ経過後の場合にのみ、シリアルデータバス上
にデータの出力を許可することにし、電源オフの場合
は、電源電圧が規定電圧ＶＲを下回ると同時にシリアル
データバス上にデータを出力することを禁止したので、
電源オン／オフ時の電源電圧が過渡状態にある場合は、
シリアルデータバスに不定データが出力されることはな
くなる。また、ＣＭＯＳ ＩＣを使用したので動作可能
下限電圧ＶＢがＴＴＬ ＩＣのそれと比較して低電圧で
あるから、その分だけ規定電圧ＶＲを低くできるので、
早めにこの許可／禁止が可能になるので、出力回路の不
定状態の時間が短くなる。従って、シリアルデータバス
上の伝送誤りはもとより、シリアルデータバスシステム
ダウン等の障害が発生することが非常に少なくなるの
で、高品質のデータ伝送が実現できる。また、電源オン
／オフが自由にできるようになるので、シリアルデータ
バスシステム運用中でも、随時自由にシリアルデータバ
ス端末装置の新規追加および保守をすることが可能にな
る。
電源オンの場合は、電源電圧が規定電圧ＶＲを上回って
一定時間ｔ経過後の場合にのみ、シリアルデータバス上
にデータの出力を許可することにし、電源オフの場合
は、電源電圧が規定電圧ＶＲを下回ると同時にシリアル
データバス上にデータを出力することを禁止したので、
電源オン／オフ時の電源電圧が過渡状態にある場合は、
シリアルデータバスに不定データが出力されることはな
くなる。また、ＣＭＯＳ ＩＣを使用したので動作可能
下限電圧ＶＢがＴＴＬ ＩＣのそれと比較して低電圧で
あるから、その分だけ規定電圧ＶＲを低くできるので、
早めにこの許可／禁止が可能になるので、出力回路の不
定状態の時間が短くなる。従って、シリアルデータバス
上の伝送誤りはもとより、シリアルデータバスシステム
ダウン等の障害が発生することが非常に少なくなるの
で、高品質のデータ伝送が実現できる。また、電源オン
／オフが自由にできるようになるので、シリアルデータ
バスシステム運用中でも、随時自由にシリアルデータバ
ス端末装置の新規追加および保守をすることが可能にな
る。
【図１】本発明の１実施例を示すシリアルデータバス端
末装置の電源オン／オフ時のノイズ低減回路のブロック
図である。
末装置の電源オン／オフ時のノイズ低減回路のブロック
図である。
【図２】図１のシリアルデータバス端末装置の電源オン
／オフ時のノイズ低減回路の動作を説明するためのタイ
ミングチャートである。
／オフ時のノイズ低減回路の動作を説明するためのタイ
ミングチャートである。
１ 電源電圧監視回路 ２ ＡＮＤ回路 ３
出力回路
出力回路
Claims (1)
- 【請求項１】回路が十分動作可能になる予め決められた
規定電圧と電源電圧とを比較して、電源電圧がこの規定
電圧を上回った場合は、この時点から予め決められた一
定時間後にシリアルデータバス上へのデータの出力を許
可し、電源電圧がこの規定電圧を下回った場合は、瞬時
にシリアルデータバス上へのデータの出力を禁止する出
力許可信号を生成する電源電圧監視部と、 この電源電圧監視部からの出力許可信号により、シリア
ルデータの出力を許可／禁止する制御部とを有すること
を特徴とするシリアルデータバス端末装置の電源オン／
オフ時のノイズ低減回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6341169A JPH08171435A (ja) | 1994-12-19 | 1994-12-19 | シリアルデータバス端末装置の電源オン／オフ時のノイズ低減回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6341169A JPH08171435A (ja) | 1994-12-19 | 1994-12-19 | シリアルデータバス端末装置の電源オン／オフ時のノイズ低減回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08171435A true JPH08171435A (ja) | 1996-07-02 |
Family
ID=18343881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6341169A Pending JPH08171435A (ja) | 1994-12-19 | 1994-12-19 | シリアルデータバス端末装置の電源オン／オフ時のノイズ低減回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08171435A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6658518B2 (en) | 1999-12-24 | 2003-12-02 | Nec Corporation | Serial bus connection controller for establishing a logical connection between initiator and target nodes in a first-to-win racing condition |
| US7053500B2 (en) | 2001-12-10 | 2006-05-30 | Honda Giken Kogyo Kabushiki Kaisha | Automotive electric power unit |
| KR100792703B1 (ko) * | 2005-07-21 | 2008-01-11 | 신 에트케 테크놀로지 컴퍼니 리미티드 | 시리얼 데이터 전송 방법과 시스템 |
| JP2010278811A (ja) * | 2009-05-29 | 2010-12-09 | Fujitsu Ltd | 半導体集積回路装置及び電源システム |
| WO2011033561A1 (ja) * | 2009-09-16 | 2011-03-24 | Ｎｅｃディスプレイソリューションズ株式会社 | 消費電力低減回路、消費電力低減方法 |
-
1994
- 1994-12-19 JP JP6341169A patent/JPH08171435A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6658518B2 (en) | 1999-12-24 | 2003-12-02 | Nec Corporation | Serial bus connection controller for establishing a logical connection between initiator and target nodes in a first-to-win racing condition |
| US7053500B2 (en) | 2001-12-10 | 2006-05-30 | Honda Giken Kogyo Kabushiki Kaisha | Automotive electric power unit |
| KR100792703B1 (ko) * | 2005-07-21 | 2008-01-11 | 신 에트케 테크놀로지 컴퍼니 리미티드 | 시리얼 데이터 전송 방법과 시스템 |
| JP2010278811A (ja) * | 2009-05-29 | 2010-12-09 | Fujitsu Ltd | 半導体集積回路装置及び電源システム |
| WO2011033561A1 (ja) * | 2009-09-16 | 2011-03-24 | Ｎｅｃディスプレイソリューションズ株式会社 | 消費電力低減回路、消費電力低減方法 |
| JPWO2011033561A1 (ja) * | 2009-09-16 | 2013-02-07 | Ｎｅｃディスプレイソリューションズ株式会社 | 消費電力低減回路、消費電力低減方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9003210B2 (en) | Dynamic voltage transitions | |
| US8415994B2 (en) | Integrated circuit and standby controlling method thereof | |
| US7890781B2 (en) | Dynamic voltage transitions | |
| JP2004320780A (ja) | 別の回路又は別のシステムを制御する電気回路 | |
| US7103785B2 (en) | Method and apparatus for power management event wake up | |
| US7380144B2 (en) | Enabling and disabling of powering-off of computer system | |
| JP2001298875A (ja) | バックアップ電源モジュール、バックアップ電源装置及びコンピュータ | |
| US8291255B1 (en) | CDR control architecture for robust low-latency exit from the power-saving mode of an embedded CDR in a programmable integrated circuit device | |
| EP1724924A1 (en) | Digital power-on reset controller | |
| JPH08171435A (ja) | シリアルデータバス端末装置の電源オン／オフ時のノイズ低減回路 | |
| JPH0588793A (ja) | 拡張システム | |
| CN111208891B (zh) | 一种cpld更新系统及方法 | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| TW201820144A (zh) | 主機板及其電腦系統 | |
| US20030059746A1 (en) | Hot insertion of an electronic card in a system | |
| US5293572A (en) | Testing system of computer by generation of an asynchronous pseudo-fault | |
| JP2736474B2 (ja) | データ処理装置 | |
| JP3012556B2 (ja) | プロセッサ電源制御方式 | |
| CN116909374A (zh) | 一种服务器电源上电控制方法、装置、设备及介质 | |
| KR0148528B1 (ko) | 마이크로 제어기 | |
| JPH06291802A (ja) | 多重伝送装置 | |
| JP2002108510A (ja) | リセット回路 | |
| KR20000001674A (ko) | 프로세서 복구 장치 | |
| JPH04320511A (ja) | マイクロコンピュータシステム | |
| JP2001154754A (ja) | クロック安定待ち装置 |