CN101051431A - 图像数据显示控制设备 - Google Patents

图像数据显示控制设备 Download PDF

Info

Publication number
CN101051431A
CN101051431A CNA2007100874000A CN200710087400A CN101051431A CN 101051431 A CN101051431 A CN 101051431A CN A2007100874000 A CNA2007100874000 A CN A2007100874000A CN 200710087400 A CN200710087400 A CN 200710087400A CN 101051431 A CN101051431 A CN 101051431A
Authority
CN
China
Prior art keywords
blanking interval
write
control circuit
display control
view data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100874000A
Other languages
English (en)
Inventor
森永博之
景山博行
榊原努
糸满辰夫
大坂直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101051431A publication Critical patent/CN101051431A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/10Special adaptations of display systems for operation with variable images
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435Change or adaptation of the frame rate of the video stream
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

存储器访问切换电路转接写入控制电路对图像存储器的数据访问和显示控制电路对图像存储器的数据访问。消隐期改变控制电路在接收到写入控制电路对图像存储器的写入操作启动后,扩展在接收该写入操作启动的显示帧中的消隐期。写入控制电路在接收到图像数据的输入后,向存储器访问切换电路输出写入图像数据的请求。存储器访问切换电路在接收到写入请求时,从显示控制电路的数据访问切换到写入控制电路的数据访问。

Description

图像数据显示控制设备
技术领域
本发明涉及图像数据显示控制设备,其包括:图像存储器,其用于暂存从外部取得的图像数据;写入控制电路,其用于控制向图像存储器写入从外部取得的图像数据的写入操作;和显示控制电路,其用于从图像存储器读出图像数据,并且将所读出的图像数据作为显示数据传送/输出。
背景技术
在图像数据显示控制设备中从外部传送来的图像数据的传送周期和显示设备的显示周期彼此不同的情况下,需要转换帧频。为了转换帧频,通常在图像数据显示控制设备中提供图像存储器。图像存储器作为暂时存储图像数据的缓冲器。然而,在图像存储器的存储容量小到只对应于一个屏幕的情况下,当来自外部的图像数据的写入在显示图像期发生时,前一帧数据和重新写入的帧数据在存储器中以混合状态出现。接下来,混合的数据被传送到显示设备,从而导致图像的杂乱。特别地,在被显示的部分涉及可旋转的显示设备的情况下,尤其是,在显示设备中扫描显示数据的方向和在屏幕上重新写入图像数据的方向彼此交错,会使得图像杂乱更加严重。
下面描述作为用于防止图像杂乱的传统构造的例子。提供一组存储器,总共具有对应于两个屏幕的存储容量,并且各具有对应于一个屏幕的存储器,并且与所述一组图像存储器相关地来控制写入指针和读出指针,所述写入指针用于指定图像数据所要写入的图像存储器,所述读出指针用于指定从中读出图像数据以供显示的图像存储器。因此,可以避免为了显示时写入图像数据和读出图像数据而覆盖图像存储器。
图11是示出传统图像数据显示控制设备构造的框图。图像存储器包括第一、第二、......、第N图像存储器20,其分别被分割为用于一个屏幕的容量单元,并且构造前述的图像存储器组。写入控制电路21选择其中来自于外部设备A的图像数据将被写入的图像存储器,并且将从外部输入的图像数据传送给所选择的图像存储器。显示控制电路22指定图像数据从其传送到显示设备B的图像存储器20。图像处理电路23读取用于显示且从显示控制电路22所指定的图像存储器20传送来的数据,并且将所读出的数据传送给显示设备B。
图12A和12B是图示传统图像数据显示控制设备运行的流程图,其中图12A示出图像数据写入流程,而图12B示出向显示设备B传送图像数据的流程。
作为传送目标的图像存储器20通过写入控制电路21指定,并且接下来,一屏幕的图像数据被传送到指定的图像存储器20。在传送完成后,最新的图像信息被附到所指定的图像存储器20,并且用于指定该存储器作为写入目标20的指针被改变为第N+1图像存储器。
存储了最新图像信息的图像存储器20被显示控制电路22指定为读出指针,并且所述最新图像信息从相关图像存储器20中清除。在此之后,当读出操作完成的时候,即用于显示一个屏幕的图像数据从图像存储器20读出的时候,可以确认是否有任何其它图像存储器20包括最新图像信息。如果没有任何其它图像存储器20附有最新图像信息,相同的图像存储器20被再次指定为读出指针。
前述控制操作的结果是,可以没有重复地指定写入图像数据的图像存储器20和从其中读出图像数据并传送给显示设备B的图像存储器20。因此,可以防止上一帧图像数据和新的图像数据以混合状态出现,并且在完成传送最新图像数据之后的任何时间都可以将用于显示的图像数据传送给显示设备B。结果是,可以避免显示设备B中的图像杂乱。
然而,在传统的构造中,提供了具有与多个屏幕对应的存储容量的图像存储器,其导致由于增加的存储容量而引起的成本超量。进一步,通过高度集成的存储器降低了产出百分比。
根据半导体的高集成性,更可能将图像存储器并入控制系统LSI中,而在传统的构造中无法容易地响应这种情况,并且实际上不适合于这样的高密度封装,而由于控制系统LSI的增加的芯片尺寸,该高密度封装对于移动电话电路等中的电路来说是必要的。
发明内容
因此,本发明的主要目的在于防止被显示图像中的任何杂乱,而不增加所并入的图像存储器的容量。
为了解决上述问题,根据本发明的一种图像数据显示控制设备包括:
图像存储器,用于暂时存储图像数据;
写入控制电路,用于图像数据输入其中时,在显示图像的消隐期将图像数据写入所述图像存储器;
显示控制电路,用于在显示图像的显示期中从所述图像存储器读出图像数据;
存储器访问切换电路,用于彼此转接所述写入控制电路对图像存储器的数据访问和所述显示控制电路对图像存储器的数据访问;和
消隐期改变控制电路,用于在接收到写入操作的启动时,扩展在接收到所述写入控制电路对图像存储器的写入操作启动的显示帧中的消隐期,其中
所述写入控制电路响应于所述图像数据的输入,向所述存储器访问切换电路输出写入图像数据的请求,和
所述存储器访问切换电路在接收到所述请求时,从所述显示控制电路的数据访问切换到所述写入控制电路的数据访问。
在上述构造中,在没有写入来自外部的图像数据的正常显示帧中,消隐期改变控制电路设置正常的消隐期,并且存储器访问切换电路选择显示控制电路的数据访问。在消隐期结束之后的显示期中,显示控制电路从图像存储器读出图像数据,并将读出的图像数据传送到显示设备。在显示期结束之后的下一个消隐期中,进行回扫线处理,从而再次在显示期中进行处理。
在写入图像数据的竞争帧中,消隐期改变控制电路扩展消隐期,而存储器访问切换电路选择写入控制电路的数据访问。结果是,写入控制电路向图像存储器写入图像数据。通过写入控制电路在具有扩展的消隐期的时间长度之内写入图像数据。当扩展的消隐期结束之后,对图像存储器的访问恢复到显示控制电路。
进一步,为了进行以上控制,优选地,消隐期改变控制电路在接收到写入控制电路对图像存储器的写入操作启动时,改变控制电路扩展显示帧的消隐期,并且将下一帧的消隐期恢复为其正常时间长度。
进一步,优选地,所述消隐期改变控制电路设置扩展消隐期,从而使得具有足够的时间让写入控制电路在图像存储器中写入图像数据。这里,在被扩展得足够长以至于不影响被显示图像的消隐期中,更新图像存储器中的图像数据。
进一步,存储器访问切换电路将对图像存储器的访问限制为由写入控制电路在扩展的消隐期中进行的访问,所述扩展的消隐期由消隐期改变控制电路在竞争帧中供给。更具体地说,图像存储器由写入操作单独占用直到完成图像数据写入操作。因此,写入图像数据的这种方式不会在图像中生成任何杂乱,因为即使在使用具有对应于一个屏幕的存储容量的图像存储器时,也不会产生前一帧数据和新一帧数据混合的状态。结果是,没有必要考虑关于避免任何竞争存储器访问和传送速率变差的措施。
如上所述,根据本发明,可以避免前一帧数据和新一帧数据以混合状态出现的状态,而同时还可以防止安装存储器的成本增加、由于存储器的更高集成度而导致的生产百分比变差、控制系统LSI的芯片尺寸增加等。
进一步,存在这样的实施例,消隐期改变控制电路响应于写入控制电路对图像存储器的写入操作终止,将扩展的消隐期恢复到原始的时间长度。
有必要将扩展的时间长度设置为相对大的取值,从而使得在简单地将确定的扩展时间加到正常消隐期的构造中,可以响应于不同数据尺寸的图像数据。然而,在图像数据具有相对较短的图像尺寸的情况下,在扩展消隐期结束之前写入操作就完成了,浪费了写入操作终止和消隐期终止之间的时间。更具体地说,由于在竞争帧中对消隐期的扩展,帧频被降低到不必需的低水平。相应地,根据本实施例,扩展的消隐期在具有较小数据尺寸的图像数据的情况下更快地终止,换句话说,可以避免任何不必需的对消隐期的扩展。因此,可以减轻由扩展消隐期所导致的帧频降低。
进一步,存在这样的实施例,显示控制电路将扩展的消隐期中的数据读出频率设置为高于未扩展的消隐期中的数据读出频率。相应地,通过在竞争帧中以比正常显示帧频率中更高的频率从图像存储器中读出图像数据,可以进一步降低帧频。
并且,存在这样的实施例,消隐期改变控制电路基于相关帧之中或者之后任意帧中的消隐期未扩展的帧,来减小消隐期。相应地,在竞争帧终止之后,使消隐期短于正常消隐期,从而使得在没有写入来自外部的图像数据的传统帧中以更高的速度处理回扫线。进一步,较之正常显示帧,以更高的频率从图像存储器中读取图像数据,并且可以进一步降低帧频。对其进行这种处理的帧称为正常显示时间减少帧。可能由一个或者更多个正常显示时间减少帧。结果是,可以将帧频设置为接近现存的帧周期。
另外,存在这样的实施例,图像数据显示控制设备可以进一步包括输出驱动能力调节电路,其用于调节由显示控制电路输出的图像数据的信号电平,其中所述输出驱动能力调节电路根据相关消隐期中的读出频率调节所述扩展的消隐期中的信号电平。
为了提高频率,必需将输出驱动能力设置为高电平。然而,当保持高输出驱动能力时,具有低频率的正常显示帧落入超标状态,因此能量被不必要地损耗。所以,提供了输出驱动能力调节电路,从而使得在低频时可以相对在高频时降低输出驱动能力。
根据本发明,即使在所使用的图像存储器具有对应于一个屏幕的存储容量的情况下,也可以防止显示图像杂乱。除了达到这样的效果,还可以减小控制系统LSI的尺寸,并且也可以实现高密度封装和价格的降低。
根据本发明的图像数据显示控制设备可以以最小的图像存储容量显示高质量图像,并且可用于图像处理设备等,例如在要求降低成本、更少的能量消耗和高密度封装的移动设备中提供的电路。
附图说明
本发明的这些和其它目的以及优点将通过以下对本发明优选实施例的描述而变得清晰。本领域技术人员一旦实施本发明,就可以注意到本说明书中没有提到的若干好处。
图1是示出根据本发明优选实施例1的图像数据显示控制设备的构造的框图;
图2是图示根据优选实施例1的图像数据显示控制设备的操作的时序图;
图3是示出根据本发明优选实施例2的图像数据显示控制设备的构造的框图;
图4是图示根据优选实施例2的图像数据显示控制设备的操作的时序图;
图5是示出根据本发明优选实施例3的图像数据显示控制设备的构造的框图;
图6是图示根据优选实施例3的图像数据显示控制设备的操作的时序图;
图7是示出根据本发明优选实施例4的图像数据显示控制设备的构造的框图;
图8是图示根据优选实施例4的图像数据显示控制设备的操作的时序图;
图9是示出根据本发明优选实施例5的图像数据显示控制设备的构造的框图;
图10是图示根据优选实施例5的图像数据显示控制设备的操作的时序图;
图11是示出传统图像数据显示控制设备的构造的框图。
图12A和12B是图示传统图像数据显示控制设备的操作的时序图。
具体实施方式
以下,参照附图详细描述根据本发明的图像数据显示控制设备的优选实施例。
消隐期表示显示期之间的竖直回扫线期(非显示期)。帧周期可以由显示一个屏幕所必须的显示期与消隐期的和来表示。进一步,显示期可以由线周期与显示线数目的积来表示。可以通过调节消隐期或者线周期来调节帧频。仅仅用于图像数据读出操作的帧称为正常显示帧F1,而写入和读出操作彼此竞争的帧称为竞争帧F2。竞争的意思是写入和读出操作在同一帧中执行,虽然这些操作在时间上不彼此重叠。
优选实施例1
图1是示出根据本发明优选实施例1的图像数据显示控制设备E的构造的框图。在图1中,示出了诸如图形控制器的外部设备A、诸如液晶面板的显示设备B和相关的图像数据显示控制设备E。图像数据显示控制设备E包括图像接收通知电路1、写入启动探测电路2、正常消隐期设置寄存器3、用于扩展源于竞争的消隐期的消隐期设置寄存器4、消隐期改变控制电路5、写入控制电路6、显示控制电路7、存储器访问切换电路8和图像存储器9。图像存储器9是具有与一个屏幕对应的存储容量的帧存储器。
图像接收通知电路1输出图像数据传送接收启动信号S1,从而通知外部设备A图像数据显示控制设备E处于可以从外部接收图像数据的状态。
写入启动控制电路2探测外部设备A在写入采样期所启动的写入操作,生成写入启动信号S3,并且将所生成的写入启动信号S3输出给消隐期改变控制电路5。
正常显示消隐期设置寄存器3在其中存储正常显示帧F1的消隐期设置值TB,并且将该设置值输出到消隐期改变控制电路5,所述消隐期设置值TB在写入启动探测电路2通知正常显示消隐期设置寄存器3没有来自外部的图像数据要写入时使用。
当写入启动探测电路2通知消隐期设置寄存器4有来自外部的图像数据要写入时,用于由于竞争扩展消隐期的消隐期设置寄存器4在其中存储扩展时间ΔT,以扩展时间ΔT扩展消隐期TB直到完成写入操作,从而避免读出操作与外部设备A的写入操作之间的竞争;消隐期设置寄存器4还将该扩展时间ΔT输出给消隐期改变控制电路5。
消隐期改变控制电路5根据正常显示帧F1或者竞争帧F2来调节消隐期设置值S4。更具体地说,调节设置值S4使其为正常显示帧F1中的消隐期TB,而调节设置值S4使其为竞争帧中的消隐期TB’(=TB+ΔT),所述TB’通过将扩展时间ΔT加上消隐期TB而得到。消隐期改变控制电路5生成示出调整后的设置值S4的消隐期信号S5,并且将信号S5输出到显示控制电路7和存储器访问切换电路8。
写入控制电路6根据外部设备A的写入操作而将图像数据写入图像存储器9。在由从消隐期改变控制电路5输入的消隐期信号S5所指示的消隐期TB和TB’终止之后,显示控制电路7从图像存储器9读出图像数据,并且将所读出的图像数据传送和输出给显示设备B。
存储器访问切换电路8转接显示控制电路7对图像存储器9的访问。存储器访问切换电路8进一步在写入控制电路6请求写入操作时,将对图像存储器9的访问从由显示控制电路7进行的访问切换到由写入控制电路6进行的访问,并且将由消隐期改变控制电路5所扩展的消隐期的时间ΔT传递给图像存储器9。图像存储器9具有能够存储一屏幕图像数据的存储容量。
接下来,参照图2所示时序图描述根据本优选实施例这种构造的图像数据显示控制设备E的运行。参照图2所示的附图标记,S1表示从图像接收通知电路1输出到外部设备A的图像数据传送接收启动信号;S2表示写入采样信号S2,该信号示出探测外部设备A的写入操作的时期;S3表示写入启动信号,该信号仅仅当在写入采样信号S2为“H”电平期探测到外部设备A的写入操作时才在写入启动探测电路2中生成;S4表示由消隐期改变控制电路5设置的消隐期设置值;S5表示消隐期信号,该信号示出暂停显示图像数据时的消隐期;而S6表示显示期信号,该信号示出显示图像数据的显示期。
当显示期结束并且可以接收图像数据的时候,图像接收通知电路1将图像数据传送接收启动信号S1传递到外部设备A。可以任意设置显示期终止和图像数据传送接收启动信号S1输出之间的时间周期。当探测到图像数据传送接收启动信号S1处于要传送图像数据的状态时,外部设备A以这样的状态启动写入图像数据,即与之前在图像数据显示控制设备E中设置的写入采样信号S2同步,换句话说,在写入采样信号S2为“H”电平的时期。
写入启动探测电路2监视在写入采样信号S2为“H”电平期外部设备A是否启动图像数据写入操作。在启动了写入操作启动时,写入启动探测电路2生成写入启动信号S3,并将所生成的信号S3输出到消隐期改变控制电路5。
消隐期改变控制电路5根据对写入启动信号S3的探测,改变消隐期设置值S4。更具体地说,当写入启动信号S3处于非活动状态时,消隐期设置值S4被设置为表示正常显示消隐期设置寄存器3的消隐期TB的值(S4=TB)。同时,当写入启动信号S3处于活动状态时,消隐期设置值S4被设置为表示时期TB’的值(TB’=TB+ΔT),所述TB’通过将由用于竞争扩展的消隐期设置寄存器4的扩展时间ΔT加到消隐期TB而得到。
所以,当输出写入启动信号S3(活动状态)的时候,消隐期TB被扩展为消隐期TB’(TB+ΔT)。在用于竞争扩展的消隐期设置寄存器4中设置的扩展时间ΔT,满足从外部设备A向图像存储器9重新写入图像数据所需要的操作时间,并且外部设备A的所有写入操作在扩展后的消隐期TB’之内终止。在消隐期信号S5的指示列中示出的向右的箭头表示图像数据写入操作。由消隐期改变控制电路5生成的消隐期信号S5被供给到显示控制电路7和存储器访问切换电路8。
当消隐期信号S5通知消隐期终止的时候,显示控制电路7设置显示期信号S6为“H”电平,以启动显示期中的操作。显示期信号S6被供给到存储器访问切换电路8。存储器访问切换电路8使得显示控制电路7可以在显示期信号S6的“H”电平期进行对图像存储器9的读出操作。由此,从图像存储器9中读出的图像数据被传送到显示设备B并且在那里被显示。
当完成向显示设备B传送图像数据时,显示控制电路7设置显示期信号S6为“L”电平。相应地,终止显示期,从而执行回扫线处理,然后图像接收通知电路1再次向外部设备A传送图像数据传送接收启动信号S1。重复上述的操作。
基于消隐期信号S5,存储器访问切换电路8切换写入控制电路6对图像存储器9的访问(仅仅在消隐期)和显示控制电路7对图像存储器9的访问(仅仅在显示期)。因此,写入控制电路6仅仅在消隐期访问图像存储器9,以向其写入图像数据;而显示控制电路7在显示期单独地访问图像存储器9,以读出图像数据。接下来,仅仅在完成写入操作之后,处理才从竞争帧F2返回正常显示帧F1。
作为上述控制操作的结果,可以确定地防止在图像存储器9中产生要写入的图像数据和要读出的图像数据以混合方式出现的状态,并且因此可以避免显示设备B中的任何图像杂乱。进一步,可以防止数据混合状态,而同时可以最大化地保持对图像存储器9的访问占用率。并且,可以不用增加图像存储器9的存储容量(保持一个屏幕的存储容量)而执行控制操作。结果是,可以避免由于存储器的更高集成度而引起的成本增加和生产百分比的变差,并且可以防止控制系统LSI的芯片尺寸变大。
下面给出更加详细的描述。在不生成图像数据写入操作的正常显示帧F1中,在写入采样信号为“H”电平时(采样期)没有探测到外部设备A的写入操作。因此,正常显示消隐期设置寄存器3的值作为消隐期设置值S4,并且确定消隐期(更具体地说,消隐期信号S5)。在这种情况下,消隐期为TB。在消隐期TB终止之后,正常显示帧F1的显示期TD启动。在显示期TD,从图像存储器9读出图像数据,并且将其传送到显示设备B,从而在那里被显示。
同时,在生成图像数据写入操作的竞争帧F2中,当在采样期探测到外部设备A的写入操作时,输出写入启动信号S3。此时,消隐期设置寄存器4的扩展时间ΔT被作为消隐期设置值S4的参考,并且基于所参考的扩展时间ΔT设置扩展消隐期TB’。在扩展消隐期TB’内完成外部设备A向图像存储器9的写入操作。与消隐期TB’的终止同步,启动竞争帧F2的显示期TD’。在本优选实施例中,正常显示帧F1的显示期TD和竞争帧F2的显示期TD’被设置为相等的时间长度(TD=TD’)。
如上所述,根据本优选实施例,生成图像数据写入操作的竞争帧F2的消隐期TB’被设置为这样的时间长度,该时间长度满足外部设备A完成对图像存储器9的写入操作所需要的时间。结果是,可以在足够长的不影响被显示图像的消隐期之内更新图像数据,从而可以防止图像杂乱。
由消隐期信号S5控制的存储器访问切换电路8将对图像存储器9的访问限制为:消隐期外部设备A的写入访问和显示期显示控制电路7的读出访问。因此,图像存储器9变为完全的单端口操作,其中,图像存储器9不再同时通过显示控制电路7和存储器访问切换电路8被访问,并且各自的访问在时间上彼此完全分离。所以,在使用单端口存储器时,没有必要采取措施来避免存储器访问中的竞争和传送速率的变差,并且即使由廉价的单端口存储器构造成图像存储器9,也可以最大化向外部设备A的写入吞吐量。结果是,可以使用具有与一个屏幕对应的存储容量的图像存储器9,防止由于更高的集成度而导致的成本增加和生产百分比的变差。进一步,可以控制控制系统LSI的芯片尺寸的增加。
优选实施例2
在前述的优选实施例1中,当一旦在竞争帧F2中扩展消隐期时,扩展消隐期被保持直到扩展消隐期TB’(=TB+ΔT)终止,所述TB’通过将确定的扩展时间ΔT加上正常显示帧F1中的消隐期TB而得到。换句话说,固定地使用扩展消隐期TB’。然而,当外部设备A对图像存储器9的写入操作在扩展消隐期TB’终止之前完成时,写入操作完成和扩展消隐期TB’终止之间的时间被浪费。更具体地说,如果在竞争帧F2中扩展消隐期,则帧频可能被降低到一个非必要的低水平。本发明的优选实施例2可以避免这样的麻烦。
图3是示出根据优选实施例2的图像数据显示控制设备E的构造的框图。图3中所示的、与根据优选实施例1的图1中所示的相同的附图标记表示相同的部件。附图标记10表示写入终止探测电路,其用于探测外部设备A的写入操作的终止。根据本优选实施例2的消隐期改变控制电路5根据正常显示帧F1中正常显示消隐期设置寄存器3来确定消隐期TB,并且在在竞争帧F2中写入终止探测电路10通知写入终止信号S7时,立即强制终止扩展消隐期TB’。其它的构造与优选实施例1的构造类似,不再描述。
接下来,参照图4所示的时序图描述根据本优选实施例这种构造的图像数据显示控制设备E的运行。在图4中,与根据优选实施例1的图2中所示的附图标记相同的附图标记表示相同的信号。
在图4中,S7表示在写入启动探测电路2输出写入启动信号S3之后当写入终止探测电路10探测到外部设备A对图像数据的写入操作完成时,由写入终止探测电路10输出的写入终止信号。
这里,下面集中描述写入终止探测电路10和消隐期改变控制电路5的运行。在消隐期改变控制电路5中,根据正常显示帧F1中正常显示消隐期设置寄存器3的值来确定消隐期TB,而当在竞争帧F2中从写入启动探测电路2接收到写入启动信号S3时扩展消隐期。当外部设备A通知写入操作终止时,写入终止探测电路10生成写入终止信号S7,并将所生成的信号S7输出到消隐期改变控制电路5。一旦接收到写入终止信号S7,消隐期改变控制电路5就强行终止对消隐期(TB’)的扩展。
因此,在外部设备A完成对图像存储器9的写入操作时,生成写入终止信号S7,并且基于所生成的写入终止信号S7强行衰减消隐期信号S5。这样,可以防止消隐期被不必要地扩展。实现本优选实施例时的扩展消隐期TB’短于实现优选实施例1时的扩展消隐期TB’。因此,可以防止帧频被降低到不必要的低水平。根据环境,消隐期TB’可以被扩展到具有类似于优选实施例1的时间长度。
在本优选实施例中,作为结果,正常显示帧F1的显示期TD的时间长度和竞争帧F2的显示期TD’的时间长度彼此相等(TD=TD’)。进一步,写入终止探测电路10可以自动探测来自外部设备A的通知的输入,或者在写入范围内的访问的终止,并输出写入终止信号S7,代替前述控制操作。
如上所述,根据本优选实施例,可以避免对消隐期的任何不必要的扩展,这是因为基于图像数据的数据尺寸以及优选实施例1中所描述的效果自动确认写入操作的终止。所以,较之优选实施例1,可以进一步减轻由于对消隐期的扩展而导致的帧频降低。
优选实施例3
本发明的优选实施例3在根据优选实施例2构造的基础上进一步提高了对帧频降低的防止。图5是示出根据优选实施例3的图像数据显示控制设备E的构造的框图。在图5中,与根据优选实施例2的图3中所示相同的附图标记表示相同的部件。以下描述根据本优选实施例的特色构造。
附图标记11表示正常显示线周期设置寄存器,在其中存储了正常显示帧F1中的线周期设置值S8。当写入启动探测电路2通知没有图像数据要由外部设备A写入时,使用线周期设置值S8。12表示时间减少线周期设置寄存器,其用于存储线周期设置值S8,以从时间上缩短由竞争帧F2中消隐期的扩展而降低的帧周期。在写入启动探测电路2通知有图像数据要由外部设备A写入时,使用该线周期设置值S8。
根据本优选实施例的显示控制电路7执行以下控制操作。即,显示控制电路7调节图像数据的读出周期,而在从消隐期改变控制电路5输入的消隐期信号S5的下降沿之后,切换正常显示线设置寄存器11和用于竞争时间减少的线周期设置寄存器12(TD、TD’),显示控制电路7还基于调节后的读出周期从图像存储器9中读出图像数据,并且将所读出的数据传送给显示设备B。
显示期TD和TD’被表示为线周期设置值S8的示例。然而,实际调节的是,显示控制电路7从图像存储器9读出图像数据并且将所读出的图像数据传送到显示设备B时的读出操作频率。假设对应于显示期TD的读出操作频率是f,而对应于显示期TD’的读出操作频率是f’,那么:
f∝1/TD
f’∝1/TD’
(f<f’)
更具体地说,在竞争帧F2中以比在正常显示帧F1中读出操作频率高的读出操作频率f’从图像存储器9读出的图像数据。其它构造类似与优选实施例2的构造,并且不再赘述。
接下来,参照图6所示时序图描述根据本优选实施例这种构造的图像数据显示控制设备E的运行。在图6中,与根据优选实施例2的图4中所示相同的附图标记表示相同的信号。以下描述集中在显示控制电路7、正常显示线周期设置寄存器11以及用于竞争时间减少的线周期设置寄存器12的运行上。
在显示控制电路7中,在正常显示帧F1中选择正常显示线周期设置寄存器11的线周期设置值S8,并且基于线周期设置值S8和显示线数目的乘积来确定正常显示期的显示期TD。进一步,在竞争帧F2中选择时间减少线周期设置寄存器12的线周期设置值S8,并且基于线周期设置值S8和显示线数目的乘积来确定时间减少显示期TD’。此时,用于竞争时间减少的线周期设置寄存器12的线周期设置值S8比正常显示的短,从而减轻由于在竞争帧F2中消隐期的扩展而引起的帧频降低。
假定存储在正常显示线周期设置寄存器11中的正常显示帧F1中的线周期设置值S8为τn,而存储在用于竞争时间减少的线周期设置寄存器12中的竞争帧F2中的线周期设置值S8为τc,那么可以得到τn>τc
假定显示线数目等于L,正常显示帧F1中的显示期TD为TD=τn×L,而竞争帧F2中的显示期TD’为TD’=τc×L。
所以,结果是TD>TD’,并且竞争帧F2中显示期TD’的时间相对于正常显示帧F1中显示期TD而言被减少了(时间减少)。进一步,基于以下计算公式计算读出操作频率f和f’。
f=1/τn
f’=1/τc
在正常显示帧F1中,显示控制电路7基于较低的读出操作频率f从图像存储器9读出图像数据,并且将所读出的图像数据传送到显示设备B。同样,在竞争帧F2中,显示控制电路7基于较高的读出操作频率f’从图像存储器9读出图像数据,并且将所读出的图像数据传送到显示设备B。在竞争帧F2中,因为图像数据以高速被读出和传送,所以减少了所必需的显示期TD’。
如上所述,根据本优选实施例,在优选实施例1和2中描述的效果之外,通过减少竞争帧F2中显示期TD’的时间,较之优选实施例2,可以进一步减轻对帧频的降低。
优选实施例4
本发明的优选实施例4在根据优选实施例3构造的基础上进一步提高了对帧频降低的控制。为了减轻由于在竞争帧F2时或者之后的任意数目的帧中生成竞争帧F2而导致的帧频降低,在仅仅针对图像数据读出操作的帧中执行时间减少的帧作为正常显示时间减少帧F3。正常显示帧F1是只进行图像数据读出操作但是不进行时间减少的帧。
图7是示出根据本发明优选实施例4的图像数据显示控制设备E的构造的框图。在图7中,与根据优选实施例3的图5中所示附图标记的相同附图标记表示相同的部件。以下描述根据本优选实施例的特色构造。
附图标记13表示用于正常显示中时间减少的消隐期设置寄存器,其中存储了实现时间减少的正常显示时间减少帧F3中的消隐期TB2。当写入启动探测电路2通知在竞争帧F2时或者之后的正常显示时间减少帧F3中没有图像数据要由外部设备A写入时,使用消隐期TB2。
附图标记14表示用于正常显示中时间减少的线周期设置寄存器,其中存储了正常显示时间减少帧F3中的线周期设置值S8。当写入启动探测电路2通知没有图像数据要由外部设备A写入并且执行时间减少时,使用线周期设置值S8。
根据本优选实施例的消隐期改变控制电路5执行以下控制操作。
·基于正常显示帧F1中正常显示消隐期设置寄存器3的输出来确定消隐期TB1。
·在竞争帧F2中扩展消隐期(TB1’),直到从写入终止探测电路10输出通知的写入终止信号。
·在正常显示时间减少帧F3中,基于用于正常显示中时间减少的消隐期设置寄存器13的输出来确定消隐期TB2。
根据本优选实施例的显示控制电路7调节图像数据的读出周期,同时在由消隐期改变控制电路5通知的消隐期终止之后,相互间切换正常显示线周期设置寄存器11、用于竞争时间减少的线周期设置寄存器12和用于正常显示中时间减少的线周期设置寄存器14。显示控制电路7在进行调节时从图像存储器9读出图像数据,并且传送,从而向显示设备B显示所读出的图像数据。其它构造类似于优选实施例3的构造,因此不再赘述。
接下来,参照图8所示流程图描述根据本优选实施例这种构造的图像数据显示控制设备E的运行。在图8中,与根据优选实施例3的图6中所示附图标记相同的附图标记表示相同的信号。以下集中描述正常显示消隐期设置寄存器3、用于正常显示中时间减少的消隐期设置寄存器13和消隐期改变控制电路5的运行,以及正常显示线周期设置寄存器11、用于竞争时间减少的线周期设置寄存器12、用于正常显示中时间减少的线周期设置寄存器14和显示控制电路7的运行。正常显示帧F1和竞争帧F2中的操作类似于优选实施例3中的操作,因此不再赘述。
在正常显示时间减少帧F3中,消隐期改变控制电路5基于用于正常显示中时间减少的消隐期设置寄存器13的输出,来设置消隐期TB2。消隐期TB2短于正常显示中的消隐期,以减轻由于在竞争帧F2中消隐期的扩展而导致的帧频降低。因此,在消隐期TB2中,以较之其它消隐期中更高的速度执行回扫线的竖直处理。
进一步,当在正常显示时间减少帧F3中消隐期TB2终止时,选择用于正常显示中时间减少的线周期设置寄存器14的线周期设置值S8,并且基于线周期设置值S8和显示线数目的乘积来设置时间减少的显示期TD2。用于正常显示中时间减少的线周期设置寄存器14的线周期设置值S8的线周期短于正常显示中的线周期,以减轻由于在竞争帧F2中消隐期的扩展而导致的帧频降低。因此,在正常显示时间减少帧F3中,以较高的读出操作频率f’从图像存储器9读出图像数据,并且传送给显示设备B。由于在正常显示时间减少帧F3中以高速读出和传送图像数据,因此减少了所需要的显示期TD2。在正常显示时间减少帧F3中的操作之后执行正常显示时间减少帧F3中的操作,并且操作的数目可以任意设置。
如上所述,根据本优选实施例,在优选实施例1-3中的效果之外,较之优选实施例3,通过在正常显示时间减少帧F3中进行消隐期和显示期的时间减少处理,可以进一步改善帧频降低。
优选实施例5
本发明的优选实施例5进一步提升了基于根据优选实施例4构造的对能耗的降低。图9是示出根据本发明优选实施例5的图像数据显示控制设备E的构造的框图。在图9中,与根据优选实施例4的图7中所示附图标记相同的附图标记表示相同的部件。以下描述根据本优选实施例的特色构造。
15表示输出驱动能力调节寄存器。16表示输出驱动能力调节电路。输出驱动能力调节寄存器15根据被可变调节的线周期来调节供给到显示设备B的输出电压或输出电路的驱动能力。此处描述的线周期是正常显示线周期设置寄存器11、用于竞争时间减少的线周期设置寄存器12和用于正常显示中时间减少的线周期设置寄存器14中设置的线周期之一。
接下来,参照图10所示流程图描述根据本优选实施例这种构造的图像数据显示控制设备E的运行。在图10中,与根据优选实施例4的图8中所示附图标记相同的附图标记表示相同的信号。S9表示由输出驱动能力调节寄存器15向输出驱动能力调节电路16通知的输出驱动能力设置值。
此处,以下集中描述输出驱动能力调节寄存器15和输出驱动能力调节电路16的运行。在正常显示帧F1中,输出驱动能力调节寄存器15向输出驱动能力调节电路16通知驱动能力设置值S9,S9将能力的正常电平表示为输出驱动能力。相应地,输出驱动能力调节电路16基于正常帧中的线周期以该驱动能力向显示设备B传送图像数据。
在竞争帧F2和正常显示时间减少帧F3中的写入启动信号S3上升之后,输出驱动能力调节寄存器15通知输出驱动能力调节电路16驱动能力设置值S9,S9将能力的高电平表示为输出驱动能力。相应地,输出驱动能力调节电路16响应于竞争帧F2中的或者正常显示时间减少帧F3中的线周期以该驱动能力向显示设备B传送图像数据。
通过实施上述控制操作,优化了至线周期的输出驱动时间(建立时间),没有输出操作性能的过量和不足,并且消除了任何不必要的能量损耗。例如,为了减少输出放大器中用于驱动显示图像数据线的输出驱动时间,需要将状态平稳的电流设置为大的值。在没有提供输出驱动能力调节电路16的情况下,响应于可以任意设置的线周期中最短取值的输出驱动能力变得必要。因此,输出驱动能力导致在除了表示最短取值的线周期以外的任何线周期中不必要地消耗能量的超标状态。
在提供了输出驱动能力调节电路16的本优选实施例中,输出驱动能力调节电路16在正常显示帧F1中将输出驱动能力设置为能力的正常电平,而在竞争帧F2和正常显示时间减少帧F3中写入启动信号S3的上升之后将输出驱动能力设置为能力的高电平。结果是,较之优选实施例4,可以优化与任何任意线周期相关的输出驱动能力时间,可以避免输出驱动能力的超额缺陷,并且可以消除任何不必要的能量损耗。
如上所述,根据本优选实施例,由于经过优化的输出驱动能力可以在正常显示帧F1、竞争帧F2和正常显示时间减少帧F3中设置,在优选实施例1-4中所描述的效果之上,较之优选实施例4可以减少能量损耗。
虽然已经详细描述了本发明的优选示例,应该理解,可以对其进行多种修改,并且其意于在所附权利要求中覆盖所有这些落入本发明精神和范围的修改。

Claims (16)

1、一种图像数据显示控制设备,包括:
图像存储器,用于暂时存储图像数据;
写入控制电路,用于在接收到向其输入图像数据的输入后,在显示图像的消隐期中将图像数据写入所述图像存储器;
显示控制电路,用于在显示图像的显示期中从图像存储器读出图像数据;
存储器访问切换电路,用于转接所述写入控制电路对所述图像存储器的数据访问和所述显示控制电路对图像存储器的数据访问;和
消隐期改变控制电路,用于在接收到写入操作的启动时,扩展在接收到所述写入控制电路对图像存储器的写入操作启动的显示帧中的消隐期,其中
所述写入控制电路在接收到图像数据的输入后,向所述存储器访问切换电路输出写入图像数据的请求,和
所述存储器访问切换电路在接收到所述写入请求后,从所述显示控制电路的数据访问切换到所述写入控制电路的数据访问。
2、根据权利要求1所述的图像显示控制设备,其中
所述消隐期改变控制电路在接收到写入控制电路对图像存储器的写入启动后,扩展在接收到所述写入操作启动的显示帧中的消隐期,并且将下一帧中或者从下一帧开始的若干帧中的消隐期恢复到其正常时间长度。
3、根据权利要求1所述的图像显示控制设备,其中
所述消隐期改变控制电路设置扩展的消隐期,以使得有足够的时间让所述写入控制电路将图像数据写入图像存储器。
4、根据权利要求1所述的图像显示控制设备,其中
所述消隐期改变控制电路在接收到所述写入控制电路对图像存储器的写入操作终止后,将所述扩展的消隐期恢复到原来的时间段。
5、根据权利要求1所述的图像显示控制设备,其中
所述显示控制电路将所述扩展的消隐期中的数据读出频率设置成高于未扩展的消隐期中的数据读出频率。
6、根据权利要求1所述的图像显示控制设备,其中
所述消隐期改变控制电路根据其中消隐期被扩展的帧,减小在相关帧之中或者之后的消隐期。
7、根据权利要求6所述的图像显示控制设备,其中
所述消隐期改变控制电路使所述缩短的消隐期短于未扩展的消隐期。
8、根据权利要求5所述的图像显示控制设备,进一步包括输出驱动能力调节电路,其用于调节由显示控制电路输出的图像数据的信号电平,其中
所述输出驱动能力调节电路根据相关消隐期中的读出频率调节所述扩展的消隐期中的信号电平。
9、一种图像数据显示控制方法,包括:
写入步骤,用于在输入图像数据时,在显示图像的消隐期中将图像数据写入图像存储器;
读出步骤,用于在显示图像的显示期中从图像存储器读出图像数据;和
消隐期改变步骤,用于响应于所述写入步骤中对图像存储器的写入操作启动,指示扩展所述消隐期,其中
所述写入步骤和所述读出步骤根据是否有图像数据输入而相互切换。
10、根据权利要求9所述的图像数据显示控制方法,其中
在所述消隐期改变步骤中,在接收到所述写入步骤对图像存储器的写入操作启动后,扩展在接收到写入操作启动的显示帧中的消隐期,而将下一帧中或者从下一帧开始的若干帧中的消隐期恢复到其正常时间长度。
11、根据权利要求9所述的图像数据显示控制方法,其中
在所述消隐期改变步骤中,设置所述扩展的消隐期,以具有足够的时间让所述图像数据在所述写入步骤中写入到图像存储器中。
12、根据权利要求9所述的图像数据显示控制方法,其中
在所述消隐期改变步骤中,在接收到所述写入步骤中对图像存储器的写入操作终止后,将所述扩展的消隐期恢复到原来的时间段。
13、根据权利要求9所述的图像数据显示控制方法,其中
在所述读出步骤中,将所述扩展的消隐期中的数据读出频率设置成高于未扩展的消隐期中的数据读出频率。
14、根据权利要求9所述的图像数据显示控制方法,其中
在所述消隐期改变步骤中,根据其中消隐期被扩展的帧缩短在相关帧之中或者之后的消隐期。
15、根据权利要求14所述的图像数据显示控制方法,其中
在所述消隐期改变步骤中,将所述减小的消隐期缩短成短于未扩展的消隐期。
16、根据权利要求13所述的图像数据显示控制方法,进一步包括输出驱动能力调节步骤,其用于调节在所述读出步骤中输出的图像数据的信号电平,其中
在所述输出驱动能力调节步骤中,根据相关消隐期中的读出频率调节所述扩展的消隐期中的信号电平。
CNA2007100874000A 2006-04-04 2007-04-03 图像数据显示控制设备 Pending CN101051431A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006102743 2006-04-04
JP2006102743A JP2007279185A (ja) 2006-04-04 2006-04-04 画像データ表示制御装置

Publications (1)

Publication Number Publication Date
CN101051431A true CN101051431A (zh) 2007-10-10

Family

ID=38558153

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100874000A Pending CN101051431A (zh) 2006-04-04 2007-04-03 图像数据显示控制设备

Country Status (4)

Country Link
US (1) US20070229482A1 (zh)
JP (1) JP2007279185A (zh)
KR (1) KR20070099486A (zh)
CN (1) CN101051431A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103226935A (zh) * 2012-01-27 2013-07-31 三星电子株式会社 显示驱动集成电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5315797B2 (ja) * 2008-02-07 2013-10-16 セイコーエプソン株式会社 画面表示制御装置
JP5332485B2 (ja) * 2008-10-10 2013-11-06 セイコーエプソン株式会社 電気光学装置
US9471955B2 (en) * 2014-06-19 2016-10-18 Apple Inc. Multiple display pipelines driving a divided display
JP2018060007A (ja) * 2016-10-04 2018-04-12 株式会社ジャパンディスプレイ 表示装置及び表示制御方法
KR102568911B1 (ko) * 2016-11-25 2023-08-22 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US11705082B1 (en) 2021-09-14 2023-07-18 Fitbit Llc Method for reducing or eliminating tearing effect of an image on a display of wearable computing device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2250668B (en) * 1990-11-21 1994-07-20 Apple Computer Tear-free updates of computer graphical output displays
US6181300B1 (en) * 1998-09-09 2001-01-30 Ati Technologies Display format conversion circuit with resynchronization of multiple display screens
US6747656B2 (en) * 2000-04-07 2004-06-08 Sony Corporation Image processing apparatus and method of the same, and display apparatus using the image processing apparatus
JP2004086146A (ja) * 2002-06-27 2004-03-18 Fujitsu Display Technologies Corp 液晶表示装置の駆動方法及び駆動制御回路、及びそれを備えた液晶表示装置
US20050135167A1 (en) * 2003-10-16 2005-06-23 Nec Plasma Display Corporation Memory access circuit for adjusting delay of internal clock signal used for memory control
JP2006047412A (ja) * 2004-07-30 2006-02-16 Sanyo Electric Co Ltd インターフェース装置及び同期調整方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103226935A (zh) * 2012-01-27 2013-07-31 三星电子株式会社 显示驱动集成电路

Also Published As

Publication number Publication date
JP2007279185A (ja) 2007-10-25
KR20070099486A (ko) 2007-10-09
US20070229482A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
CN101046941A (zh) 用于驱动液晶显示器件的装置和方法
CN101051431A (zh) 图像数据显示控制设备
TWI354260B (zh)
CN100345179C (zh) 用于液晶显示器的驱动电路和驱动方法
CN1103936C (zh) 显示控制电路和显示控制方法
CN1932955A (zh) 用于驱动液晶显示装置的装置和方法
CN1603902A (zh) 显示设备中灰度电压信号的修正
TWI409749B (zh) 電泳顯示裝置及其驅動方法
KR101051895B1 (ko) 디스플레이 디바이스, 디스플레이 패널 드라이버, 디스플레이 패널 구동 방법, 및 이미지 데이터를 디스플레이 패널 드라이버에 제공하는 방법
US10600389B2 (en) Display driving apparatus and display driving method thereof
CN101080698A (zh) 使用可编程硬件进行的实时显示后处理
WO2022105485A1 (zh) 图像显示方法、ddic芯片、ap、显示屏模组及终端
TWI446333B (zh) 顯示面板驅動裝置
CN1744773A (zh) 有机发光显示器及其驱动方法
CN100347739C (zh) 数据保持型有源矩阵显示装置及其驱动方法和电视接收机
CN1351326A (zh) 图像显示装置
CN1591536A (zh) 信号输出调整电路及显示驱动器
US11847952B2 (en) Luminance compensator and display system including the same
JP2015094806A (ja) 表示ドライバ、表示システム、及びマイクロコンピュータ
KR102207220B1 (ko) 디스플레이 드라이버, 디스플레이 드라이버 구동방법 및 영상 표시 시스템
JPWO2011102349A1 (ja) 液晶表示装置、表示方法、表示プログラム及びコンピュータ読み取り可能な記録媒体
TWI534774B (zh) 顯示面板驅動裝置及其驅動方法
CN1637837A (zh) 显示装置用的驱动电路
CN1253847C (zh) 显示设备驱动器、显示设备及其驱动方法
CN1347026A (zh) 显示系统和信息处理设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication