JP2778874B2 - 周波数検出回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、入力信号の周波数帯
域を検出する周波数検出回路に関し、特に複数の異なる
周波数帯域を持った入力信号を処理する装置に関する。

【０００２】

【従来の技術】図９に従来の周波数検出回路１０３の構
成を示す。その周波数が検出されるべき入力信号は、入
力端子１１に入力する。そして入力信号の周波数が比較
的安定している期間においてその周波数を検出する必要
等があるため、信号抜き取り回路２１において、端子１
３から入力されるサンプリング信号Ｇに従って一定期間
（サンプリング期間）で抜き取りが、即ちサンプリング
が行われる。サンプリングされた入力信号Ｓは、周波数
検波回路３０によって、入力信号の周波数に応じた値を
サンプリング期間だけ有する直流信号Ｋに変換される。
この信号Ｋはサンプル／ホールド回路２４を介して電圧
比較回路２５で、所定の基準電圧と比較される。その結
果は判定信号として出力端子１２に与えられる。

【０００３】周波数検波回路３０は例えば図９に示され
るように、共振回路３４と、共振回路３４が有する共振
周波数とサンプリングされた入力信号Ｓの周波数との差
異だけ入力信号の位相をシフトさせて位相検波回路２２
に与える移相回路２３と、位相検波回路２２とから構成
される。

【０００４】

【発明が解決しようとする課題】従来の周波数検出回路
は以上のように構成されており、入力信号のサンプリン
グを行っていたので、周波数検波回路３０の出力はサン
プリング期間においてのみ意味のあるものとなってい
る。したがって、そのような信号Ｋをそのまま電圧比較
回路２５に与えたのでは出力端子１２に与えられる判定
信号は入力信号の周波数を表すものとはいえない。この
ためサンプル／ホールド回路２４において、サンプリン
グ信号Ｇに従って周波数検波回路３０の出力をサンプリ
ングし、信号Ｋの有する値を保持してから電圧比較回路
２５に与える必要があった。

【０００５】ここにおいて、安定した結果を得るために
はサンプル／ホールド回路２４の時定数を大きくするこ
とが望ましい。そのためサンプル／ホールド回路２４に
は外部端子４２を介して接続される容量３４が必要であ
った。ところが容量３４の集積化は困難であり、また外
部端子４２の存在も集積度の向上を阻むものである。即
ち従来の周波数検出回路はその集積化が困難であるとい
う問題点を有していた。

【０００６】この発明は上記の問題点を解消するために
なされたもので、外部端子及びそれに接続される容量を
用いることを回避して集積化し、安定に周波数を検出す
ることができる周波数検出回路を得ることを目的とす
る。

【０００７】

【課題を解決するための手段】この発明にかかる周波数
検出回路は、入力端子と、出力端子と、制御信号を受け
て制御信号に従って入力端子に与えられる入力信号を一
定期間抜き取ってサンプル信号を出力する信号抜き取り
回路と、サンプル信号の周波数が所定の周波数帯域に存
在するか否かを示す判定信号を出力する周波数判定回路
と、判定信号を受けて出力端子に出力信号を与える出力
回路と、を備える。そして出力回路は制御信号に従って
判定信号を保持するラッチ回路と、制御信号に従って判
定信号に所定の処理を行って出力信号を得る論理回路を
有する。

【０００８】

【０００９】望ましくは、論理回路は、判定信号が所定
の上限値以上に出力信号と異なる論理となった場合に出
力信号を反転させる。

【００１０】更に望ましくは、論理回路は、判定信号の
論理と出力信号論理との不一致の回数を計数する計数回
路と、不一致の回数と上限値とを比較する回数比較回路
と、を備える。あるいは論理回路は、制御信号に従って
動作する複数段のシフトレジスタと、シフトレジスタの
各段における論理と出力信号の論理との不一致の数を計
数する計数回路と、不一致の回数と上限値とを比較する
回数比較回路と、を備える。

【００１１】

【作用】この発明におけるラッチ回路は制御信号に従っ
て判定信号を保持するため、出力信号として、判定信号
のうちサンプル信号に対応するもののみが出力端子に与
えられる。そしてラッチ回路は外部端子や容量を必要と
することなく、判定信号を保持する。具体的には、判定
信号が出力信号と異なる論理となる事象が起きても、所
定の上限値以上にその事象が生じなければこれを有効と
しない。計数回路や、シフトレジスタがその事象の計数
を行う。これによって前記判定信号の結果の安定性が向
上する。

【００１２】

【００１３】

【実施例】Ａ．発明の前駆的思想． 図１にこの発明の前駆的思想にかかる周波数検出回路１
００の構成をブロック図で示す。入力端子１１と出力端
子１２の間には、信号抜き取り回路２１、周波数検波回
路３０、電圧比較回路２５、出力回路５０が、この順に
直列に接続されている。

【００１４】信号抜き取り回路２１には周波数を検出す
べき入力信号が入力端子１１を介して入力され、これを
端子１３を介して入力されたサンプリング信号Ｇに従っ
て一定期間（サンプリング期間）だけ抜き取る。つまり
サンプリングを行う。このサンプリングは、入力がＦＭ
変調されている場合等、時々刻々と周波数が変化してい
る場合に、周波数帯域の検出を行う期間を比較的周波数
が特定できる期間に限定するためである。例えば、ビデ
オ信号をＦＭ変調した信号波の周波数帯域を検出する場
合、ビデオ信号の同期信号期間をサンプリングのタイミ
ングとすることによって、周波数の検出を安定に行うこ
とができる。

【００１５】周波数検波回路３０は共振回路３４、移相
回路２３、位相検波回路２２から構成されており、移相
回路２３と共振回路３４は端子４１を介して接続されて
いる。移相回路２３及び位相検波回路２２のそれぞれに
は、サンプリングされた入力信号Ｓが与えられる。

【００１６】位相回路２３は、サンプリングされた入力
信号Ｓが有する周波数と共振回路３４の共振周波数とを
比較し、その差異に従ってサンプリングされた入力信号
Ｓの位相をシフトさせ、信号ＳＳを位相検波回路２２に
供給する。

【００１７】図２に移相回路２３の動作をグラフで示し
た。横軸はサンプリングされた入力信号Ｓの周波数であ
り、縦軸はサンプリングされた入力信号Ｓに対する信号
ＳＳの位相のずれを示す。サンプリングされた入力信号
Ｓの周波数が共振回路３４の共振周波数よりも低ければ
位相を遅らせて信号ＳＳを生成し、サンプリングされた
入力信号Ｓの周波数が共振回路３４の共振周波数よりも
高ければ位相を進めて信号ＳＳを生成する。その位相の
変化は共振周波数近傍で大きなものとなっている。共振
周波数は、共振回路３４を構成する容量３１，３２及び
インダクタ３３の素子定数で定まる。

【００１８】位相検波回路２２では、入力された２つの
信号Ｓ，ＳＳの位相を検波し、その結果を直流電圧等に
変換して信号Ｋを出力する。上記のように信号ＳＳの位
相は共振回路３４の共振周波数と信号Ｓとの周波数の差
異によって異なるものである。したがってサンプリング
期間においては、位相検波回路２２の出力、即ち周波数
検波回路３０から出力される信号Ｋは、サンプリングさ
れた入力信号Ｓの周波数が共振回路３４の共振周波数よ
りもどの程度高いか、又はどの程度低いかを示す直流信
号となる。つまり周波数検波回路３０はサンプリングさ
れた入力信号Ｓを弁別する動作を行う。

【００１９】電圧比較回路２５は、サンプリング期間で
あるか否かを問わずに信号Ｋを所定の基準電圧と比較し
て２値論理の判定信号Ｐを出力する。サンプリング期間
においては、判定信号Ｐはサンプリングされた入力信号
Ｓの周波数が所望の周波数、即ち共振回路３４の共振周
波数よりも高いか低いかの判定を示すものとなってい
る。しかしサンプリング期間以外においては、判定信号
Ｐは入力信号に関する情報を有していない。

【００２０】このため判定信号Ｐのうち意味のある、即
ちサンプリングされた入力信号Ｓの周波数についての情
報を有する部分のみを出力端子１２に与えるべく、出力
回路５０は判定信号Ｐを出力信号Ｊに変換する。

【００２１】出力回路５０はサンプリング信号Ｇに従っ
て動作し、判定信号Ｐのうち意味のある部分、即ちサン
プリング期間における判定信号Ｐの示す論理のみを出力
信号Ｊとして出力する。発明の前駆的思想においては、
出力回路５０はラッチ回路２６のみによって構成されて
いる。

【００２２】ラッチ回路２６はサンプリング信号Ｇに従
って判定信号Ｐをラッチするため、サンプリング期間以
外において判定信号Ｐが与える論理は除去される。つま
りサンプリングされた入力信号Ｓについて以外の情報を
有する部分はラッチ回路２６を通過することができな
い。言い換えれば、連続する２つのサンプリング期間に
ついて、先のサンプリング期間においてラッチ回路２６
において保持された内容（判定信号Ｐ）は、次のサンプ
リング期間においてラッチ回路２６が動作するまでは更
新されない。

【００２３】したがって従来の周波数検出回路１０３で
サンプル／ホールド回路２４が果たしていた機能は、ラ
ッチ回路２６によって代替される。そしてラッチ回路２
６はたとえばフリップフロップで構成することができる
のでその機能を発揮するのに容量３４は必要でなく、し
たがって外部端子４２も不要となる。

【００２４】Ｂ．第１実施例． 容量３４の容量値を大きくしてサンプル／ホールド回路
２４の動作を安定させるという従来の技術における工夫
に対応する手法を、この発明においても採ることができ
る。

【００２５】図３にこの発明の第１実施例にかかる周波
数検出回路１０１の構成をブロック図で示す。出力回路
５０がラッチ回路２６のみならず、これに前置された論
理回路２７からも構成されている点のみ発明の前駆的思
想と異なるものである。

【００２６】論理回路２７もラッチ回路２６と同様に、
サンプリング信号Ｇに従って動作する。そして判定信号
Ｐの結果が信頼するに足るものであるか否かを調べ、前
者であればラッチ回路２６に判定信号Ｐの結果を伝えて
ラッチさせるものである。詳しく言えば、先行するある
サンプリングで既に得られた出力信号Ｊの結果と異なる
論理が、続いて行われたサンプリングで得られた判定信
号Ｐによって論理回路２７へと伝達された場合、出力信
号Ｊの論理の反転を行うか否かを吟味する。そしてその
信頼性が高い場合には出力信号Ｊの論理の反転を行い、
低い場合には出力信号Ｊの論理の反転を行わないのであ
る。

【００２７】この信頼性の高低は、サンプリング信号Ｇ
が活性化する度に判定信号Ｐから得られる情報を数え、
出力信号Ｊと異なる論理を有するとの情報を所定の上限
回数以上得られるか否かによって判断する。このような
論理回路２７を設けることにより、出力信号Ｊの安定性
を増大させることは、以下の具体的構成において詳述さ
れる。

【００２８】（Ｂ−１）第１の具体的構成． 図４は論理回路２７の動作を示すフローチャートであ
る。まずステップ５１において、判定信号Ｐを電圧比較
回路２５から得る。このステップ５１はサンプリング信
号Ｇが活性化しているか否に係わらず常に実行されてお
り、判定信号Ｐは論理回路２７に与えられている。

【００２９】次にステップ５２において判定信号Ｐと出
力信号Ｊとの論理の一致／不一致を吟味する。記述のよ
うに、この段階では判定信号Ｐには入力信号の周波数に
関する情報以外の不要な成分が含まれている。

【００３０】ステップ５２において判定信号Ｐと出力信
号Ｊの論理が一致するのであれば出力信号Ｊの論理反転
を行う必要がないため、フロー６２を介してステップ５
６に進み、サンプリング信号Ｇに同期して計数変数Ｎを
ゼロにする。そしてステップ５２に戻り、新たに得られ
ている判定信号Ｐについて再度ステップ５２を実行す
る。

【００３１】逆にステップ５２において判定信号Ｐと出
力信号Ｊの論理が不一致であれば出力信号Ｊの論理反転
を行う可能性があるため、フロー６１を介してステップ
５３に進み、サンプリング信号Ｇに同期して計数変数Ｎ
を１増加させる。

【００３２】ステップ５３の実行により、判定信号Ｐと
出力信号Ｊの論理の不一致が連続した場合には計数変数
Ｎはその値を増してゆく。そしてその値がある上限を示
す固定変数Ｍと比較される（ステップ５４）。計数変数
Ｎの値が固定変数Ｍ未満ではフロー６４を介してステッ
プ５２に戻るが、その値が固定変数Ｍ以上になるとフロ
ー６３を介してステップ５５に進む。

【００３３】ステップ５４で判定信号Ｐと出力信号Ｊの
論理が不一致が確実なものであるとされたので、ステッ
プ５５では出力信号Ｊを論理反転させる。この出力信号
Ｊはラッチ回路２６に与えられ、ラッチ回路２６はこれ
をサンプリング信号Ｇと同期して保持する（図３）。

【００３４】このように動作する論理回路２７をラッチ
回路２６に前置することにより、出力端子１２から得ら
れる情報は安定したものとなる。例えば入力信号の周波
数帯域が過渡期を経て共振回路３４の共振周波数の前後
で遷移する場合、過渡期には判定信号Ｐにチャタリング
が生じる。しかし第１の具体的構成によれば、連続して
Ｍ回以上判定信号Ｐと出力信号Ｊの論理が不一致となっ
た場合のみ出力信号Ｊを反転させる。よって出力信号Ｊ
においては判定信号Ｐで生じたチャタリングは取り除か
れ、入力信号の周波数の遷移を安定して検出することが
できる。

【００３５】図５に、図４のフローチャートで示された
動作を行う論理回路２７の構成例をブロック図で示し
た。判定信号Ｐはまず入力判定部２７ａに入力される。
入力判定部２７ａは切り換えスイッチを備えており、出
力反転回路２７ｆの出力、即ち出力信号Ｊが“Ｈ”であ
れば上側に、“Ｌ”であれば下側にそれぞれ切り替わ
る。これにより、出力信号Ｊが“Ｈ”であれば判定信号
Ｐの論理反転された信号が、出力信号Ｊが“Ｌ”であれ
ば判定信号Ｐが、計数回路２７ｂの計数入力端に与えら
れる。換言すれば計数回路２７ｂの計数入力端には、判
定信号Ｐと出力信号Ｊとが一致する場合には“Ｌ”が、
不一致の場合には“Ｈ”が、それぞれ与えられることに
なり、入力判定部２７ａは図４に示したステップ５２に
対応している。

【００３６】計数回路２７ｂは、サンプリング信号Ｇを
クロックとして動作する。そして、計数回路２７ｂの計
数入力端に与えられた“Ｈ”の数を計数するので、図４
に示したステップ５３に対応している。

【００３７】一方、計数回路２７ｂは、ゲート回路２７
ｃによってリセットされる。このリセットはサンプリン
グ信号Ｇに従って、入力判定部２７ａの出力が“Ｌ”の
場合に行われるので、図４に示したステップ５６に対応
している。

【００３８】計数回路２７ｂによって計数された結果は
比較回路２７ｅの入力端Ａに与えられる。比較回路２７
ｅの入力端Ｂには、上限を示す固定変数Ｍを記憶してい
る固定変数記憶回路２７ｄが接続されている。そして比
較回路２７ｅの出力のうち、ｉ）Ａ＝Ｂ，ｉｉ）Ａ＞Ｂ
のいずれかが活性化した場合にＴ−フリップフロップか
らなる出力反転回路２７ｆを反転させる。よって比較回
路２７ｅは、出力信号Ｊと判定信号Ｐとが、サンプリン
グ信号Ｇの与えるタイミングにおいてＭ回以上論理の不
一致があったことを検出するものであり、図４に示した
ステップ５４に対応している。また出力反転回路２７ｆ
は図４に示したステップ５５に対応している。

【００３９】以上のことから、図５に示された構成を有
する論理回路２７は図３に示された周波数検出回路１０
１を具現化し、この発明の第１実施例を達成するもので
あることがわかる。

【００４０】（Ｂ−２）第２の具体的構成． 図６に論理回路２７の他の構成例をブロック図で示し
た。第１の具体的構成と同様に、入力判定部２７ａは判
定信号Ｐを入力し、判定信号Ｐと出力信号Ｊとが一致す
る場合には“Ｌ”を、不一致の場合には“Ｈ”を、それ
ぞれ出力する。

【００４１】入力判定部２７ａにはｎ段のシフトレジス
タ２７ｇの入力が接続されており、サンプリング信号Ｇ
に従って判定信号Ｐと出力信号Ｊとの一致／不一致がシ
フトレジスタ２７ｇに順次伝達されてゆく。

【００４２】シフトレジスタ２７ｇの各段における論理
状態は、切り換え回路２７ｈによって順次計数回路２７
ｂに与えられる。切り換え回路２７ｈは、サンプリング
信号Ｇの周波数のｎ倍以上の大きさの周波数を有するク
ロックで切り換えられるので、あるサンプリング期間か
ら次のサンプリング期間の間で保持されるシフトレジス
タ２７ｇの内容を計数回路２７ｂに与えることができ
る。

【００４３】計数回路２７ｂも切り換え回路２７ｈの切
り換えを行うクロックと同一のクロックで動作するた
め、シフトレジスタ２７ｇの内容のうち、“Ｈ”となっ
ているものが幾つあるかについて数えることができる。

【００４４】その結果は第１の具体的構成と同様にし
て、固定変数記憶回路２７ｄにおいて記憶された固定変
数Ｍ（＜ｎ）と比較回路２７ｅにおいて比較される。そ
してシフトレジスタ２７ｇの内容のうち、“Ｈ”となっ
ているものがＭ個以上あれば、出力反転回路２７ｆによ
って出力信号Ｊが反転される。

【００４５】以上の構成からわかるように、第１の具体
的構成と同様に、図６に示された構成を有する論理回路
２７をラッチ回路２６に前置することにより、出力端子
１２から得られる情報は安定したものとなる。但し、第
２の具体的構成においてはｎ回の連続したサンプリング
期間における判定信号Ｐと出力信号Ｊとの一致／不一致
を一度に監視している。したがって連続して不一致とな
らなくてもｎ回のうちＭ回不一致となった場合には、判
定信号Ｐと出力信号Ｊとが不一致であることが確認され
たとし、出力信号Ｊを反転させるようにすることができ
る。

【００４６】なおシフトレジスタ２７ｇには入力判定部
２７ａの出力が順次伝達されるので、一旦出力信号Ｊを
反転させることとなった場合にはシフトレジスタ２７ｇ
をリセットしておく必要がある。そのため出力反転回路
２７ｆの入力端Ｔとシフトレジスタ２７ｇのリセット端
子Ｒとは共通に接続されている。

【００４７】以上のことから、図６に示された構成を有
する論理回路２７は図３に示された周波数検出回路１０
１を具現化し、第１の具体的構成と同様にこの発明の第
１実施例を達成し、従って同様の効果を奏するものであ
ることがわかる。

【００４８】図７は図６に示した論理回路２７の動作を
示すフローチャートである。ステップ５１はサンプリン
グ信号Ｇが活性化しているか否に係わらず常に実行され
ており、判定信号Ｐが論理回路２７に与えられているの
は第１の具体的構成と同一である。

【００４９】ステップ５８において、判定信号Ｐと出力
信号Ｊとの一致／不一致を示す入力判定部２７ａの出力
を順次シフトレジスタ２７ｇに伝達する。そのタイミン
グはサンプリング信号Ｇに従う。そして切り換え回路２
７ｈ及び計数回路２７ｂによって、シフトレジスタ２７
ｇの有するｎ段のレジスタのうち、出力信号Ｊと不一致
の論理を有するものがいくつ有るかを計数する。

【００５０】そしてステップ５９では、比較回路２７ｅ
によって計数結果が固定変数Ｍと比較され、不一致の数
が充分であると判断されればフロー６５を介してステッ
プ６０へと進む。不一致の数が不十分であると判断され
ればフロー６６を介してステップ５８へと戻る。

【００５１】判定信号Ｐと出力信号Ｊの論理が不一致が
確実なものであるとされたので、ステップ６０では出力
信号Ｊを論理反転させる。一方、シフトレジスタ２７ｇ
はリセットされる。出力信号Ｊはラッチ回路２６に与え
られ、ラッチ回路２６はこれをサンプリング信号Ｇと同
期して保持する（図３）。

【００５２】Ｃ．第２実施例． 図８はこの発明の第２実施例である周波数検出回路１０
３の構成をブロック図で示したものであり、周波数検波
回路３０の構成が、発明の前駆的思想及び第１実施例と
異なっている。

【００５３】第２実施例では、周波数検波回路３０は直
列に接続された帯域制限回路２８、振幅検波回路２９か
ら構成されている。帯域制限回路２８は、サンプリング
された入力信号Ｓが予め設定した特定の周波数帯域にあ
る場合のみこれを通過させる。そして振幅検波回路２９
は通過した信号を検波する。従って、周波数検波回路３
０は全体として特定の周波数成分の信号の大きさを信号
Ｋとして電圧比較回路２５に与えることになる。よって
その後、電圧比較回路２５から得られる判定信号Ｌに対
して論理回路２７、ラッチ回路２６からなる出力回路５
０によって第１実施例と同様の処理を行うことにより、
容量３４や外部端子４２を必要とするこなく安定して入
力信号の周波数の検出を行うことができる。

【００５４】また第２実施例においても論理回路２７の
具体的構成は、前節で示した第１及び第２の具体的構成
のいずれであってもよい。更に、図示しないが、発明の
前駆的思想のように出力回路５０をラッチ回路２６のみ
で構成することもできる。

【００５５】

【発明の効果】以上に説明したようにこの発明にかかる
周波数検出回路によれば、ラッチ回路は外部端子や容量
を必要とすることなく、判定信号を保持するので、周波
数検出回路の集積度を向上することができる。しかも、
判定信号が出力信号と異なる論理となる事象が起きて
も、所定の上限値以上にその事象が生じなければ論理回
路はこれを有効としないので、検出の安定性が向上す
る。

【００５６】

【図面の簡単な説明】

【図１】この発明の前駆的思想の構成を示すブロック図
である。

【図２】この発明の前駆的思想の動作を説明するグラフ
である。

【図３】この発明の第１実施例の第１の具体的構成を示
すブロック図である。

【図４】この発明の第１実施例の第１の具体的構成の動
作を説明するフローチャートである。

【図５】この発明の第１実施例の第１の具体的構成に用
いられる論理回路の構成を示すブロック図である。

【図６】この発明の第１実施例の第２の具体的構成に用
いられる論理回路の構成を示すブロック図である。

【図７】この発明の第１実施例の第２の具体的構成の動
作を説明するフローチャートである。

【図８】この発明の第２実施例の構成を示すブロック図
である。

【図９】従来の技術を説明するブロック図である。

【符号の説明】

１１ 入力端子 １２ 出力端子 ２１ 信号抜き取り回路 ３０ 周波数検波回路 ２５ 電圧比較回路 ２６ ラッチ回路 ２７ 論理回路 ５０ 出力回路 Ｓ サンプリングされた入力信号 Ｐ 判定信号 Ｊ 出力信号

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G01R 23/15

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 入力端子と、 出力端子と、 制御信号を受けて前記制御信号に従って前記入力端子に
   与えられる入力信号を一定期間抜き取ってサンプル信号
   を出力する信号抜き取り回路と、 前記サンプル信号の周波数が所定の周波数帯域に存在す
   るか否かを示す判定信号を出力する周波数判定回路と、 前記判定信号を受けて前記出力端子に出力信号を与える
   出力回路と、 を備え、 前記出力回路は、前記制御信号に従って前記判定信号を
   保持するラッチ回路と、 前記制御信号に従って前記判定信号に所定の処理を行っ
   て前記出力信号を得る論理回路と を有する周波数検出回
   路。
2. 【請求項２】 前記サンプル信号は複数出力され、 前記論理回路は、一のサンプル信号に基づいて得られた
   一の出力信号の論理に対し、前記一のサンプル信号に続
   く複数の前記サンプル信号から得られた複数の前記判定
   信号が所定の上限値以上に前記一の出力信号と異なる論
   理となった場合に前記出力信号を反転させる、 請求項１
   記載の周波数検出回路。
3. 【請求項３】 前記論理回路は、 前記判定信号の論理と、前記出力信号論理との不一致の
   回数を計数する計数回路と、 前記不一致の回数と前記上限値とを比較する回数比較回
   路と、 を備える 請求項２記載の周波数検出回路。
4. 【請求項４】 前記論理回路は、前記制御信号に従って動作する複数段のシフトレジスタ
   と、 前記シフトレジスタの各段における論理と前記出力信号
   の論理との不一致の数を計数する計数回路と、 前記不一致の回数と前記上限値とを比較する回数比較回
   路と、 を備える請求項２記載の周波数検出回路。