DE4320674C2 - Frequenzerkennungsschaltung - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Fre­ quenzerkennungsschaltung gemäß dem Oberbegriff des Anspruchs 1; insbesondere bezieht sich die Erfindung auf ein Gerät zum Verarbeiten von Eingangssignalen, die unter­ schiedliche Frequenzbänder aufweisen.

Fig. 9 zeigt den grundsätzlichen Aufbau einer her­ kömmlichen Frequenzerkennungsschaltung 103, wie sie aus der JP-1-211273 A bekannt ist. Ein Eingangssignal, dessen Frequenz herauszufinden ist, wird einem Eingangsan­ schluß 11 zugeführt. Beispielsweise aus dem Grund, daß eine jeweilige Frequenz des Eingangssignals während desjenigen Zeitraums ermittelt werden muß, während dem die Frequenz relativ stabil ist, enthält eine Signal-Abtastschaltung 21 Werte des Eingangssignals für einen bestimmten Zeitraum (Abtastperiode) in Übereinstimmung mit einem Abtastsignal G, das einem Anschluß 13 zugeführt wird; das heißt, sie führt eine Abtastung durch. Ein abgetastetes Eingangssignal S wird von einer Frequenz-Erfassungsschaltung bzw. einem Frequenzdiskriminator 30 in ein Gleichstromsignal K umgesetzt, das während des Abtastzeitraums einen der Frequenz des Eingangssignals entsprechenden Wert aufweist. Das über eine Abtast-Halte-Schaltung 24 übertragene Signal K wird von einem Spannungskomparator 25 mit einer bestimm­ ten Referenzspannung verglichen. Das jeweilige Resultat dieses Vergleichs wird einem Ausgangsanschluß 12 als Entscheidungssignal zugeführt.

Der Frequenzdiskriminator 30 besteht beispielsweise aus einer Schwingkreis- bzw. Resonanzschaltung 34, einem Phasenschieber 23 zum Verschieben der jeweiligen Phase des Eingangssignals um eine Differenz zwischen einer Resonanz­ frequenz der Resonanzschaltung 34 und einer Frequenz des abgetasteten Eingangssignals S, sowie aus einem Phasende­ tektor 22, der vom Phasenschieber 23 die resultierende Phase empfängt.

Bei dieser herkömmlichen Frequenzerkennungsschaltung ist das jeweilige Ausgangssignal des Frequenz­ diskriminators 30, nämlich das Signal K, lediglich während der Abtastdauer signifikant bzw. gültig. Wenn das Si­ gnal K unaufbereitet dem Komparator 25 zugeführt wird, hat dies daher zur Folge, daß das dem Ausgangsanschluß 12 zugeführte Entscheidungssignal nicht die tatsächliche Frequenz des Eingangssignals wiedergibt. Aus diesem Grund muß die Abtast-Halte-Schaltung 24 das Aus­ gangssignal des Frequenzdiskriminators 30 in Übereinstim­ mung mit dem Abtastsignal G abtasten, um im Signal K enthaltene Werte zu erhalten, um diese anschließend dem Spannungskomparator 25 zuzuführen.

Um ein stabiles Ergebnis zu erzielen, ist es in dieser Verarbeitungsstufe für die Abtast-Halte-Schaltung 24 anzustreben, daß diese eine größere Zeitkonstante besitzt. Zu diesem Zweck muß die Abtast-Halte-Schaltung 24 einen Kondensator 34 aufweisen, der über einen externen Anschluß 42 verbunden ist. Eine Integration des Kondensators 34 ist jedoch schwierig und das Vorhandensein des externen Anschlusses 42 kann darüberhinaus Möglichkeiten zur Verbesserung der Integration verhindern; mit anderen Worten, die herkömmliche Frequenzerkennungsschaltung leidet unter dem Problem, daß ihre Integration schwierig ist.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Frequenzerkennungsschaltung gemäß dem Oberbegriff des Anspruchs 1 so weiterzubilden, daß sie ohne die Verwendung eines externen Anschlusses und eines an diesen an­ geschlossenen Kondensators leicht integriert werden kann und dennoch eine stabile Frequenzerkennung erlaubt.

Diese Aufgabe wird erfindungsgemäß mit den im Kennzeich­ nungsteil des Anspruchs 1 angegebenen Maßnahmen gelöst.

Bei der Erfindung wird somit kein Kondensator benötigt, so daß die Integration der Schaltung keine Probleme bereitet.

Vorzugsweise ist die digitale Zwischenspeicherschaltung ein Flip-Flop; derartige Flip-Flops sind beispielsweise aus "Tietze, U., Schenk", Halbleiter-Schaltungstechnik, 6. Auflage, Berlin, Heidelberg, New York, Tokio, Springer Verlag 1983, Seite 167, bekannt.

Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeich­ nung näher erläutert. Es zeigt:

Fig. 1 anhand eines Blockschaltbilds die Schaltungsan­ ordnung eines ersten Ausführungsbeispiels der Erfindung;

Fig. 2 eine graphische Darstellung zur Erläuterung des Betriebsablaufs des ersten Ausführungsbeispiels der Erfindung;

Fig. 3 anhand eines Blockschaltbilds die Schaltungsan­ ordnung einer ersten Ausführungsform eines zweiten Ausfüh­ rungsbeispiels der Erfindung;

Fig. 4 anhand eines Flußdiagramms einen Betriebsablauf dieser ersten Ausführungsform des zweiten Ausführungsbei­ spiels der Erfindung;

Fig. 5 anhand eines Blockschaltbilds eine Architektur einer bei der ersten Ausführungsform des zweiten Ausfüh­ rungsbeispiels der Erfindung verwendeten Logikschaltung;

Fig. 6 anhand eines Blockschaltbilds eine Schaltungsan­ ordnung einer bei dem zweiten Ausführungsbeispiel der Er­ findung verwendeten Logikschaltung;

Fig. 7 anhand eines Flußdiagramms einen Betriebsablauf einer zweiten Ausführungsform des zweiten Ausführungsbei­ spiels der Erfindung;

Fig. 8 anhand eines Blockschaltbilds die Struktur eines dritten Ausführungsbeispiels der Erfindung; und

Fig. 9 anhand eines Blockschaltbilds eine herkömmliche Frequenzerkennungsschaltung gemäß JP-1-211 273 A.

A. Ausführungsbeispiel 1

Fig. 1 zeigt anhand eines Blockschaltbilds den grundsätzlichen Aufbau einer Frequenzerkennungs­ schaltung 100 gemäß einem ersten Ausführungsbeispiel der Erfindung. Zwischen Eingangsanschlüssen 11 und 12 dieser Schaltung sind eine Signal-Abtastschaltung 21, eine Frequenzerfassungsschaltung bzw. ein Frequenzdis­ kriminator 30, ein Spannungskomparator 25 sowie eine Ausgangsschaltung 50 in der genannten Reihenfolge in Serie verbunden.

Die Signal-Abtastschaltung 21 empfängt über den Ein­ gangsanschluß 11 ein Eingangssignal, dessen Frequenz zu er­ kennen bzw. herauszufinden ist, und sie ermittelt Werte des Eingangssignals für eine bestimmte Zeitdauer (Abtastzeit) in Übereinstimmung mit einem über einen Anschluß 13 zugeführten Abtastsignal G; das heißt, sie führt eine Abta­ stung durch. Dieses Abtasten dient zum Begrenzen einer zum Erkennen eines Frequenzbands erforderlichen Zeitspanne auf diejenige Zeitspanne, während der eine Frequenz relativ spezifiziert werden kann, falls das Ein­ gangssignal frequenzmoduliert ist oder falls sich die Fre­ quenz jeden Augenblick ändert. Beispielsweise beim Erkennen eines Frequenzbands einer Signalwelle, die durch Frequenz­ modulation eines Videosignals erhalten wird, kann die Fre­ quenzerkennung dann stabil durchgeführt werden, wenn für die Abtast-Zeitsteuerung die Periode bzw. Zeitdauer eines Synchronisationssignals des Videosignals herangezogen wird.

Der Frequenzdiskriminator 30 besteht aus einer Schwing- bzw. Resonanzschaltung 34, einem Phasenschieber 23 sowie einem Phasendetektor 22, wobei der Phasenschieber 23 und die Resonanzschaltung 34 unter Zwischenschaltung eines An­ schlusses 41 miteinander verbunden sind. Ein abgetastetes Eingangssignal S wird jeweils dem Phasenschieber 23 und dem Phasendetektor 22 zugeführt.

Der Phasenschieber 23 enthält einen Komparator, der eine Frequenz des ab­ getasteten Eingangssignals S mit einer Resonanzfrequenz der Resonanzschaltung 34 vergleicht, er verschiebt eine Phase des abgetasteten Eingangssignals S in Übereinstimmung mit einem Vergleichsergebnis, nämlich der Phasendifferenz zwischen beiden Signalen, und führt daraufhin dem Phasendetektor 22 ein Signal SS zu.

Fig. 2 zeigt einen Signalverlauf zur Erläuterung der Betriebsweise des Phasenschiebers 23.

Die horizontale Achse bezieht sich auf die jeweilige Frequenz des abgetasteten Eingangssignals S, während die vertikale Achse die Phasenabweichung des Signals SS vom ab­ getasteten Eingangssignal S angibt. Die Phase des abgeta­ steten Eingangssignals S wird zur Erzeugung des Signals SS nach hinten verschoben, wenn die Frequenz des abgetasteten Eingangssignals S kleiner als die Resonanzfrequenz der Resonanzschaltung 34 ist, oder die Phase des abgetasteten Eingangssignals wird zur Erzeugung des Signals SS nach vorne verschoben, wenn die Frequenz des abgetasteten Eingangssignals S größer als die Resonanzfrequenz der Resonanzschaltung 34 ist. Eine je­ weilige Änderung in der Phase ist nahe der Resonanzfrequenz größer. Die Resonanzfrequenz wird von den Parametern bzw. Kennwerten von Kondensatoren 31 und 32 sowie einer Spule 33 festgelegt, die zusammen die Resonanzschaltung 34 bilden.

Der Phasendetektor 22 erfaßt die Phasen der Signale S und SS und die jeweiligen Erfassungsergebnisse werden in eine Gleichspannung oder dergleichen umgesetzt, um ein Si­ gnal K zu erzeugen. Wie vorstehend erläutert wurde, ändert sich die Phase des Signals SS aufgrund einer Differenz zwi­ schen der Resonanzfrequenz der Resonanzschaltung 34 und der Frequenz des Signals S. Daher ist das Ausgangssignals aus dem Phasendetektor 22, nämlich das vom Frequenzdiskrimina­ tor 33 ausgegebene Signal K während des Abtastzeitraums ein Gleichstromsignal, das angibt, um wieviel die Frequenz des abgetasteten Eingangssignals S größer als die Resonanzfre­ quenz der Resonanzschaltung 34 ist oder um wieviel sie kleiner ist. Mit anderen Worten, der Frequenzdiskriminator 30 unterscheidet bzw. erkennt Änderungen im abgetasteten Eingangssignal S.

Der Spannungskomparator 25 vergleicht das Signal K un­ abhängig vom Abtastzeitraum mit einer bestimmten Referenz­ spannung, um ein binäres logisches Entschei­ dungssignal P zu erzeugen. Während des Abtastzeitraums gibt das Entscheidungssignal P an, ob die Frequenz des abgeta­ steten Eingangssignals S größer oder kleiner als die ge­ wünschte Frequenz, nämlich die Resonanzfrequenz der Resonanzschaltung 34 ist. Für jegliche Zeiträume, die au­ ßerhalb des Abtastzeitraums liegen, beinhaltet das Ent­ scheidungssignal P jedoch keine Information über die Eingangssignale.

Aus diesem Grund wandelt die Ausgangsschaltung 50 das Entscheidungssignal P in ein Ausgangssignal J um, um an ei­ nen Ausgangsanschluß 12 lediglich den signifikanten Teil des Entscheidungssignals P anzulegen, das heißt denjenigen Teil, der die Information über die Frequenz des abgetaste­ ten Eingangssignals S beinhaltet.

Die Ausgangsschaltung 50 arbeitet in Übereinstimmung mit dem Abtastsignal G, um ausschließlich den signifikanten Teil des Entscheidungssignals P zu erzeugen, das heißt, um als Ausgangssignal J einen durch das Entscheidungssignal P während des Abtastzeitraums ausgedrückten logischen Zustand zu erzeugen. In diesem Ausführungsbeispiel besteht die Aus­ gangsschaltung 50 lediglich aus einer digitalen Zwischenspeicher­ schaltung bzw. einem Latch 26.

Die Zwischenspeicherschaltung 26 führt in Übereinstim­ mung mit dem Abtastsignal G eine Zwischenspeicherung des Entscheidungssignals P durch, weshalb der durch das Entscheidungssignal P ausgedrückte logische Zustand für al­ le außerhalb des Abtastzeitraums liegenden Zeiträume nicht berücksichtigt wird. Das heißt, jeg­ liche Anteile, die Informationen über sich nicht auf das abgetastete Eingangssignal S beziehende Vorgänge beinhal­ ten, können die Zwischenspeicherschaltung 26 nicht passie­ ren. Mit anderen Worten, was zwei aufeinanderfolgende Abta­ stzeiträume betrifft, wird der von der Zwischenspeicher­ schaltung für den vorangehenden Abtastzeitraum gehaltene Vorgang (nämlich das Entscheidungssignal P) erst dann auf den neuesten Stand gebracht, wenn die Zwischenspeicher­ schaltung 26 für den nachfolgenden Abtastzeitraum betrieben wird.

Daher werden diejenigen Funktionen, die in einer her­ kömmlichen Frequenzerkennungsschaltung 103 von einer Abtast-Halte-Schaltung 24 durchgeführt werden, statt dessen von der digitalen Zwischenspeicherschaltung 26 ausgeführt. Da die Zwischenspeicherschaltung 26 beispielsweise aus einem Flip-Flop bestehen kann, wird zur Durchführung dieser Funktionen kein Kondensator 34 und folglich auch kein externer Anschluß 42 benötigt.

B. Ausführungsbeispiel 2

Die Überlegungen, die bei der herkömmlichen Technik der durch eine Erhöhung eines Kapazitätswerts des Kondensators 34 erreichten Verbesserung zur Erzielung eines stabilen Be­ triebs der Abtast-Halte-Schaltung 24 zugrundeliegen, können auch bei der vorliegenden Erfindung angewandt werden.

Fig. 3 zeigt anhand eines Blockschaltbilds ein zweites Ausführungsbeispiel 101 der erfindungsgemäßen Frequenzer­ kennungsschaltung. Dieses unterscheidet sich vom ersten Ausführungsbeispiel lediglich dadurch, daß eine Ausgangs­ schaltung 50 nicht nur eine digitale Zwischenspeicherschaltung 26, sondern in ihrer Eingangsstufe auch eine Logikschaltung 27 aufweist.

In ähnlicher Weise wie die Zwischenspeicherschaltung 26 arbeitet die Logikschaltung 27 in Übereinstimmung mit einem Abtastsignal G. Es wird geprüft, ob ein Ergebnis des Entscheidungssignals P ausreichend zuverlässig ist, wobei, falls dies der Fall ist, das Ergebnis des Entscheidungssi­ gnals P der Zwischenspeicherschaltung 26 zur Zwischenspei­ cherung zugeführt wird. Das heißt, wenn der Logikschaltung 27 aufgrund des als Ergebnis einer vorherigen Abtastung er­ haltenen Entscheidungssignals P ein logischer Zustand zuge­ führt wird, der sich von einem Ergebnis des als ein Ergebnis einer vorherigen Abtastung bereits erhaltenen Aus­ gangssignals J unterscheidet, wird geprüft, ob der logische Zustand bzw. Pegel des Ausgangssignals J invertiert werden sollte. Der logische Zustand des Ausgangssignals J wird in­ vertiert, falls das Ergebnis der Beurteilung in hohem Maße zuverlässig ist, während der logische Zustand des Ausgangs­ signals J nicht invertiert wird, falls dies nicht der Fall ist.

Um ein jeweiliges Ausmaß der Zuverlässigkeit zu ermit­ teln, werden Informationen gezählt, die bei jeder Aktivie­ rung des Abtastsignals G aus dem Entscheidungssignal P ab­ geleitet werden, und es wird geprüft, ob die einen sich von dem des Ausgangssignals J unterscheidenden logischen Zustand aufweisende Information so oft wie ein bestimmter oberer Grenzpegel bzw. Grenzwert oder öfter erhalten werden kann. Einzelheiten über eine entsprechende Verbesserung der Stabilität des Ausgangssignals J aufgrund der Bereitstel­ lung einer derartigen Logikschaltung 27 werden nachfolgend unter Bezugnahme auf entsprechende Ausführungsformen näher erläutert.

(B-1) Ausführungsform 1

Fig. 4 ist ein Flußdiagramm, das die Betriebsweise der Logikschaltung 27 erläutert. Zunächst wird in einem Schritt 51 das Entscheidungssignal P vom Spannungskomparator 25 empfangen. Der Schritt 51 wird unabhängig davon, ob das Ab­ tastsignal G aktiv ist, stets durchgeführt und das Ent­ scheidungssignal P wird der Logikschaltung 27 zugeführt.

In einem Folgeschritt 52 wird geprüft, ob das Entschei­ dungssignal P und das Ausgangssignal J in ihrem logischen Zustand miteinander übereinstimmen bzw. nicht übereinstim­ men. Wie bereits erläutert wurde, enthält das Entschei­ dungssignal P bei diesem Schritt ungewünschte Komponenten, die von einer Information über eine jeweilige Frequenz des Eingangssignals abweichen.

Da es nicht erforderlich ist, eine Invertierung des logischen Zustands des Ausgangssignals J durchzuführen, wenn das Entscheidungssignal P und das Ausgangssignal J im Schritt 52 hinsichtlich ihres logischen Zustands überein­ stimmen, verzweigt der Steuerungsablauf über einen Pfad 62 zu einem Schritt 56, bei dem eine Zählvariable N in Synchronisation mit dem Abtastsignal G auf 0 gesetzt wird. Daraufhin kehrt der Steuerungsablauf zum Schritt 52 zurück und der Schritt 52 wird für das erneut erhaltene Entschei­ dungssignal P wieder durchgeführt.

Da demgegenüber die Möglichkeit besteht, eine Invertie­ rung des logischen Zustands des Ausgangssignals J durch zu­ führen, wenn sich das Entscheidungssignal P und das Ausgangssignal J im Schritt 52 hinsichtlich ihres logischen Zustands unterscheiden, verzweigt der Steuerungsablauf über einen Pfad 61 zu einem Schritt 53, bei dem die Zählvariable N in Synchronisation mit dem Abtastsignal G um 1 erhöht bzw. inkrementiert wird.

Falls eine Durchführung des Schritts 53 ergibt, daß sich das Entscheidungssignal P und das Ausgangssignal J in ihrem logischen Zustand fortwährend unterscheiden, wird die Zählvariable N in ihrem Wert erhöht. Daraufhin wird der Wert der Zählvariable N in einem Schritt 54 mit einer fe­ sten Variablen M verglichen, die eine obere Grenze dar­ stellt. Wenn die zählvariable N kleiner als die feste Va­ riable M ist, verzweigt der Steuerungsablauf über einen Pfad 64 zum Schritt 52, wohingegen über einen Pfad 63 zu einem Schritt 55 verzweigt wird, wenn dieser Wert gleich der festen Variablen M ist oder größer als diese.

In diesem Fall wird im Schritt 54 entschieden, daß sich das Entscheidungssignal P und das Ausgangssignal J in ihrem logischen Zustand sicher unterscheiden, weshalb der logische Zustand des Ausgangssignals J im Schritt 55 invertiert wird. Das invertierte Ausgangssignal J wird der Zwischenspeicherschaltung 26 zugeführt und die Zwischen­ speicherschaltung 26 hält das Ausgangssignal J in Synchro­ nisation mit dem Abtastsignal G (siehe Fig. 3).

Da die auf die vorstehend beschriebene Weise arbei­ tende Logikschaltung 27 in die Eingangsstufe der Zwischen­ speicherschaltung 26 eingesetzt ist, wird die über den Ausgangsanschluß 12 abgegebene resultierende Information stabilisiert. Wenn beispielsweise ein Frequenzband des Ein­ gangssignals nach seinem Übergangsstadium einen Übergang etwa bei der Resonanzfrequenz der Resonanzschaltung 34 her­ vorruft, wird im Entscheidungssignal P im Übergangsstadium eine Seitenbandstörung hervorgerufen. Jedoch wird das Aus­ gangssignal J in Übereinstimmung mit der vorliegenden Aus­ führungsform lediglich dann invertiert, wenn sich das Ent­ scheidungssignal P und das Ausgangssignal J kontinuierlich mindestens M mal oder öfter unterscheiden. Daher wird die im Entscheidungssignal P hervorgerufene Seitenbandstörung aus dem Ausgangssignal J entfernt und ein Frequenzübergang des Eingangssignals kann in einem stabilen Zustand erfaßt werden.

Fig. 5 zeigt anhand eines Blockdiagramms den grundsätz­ lichen Aufbau der Logikschaltung 27, die den im Flußdia­ gramm der Fig. 4 dargestellten Betriebsablauf durchführt. Das Entscheidungssignal P wird zunächst einer Eingangs-Ent­ scheidungseinheit 27a zugeführt. Die Eingangs-Entschei­ dungseinheit 27a weist einen Schalter auf, der sich zu sei­ ner oberen Position bewegt bzw. umschaltet, wenn das Ausgangssignal aus einem Ausgangsinverter 27f oder das Aus­ gangssignal J einen hohen Pegel aufweist, und der sich zu seiner unteren Position bewegt, wenn das Ausgangssignal J einen niedrigen Pegel aufweist. Folglich wird dem Zähl-Ein­ gangsanschluß eines Zählers 27b ein Signal zugeführt, des­ sen logischer Zustand gegenüber dem des Ent­ scheidungssignals P invertiert ist, falls das Ausgangssi­ gnal J einen hohen Pegel aufweist, wohingegen das Entschei­ dungssignal P an ihn angelegt wird, falls das Ausgangssi­ gnal J einen niedrigen Pegel aufweist. Mit anderen Worten, an den Zähl-Eingangsanschluß des Zählers 27b wird ein nied­ riger Pegel angelegt, falls sich das Entscheidungssignal P und das Ausgangssignal J in ihrem logischen Zustand unterscheiden, während ein hoher Pegel an ihn angelegt wird, wenn sie übereinstimmen, wobei der Betrieb der Eingangs-Entscheidungseinheit 27a in diesem Fall dem Schritt 52 der Fig. 4 entspricht.

Der Zähler 27b arbeitet mit dem als Takt wirkenden Ab­ tastsignal G. Er zählt die Anzahl der an den Zähl-Eingangs­ anschluß des Zählers 27b angelegten "hohen" Pegel und sein Betrieb entspricht dem Schritt 53 der Fig. 4.

Demgegenüber wird der Zähler 27b von einer Torschaltung 27c zurückgesetzt. Da das Rücksetzen in Übereinstimmung mit dem Abtastsignal G durchgeführt wird, wenn das Ausgangssignal aus der Eingangs-Entscheidungsein­ heit 27a einen niedrigen Pegel aufweist, entspricht der Be­ trieb der Torschaltung 27c dem Schritt 56 der Fig. 4. Das jeweilige Ergebnis der Zählung bzw. der Zählstand des Zäh­ lers 27b wird einem Eingangsanschluß A eines Komparators 27e zugeführt. Eine Festvariable-Speicherschaltung 27d, welche die die obere Grenze repräsentierende feste Variable M speichert, ist mit einem Eingangsanschluß B des Kompara­ tors 27e verbunden. Wenn in den Ausgangssignalen aus dem Komparator 27e entweder der Wert i) A = B oder ii) A < B aktiviert ist, wird der aus einem T-Flip-Flop bestehende Ausgangsinverter 27f invertiert. Demzufolge erfaßt der Kom­ parator 27e unter der durch das Abtastsignal G bereitge­ stellten Zeitsteuerung, daß sich das Ausgangssignal J und das Entscheidungssignal P in ihrem logischen Zustand M mal oder öfter unterscheiden, weshalb sein Betrieb dem Schritt 54 der Fig. 4 entspricht. Der Ausgangsinverter 27f ent­ spricht dem Schritt 55 der Fig. 4.

Aus der vorstehenden Erläuterung ist ersichtlich, daß die den in Fig. 5 gezeigten Aufbau aufweisende Logikschal­ tung 27 die in Fig. 3 gezeigte Frequenzerkennungsschaltung 101 verkörpert und das zweite Ausführungsbeispiel der Er­ findung darstellt.

(B-2) Ausführungsform 2

Fig. 6 zeigt anhand eines Blockschaltbilds eine weitere Ausführungsform der Logikschaltung 27. In ähnlicher Weise wie bei der ersten Ausführungsform empfängt die Ein­ gangs-Entscheidungseinheit 27a das Entscheidungssignal P und gibt entweder einen niedrigen Pegel aus, wenn der logische Zu­ stand des Entscheidungssignals P mit dem des Ausgangssi­ gnals J übereinstimmt, oder gibt einen hohen Pegel aus, falls diese nicht übereinstimmen.

Ein Eingang eines n-Pegel-Schieberegisters 27g ist mit der Eingangs-Entscheidungseinheit 27a verbunden und die lo­ gische Übereinstimmung oder Nichtübereinstimmung des Entscheidungssignals P und des Ausgangssignals J wird nach Maßgabe des Abtastsignals G aufeinanderfolgend dem Schiebe­ register 27g zugeführt.

Ein logischer Zustand in jedem Pegel des Schieberegisters 27g wird über eine Schaltvorrichtung 27h aufeinanderfolgend dem Zähler 27b zugeführt. Die Schaltvor­ richtung 27h schaltet in Übereinstimmung mit einem Takt aus einem Taktgenerator, der eine Frequenz aufweist, die mindestens n mal so hoch wie die Frequenz des Abtastsignals G ist. Daher können die Inhalte des Schieberegisters 27g, die über einen Zeitraum von einem bestimmten Abtastzeit­ punkt bis hin zum darauf folgenden Abtastzeitpunkt gehalten werden, dem Zähler 27b zugeführt werden.

Der Zähler 27b arbeitet auch mit dem gleichen Takt, mit dem die Schaltvorrichtung 27h schaltet, weshalb die "hohen" Pegel in den Inhalten des Schieberegisters 27g gezählt wer­ den können.

Das jeweilige Ergebnis des Zählvorgangs wird in ähnli­ cher Weise wie bei der ersten Ausführungsform von einem Komparator 27e mit der in der Festvariable-Speicherschal­ tung 27d gespeicherten festen Variablen M (< n) verglichen. Wenn in den Inhalten des Schieberegisters 27g M oder mehr "hohe" Pegel vorliegen, wird das Ausgangssignal J vom Aus­ gangsinverter 27f invertiert.

Wie aus der vorstehenden Erläuterung zu erkennen ist, wird durch Einsetzen der den in Fig. 6 gezeigten Schaltungsaufbau aufweisenden Logikschaltung 27 in die Ein­ gangsstufe der Zwischenspeicherschaltung 26 die vom Ausgangsanschluß 12 abgegebene Information stabilisiert, und zwar in ähnlicher Weise wie bei der ersten Ausführungs­ form. Bei dieser zweiten Ausführungsform wird jedoch die Übereinstimmung/Nichtübereinstimmung des Entscheidungssi­ gnals P und des Ausgangssignals J während n aufeinanderfol­ gender Abtastzeiträume gleichzeitig überwacht. Wenn sie M mal von n Malen unterschiedlich sind, wenngleich sie auch nicht kontinuierlich unterschiedlich sind, wird daher be­ stätigt, daß sich das Entscheidungssignal P und das Ausgangssignal J in ihrem logischen Zustand unterscheiden, weshalb eine Invertierung des Ausgangssignals J vorgenommen werden kann.

Die Ausgangssignale aus der Eingangseinheit-Entschei­ dungseinheit 27a werden aufeinanderfolgend dem Schieberegi­ ster 27g zugeführt, weshalb das Schieberegister 27g zurückgesetzt werden muß, sobald das Ausgangssignal J zu invertieren ist. Demzufolge sind ein Eingangsanschluß T des Ausgangsinverters 27f und ein Rücksetzanschluß R des Schieberegisters 27g miteinander verbunden.

Aus der vorstehenden Beschreibung ist zu erkennen, daß die Logikschaltung 27 mit dem in Fig. 6 gezeigten Aufbau die in Fig. 3 gezeigte Frequenzerkennungsschaltung 101 verkör­ pert und in gleicher Weise wie die erste Ausführungsform das zweite Ausführungsbeispiel der Erfindung bildet, so daß ähnliche Wirkungen erzielbar sind.

Fig. 7 zeigt anhand eines Flußdiagramms den Betriebsab­ lauf der in Fig. 6 gezeigten Logikschaltung 27. Ein Schritt 51 wird unabhängig davon, ob das Abtastsignal G aktiv ist, stets durchgeführt und das Entscheidungssignal P wird ähn­ lich wie im Falle der ersten Ausführungsform der Logik­ schaltung 27 zugeführt.

In einem Schritt 58 werden die die Übereinstim­ mung/Nichtübereinstimmung im logischen Zustand des Ent­ scheidungssignals P mit dem Ausgangssignal J repräsentie­ renden Ausgangssignale aus der Eingangs-Entscheidungsein­ heit 27a aufeinanderfolgend dem Schieberegister 27g zugeführt. Die jeweilige Zeitsteuerung der Übertragung ist in Übereinstimmung mit dem Abtastsignal G. Daraufhin werden die Schaltvorrichtung 27h und der Zähler 27b dazu verwen­ det, diejenigen Signale in den n-Pegel-Registern des Schieberegisters 27g zu zählen, deren logischer Zustand mit dem logischen Zustand des Ausgangssignals J nicht überein­ stimmt.

Ein Ergebnis des Zählvorgangs wird in einem Schritt 59 vom Komparator 27e mit der festen Variablen M verglichen und der Ablauf verzweigt über einen Pfad 66 zurück zum Schritt 58, falls entschieden wird, daß die Anzahl der Nichtübereinstimmungen unzureichend ist.

Wenn sicher ist, daß das Entscheidungssignal P und das Ausgangssignal J in ihrem logischen Zustand unterschiedlich sind, wird der logische Zustand des Ausgangssignals J in einem Schritt 60 invertiert. Darüberhinaus wird das Schieberegister 27g zurückgesetzt. Das Ausgangssignal J wird der Zwischenspeicherschaltung 26 zugeführt und diese hält das Ausgangssignal J synchron mit dem Abtastsignal G (Fig. 3).

C. Ausführungsbeispiel 3

Fig. 8 zeigt anhand eines Blockschaltbilds den grund­ sätzlichen Aufbau einer Frequenzerkennungsschaltung 102 ge­ mäß einem dritten Ausführungsbeispiel der Erfindung, bei der sich der Aufbau des Frequenzdiskriminators 30 von dem des ersten und zweiten Ausführungsbeispiels unterscheidet.

Bei diesem Ausführungsbeispiel besteht der Frequenzdis­ kriminator 30 aus einem Bandbegrenzer 28 und einem Amplitu­ dendetektor 29, die in Reihe miteinander verbunden sind. Der Bandbe­ grenzer 28 läßt das abgetastete Eingangssignal S nur dann passieren, wenn sich das Eingangssignal S in einem vorgege­ benen bestimmten Frequenzband befindet, und der Amplituden­ detektor 29 erfaßt jedes durchgelassene Signal. Daher führt der Frequenzdiskriminator 30 dem Spannungskomparator 25 als Ganzes die Größe eines Signals mit einer bestimmten Frequenzkomponente oder ein Signal K zu. Im Anschluß hieran kann unter Verwendung der aus der Logikschaltung 27 und der Zwischenspeicherschaltung 26 bestehenden Ausgangsschaltung 50 am über den Spannungskomparator 25 empfangenen Entschei­ dungssignal P eine Verarbeitung wie beim zweiten Ausfüh­ rungsbeispiel durchgeführt werden, so daß die Frequenz des Eingangssignals in einem stabilen Zustand ohne einen Kondensator 34 und einen externen Anschluß 42 ermittelt werden kann.

Auch bei diesem Ausführungsbeispiel kann der Aufbau der Logikschaltung 27 einer der beiden vorstehend erläuterten Ausführungsformen für diese entsprechen. Darüberhinaus kann die Ausgangsschaltung 50 wie beim ersten Ausführungsbei­ spiel lediglich aus der Zwischenspeicherschaltung 26 bestehen, obgleich dies nicht gezeigt ist.

Claims (10)

1. Frequenzerkennungsschaltung, mit:
einer ein Steuersignal (G) empfangenden Signal-Abtast­ schaltung (21), die ein an einem Eingangsanschluß (11) an­ liegendes Eingangssignal in Übereinstimmung mit dem Steuer­ signal (G) während eines bestimmten Zeitraums abtastet, um ein Abtastsignal (S) aus zugeben;
einer Frequenzerfassungsschaltung (30) zum Erzeugen ei­ nes Analogsignals (k), dessen Wert der Frequenz des Abtastsignals (S) entspricht; und
einer das Analogsignal (K) empfangenden Ausgangsschal­ tung (50), die einen Signalkomparator (25) aufweist, der das Analogsignal (k) durch Vergleich mit einem bestimmten Schwellenwert in ein Binärsignal (P) umsetzt; dadurch gekennzeichnet, daß die Ausgangsschaltung (50) eine digitale Zwischenspeicherschaltung (26) aufweist, die dem Signalkomparator (25) nachgeschaltet ist, das von diesem gelieferte Binärsignal (P) beim Anliegen des Steuersignals (G) zwischenspeichert und das zwischengespeicherte Binärsi­ gnal einem Ausgangsanschluß (12) zuführt.

2. Frequenzerkennungsschaltung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die digitale Zwischenspeicherschaltung (26) ein Flip-Flop ist.

3. Frequenzerkennungsschaltung nach Anspruch 1 oder 2, da­ durch gekennzeichnet, daß die Ausgangsschaltung (50) eine Logikschaltung (27) aufweist, die am Binärsignal (P) in Übereinstimmung mit dem Steuersignal (G) eine bestimmte Verarbeitung durchführt, um ein Ausgangssignal zu erhalten.

4. Frequenzerkennungsschaltung nach Anspruch 1 oder 2, da­ durch gekennzeichnet, daß die Ausgangsschaltung (50) eine Logikschaltung (27) aufweist, die zwischen den Signalkompa­ rator (25) und die digitale Zwischenspeicherschaltung (26) geschaltet ist, wobei die Logikschaltung (27) bei jedem An­ liegen des Steuersignals (G) das Binärsignal (P) mit dem zwischengespeicherten Signal vergleicht und den Speicherzu­ stand der Zwischenspeicherschaltung (26) dann ändert, wenn das Binärsignal (P) und das zwischengespeicherte Signal über eine vorbestimmte-Anzahl (M) von Zyklen des Steuersignals (G) hinweg unterschiedlich sind.

5. Frequenzerkennungsschaltung nach Anspruch 4, dadurch ge­ kennzeichnet, daß die Logikschaltung (27) einen Zähler (27b) zum Zählen der Fortgesetztheit von Nichtübereinstimmungen eines logischen Zustands des Binärsignals mit einem logi­ schen Zustand des Ausgangssignals sowie einen Fortgesetz­ theits-Komparator (27e) zum Vergleichen der Fortgesetztheit der Nichtübereinstimmungen mit dem oberen Grenzwert (M) auf­ weist.

6. Frequenzerkennungsschaltung nach Anspruch 5 dadurch ge­ kennzeichnet, daß die Logikschaltung (27) weiterhin auf­ weist:
eine Eingangs-Entscheidungseinheit (27a) zum Ermitteln einer Nichtübereinstimmung eines logischen Zustands des Bi­ närsignals mit einem logischen Zustand des Ausgangssignals;
eine Torschaltung (27c) zum Rücksetzen des Zählers (27b) wenn ein Ausgangssignal aus der Eingangs-Entscheidungsein­ heit (27a) eine Übereinstimmung eines logischen Zustands des Binärsignals mit einem logischen Zustand des Ausgangssi­ gnals anzeigt und wenn das Steuersignal (G) aktiv ist;
eine Festvariable-Speichereinrichtung (27d) zum Anlegen des oberen Grenzwerts (M) an den Kamparator (27e); und
einen Inverter (27f) zum Invertieren des Ausgangssi­ gnals, wenn ein Ausgangssignal aus dem Zähler (27e) anzeigt, daß die Fortgesetztheit der Nichtübereinstimmungen gleich dem oberen Grenzwert (M) ist oder über diesem liegt.

7. Frequenzerkennungsschaltung nach Anspruch 6, dadurch ge­ kennzeichnet, daß die Eingangs-Entscheidungseinheit (27a) einen Schalter zum Schalten einer Verbindungsbedingung in Übereinstimmung mit einem logischen Zustand des Ausgangssi­ gnals aufweist, der einen mit dem Zähler (27b) verbundenen gemeinsamen Anschluß, einen ersten Anschluß, an dem das Bi­ närsignal anliegt, und einen zweiten Anschluß aufweist, an dem ein durch Invertierung des Binärsignals gebildeter lo­ gischer Pegel anliegt.

8. Frequenzerkennungsschaltung nach Anspruch 4, dadurch ge­ kennzeichnet, daß die Logikschaltung (27) aufweist:
ein n-Pegel-Schieberegister (27g), das in Übereinstim­ mung mit dem Steuersignal (G) arbeitet;
einen Zähler (27b) zum Zählen der Fortgesetztheit von Nichtübereinstimmungen eines logischen Zustands jedes Pe­ gels des Schieberegisters (27g) mit einem logischen Zustand des Ausgangssignals; und
einen Fortgesetztheits-Komparator (27e) zum Vergleich der Fortgesetztheit der Nichtübereinstimmungen mit dem obe­ ren Grenzwert (M).

9. Frequenzerkennungsschaltung nach Anspruch 8, dadurch ge­ kennzeichnet, daß die Logikschaltung (27) weiterhin auf­ weist:
eine Eingangs-Entscheidungseinheit (27a) zum Ermitteln einer Nichtübereinstimmung eines logischen Zustands des Bi­ närsignals mit einem logischen Zustand des Ausgangssignals, um diese dem Schieberegister (27g) zuzuführen;
einen den Betrieb des Zählers (27b) steuernden Taktge­ nerator zum Erzeugen eines Takts mit einer Frequenz, die mehr als n-mal so hoch wie eine Frequenz des Steuersignals (G) ist;
einer Wählvorrichtung (27h) zum Anlegen eines logischen Zustands jedes Pegels des Schieberegisters (27g) an den Zäh­ ler (27b) in Übereinstimmung mit dem Takt;
eine Festvariable-Speichereinrichtung (27d) zum Anlegen des oberen Grenzwerts (M) an den Komparator (27e); und
einen Inverter (27f) zum Invertieren des Ausgangssi­ gnals, wenn ein Ausgangssignal aus dem Zähler (27b) anzeigt, daß die Fortgesetztheit der Nichtübereinstimmungen gleich dem oberen Grenzwert (M) ist oder über diesem liegt, wobei das Schieberegister (27g) bei Betrieb des Inverters (27f) zurückgesetzt wird.

10. Frequenzerkennungsschaltung nach Anspruch 9, dadurch gekennzeichnet, daß die Eingangs-Entscheidungseinheit (27a) einen Schalter zum Schalten einer Verbindungsbedingung in Übereinstimmung mit einem logischen Zustand des Ausgangssi­ gnals aufweist, der einen mit dem Zähler (27b) verbundenen gemeinsamen Anschluß, einen ersten Anschluß, an dem das Entscheidungssignal anliegt, sowie einen zweiten Anschluß aufweist, an den ein durch Invertieren des Binärsignals ge­ bildeter logischer Pegel angelegt wird.