DE2621840A1 - Verfahren und schaltungsanordnung zur decodierung eines phasendifferenzsignals - Google Patents

Verfahren und schaltungsanordnung zur decodierung eines phasendifferenzsignals

Info

Publication number
DE2621840A1
DE2621840A1 DE19762621840 DE2621840A DE2621840A1 DE 2621840 A1 DE2621840 A1 DE 2621840A1 DE 19762621840 DE19762621840 DE 19762621840 DE 2621840 A DE2621840 A DE 2621840A DE 2621840 A1 DE2621840 A1 DE 2621840A1
Authority
DE
Germany
Prior art keywords
signal
counter
phase difference
output
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762621840
Other languages
English (en)
Inventor
Kenneth Wayne Turner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Teletype Corp
Original Assignee
Teletype Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teletype Corp filed Critical Teletype Corp
Publication of DE2621840A1 publication Critical patent/DE2621840A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)
  • Pinball Game Machines (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)

Description

Dln1..|ng. G. VsEhiSSaSSn München, den j I ty --'>
D"sJ-:il^:-i:~iL£2 τ 398
YV -dem* Vfci Si.'aSs 43
Tel. (O as) iit> 51 2<5
TELETYPE CORPORATION in Skokie, Illinois/V.St.A.
Verfahren und Schaltungsanordnung zur Decodierung eines Phasendifferenzsignals
Die Erfindung bezieht sich auf ein Verfahren zur Decodierung eines Phasendifferenzsignals, dem ein regelmäßiger, der Schrittlänge entsprechender Taktpuls überlagert ist, sowie auf eine Schaltungsanordnung zur Ausführung dieses Verfahrens.
Es sind verschiedene Systeme für die Serienübertragung von Daten innerhalb oder außerhalb eines Nachrichtenendgerätes bekanntgeworden. Bei den meisten Übertragungsverfahren wird die Information durch zwei verschiedene Zustände ausgedrückt. Man benötigt hierzu nur eine Doppelleitung, aber zusätzlich muß irgendwie für die Synchronisierung des Senders und des Empfängers gesorgt werden. Bei dem Phasendifferenzverfahren können dagegen die Daten und die Synchronisiersignale über die gleiche Doppelleitung übertragen werden. Das normale Telegrafiersignal stellt eine Serie binärer Informationen dar, bei der die beiden möglichen Zustände jeweils während eines ganzen Schritts andauern. Eine Taktinformation ist in einem solchen Signal nicht enthalten. Be^rhythmiseher Sendung muß deshalb ein gemeinsamer Schritt-Takt vorgesehen sein, um die Synchro-
Dr.Hk/Du.
809850/0665
nisierung zwischen allen Stufen der Anlage aufrechtzuerhalten. In einem Datenendgerät, das solche Zustandssignale zur Informationsübertragung verwendet, benötigt man also im allgemeinen eine zusätzliche Doppelleitung für die Übertragung der Taktinformation zwischen den verschiedenen Stufen. Dadurch werden Kosten und Kompliziertheit der Übertragungsanlage erhöht. Die Übertragung der üblichen Telegrafensignale und des zugehörigen Taktsignals über Fernsprechleitungen ist schwierig und kostspielig. Außerdem können im Zweidraht-Gleichstrombetrieb keine Trenntransformatoren verwendet werden. Dies fällt insbesondere ins Gewicht, wenn private oder betriebliche Nebenstellenanlagen zur Informationsübertragung verwendet v/erden. Man benötigt dann zusätzliche Wechselstrommodulatoren und Demodulatoren, die eine weitere Erhöhung der Kosten bedeuten.
Beim Phasendifferenzsignal mit überlagertem Taktpuls tritt dagegen mindestens einmal in jedem Taktintervall (Datenschritt) ein Phasensprung auf, unabhängig von den übertragenen Daten. Wenn z. B. vier aufeinanderfolgende Stromschritte übertragen werden sollen, wird dies im Phasendifferenzsignal durch vier Phasensprünge in gleichen Abständen angezeigt. Ein Trennschritt wird durch einen zusätzlichen Phasensprung in der Mitte zwischen zwei aufeinanderfolgenden Schrittimpulsen dargestellt. So ergeben z. B. vier aufeinanderfolgende Trennschritte acht Phasensprünge, nämlich vier Übergänge an den Schrittgrenzen und vier Übergänge in der Mitte eines Schritts. Das Phasendifferenzssignal drückt also sowohl Dateninformationen, als auch die Taktinformationen aus. Die getrennte Übertragung zusätzlicher Synchronisiersignale ist infolgedessen überflüssig. Ferner können die Phasendifferenzsignale ohne weiteres mit Transformatorkopplung weitergeleitet werden, denn alle Informationen bestehen aus Zustandsänderungen.
609850/0665
So kann das Phasendifferenzsignal auf normalen Fernsprechleitungen übertragen werden, ohne daß Tonfrequenzmodulatoren und Demodulatoren erforderlich sind.
Der im Kennzeichen des Anspruchs 1 angegebenen Erfindung liegt die Aufgabe zu Grunde, ein Decodiergerät für ein Phasendifferenzsignal zur Verfügung zu stellen, das einfach und zuverlässig ist und keine zusätzliche Synchronisierung benötigt. Dies wird erfindungsgemäß dadurch erreicht, daß unter Steuerung durch einen mit der Taktfrequenz synchronisierten Oszillator in der ersten Hälfte jedes Informationsschritts der Zustand des Phasendifferenzsignals abgetastet und mit dem Zustand desselben Signals in der zweiten Schritthälfte verglichen wird und daß das Vergleichsergebnis gespeichert wird.
Dieses einfache, leicht durchführbare Verfahren benötigt keinen aufwendigen lokalen Oszillator, weil die Oszillatorfrequenz ständig synchronisiert und nachgeregelt wird.
Eine bevorzugte Schaltungsanordnung zur Ausführung dieses Verfahrens enthält einen Zähler, der mit den Ausgangssignalen des Oszillators beaufschlagt wird und durch seinen Inhalt das Vergleichsergebnis ausdrückt.
Weitere vorteilhafte Ausbildungen der Schaltungsanordnung ergeben sich aus den Unteransprüchen.
Ein Ausführungsbeispiel der Erfindung wird nachstehend an Hand der Zeichnung beschrieben. Hierin sind
Fig, 1 ein schematisches Schaltbild einer Schaltungsanordnung zur Decodierung von Phasendifferenzsignalen und
6Ό9850/0665
Fig. 2 A und 2B zusammen gemäß Fig. 2 Darstellungen des zeitlichen Verlaufs verschiedener Signale innerhalb der Schaltungsanordnung nach Fig. 1.
Das ankommenden Phasendifferenzsignal A wird in einem Flankendetektor 6 verarbeitet und in einem UND-Glied 8 von den Phasensprüngen 10 in der Mitte der Trennschritte (Fig. 2A) befreit. Die so gewonnene Taktinformation, die dem Schrittabstand entspricht, wird auf den einen Eingang 12 einer Phasenvergleichsstufe 14 gegeben. Der andere Eingang 16 derselben ist mit dem Ausgang eines Zählers 18 verbunden. Am Ausgang der Phasenvergleichsstufe 14 tritt ein Puls konstanter Amplitude auf, dessen Breite proportional zur Phasendifferenz zwischen den beiden Zuständen des Eingangssignals ist. Das Ausgangssignal der Phasenvergleichsstufe 14 wird über einen Tiefpaß 20 geleitet, der zur Mittelwertbildung der ankommenden Impulse dient und eine veränderliche Gleichspannung liefert, die proportional zur Phasendifferenz zwischen den beiden Eingangssignalen der Vergleichsstufe 14 ist. Der Ausgang des Tiefpasses ist mit dem Eingang eines spannungsgesteuerten Oszillators 22 verbunden. Die Frequenz des Oszillators 22 hängt also von der Steuerspannung am Ausgang des Tiefpasses 20 ab und wird infolgedessen durch die vom ankommenden Signal A abgeleitete Taktinformation gesteuert. Ferner werden verschiedene Signalzustände aus dem Zähler 18 einem Decoder 24 zugeführt, der zwei UND-Glieder 26 und 28 enthält. Ein erstes UND-Glied 26 liefert ein Signal während der ersten Hälfte eines Schritts des ankommenden Phasendifferenzsignals und beaufschlagt einen Eingang eines Abtast- und Haltekreises 30, der den Datenzustand in der ersten Hälfte des betreffenden Schrittintervalls abtastet. Diese abgetastete Information wird in einem exclusiven NOR-Glied 32 mit dem ankommenden Phasendifferenzsignal A verglichen.
6 0 9 8 5 0/0665
Der Ausgang des NOR-Gliedes 32 ist mit einem zweiten Abtast- und Haltekreis 34 verbunden, dessen anderer Eingang mit einem Signal vom Ausgang des zweiten UND-Gliedes 28 des Decoders 24 beaufschlagt wird; dieses Signal tritt in der zweiten Hälfte des gleichen Schrittintervalls auf. Wenn also der Zustand innerhalb des betreffenden Schritts im gesamten Schrittintervall derselbe bleibt, hat das Abtastsignal einen hohen Wert und wenn der Zustand sich ändert, weil in der Kitte des Schritts ein Phasensprung 10 auftritt, hat die abgetastete Information in der zweiten Hälfte des Grundintervalls einen niedrigen Wert, was einem Trennschritt signal entspricht. Auf diese Weise v/erden die Dateninformationen aus dem ankommenden Phasendifferenzsignal entnommen und in ein Gleichstromsignal umgesetzt. Der gesteuerte Oszillator 22 liefert an seinen Ausgängen 36 und 38 Signale, die mit der Taktinformation des Phasendifferenzsignals synchronisiert sind und zum weiteren Gebrauch innerhalb des betreffenden Gerätes zur Verfügung stehen.
Im einzelnen wird das ankommende Phasendifferenzsignal A auf den Eingang des Flankendetektors 6 gegeben. Wie Fig. 2 A zeigt, tritt in dem Signal A am Ende jedes einem Schritt entsprechenden Grundintervalls eine Zustandsänderung auf, unabhängig von der Anzahl der jeweils vorliegenden Trenn- und Stromschritte. Wie erwähnt, zeichnet sich ein Trennschritt durch eine weitere Zustandsänderung 10 in der Mitte eines Schritts aus, während ein Zeichenschritt keinen solchen Phasensprung aufweist. Am Ausgang des Flankendetektors 6 ergibt sich ein Puls C aus positiven Impulsen, die bei jeder Zustandsänderung auftreten und zwar zeigen die Impulse 42 Grundschrittübergänge und die Impulse 44 Übergänge in der Schrittmitte. Die eigentliche Dateninformation v/ird von den Mittenimpulsen 44
609850/0665
geliefert, die einen Trennschritt anzeigen. Die Ausgangsimpulse des Flankendetektors 6 gelangen auf einen Eingang des UND-Gliedes 8, dessen anderer Eingang mit dem Ausgangssignal des vierstufigen Zählers 18 beaufschlagt ist.
Der als Schieberegister ausgebildete Zähler enthält die vier Stufen 48, 50, 52 und 54, deren logische Funktionen denjenigen eines Flipflops vom Typ D entsprechen. Der Zähler 18 liefert vier Ausgangssignale D, E, F und G seiner Stufen, die in Fig. 2 A und 2 B dargestellt sind. Diese Zählerbauart ist besonders günstig, da sie nach den Herstellungsmethoden der MOS-Technik bequem ausgeführt werden kann. Der dargestellte Zähler 18 hat für jeden vollständigen Zyklus acht verschiedene Zustände, wie sich aus der folgenden Wahrheitstabelle ergibt.
Ausgänge Zählergebnis
DEFG
0 0 0 0 0
10 0 0 1
110 0 2
1110 3
1111 4
Olli 5
0 0 11 6
0 0 0 1 7
Die vier Stufen des Zählers 18 werden von den beiden komplementären Ausgangsphasen 36 und 38 des spannungsgesteuerten Oszillators 52 fortgeschaltet. Der Eingang eines zur Unterdrückung eines unzulässigen Zählerzustands dienenden NOR-Gliedes 56 ist mit dem Ausgang D der ersten Zählerstufe verbunden, während der andere Eingang dieses
609850/0665
NOR-Gliedes mit dem komplementären Ausgang F der dritten Zählerstufe 52 verbunden ist. Das Ausgangssignal des NOR-Gliedes 56 geht zu einem Eingang eines zweiten NOR-Gliedes 58, dessen anderer Eingang an den Direktausgang G der letzten Schieberegisterstufe 57 angeschlossen ist und der Ausgang des zweiten NOR-Gliedes 58 am Eingang der ersten Schieberegisterstufe 48 liegt. Der dargestellte Zähler entspricht ungefähr einem vierphasigen verschränkten Ringzähler bekannter Art.
Um die Impulse 44, die von den Phasensprüngen in der Schrittmitte herrühren, aus dem Ausgangssignal des Flankendetektors 6 zu eliminieren, wird dem anderen Eingang des UND-Gliedes 8 das komplementäre Ausgangssignal der zweiten Stufe 50 des Schieberegisters zugeführt. Wie aus Fig. 2 ersichtlich ist, hat das komplementäre Ausgangssignal E der zweiten Zählerstufe 50 in der Mitte jedes Schritts und damit im Zeitpunkt des Auftretens eines etwaigen Impulses 44 stets einen niedrigen Wert und hält so auch den Ausgang des UND-Gliedes 8 im Mittelteil jedes Schrittintervalls, unabhängig vom Zustand des Eingangssignals, auf niedrigem Pegel. Das Signal E nimmt dagegen in den Zeitpunkten der regelmäßigen Taktimpulse 42 stets einen hohen Wert an. Infolgedessen hat das Ausgangssignal H des UND-Gliedes 8 in der Zeitspanne, die für die Datenimpulse zur Verfugung steht, stets einen niedrigen Wert und die Vergleichsstufe 14 wird ausschließlich mit den rhythmischen Taktimpulsen 42 versorgt. Das Signal H wird auf den Eingang 12 der Phasenvergleichsstufe 14 gegeben; am anderen Eingang 16.derselben wird das direkte Ausgangssignal G der letzten Stufe 54 des Schieberegisterzählers 18.zugeführt.
€09850/0665
Die Signale K und G werden verglichen und am Ausgang eines Tiefpasses 20 wird aus dem Vergleichsergebnis eine Steuerspannung abgeleitet, die auf den Steuereingang 60 des spannungsgesteuerten Oszillators 22 gegeben wird. Der Oszillator 22 ist so vorgespannt, daß in Abwesenheit einer Steuerspannung die Oszillatorfrequenz absinkt. Das Ausgangssignal des Tiefpasses 20 wirkt dieser Vorspannung entgegen und hebt die Oszillatorfrequenz so weit an, daß sie mit der Taktfrequenz des Phasendifferenzsignals übereinstimmt. Da die Ausgangsimpulse G mit dem Auftreten der Impulse H zusammenfallen sollen, ist die Oszillatorfrequenz achtmal so hoch wie die Schrittfrequenz des Phasendifferenzsignals gewählt und der Beginn eines Zählzyklus des Zählers 18 entspricht dem Auftreten eines vom Detektor festgestellten Phasensprungs der Grundperiode, also dem Signal H (Fig. 2A). Die Nennfrequenz des Osziallators 22 ist so gewählt, daß sie mit der Taktfrequenz übereinstimmt, die zur ursprünglichen Erzeugung des Phasendiff erenzsignals verwendet wurde; es könnten aber auch andere Frequenzbeziehungen angewandt werden. Kurz gesagt wird die Ausgangsfrequenz des Oszillators 22 mit der ursprünglichen Frequenz des das Differenzsignal erzeugenden Taktpulses synchronisiert und der Zählerzyklus wird seinerseits mit den Schrittübergängen des Phasendifferenzsignals synchronisiert. Das direkte und das negierte Ausgangssignal des spannungsgesteuerten Oszillators 22 werden allen Stufen 48 bis 54 des Schieberegisterzählers 18 zugeführt. Die Ausgänge bestimmter Stufen des Zählers 18 gehen zum Decoder 24, der die UND-Glieder 26 und 28 enthält.
Die Eingänge des ersten UND-Gliedes 26 werden mit dem direkten Ausgangssignal D der ersten Schieberegisterstufe 48 und mit dem komplementären Ausgangssignal E
609850/0665
der zweiten Schieberegisterstufe 50 beaufschlagt. Das Ausgangssignal J dieses ersten UND-Gliedes 26 ist in Fig. 2B dargestellt und besteht aus einer Reihe regelmäßiger positiver Impulse, die jeweils in der ersten Hälfte eines Schrittintervalls des Phasendifferenzsignals A auftreten. Ebenso werden die Eingänge des zweiten UND-Gliedes 28 mit dem komplementären Ausgangssignal D der ersten Stufe 48 des Schieberegisterzählers 18 und dem komplementären Ausgangssignal E der dritten Stufe des Zählers 18 beaufschlagt. Das zweite UND-Glied 28 bildet daraus einen Puls K (Fig. 2B), dessen Impulse regelmäßig in der zweiten Hälfte des SchrittintervalIs erfolgen.
Wie erwähnt, bleibt das Niveau des Phasendifferenzsignals bei einem Stromschritt im ganzen Schrittintervall konstant, ändert sich aber in der Mitte des SchrittIntervalls, wenn ein Trennschritt vorliegt. Die Abtast-und Vergleichsstufe 30 enthält einen als MOSFET ausgebildeten Schalttransistor 62, dessen Gate-Elektrode 64 mit dem Ausgang des ersten UND-Gliedes 26 verbunden ist und dessen Source-Elektrode 66 vom eintreffenden Phasendifferenzsignal A beaufschlagt wird. Die Drain-Elektrode 68 des MOSFET ist mit der einen Belegung eines Speicherkondensators verbunden. Die andere Belegung dieses Kondensators ist geerdet. Wenn der Ausgang des UND-Gliedes 26 in der ersten Hälfte eines Schrittintervalls einen hohen Zustand annimmt, wird der Zustand des Phasendifferenzsignals A über den MOSFET 64 zum Speicherkondensator 70 durchgeschaltet, der den abgetasteten Zustand speichert. Dieses gespeicherte Ausgangssignal ist mit L bezeichnet. Die Vorder- und Hinterflanken 72 und 74 des gespeicherten Signals L sind etwas abgeschrägt, weil der Kondensator 70 sich nicht augenblicklich auflädt. Der Ausgang des ersten Abtast-
609850/0665
und Haltekreises 30 ist mit dem einen Eingang des exclusiven NOR-Gliedes 32 verbunden, dessen anderer Eingang von dem eintreffenden Phasendifferenzsignal A direkt beaufschlagt wird. Ein exclusives NOR-Glied gibt bekanntlich ein niedriges Ausgangssignal, wenn beide Eingangssignale verschiedene Werte haben, und ein hohes Ausgangssignal, wenn beide Eingänge denselben Zustand annehmen (s. die nachfolgende Wahrheitstafel).
Exclusives NOR-Glied Eingang 1 Eingang 2 Ausgang
0 Ol
1 OO 0 10
Das exclusive NOR-Glied 32 liefert also ein niedriges Ausgangssignal, wenn das Phasendifferenzsignal einen Phasensprung entsprechend einem Trennschritt im Schrittintervall erleidet; andererseits bleibt das NOR-Glied 32 auf hohem Wert, wenn das Phasendifferenzsignal A entsprechend einem Stromschritt in dem betreffenden Schrittintervall konstant bleibt. Das Ausgangssignal M des exclusiven NOR-Gliedes (Fig. 2B) wird auf die Source-Elektrode 76 eines zweiten Schalttransistors 78 in MOSFET-Technik gegeben. Das Gate 80 des MOSFET wird vom Ausgangssignal K des zweiten UND-Gliedes 28 beaufschlagt. Die Drain-Elektrode 82 des MOSFET 78 ist mit einem Speicherkondensator 84 verbunden, an dem das decodierte Gleichstromsignal abgenommen werden kann. Der Ausgang des exclusiven NOR-Gliedes 32 wird nämlich von der zweiten Abtast- und Haltestufe 34 abgetastet, wenn das Ausgangssignal H des zweiten UND-Gliedes 28 einen hohen Wert besitzt. Diese Bedingung tritt während der zweiten Hälfte
609850/0665
jedes Schrittintervalls ein und bleibt bis zum nächsten Abtasten bestehen. Die Ladung N des Kondensators 84 folgt also dem Signalpegel am Ausgang des NOR-Gliedes 32 während des Abtastintervalls, wenn der Ausgang des UND-Gliedes auf hohem Wert liegt; dieser Zustand wird während eines vollen SchrittintervalIs beibehalten. Wie erwähnt, ist das Ausgangssignal des exclusiven NOR-Gliedes bei Vorliegen eines Trennsignals in der zweiten Hälfte des Schrittintervalls niedrig, weil in der Mitte des Schritts ein Phasensprung stattgefunden hat, bleibt jedoch auf hohem Niveau, wenn ein Stromschritt vorliegt. Wie die Darstellung des Signals N in Fig. 2B zeigt, ist dieses Signal zwar um drei Viertel einer Schrittperiode verzögert, entspricht aber im übrigen genau der vom eintreffenden Phasendifferenzsignal A übermittelten Datenfolge, wobei ein Stromschritt durch Ladung und ein Trennschritt durch Entladung des Kondensators 84 ausgedrückt wird.
Die dargestellte Schaltungsanordnung leistet also die Decodierung des eintreffenden Phasendifferenzsignals A und erzeugt das Gleichstromsignal N, sowie ein Taktsignal B.
609850/0665

Claims (8)

Patentansprüche
1. Verfahren zur Decodierung eines Phasendifferenzsignals, dem ein regelmäßiger, der Schrittlänge entsprechender Taktpuls überlagert ist, dadurch gekennzeichnet, daß unter Steuerung durch einen mit der Taktfrequenz synchronisierten Oszillator in der ersten Hälfte jedes Informationsschrittes der Zustand des Phasendifferenzsignals (A) abgetastet und mit dem Zustand desselben Signals in der zweiten Schritthälfte verglichen wird und daß das Vergleichsergebnis gespeichert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung des Synchronisiersignals für den Oszillator die in der Mitte eines Schrittes auftretenden Phasensprünge unterdrückt werden.
3. Schaltungsanordnung zur Ausführung des Verfahrens nach Anspruch 1 und 2 zur Decodierung eines binären Phasendifferenzsignals, dessen Zustände durch das Auftreten bzw. das Ausbleiben eines zusätzlichen Phasensprungs innerhalb einer durch die den Taktpuls darstellenden Phasensprünge gegebenen Schrittlänge charakterisiert ist, gekennzeichnet durch einen Flankendetektor (6) zur Feststellung der Phasensprünge, einen Oszillator (36), dessen Frequenz durch die dem Taktpuls entsprechenden
609850/0665
Phasensprünge bestimmt wird, einen an den Oszillatorausgang (36, 38) angeschlossenen Zähler (18), eine dem Oszillator (22) vorgeschaltete, mit dem Zähler verbundene Impulsunterdrückungsstufe (8) zur Eliminierung der innerhalb eines Schrittintervalls auftretenden Phasensprünge und eine mit dem Zähler verbundene Stufe (24) zur Decodierung der vom eintreffenden Signal (A) dargestellten Daten.
4. Schaltungsanordnuncr nach Anspruch 3, dadurch gekennzeichnet, daß die Decodierstufe (24) einen Abtastkreis (30) zur Abtastung des Zustandes des eintreffenden Signals während eines bestimmten Zustandes des Zählers (18) und ein Vergleichsglied (32) zum Vergleich dieses abgetasteten Signalzustands mit einem später auftretenden Signalzustand enthält.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Decodierstufe (24) einen weiteren Abtastkreis (34) zum Abtasten des Ausgangszustandes des Vergleichsgliedes (32) während eines weiteren vorbestimmten Zählerzustandes und damit zur Bildung eines den eintreffenden Daten entsprechenden Gleichstromsignals (N) enthält.
&098SQ/0865
6. Schaltungsanordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß der Abtastkreis (30) so ausgebildet ist, daß er den Zustand des eintreffenden Signals in der durch den Zähler bestimmten ersten Hälfte eines Schrittintervalls abtastet.
7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß der zweite Abtastkreis (34) so ausgebildet ist, daß er den Ausgang des Vergleichsgliedes (32) in der durch den Zähler bestimmten zweiten Hälfte eines Schrittintervalls abtastet.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß das Vergleichsglied (32) aus einem exclusiven ODER-Glied besteht, das den Ausgang des ersten Abtastkreises (30) während des Abtastintervalls des zweiten Abtastkreises (34) mit dem eintreffenden Phasendifferenz signal (A) vergleicht.
809850/0665
DE19762621840 1975-05-29 1976-05-17 Verfahren und schaltungsanordnung zur decodierung eines phasendifferenzsignals Withdrawn DE2621840A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/581,989 US3982195A (en) 1975-05-29 1975-05-29 Method and apparatus for decoding diphase signals

Publications (1)

Publication Number Publication Date
DE2621840A1 true DE2621840A1 (de) 1976-12-09

Family

ID=24327393

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762621840 Withdrawn DE2621840A1 (de) 1975-05-29 1976-05-17 Verfahren und schaltungsanordnung zur decodierung eines phasendifferenzsignals

Country Status (6)

Country Link
US (1) US3982195A (de)
JP (1) JPS51147165A (de)
CA (1) CA1055847A (de)
DE (1) DE2621840A1 (de)
GB (1) GB1542655A (de)
IT (1) IT1078815B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3635534A1 (de) * 1986-10-18 1988-04-28 Ant Nachrichtentech Uebertragungssystem

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027267A (en) * 1976-06-01 1977-05-31 International Business Machines Corporation Method of decoding data content of F2F and phase shift encoded data streams
FR2361019A1 (fr) * 1976-08-04 1978-03-03 Cit Alcatel Dispositif de decodage d'un message en code dit de miller
DE2811753C2 (de) * 1978-03-17 1985-04-25 Siemens AG, 1000 Berlin und 8000 München Digitaler Demodulator auf Halbleiterbasis
IT1158893B (it) * 1978-07-28 1987-02-25 Sits Soc It Telecom Siemens Disposizione circuitale per la generazione degli impulsi di campionamento di particolare applicazione nella stazione ricevente di un sistema per la trasmissione di dati
US4361876A (en) * 1978-09-05 1982-11-30 Motorola, Inc. Microcomputer with logic for selectively disabling serial communications
IT1174392B (it) * 1978-09-08 1987-07-01 Italiana Telecumunicazioni Sie Disposizione circuitale per la generazione degli impulsi di campiona,ento di un sistema per la trasmissione di dati
DE2906200C3 (de) * 1979-02-17 1982-02-11 Philips Patentverwaltung Gmbh, 2000 Hamburg Synchronisieranordnung
US4260952A (en) * 1979-07-17 1981-04-07 Teletype Corporation Circuit for decoding a diphase signal
JPS57124954A (en) * 1981-01-26 1982-08-04 Victor Co Of Japan Ltd Data playback circuit
JPS57174797A (en) * 1981-04-20 1982-10-27 Victor Company Of Japan Generator for timing
US4580100A (en) * 1982-12-17 1986-04-01 Tokyo Shibaura Denki Kabushiki Kaisha 72 Phase locked loop clock recovery circuit for data reproducing apparatus
US4542420A (en) * 1984-01-24 1985-09-17 Honeywell Inc. Manchester decoder
US4637037A (en) * 1984-08-29 1987-01-13 At&T Teletype Corporation Biphase signal receiver
GB8501827D0 (en) * 1985-01-24 1986-09-17 Plessey Co Plc Clock extraction from coded data streams
US4575684A (en) * 1985-02-22 1986-03-11 Honeywell Inc. Differential phase shift keying receiver
NL8602517A (nl) * 1986-06-11 1988-01-04 Philips Nv Inrichting voor het regenereren van een tweewaardig digitaal signaal, bij voorbeeld een bi-fase gekodeerd signaal.
DE3728655A1 (de) * 1987-08-27 1989-03-09 Thomson Brandt Gmbh Verfahren und/oder einrichtung zum demodulieren eines biphasesignales
US4975929A (en) * 1989-09-11 1990-12-04 Raynet Corp. Clock recovery apparatus
US4959846A (en) * 1989-09-11 1990-09-25 Raynet Corporation Clock recovery apparatus including a clock frequency adjuster
US5200980A (en) * 1991-08-09 1993-04-06 Memorex Telex N.V. Digital bi phase data recovery system
DE4231175C1 (de) * 1992-09-17 1994-01-13 Siemens Ag Anordnung zur Taktrückgewinnung
JPH06216778A (ja) * 1993-01-14 1994-08-05 Mitsubishi Electric Corp 通信制御装置の復調回路
US5521938A (en) * 1994-07-01 1996-05-28 Motorola, Inc. Apparatus for performing frequency conversion in a communication system
US6266381B1 (en) * 1998-01-22 2001-07-24 Lsi Logic Corporation Frequency control arrangement
US6127866A (en) * 1999-01-28 2000-10-03 Infineon Technologies North America Corp. Delay-locked-loop (DLL) having symmetrical rising and falling clock edge type delays
KR100388003B1 (ko) * 1999-03-19 2003-06-18 가부시키가이샤 히타치세이사쿠쇼 광학적 정보 재생 장치
US6577573B2 (en) 2001-06-25 2003-06-10 Hitachi, Ltd. Optical information reproducing method in which either a first edge signal or a second edge signal is selected depending on a length of a mark on an optical information medium
US7310390B2 (en) * 2003-10-30 2007-12-18 Apple Inc. Decoding coded data streams

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1950924A1 (de) * 1968-10-10 1970-04-16 Leach Corp Decodierschaltung fuer phasenmodulierte Signale
DE2040108A1 (de) * 1970-08-12 1972-02-17 Siemens Ag Verfahren zur Demodulation phasengetasteter Signale

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3361978A (en) * 1965-08-20 1968-01-02 Radiation Inc Split-phase code modulation synchonizer and translator
US3737895A (en) * 1971-08-02 1973-06-05 Edmac Ass Inc Bi-phase data recorder
GB1381338A (en) * 1972-05-12 1975-01-22 Post Office Signal receivers
US3878334A (en) * 1974-04-10 1975-04-15 Gen Dynamics Corp Data synchronizing systems

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1950924A1 (de) * 1968-10-10 1970-04-16 Leach Corp Decodierschaltung fuer phasenmodulierte Signale
DE2040108A1 (de) * 1970-08-12 1972-02-17 Siemens Ag Verfahren zur Demodulation phasengetasteter Signale

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3635534A1 (de) * 1986-10-18 1988-04-28 Ant Nachrichtentech Uebertragungssystem

Also Published As

Publication number Publication date
JPS51147165A (en) 1976-12-17
GB1542655A (en) 1979-03-21
IT1078815B (it) 1985-05-08
CA1055847A (en) 1979-06-05
US3982195A (en) 1976-09-21

Similar Documents

Publication Publication Date Title
DE2621840A1 (de) Verfahren und schaltungsanordnung zur decodierung eines phasendifferenzsignals
DE2410957C2 (de) Schaltungsanordnung für Datenübertragungsanlagen, zur Unterdrückung impulsförmiger Signale in einer Eingangssignalfolge
EP0141194B1 (de) Schaltungsanordnung zur Rahmen- und Phasensynchronisation eines empfangsseitigen Abtasttaktes
DE2702959A1 (de) Synchronisationssignal-wiedergewinnungsschaltung fuer grundband-datensignale
DE2450292A1 (de) Verfahren und vorrichtung zur aufzeichnung von in einem grossen amplitudenbereich liegenden signalen mit automatischer, extrem schnell verlaufender verstaerkungsfaktorregulierung in einer verstaerkerschaltung, insbesondere fuer seismische signale
EP0345564B1 (de) Verfahren und Schaltungsanordnung zur Rückgewinnung eines Bittaktes aus einem empfangenen digitalen Nachrichtensignal
DE2114250C3 (de) Verfahren zur automatischen Einstellung eines Transversalfilters zur Impulsentzerrung
DE3442613C2 (de)
DE3427669A1 (de) Schaltungsanordnung zur verbesserung von signaluebergaengen
DE1437187B2 (de) Verfahren und Schaltungsanordnung zum Decodieren von binären Impulssignalen
DE2757285A1 (de) Vorrichtung zum empfangen von in form einer vielzahl von bits uebertragenen information
DE3538735C2 (de)
DE2929248A1 (de) Verfahren und anordnung zum dekodieren eines cmi-kodierten binaersignals
EP0099142A2 (de) Verfahren und Anordnung zum Demodulieren eines frequenzmodulierten Eingangssignals
DE2808762C2 (de)
DE3800511C1 (de)
DE2627326A1 (de) Verringerung der ueberdeckungsverzerrung in abgetasteten signalen
EP0143504A2 (de) Schaltungsanordnung zum Erkennen der Vertikalaustastlücke in einem Bildsignal
DE2539804A1 (de) Signalumsetzer, insbesondere vielfrequenzsignalempfaenger
DE2521403A1 (de) Schaltungsanordnung zum synchronisieren eines ausgangssignals im takte eines periodischen impulsfoermigen eingangssignals
DE2060375C3 (de) Empfänger für frequenzumgetastete Signale
DE3539172A1 (de) Digitales tiefpassfilter
CH617051A5 (de)
DE3931861A1 (de) Digitale schaltungsanordnung zur detektion von synchronisations-impulsen
DE3828415C2 (de) Verfahren und Schaltung zur Ableitung von H- und V-frequenten Synchronimpulsen

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: BLUMBACH, P., DIPL.-ING., 6200 WIESBADEN WESER, W.

8110 Request for examination paragraph 44
8130 Withdrawal