DE3828415C2 - Verfahren und Schaltung zur Ableitung von H- und V-frequenten Synchronimpulsen - Google Patents

Description

Die Erfindung geht aus von einem Verfahren nach dem Oberbegriff des Patentanspruchs 1.

Zum Synchronisieren der Geräte in einer Fernsehübertragungskette wird ein Synchronsignal benötigt, welches üblicherweise im Fernsehsignal enthalten ist und hierzu von diesem abgetrennt werden muß. Dieses Synchronsignal besteht dabei aus zwei Anteilen, einerseits dem Horizontalanteil zur Synchronisierung der Zeilenablenkung und andererseits dem Vertikalanteil zur Synchronisierung der Bildablenkung. Der Horizontalanteil wird aus zeilenfrequenten oder H-frequenten Impulsen, auch Zeilensynchronimpulse genannt, gebildet, während der Vertikalanteil V-frequente Impulse, auch Bildwechselimpulse genannt, aufweist. In jedem Fernsehgerät müssen auch diese beiden Anteile wieder voneinander getrennt werden. Dabei sind Verfahren und Schaltungen bekanntgeworden, mit deren Hilfe das bisher im Standard-Fernsehen verwendete, nur zwei unterschiedliche Pegel aufweisende Synchronsignal aufgespaltet werden kann. Für (hochzeilige) HDTV-Systeme werden Synchronsignale favorisiert, die drei unterschiedliche Pegel annehmen können (s. z. B. SMPTE Journal, Nov. 87, S. 1150 bis 1152). Der Vorteil solcher Synchronsignale besteht darin, daß sie mittelwertfrei sind, d. h. sie enthalten keine Gleichspannungskomponente.

Der vorliegenden Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art anzugeben, womit ein neuartiges, drei Pegel aufweisendes Synchronsignal verarbeitet bzw. in die H- und V-frequente Komponente aufgespaltet werden kann.

Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.

Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Patentanspruchs 1 hat den Vorteil, daß es sehr flexibel und zuverlässig, also auch bei vorhandenem Rauschen oder bei Impulsstörungen einwandfrei arbeitet.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Patentanspruch 1 angegebenen Verfahrens möglich. In weiteren Unteransprüchen sind zweckmäßige Schaltungen zur Durchführung des erfindungsgemäßen Verfahrens angegeben.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild zur Durchführung des erfindungsgemäßen Verfahrens,

Fig. 2 ein Blockschaltbild der in Fig. 1 dargestellten Logikschaltung,

Fig. 3 einige der in den Fig. 1 und 2 vorkommenden Impulssignale.

Das in Fig. 1 dargestellte Blockschaltbild zur Ableitung von H- und V-frequenten Synchronimpulsen aus einem an Klemme 1 anliegenden Drei-Pegel-Synchronsignal S besteht im wesentlichen aus einer Spitzenwert-Gleichrichterschaltung 2, welcher das Synchronsignal S zugeführt wird, einer Komparatorstufe 3, welche ebenfalls mit dem Synchronsignal S gespeist wird und einer Logikschaltung 4, an deren Ausgängen 6, 7, 8 die abgetrennten Synchronimpulssignale H, V, 2V abnehmbar sind. Die Gleichrichterschaltung 2 besteht hierbei aus zwei aktiven Spitzenwert-Gleichrichtern mit großem Dynamik-Bereich. Mit Hilfe dieser Gleichrichter werden aus dem Eingangssynchronsignal Referenz-Gleichspannungen bei -50%, 0% und +50% des Synchronsignals gewonnen. Diese Referenz-Gleichspannungen werden außer dem Synchronsignal S ebenfalls der Komparatorstufe 3 zugeführt, welche drei Komparatoren für den Vergleich des Eingangs-Synchronsignals mit den drei Referenzspannungen enthält. An den Ausgängen der Komparatorstufe 3 stehen somit drei TTL-kompatible Signale (a, b, c gemäß Fig. 3) zur weiteren Verarbeitung in der Logikschaltung 4 zur Verfügung. Die Logikschaltung 4 wird dabei mit zwei über die Klemmen 9 und 10 zugeführten Taktsignale T1 und T2 getaktet.

In Fig. 2 ist ein detailliertes Blockschaltbild der Logikschaltung 4 dargestellt, welche im wesentlichen aus einem Zähler 11, einem D-Flip-Flop 12 und einem programmierbaren Logikbaustein 13 (z. B. PAL oder GAL) besteht. Der Zähler 11 wird mit dem Taktsignal T1, dessen Frequenz beispielsweise 3,375 MHz beträgt, getaktet und mit dem H-Impuls zurückgesetzt. Der Zähler 11, welcher dazu dient, alle in der Schaltung benötigten Zeitbedingungen zu erzeugen, darf bei der verwendeten Taktfrequenz T1 während einer Zeile nicht überlaufen. Die Taktfrequenz braucht dabei nicht mit der H-Frequenz verkoppelt zu sein. Der Logikbaustein 13 wird mit dem Taktsignal T2 getaktet, dessen Frequenz beispielsweise das Doppelte von T1, also 6,75 MHz, beträgt.

Die Funktion dieser Schaltung soll nun in Verbindung der in Fig. 3 dargestellten Impulsdiagramme näher erläutert werden. In Fig. 3A) sind das neuartige Synchronsignal S der Zeile 625 mit den teilbildfrequenten Anteilen und die davon abgeleiteten Impulssignale dargestellt, in Fig. 3B) das der Zeile 1250 mit den vollbildfrequenten Anteilen und die davon abgeleiteten Impulssignale und in Fig. 3C das aller anderen Zeilen und die davon abgeleiteten Impulssignale. Wie man aus den in Fig. 3A), 3B) und 3C) dargestellten Impulsfolgen leicht erkennen kann, ist die Impulsfolge a durch Vergleich des Synchronsignals mit dem Referenzpegel 0% , die Impulsfolge b durch Vergleich des Synchronsignals mit dem Referenzpegel +50% und die Impulsfolge c durch Vergleich des Synchronsignals mit dem Referenzpegel -50% abgeleitet worden. Die in den Impulsfolgen a dargestellten schraffierten Bereiche stellen einen undefinierten Zustand dieser Impulsfolge dar.

Die aktive Flanke (Pfeil) der Impulsfolge a ist von der ansteigenden Flanke beim Null-Durchgang des Synchronsignals erzeugt worden. Da diese Impulsfolge a dem Takteingang des D-Flip-Flops 12 zugeführt wird, entsteht am Ausgang Q wegen des auf "logisch 1" liegenden D-Einganges ein positiver Impuls, dessen Rückflanke beim Rücksetzen des Flip-Flops 12 durch den Impuls d erzeugt wird. Die Rückflanke des Impulses d wird dabei aus der Vorderflanke des Impulses b im Logikbaustein 13 gewonnen. Aus dem Zähler 11 wird außerdem eine Zeitbedingung abgeleitet, wodurch der Rücksetzeingang des Flip-Flops 12 länger als eine halbe Zeilendauer aktiv bleibt. Dadurch kann der in der Mitte der Zeile 625 liegende Impuls das Flip-Flop 12 nicht wieder setzen, so daß dadurch auch kein H-Impuls am Ausgang 6 erzeugt werden kann. Der Rücksetzeingang bleibt dabei so lange aktiv, bis der nächste Impuls c aktiv wird und damit einen neuen H-Impuls ankündigt. Danach beginnt dieser Zyklus von vorn, so daß am Ausgang 6 des Flip-Flops 12 H-frequente Impulse abnehmbar sind, die bereits von alten V- und 2V-Komponenten befreit sind. Die Länge dieser Impulse ist undefiniert und hängt von der Steigzeit des Eingangssynchronsignals sowie von den Laufzeiten der Schaltkreise ab. Daher darf nur die Vorderflanke der H-Impulse als Referenz verwendet werden.

Zur Ableitung des teilbildfrequenten V- und vollbildfrequenten 2V-Anteils wird das Synchronsignal S in jeder Zeile während der Zeit, in der ein V-Anteil erwartet werden kann, überprüft. Wird nun ein V-Anteil während der Zeile 625 bzw. 1250 erkannt, so wird in dem Logikbaustein 13 (von der Impulsfolge c) eine Impulsfolge e abgeleitet. Die Rückflanke der Impulse e tritt dabei gleichzeitig mit der Rückflanke der Impulse c auf, so daß der Impuls e während der Zeile 625 in der Mitte der Zeile, dagegen in der Zeile 1250 am Ende der Zeile bzw. mit Beginn der Zeile 1 endet.

Zur Erzeugung des vollbildfrequenten 2V-Impulses wird während der zweiten Hälfte jeder Zeile die Impulsfolge e im Logikbaustein 13 abgetastet, so daß beim Vorhandensein des Impulses e während dieser Zeit ein Impuls f gemäß Fig. 3B), abgeleitet wird. Dieser Impuls f ist nur während der Zeile 1250 aktiv und endet zu Beginn der Zeile 1. Von der Rückflanke dieses Impulses wird nun im Logikbaustein 13 der vollbildfrequente 2V-Impuls g abgeleitet, der mit Beginn der Zeile 1 aktiv wird. Die Dauer dieses 2V-Impulses läßt sich je nach Bedarf entweder aus dem Zähler 11 für die übrigen Zeitreferenzen ableiten oder aus dem H-Anteil des Synchronsignals.

In diesem Zusammenhang sei darauf hingewiesen, daß die oben beschriebene Anordnung auch zum Abtrennen eines üblichen bipolaren Synchronsignals verwendet werden kann, wenn die Programmierung des Logikbausteins 13 entsprechend geändert wird. Außerdem besteht natürlich auch die Möglichkeit, eine solche Anordnung in Systemen einzusetzen, in denen beide Synchronsignale auftreten können. Dazu müßte allerdings eine weitere Eingangsleitung des Logikbausteins 13 vorgesehen werden, um die Umschaltung vornehmen zu können.

Claims (5)

1. Verfahren zur Ableitung von H- und V-frequenten Synchronimpulsen aus einem Drei-Pegel-Synchronsignal eines hochzeiligen Fernsehsignals (HDTV-Signal), dadurch gekennzeichnet, daß die H-Impulse von den Anstiegsflanken des Drei-Pegel-Synchronsignals beim Null-Durchgang und bei einem zwischen dem Null-Potential und dem Scheitelwert des Drei-Pegel-Synchronsignals liegenden Referenzpegel abgeleitet werden und nach dem Auftreten eines H-Impulses weitere H-Impulse für mehr als eine halbe Zeilendauer unterdrückt werden, daß die halbbildfrequenten Impulse bei der Abtastung des Synchronsignals während der ersten Zeilenhälfte der jeweils letzten Zeile eines Halbbildes erzeugt werden, und daß die vollbildfrequenten Impulse bei der Abtastung der verlängerten Halbbildimpulse in der zweiten Zeilenhälfte der jeweils letzten Zeile eines Vollbildes erzeugt werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß durch Vergleich des Synchronsignals mit einer ersten, dem Null-Potential entsprechenden Referenzspannung ein erstes Impulssignal (a) abgeleitet wird, daß durch Vergleich des Synchronsignals mit einer zweiten, zwischen der ersten und dem positiven Scheitelwert des Synchronsignals liegenden Referenzspannung ein zweites Impulssignal (b) abgeleitet wird, daß durch Vergleich des Synchronsignals mit einer dritten, zwischen der ersten und dem negativen Scheitelwert des Synchronsignals liegenden Referenzspannung ein drittes Impulssignal (c) abgeleitet wird, daß die H-frequenten Impulse vom ersten Impulssignal (a) beim Null- Durchgang der Anstiegsflanke des Synchronsignals und vom zweiten Impulssignal (b) bei Erreichen der zweiten Referenzspannung abgeleitet werden, daß jeweils von der Vorderflanke des zweiten (b) und dritten Impulssignals (c) ein viertes Impulssignal (d) abgeleitet wird, mit dessen Hilfe durch eine Zeitbedingungsverknüpfung weitere H-Impulse für mehr als eine halbe Zeilendauer unterdrückt werden, daß während der ersten Hälfte der Zeilendauer mit Hilfe einer Pegelabfrage das Vorhandensein eines V-Impulses festgestellt wird und zutreffendenfalls (bei der letzten Zeile jedes Halbbildes) ein halbbildfrequenter Impuls erzeugt wird, daß während der zweiten Hälfte der Zeilendauer mit Hilfe einer Pegelabfrage das Vorhandensein eines über die erste Zeilenhälfte hinaus verlängerten Halbbildimpulses festgestellt wird und zutreffendenfalls (bei der letzten Zeile jedes Vollbildes) ein vollbildfrequenter Impuls erzeugt wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Referenzspannungen durch Gleichrichtung der Drei-Pegel-Synchronsignale abgeleitet werden, wobei die zweite bzw. dritte Referenzspannung bei etwa +50% bzw. -50% der Synchronsignalamplitude liegen.

4. Schaltung zur Durchführung des Verfahrens nach Anspruch 1 und 2, gekennzeichnet durch eine Spitzenwert-Gleichrichterschaltung (2), an deren Eingang das Drei-Pegel- Synchronsignal anliegt und an deren Ausgängen die drei Referenz-Gleichspannungen bei +50%, bei 0% und bei -50% der Pegel des Eingangssynchronsignals abnehmbar sind, eine Komparatorstufe (3) mit drei Komparatoren zum Vergleich der Pegel des Eingangssynchronsignals mit diesen drei Referenz-Gleichspannungen, wobei das erste, zweite und dritte Impulssignal (a, b, c) abgeleitet wird, eine Logikschaltung (4), an deren Eingängen diese drei Impulssignale (a, b, c) anliegen und an deren Ausgängen (6, 7, 8) die gewünschten zeilen-, halbbild- und vollbildfrequenten Impulse (H, V, 2V) abnehmbar sind, wobei diese Logikschaltung (4) mit zwei Taktsignalen (T1, T2) getaktet wird.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Logikschaltung (4) ein D-Flip-Flop (12) aufweist, an dessen Takteingang das erste (a) und an dessen Rücksetzeingang das vierte Impulssignal (d) anliegen, wobei der D-Eingang auf "logisch 1" gesetzt ist und an dessen Ausgang das H-frequente Synchronimpulssignal abnehmbar ist, daß weiterhin ein mit einem zweiten Taktsignal (T2) getakteter programmierbarer Logikbaustein (13) vorgesehen ist, an dessen Eingängen einerseits die zweiten (b) und dritten Impulssignale (c) anliegen und andererseits die Ausgänge eines Zählers (11) angeschlossen sind, welcher mit einem ersten Taktsignal (T1) getaktet ist und an dessen Rücksetzeingang das H- frequente Impulssignal anliegt, und daß an den Ausgängen des programmierbaren Logikbausteins (13) einerseits die halbbild- und vollbildfrequenten Synchronimpulssignale (V, V2) und andererseits das vierte Impulssignal (d) abnehmbar sind.