DE4320674A1 - Frequenzerkennungsschaltung - Google Patents
FrequenzerkennungsschaltungInfo
- Publication number
- DE4320674A1 DE4320674A1 DE4320674A DE4320674A DE4320674A1 DE 4320674 A1 DE4320674 A1 DE 4320674A1 DE 4320674 A DE4320674 A DE 4320674A DE 4320674 A DE4320674 A DE 4320674A DE 4320674 A1 DE4320674 A1 DE 4320674A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- frequency
- decision
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/18—Automatic scanning over a band of frequencies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Fre
quenzerkennungsschaltung bzw. Frequenzfindungsschaltung zum
Erkennen bzw. Auffinden eines Frequenzbands eines Eingangs
signals; insbesondere bezieht sich die Erfindung auf ein
Gerät zum Verarbeiten von Eingangssignalen, die unter
schiedliche Frequenzbänder aufweisen.
Fig. 9 zeigt den grundsätzlichen Aufbau einer herkömmli
chen Frequenzerkennungsschaltung 103. Ein Eingangssignal,
dessen Frequenz herauszufinden ist, wird einem Eingangsan
schluß 11 zugeführt. Beispielsweise aus dem Grund, daß eine
jeweilige Frequenz des Eingangssignals während desjenigen
Zeitraums ermittelt werden muß, während dem die Frequenz
relativ stabil ist, enthält eine Signal-Abtastschaltung 21
Werte des Eingangssignals für einen bestimmten Zeitraum
(Abtastperiode) in Übereinstimmung mit einem Abtastsignal
G, das einem Anschluß 13 zugeführt wird; das heißt, sie
führt eine Abtastung durch. Ein abgetastetes Eingangssignal
S wird von einer Frequenz-Unterscheidungseinrichtung bzw.
einem Frequenzdiskriminator 30 in ein Gleichstromsignal K
umgesetzt, das nur für den Abtastzeitraum einen der
Frequenz des Eingangssignals entsprechenden Wert aufweist.
Das über eine Abtast-Halte-Schaltung 24 übertragene Signal
K wird von einem Spannungskomparator 25 mit einer bestimm
ten Bezugs- bzw. Referenzspannung verglichen. Das jeweilige
Resultat dieses Vergleichs wird einem Ausgangsanschluß 12
als Entscheidungssignal zugeführt.
Der Frequenzdiskriminator 30 besteht beispielsweise aus
einer Schwingkreis- bzw. Resonanzschaltung 34, einem
Phasenschieber 23 zum Verschieben der jeweiligen Phase des
Eingangssignals um eine Differenz zwischen einer Resonanz
frequenz der Resonanzschaltung 34 und einer Frequenz des
abgetasteten Eingangssignals S, sowie aus einem Phasende
tektor 22, der vom Phasenschieber 23 die resultierende
Phase empfängt.
Diese herkömmliche Frequenzerkennungsschaltung ist so
konfiguriert und führt die Abtastung des Eingangssignals in
einer solchen Weise durch, wie dies vorstehend erläutert
wurde, weshalb das jeweilige Ausgangssignal des Frequenz
diskriminators 30, nämlich das Signal K, lediglich während
der Abtastdauer signifikant bzw. gültig ist. Wenn das Si
gnal K als Rohdatenwert bzw. unaufbereitet dem Komparator
25 zugeführt wird, hat dies daher zur Folge, daß das dem
Ausgangsanschluß 12 zugeführte Entscheidungssignal nicht
die tatsächliche Frequenz des Eingangssignals wiedergibt.
Aus diesem Grund muß die Abtast-Halte-Schaltung 24 das Aus
gangssignal des Frequenzdiskriminators 30 in Übereinstim
mung mit dem Abtastsignal G abtasten, um im Signal K
enthaltene Werte zu erhalten, um diese anschließend dem
Spannungskomparator 25 zuzuführen.
Um ein stabiles Ergebnis zu erzielen, ist es in dieser
Verarbeitungsstufe für die Abtast-Halte-Schaltung 24
anzustreben, daß diese eine größere Zeitkonstante besitzt.
Zu diesem Zweck muß die Abtast-Halte-Schaltung 24 einen
Kondensator 34 aufweisen, der über einen externen Anschluß
42 verbunden ist. Eine Integration des Kondensators 34 ist
jedoch schwierig und das Vorhandensein des externen
Anschlusses 42 kann darüberhinaus Möglichkeiten zur
Verbesserung der Integration verhindern; mit anderen
Worten, die herkömmliche Frequenzerkennungsschaltung leidet
unter dem Problem, daß ihre Integration schwierig ist.
Der Erfindung liegt daher die Aufgabe zugrunde, eine
Frequenzerkennungsschaltung zu schaffen, die ohne die Ver
wendung eines externen Anschlusses und eines an diesen an
geschlossenen Kondensators leicht integriert werden kann
und dennoch eine stabile Frequenzerkennung erlaubt.
Diese Aufgabe wird erfindungsgemäß mit den im Anspruch
1 angegebenen Maßnahmen gelöst.
Die erfindungsgemäße Frequenzerkennungsschaltung weist
demzufolge einen Eingangsanschluß, einen Ausgangsanschluß,
eine Signal-Abtastschaltung, die zur Ausgabe eines Abtast
signals ein Steuersignal zum Abtasten einer bestimmten
Zeitdauer eines Eingangssignals empfängt, das dem Eingangs
anschluß in Übereinstimmung mit dem Steuersignal zugeführt
wird, eine Frequenz-Entscheidungsschaltung zum Erzeugen ei
nes Entscheidungssignals, das angibt, ob eine Frequenz des
abgetasteten Signals in einem bestimmten Frequenzband
liegt, sowie eine Ausgangsschaltung auf, die das Entschei
dungssignal empfängt, um an den Ausgangsanschluß ein
Ausgangssignal anzulegen, wobei die Ausgangsschaltung eine
Zwischenspeicherschaltung aufweist, welche das Entschei
dungssignal in Übereinstimmung mit dem Steuersignal hält
bzw. zwischenspeichert.
Vorzugsweise ist die Zwischenspeicherschaltung ein
Flip-Flop.
Vorzugsweise enthält die Frequenz-Entscheidungsschal
tung einen Diskriminator zum Unterscheiden bzw. Erkennen
eines Amplitudensignals aus dem Abtastsignal.
Vorzugsweise enthält der Diskriminator eine Resonanz
schaltung, einen Phasenschieber zur Ausgabe eines umgewan
delten Signals, das durch Verschieben einer Phase des Ab
tastsignals unter Zugrundelegung einer Differenz zwischen
einer Resonanzfrequenz der Resonanzschaltung und einer Fre
quenz der Abtastschaltung erhalten wird, sowie einen
Phasendetektor zur Ausgabe einer Phasendifferenz zwischen
dem umgewandelten Signal und dem Abtastsignal.
Vorzugsweise enthält die Frequenz-Entscheidungsschal
tung weiterhin einen Signalkomparator zum Umwandeln eines
Ausgangssignals des Phasendetektors in ein binäres Signal
bei einem bestimmten Schwellwertpegel, wobei das binäre Si
gnal dem Entscheidungssignal äquivalent ist.
Vorzugsweise enthält der Diskriminator einen Bandbe
grenzer zum Filtern des Abtastsignals sowie eine Amplitu
den-Erfassungsschaltung zum Erfassen eines Ausgangssignals
aus der Bandbegrenzungsschaltung, um das Amplitudensignal
auszugeben.
Vorzugsweise enthält die Frequenz-Entscheidungsschal
tung weiterhin einen Signalkomparator zum Umsetzen eines
Ausgangssignals aus der Amplituden-Erfassungsschaltung in
ein binäres Signal bei einem bestimmten Schwellwertpegel,
wobei das binäre Signal dem Entscheidungssignal äquivalent
ist.
Vorzugsweise weist die Ausgangsschaltung eine Logik
schaltung zum Durchführen einer bestimmten Bearbeitung an
dem Entscheidungssignal in Übereinstimmung mit dem Steuer
signal auf, um das Ausgangssignal zu erhalten.
Vorzugsweise liegen mehrere Abtastsignale vor, ein
schließlich eines ersten Abtastsignals und zweiter Abtast
signale, denen das erste Abtastsignal vorausgeht, wobei die
Logikschaltung unter Zugrundelegung des ersten Abtastsi
gnals ein erstes erhaltenes Ausgangssignal invertiert, wenn
die Anzahl der Entscheidungssignale, die von denjenigen
zweiten Abtastsignalen abgeleitet werden, die sich in ihrer
Logik bzw. ihrem logischen Zustand oder Pegel vom ersten
Ausgangssignal unterscheiden, gleich einem bestimmten obe
ren Grenzpegel ist oder über diesem liegt.
Vorzugsweise weist die Logikschaltung einen Zähler zum
Zählen der Unablässigkeits bzw. Fortgesetztheit von
Nichtübereinstimmungen einer Logik des Entscheidungssignals
mit einer Logik des Ausgangssignals sowie einen Fortge
setztheits-Komparator zum Vergleichen der Fortgesetztheit
der Nichtübereinstimmungen mit dem oberen Grenzpegel auf.
Vorzugsweise weist die Logikschaltung weiterhin eine
Eingangs-Entscheidungseinheit zum Ermitteln einer Nicht
übereinstimmung einer Logik des Entscheidungssignals mit
einer Logik des Ausgangssignals, eine Tor- bzw. Gatter
schaltung zum Rücksetzen des Zählers, wenn ein Ausgangssi
gnal aus der Eingangs-Entscheidungseinheit eine Überein
stimmung einer Logik des Entscheidungssignals mit einer Lo
gik des Ausgangssignals anzeigt und wenn das Steuersignal
aktiviert bzw. aktiv ist, eine Festvariable-Speicherein
richtung zum Anlegen des oberen Grenzpegels an den Kompara
tor sowie einen Inverter zum Invertieren des Ausgangssi
gnals auf, wenn ein Ausgangssignal aus dem Zähler anzeigt,
daß die Fortgesetztheit der Nichtübereinstimmungen gleich
dem oberen Grenzpegel ist oder darüber liegt.
Vorzugsweise enthält die Eingangs-Entscheidungseinheit
einen Schalter zum Umschalten eines Verbindungszustands in
Übereinstimmung mit einem logischen Zustand des Ausgangssi
gnals, der einen mit dem Zähler verbundenen gemeinsamen An
schluß, einen ersten Anschluß, über den das Entscheidungs
signal zugeführt wird, sowie einen zweiten Anschluß
aufweist, an den ein gegenüber dem Entscheidungssignal in
vertierter Logikpegel angelegt wird.
Vorzugsweise enthält die Logikschaltung ein n-Pegel
bzw. n-fach-Schieberegister, das in Übereinstimmung mit dem
Steuersignal arbeitet, einen Zähler zum Zählen der Fortge
setztheit der Nichtübereinstimmungen einer Logik jedes Pe
gels des Schieberegisters mit einer Logik des Ausgangssi
gnals, sowie einen Fortgesetztheits-Komparator zum Verglei
chen der Fortgesetztheit der Nichtübereinstimmungen mit dem
oberen Grenzpegel.
Vorzugsweise enthält die Logikschaltung weiterhin eine
Eingangs-Entscheidungseinheit zum Erkennen einer Nichtüber
einstimmung einer Logik des Entscheidungssignals mit einer
Logik des Ausgangssignals, um diese an das Schieberegister
anzulegen, einen den Betrieb des Zählers steuernden
Taktgenerator zum Erzeugen eines Takts mit einer Frequenz,
die mehr als n mal so hoch wie eine Frequenz des Steuersi
gnals ist, einen Wähler zum Anlegen einer Logik jeden Pe
gels des Schieberegisters an den Zähler in Übereinstimmung
mit dem Takt, eine Festvariable-Speichereinrichtung zum An
legen des oberen Grenzpegels an den Komparator sowie einen
Inverter zum Invertieren des Ausgangssignals, wenn ein Aus
gangssignal aus dem Zähler anzeigt, daß die Fortgesetztheit
der Nichtübereinstimmungen gleich dem oberen Grenzpegel ist
oder darüberliegt, wobei das Schieberegister zurückgesetzt
wird, wenn der Inverter arbeitet.
Vorzugsweise enthält die Eingangs-Entscheidungseinheit
einen Schalter zum Schalten einer Verbindungsbedingung in
Übereinstimmung mit einem logischen Zustand des Ausgangssi
gnals, der einen mit dem Zähler verbundenen gemeinsamen An
schluß, einen ersten Anschluß, dem das Entscheidungssignal
zugeführt wird, und einen zweiten Anschluß aufweist, an den
ein gegenüber dem Entscheidungssignal invertierter Logikpe
gel angelegt wird.
Da gemäß einem ersten Gesichtspunkt der vorliegenden
Erfindung ein Zwischenspeicherschaltkreis ein Entschei
dungssignal in Übereinstimmung mit einem Steuersignal auf
rechterhält, wird vom Entscheidungssignal lediglich das,
was einem Abtastsignal entspricht, als Ausgangssignal einem
Ausgangsanschluß zugeführt. Der Zwischenspeicherschaltkreis
hält das Entscheidungssignal ohne einen externen Anschluß
und einen Kondensator aufrecht.
Darüberhinaus wird gemäß einem zweiten Gesichtspunkt
der vorliegenden Erfindung in einem Logikschaltkreis die
Stabilität eines Ergebnisses des Entscheidungssignals ver
bessert. Das heißt, falls ein Ereignis eintritt, welches
dazu führt, daß das Entscheidungssignal sich in seiner Lo
gik vom Ausgangssignal unterscheidet, läßt die Logikschal
tung dies nie gültig werden, es sei denn, daß dieses
Ereignis so oft wie ein bestimmter oberer Grenzpegel
auftritt oder noch öfter. Ein Zähler und ein Schieberegis
ter zählen die Unablässigkeit bzw. das fortgesetzte
Auftreten derartiger Ereignisse.
Gemäß dem ersten Gesichtspunkt der erfindungsgemäßen
Frequenzerkennungsschaltung hält eine Zwischenspeicher
schaltung ein Entscheidungssignal ohne einen externen An
schluß und einen Kondensator aufrecht, wodurch das Integra
tionsvermögen der Frequenzerkennungsschaltung verbessert
werden kann.
Gemäß dem zweiten Gesichtspunkt der erfindungsgemäßen
Frequenzerkennungsschaltung wird darüberhinaus selbst dann,
wenn ein einen unterschiedlichen Logikzustand zwischen ei
nem Entscheidungssignal und einem Ausgangssignal hervorru
fendes Ereignis auftritt, dieser Zustand von einer Logik
schaltung niemals gültig gemacht, sofern dieses Ereignis
nicht so oft wie ein bestimmter oberer Grenzwert oder öfter
auftritt, wodurch die Stabilität der Erfassung verbessert
werden kann.
Die Erfindung wird nachstehend anhand der Beschreibung
von Ausführungsbeispielen unter Bezugnahme auf die Zeich
nung näher erläutert. Es zeigen:
Fig. 1 anhand eines Blockschaltbilds die Schaltungsan
ordnung eines ersten Ausführungsbeispiels der Erfindung;
Fig. 2 eine graphische Darstellung zur Erläuterung des
Betriebsablaufs des ersten Ausführungsbeispiels der
Erfindung;
Fig. 3 anhand eines Blockschaltbilds die Schaltungsan
ordnung einer ersten Ausführungsform eines zweiten Ausfüh
rungsbeispiels der Erfindung;
Fig. 4 anhand eines Flußdiagramms einen Betriebsablaufs
dieser ersten Ausführungsform des zweiten Ausführungsbei
spiels der Erfindung;
Fig. 5 anhand eines Blockschaltbilds eine Architektur
einer bei der ersten Ausführungsform des zweiten Ausfüh
rungsbeispiels der Erfindung verwendeten Logikschaltung;
Fig. 6 anhand eines Blockschaltbilds eine Schaltungsan
ordnung einer bei dem zweiten Ausführungsbeispiel der Er
findung verwendeten Logikschaltung;
Fig. 7 anhand eines Flußdiagramms einen Betriebsablaufs
einer zweiten Ausführungsform des zweiten Ausführungsbei
spiels der Erfindung;
Fig. 8 anhand eines Blockschaltbilds die Struktur eines
dritten Ausführungsbeispiels der Erfindung; und
Fig. 9 anhand eines Blockschaltbilds eine herkömmliche
Frequenzerkennungsschaltung.
Fig. 1 zeigt anhand eines Blockschaltbilds die Struktur
bzw. den grundsätzlichen Aufbau einer Frequenzerkennungs
schaltung 100 gemäß einem ersten Ausführungsbeispiel der
Erfindung. Zwischen Eingangsanschlüssen 11 und 12 dieser
Schaltung sind eine Signal-Abtastschaltung 21, eine
Frequenz-Unterscheidungseinrichtung bzw. ein Frequenzdis
kriminator 30, ein Spannungskomparator 25 sowie eine
Ausgangsschaltung 50 in der genannten Reihenfolge in Serie
verbunden.
Die Signal-Abtastschaltung 21 empfängt über den Ein
gangsanschluß 11 ein Eingangssignal, dessen Frequenz zu er
kennen bzw. herauszufinden ist, und sie ermittelt Werte des
Eingangssignals für eine bestimmte Zeitdauer (Abtastzeit)
in Übereinstimmung mit einem über einen Anschluß 13
zugeführten Abtastsignal G; das heißt, sie führt eine Abta
stung durch. Dieses Abtasten dient zum Begrenzen einer zum
Erkennen eines Frequenzbands erforderlichen Zeitspanne auf
diejenige Zeitspanne, während der eine Frequenz relativ
spezifiziert bzw. angegeben werden kann, falls das Ein
gangssignal frequenzmoduliert ist oder falls sich die Fre
quenz jeden Augenblick ändert. Beispielsweise beim Erkennen
eines Frequenzbands einer Signalwelle, die durch Frequenz
modulation eines Videosignals erhalten wird, kann die Fre
quenzerkennung dann stabil durchgeführt werden, wenn für
die Abtast-Zeitsteuerung die Periode bzw. Zeitdauer eines
Synchronisationssignals des Videosignals herangezogen wird.
Der Frequenzdiskriminator 30 besteht aus einer Schwing
bzw. Resonanzschaltung 34, einem Phasenschieber 23 sowie
einem Phasendetektor 22, wobei der Phasenschieber 23 und
die Resonanzschaltung 34 unter Zwischenschaltung eines An
schlusses 41 miteinander verbunden sind. Ein abgetastetes
Eingangssignal S wird jeweils dem Phasenschieber 23 und dem
Phasendetektor 22 zugeführt.
Der Phasenschieber 23 vergleicht eine Frequenz des ab
getasteten Eingangssignals S mit einer Schwing- bzw.
Resonanzfrequenz der Resonanzschaltung 34, verschiebt eine
Phase des abgetasteten Eingangssignals S in Übereinstimmung
mit einem Vergleichsergebnis, nämlich der Differenz bzw.
Phasendifferenz zwischen beiden Signalen, und führt
daraufhin dem Phasendetektor 22 ein Signal SS zu.
Fig. 2 zeigt einen Signalverlauf zur Erläuterung der
Betriebsweise des Phasenschiebers 23.
Die horizontale Achse bezieht sich auf die jeweilige
Frequenz des abgetasteten Eingangssignals S, während die
vertikale Achse die Phasenabweichung des Signals SS vom ab
getasteten Eingangssignal S angibt. Die Phase des abgeta
steten Eingangssignals S wird zur Erzeugung des Signals SS
zurückversetzt bzw. nach hinten verschoben, wenn die
Frequenz des abgetasteten Eingangssignals S kleiner als die
Resonanzfrequenz der Resonanzschaltung 34 ist, oder die
Phase des abgetasteten Eingangssignals wird zur Erzeugung
des Signals SS nach vorne versetzt bzw. verschoben, wenn
die Frequenz des abgetasteten Eingangssignals S größer als
die Resonanzfrequenz der Resonanzschaltung 34 ist. Eine je
weilige Änderung in der Phase ist nahe der Resonanzfrequenz
größer. Die Resonanzfrequenz wird von den Parametern bzw.
Kennwerten von Kondensatoren 31 und 32 sowie einer Spule 33
festgelegt, die zusammen die Resonanzschaltung 34 bilden.
Der Phasendetektor 22 erfaßt die Phasen der Signale S
und SS und die jeweiligen Erfassungsergebnisse werden in
eine Gleichspannung oder dergleichen umgesetzt, um ein Si
gnal K zu erzeugen. Wie vorstehend erläutert wurde, ändert
sich die Phase des Signals SS aufgrund einer Differenz zwi
schen der Resonanzfrequenz der Resonanzschaltung 34 und der
Frequenz des Signals S. Daher ist das Ausgangssignals aus
dem Phasendetektor 22, nämlich das vom Frequenzdiskrimina
tor 33 ausgegebene Signal K während des Abtastzeitraums ein
Gleichstromsignal, das angibt, um wieviel die Frequenz des
abgetasteten Eingangssignals S größer als die Resonanzfre
quenz der Resonanzschaltung 34 ist oder um wieviel sie
kleiner ist. Mit anderen Worten, der Frequenzdiskriminator
30 unterscheidet bzw. erkennt Änderungen im abgetasteten
Eingangssignal S.
Der Spannungskomparator 25 vergleicht das Signal K un
abhängig vom Abtastzeitraum mit einer bestimmten Referenz
bzw. Bezugsspannung, um ein binäres logisches Entschei
dungssignal P zu erzeugen. Während des Abtastzeitraums gibt
das Entscheidungssignal P an, ob die Frequenz des abgeta
steten Eingangssignals S größer oder kleiner als die ge
wünschte Frequenz, nämlich die Resonanzfrequenz der
Resonanzschaltung 34 ist. Für jegliche Zeiträume, die au
ßerhalb des Abtastzeitraums liegen, beinhaltet das Ent
scheidungssignal P jedoch keine Information über die
Eingangssignale.
Aus diesem Grund wandelt die Ausgangsschaltung 50 das
Entscheidungssignal P in ein Ausgangssignal J um, um an ei
nen Ausgangsanschluß 12 lediglich den signifikanten Teil
des Entscheidungssignals P anzulegen, das heißt denjenigen
Teil, der die Information über die Frequenz des abgetaste
ten Eingangssignals S beinhaltet.
Die Ausgangsschaltung 50 arbeitet in Übereinstimmung
mit dem Abtastsignal G, um ausschließlich den signifikanten
Teil des Entscheidungssignals P zu erzeugen, das heißt, um
als Ausgangssignal J einen durch das Entscheidungssignal P
während des Abtastzeitraums ausgedrückten logischen Zustand
zu erzeugen. In diesem Ausführungsbeispiel besteht die Aus
gangsschaltung 50 lediglich aus einer Zwischenspeicher
schaltung bzw. einem Latch 26.
Die Zwischenspeicherschaltung 26 führt in Übereinstim
mung mit dem Abtastsignal G eine Zwischenspeicherung des
Entscheidungssignals P durch, weshalb der durch das
Entscheidungssignal P ausgedrückte logische Zustand für al
le außerhalb des Abtastzeitraums liegenden Zeiträume
eliminiert bzw. nicht berücksichtigt wird. Das heißt, jeg
liche Anteile, die Informationen über sich nicht auf das
abgetastete Eingangssignal S beziehende Vorgänge beinhal
ten, können die Zwischenspeicherschaltung 26 nicht passie
ren. Mit anderen Worten, was zwei aufeinanderfolgende Abta
stzeiträume betrifft, wird der von der Zwischenspeicher
schaltung für den vorangehenden Abtastzeitraum gehaltene
Vorgang (nämlich das Entscheidungssignal P) erst dann auf
den neuesten Stand gebracht, wenn die Zwischenspeicher
schaltung 26 für den nachfolgenden Abtastzeitraum betrieben
bzw. angesteuert wird.
Daher werden diejenigen Funktionen, die in einer her
kömmlichen Frequenzerkennungsschaltung 103 von einer
Abtast-Halte-Schaltung 24 durchgeführt werden, statt dessen
von der Zwischenspeicherschaltung 26 ausgeführt. Da die
Zwischenspeicherschaltung 26 beispielsweise aus einem Flip-
Flop bestehen kann, wird zur Durchführung dieser Funktionen
kein Kondensator 34 und folglich auch kein externer
Anschluß 42 benötigt.
Die Überlegungen, die bei der herkömmlichen Technik der
durch eine Erhöhung eines Kapazitätswerts des Kondensators
34 erreichten Verbesserung zur Erzielung eines stabilen Be
triebs der Abtast-Halte-Schaltung 24 zugrundeliegen, können
auch bei der vorliegenden Erfindung angewandt werden.
Fig. 3 zeigt anhand eines Blockschaltbilds ein zweites
Ausführungsbeispiel 101 der erfindungsgemäßen Frequenzer
kennungsschaltung. Dieses unterscheidet sich vom ersten
Ausführungsbeispiel lediglich dadurch, daß eine Ausgangs
schaltung 50 nicht nur eine Zwischenspeicherschaltung 26,
sondern in ihrer Eingangsstufe auch eine Logikschaltung 27
aufweist.
In ähnlicher Weise wie die Zwischenspeicherschaltung 26
arbeitet die Logikschaltung 27 in Übereinstimmung mit einem
Abtastsignal G. Es wird geprüft, ob ein Ergebnis des
Entscheidungssignals P ausreichend zuverlässig ist, wobei,
falls dies der Fall ist, das Ergebnis des Entscheidungssi
gnals P der Zwischenspeicherschaltung 26 zur Zwischenspei
cherung zugeführt wird. Das heißt, wenn der Logikschaltung
27 aufgrund des als Ergebnis einer vorherigen Abtastung er
haltenen Entscheidungssignals P ein logischer Zustand zuge
führt wird, der sich von einem Ergebnis des als ein
Ergebnis einer vorherigen Abtastung bereits erhaltenen Aus
gangssignals J unterscheidet, wird geprüft, ob der logische
Zustand bzw. Pegel des Ausgangssignals J invertiert werden
sollte. Der logische Zustand des Ausgangssignals J wird in
vertiert, falls das Ergebnis der Beurteilung in hohem Maße
zuverlässig ist, während der logische Zustand des Ausgangs
signals J nicht invertiert wird, falls dies nicht der Fall
ist.
Um ein jeweiliges Ausmaß der Zuverlässigkeit zu ermit
teln, werden Informationen gezählt, die bei jeder Aktivie
rung des Abtastsignals G aus dem Entscheidungssignal P ab
geleitet werden, und es wird geprüft, ob die einen sich von
dem des Ausgangssignals J unterscheidenden logischen
Zustand aufweisende Information so oft wie ein bestimmter
oberer Grenzpegel bzw. Grenzwert oder öfter erhalten werden
kann. Einzelheiten über eine entsprechende Verbesserung der
Stabilität des Ausgangssignals J aufgrund der Bereitstel
lung einer derartigen Logikschaltung 27 werden nachfolgend
unter Bezugnahme auf entsprechende Ausführungsformen näher
erläutert.
Fig. 4 ist ein Flußdiagramm, das die Betriebsweise der
Logikschaltung 27 erläutert. Zunächst wird in einem Schritt
51 das Entscheidungssignal P vom Spannungskomparator 25
empfangen. Der Schritt 51 wird unabhängig davon, ob das Ab
tastsignal G aktiv ist, stets durchgeführt und das Ent
scheidungssignal P wird der Logikschaltung 27 zugeführt.
In einem Folgeschritt 52 wird geprüft, ob das Entschei
dungssignal P und das Ausgangssignal J in ihrem logischen
Zustand miteinander übereinstimmen bzw. nicht übereinstim
men. Wie bereits erläutert wurde, enthält das Entschei
dungssignal P bei diesem Schritt ungewünschte Komponenten,
die von einer Information über eine jeweilige Frequenz des
Eingangssignals abweichen.
Da es nicht erforderlich ist, eine Invertierung des
logischen Zustands des Ausgangssignals J durchzuführen,
wenn das Entscheidungssignal P und das Ausgangssignal J im
Schritt 52 hinsichtlich ihres logischen Zustands überein
stimmen, verzweigt der Steuerungsablauf über einen Pfad 62
zu einem Schritt 56, bei dem eine Zählvariable N in
Synchronisation mit dem Abtastsignal G auf 0 gesetzt wird.
Daraufhin kehrt der Steuerungsablauf zum Schritt 52 zurück
und der Schritt 52 wird für das erneut erhaltene Entschei
dungssignal P wieder durchgeführt.
Da demgegenüber die Möglichkeit besteht, eine Invertie
rung des logischen Zustands des Ausgangssignals J durch zu
führen, wenn sich das Entscheidungssignal P und das
Ausgangssignal J im Schritt 52 hinsichtlich ihres logischen
Zustands unterscheiden, verzweigt der Steuerungsablauf über
einen Pfad 61 zu einem Schritt 53, bei dem die Zählvariable
N in Synchronisation mit dem Abtastsignal G um 1 erhöht
bzw. inkrementiert wird.
Falls eine Durchführung des Schritts 53 ergibt, daß
sich das Entscheidungssignal P und das Ausgangssignal J in
ihrem logischen Zustand fortwährend unterscheiden, wird die
Zählvariable N in ihrem Wert erhöht. Daraufhin wird der
Wert der Zählvariable N in einem Schritt 54 mit einer fe
sten Variablen′ M verglichen, die eine obere Grenze dar
stellt. Wenn die Zählvariable N kleiner als die feste Va
riable M ist, verzweigt der Steuerungsablauf über einen
Pfad 64 zum Schritt 52, wohingegen über einen Pfad 63 zu
einem Schritt 55 verzweigt wird, wenn dieser Wert gleich
der festen Variablen M ist oder größer als diese.
In diesem Fall wird im Schritt 54 entschieden, daß sich
das Entscheidungssignal P und das Ausgangssignal J in ihrem
logischen Zustand sicher unterscheiden, weshalb der
logische Zustand des Ausgangssignals J im Schritt 55
invertiert wird. Das invertierte Ausgangssignal J wird der
Zwischenspeicherschaltung 26 zugeführt und die Zwischen
speicherschaltung 26 hält das Ausgangssignal J in Synchro
nisation mit dem Abtastsignal G (Fig. 3).
Indem die auf die vorstehend beschriebene Weise arbei
tende Logikschaltung 27 in die Eingangsstufe der Zwischen
speicherschaltung 26 eingesetzt wird, wird die über den
Ausgangsanschluß 12 abgegebene resultierende Information
stabilisiert. Wenn beispielsweise ein Frequenzband des Ein
gangssignals nach seinem Übergangsstadium einen Übergang
etwa bei der Resonanzfrequenz der Resonanzschaltung 34 her
vorruft, wird im Entscheidungssignal P im Übergangsstadium
eine Seitenbandstörung hervorgerufen. Jedoch wird das Aus
gangssignal J in Übereinstimmung mit der vorliegenden Aus
führungsform lediglich dann invertiert, wenn sich das Ent
scheidungssignal P und das Ausgangssignal J kontinuierlich
mindestens M mal oder öfter unterscheiden. Daher wird die
im Entscheidungssignal P hervorgerufene Seitenbandstörung
aus dem Ausgangssignal J entfernt und ein Frequenzübergang
des Eingangssignals kann in einem stabilen Zustand erfaßt
werden.
Fig. 5 zeigt anhand eines Blockdiagramms den grundsätz
lichen Aufbau der Logikschaltung 27, die den im Flußdia
gramm der Fig. 4 dargestellten Betriebsablauf durchführt.
Das Entscheidungssignal P wird zunächst einer Eingangs-Ent
scheidungseinheit 27a zugeführt. Die Eingangs-Entschei
dungseinheit 27a weist einen Schalter auf, der sich zu sei
ner oberen Position bewegt bzw. umschaltet, wenn das
Ausgangssignal aus einem Ausgangsinverter 27f oder das Aus
gangssignal J einen hohen Pegel aufweist, und der sich zu
seiner unteren Position bewegt, wenn das Ausgangssignal J
einen niedrigen Pegel aufweist. Folglich wird dem Zähl-Ein
gangsanschluß eines Zählers 27b ein Signal zugeführt, des
sen logischer Zustand bzw. Pegel gegenüber dem des Ent
scheidungssignals P invertiert ist, falls das Ausgangssi
gnal J einen hohen Pegel aufweist, wohingegen das Entschei
dungssignal P an ihn angelegt wird, falls das Ausgangssi
gnal J einen niedrigen Pegel aufweist. Mit anderen Worten,
an den Zähl-Eingangsanschluß des Zählers 27b wird ein nied
riger Pegel angelegt, falls sich das Entscheidungssignal P
und das Ausgangssignal J in ihrem logischen Zustand
unterscheiden, während ein hoher Pegel an ihn angelegt
wird, wenn sie übereinstimmen, wobei der Betrieb der
Eingangs-Entscheidungseinheit 27a in diesem Fall dem
Schritt 52 der Fig. 4 entspricht.
Der Zähler 27b arbeitet mit dem als Takt wirkenden Ab
tastsignal G. Er zählt die Anzahl der an den Zähl-Eingangs
anschluß des Zählers 27b angelegten "hohen" Pegel und sein
Betrieb entspricht dem Schritt 53 der Fig. 4.
Demgegenüber wird der Zähler 27b von einer Gatter- bzw.
Torschaltung 27c zurückgesetzt. Da das Rücksetzen in
Übereinstimmung mit dem Abtastsignal G durchgeführt wird,
wenn das Ausgangssignal aus der Eingangs-Entscheidungsein
heit 27a einen niedrigen Pegel aufweist, entspricht der Be
trieb der Torschaltung 27c dem Schritt 56 der Fig. 4. Das
jeweilige Ergebnis der Zählung bzw. der Zählstand des Zäh
lers 27b wird einem Eingangsanschluß A eines Komparators
27e zugeführt. Eine Festvariable-Speicherschaltung 27d,
welche die die obere Grenze repräsentierende feste Variable
M speichert, ist mit einem Eingangsanschluß B des Kompara
tors 27e verbunden. Wenn in den Ausgangssignalen aus dem
Komparator 27e entweder der Wert i) A = B oder ii) A < B
aktiviert ist, wird der aus einem T-Flip-Flop bestehende
Ausgangsinverter 27f invertiert. Demzufolge erfaßt der Kom
parator 27e unter der durch das Abtastsignal G bereitge
stellten Zeitsteuerung, daß sich das Ausgangssignal J und
das Entscheidungssignal P in ihrem logischen Zustand M mal
oder öfter unterscheiden, weshalb sein Betrieb dem Schritt
54 der Fig. 4 entspricht. Der Ausgangsinverter 27f ent
spricht dem Schritt 55 der Fig. 4.
Aus der vorstehenden Erläuterung ist ersichtlich, daß
die den in Fig. 5 gezeigten Aufbau aufweisende Logikschal
tung 27 die in Fig. 3 gezeigte Frequenzerkennungsschaltung
101 verkörpert und das zweite Ausführungsbeispiel der Er
findung darstellt.
Fig. 6 zeigt anhand eines Blockschaltbilds eine weitere
Ausführungsform der Logikschaltung 27. In ähnlicher Weise
wie bei der ersten Ausführungsform empfängt die Eingangs-
Entscheidungseinheit 27a das Entscheidungssignal P und gibt
entweder einen niedrigen Pegel aus, wenn der logische Zu
stand des Entscheidungssignals P mit dem des Ausgangssi
gnals J übereinstimmt, oder gibt einen hohen Pegel aus,
falls diese nicht übereinstimmen.
Ein Eingang eines n-Pegel-Schieberegisters 27g ist mit
der Eingangs-Entscheidungseinheit 27a verbunden und die lo
gische Übereinstimmung oder Nichtübereinstimmung des
Entscheidungssignals P und des Ausgangssignals J wird nach
Maßgabe des Abtastsignals G aufeinanderfolgend dem Schiebe
register 27g zugeführt.
Ein logischer Status bzw. Zustand in jedem Pegel des
Schieberegisters 27g wird über eine Schaltvorrichtung 27h
aufeinanderfolgend dem Zähler 27b zugeführt. Die Schaltvor
richtung 27h schaltet in Übereinstimmung mit einem Takt aus
einem Taktgenerator, der eine Frequenz aufweist, die
mindestens n mal so hoch wie die Frequenz des Abtastsignals
G ist. Daher können die Inhalte des Schieberegisters 27g,
die über einen Zeitraum von einem bestimmten Abtastzeit
punkt bis hin zum darauffolgenden Abtastzeitpunkt gehalten
werden, dem Zähler 27b zugeführt werden.
Der Zähler 27b arbeitet auch mit dem gleichen Takt, mit
dem die Schaltvorrichtung 27h schaltet, weshalb die "hohen"
Pegel in den Inhalten des Schieberegisters 27g gezählt wer
den können.
Das jeweilige Ergebnis des Zählvorgangs wird in ähnli
cher Weise wie bei der ersten Ausführungsform von einem
Komparator 27e mit der in der Festvariable-Speicherschal
tung 27d gespeicherten festen Variablen M (< n) verglichen.
Wenn in den Inhalten des Schieberegisters 27g M oder mehr
"hohe" Pegel vorliegen, wird das Ausgangssignal J vom Aus
gangsinverter 27f invertiert.
Wie aus der vorstehend erläuterten Struktur zu erkennen
ist, wird durch Einsetzen der den in Fig. 6 gezeigten
Schaltungsaufbau aufweisenden Logikschaltung 27 in die Ein
gangsstufe der Zwischenspeicherschaltung 26 die vom
Ausgangsanschluß 12 abgegebene Information stabilisiert,
und zwar in ähnlicher Weise wie bei der ersten Ausführungs
form. Bei dieser zweiten Ausführungsform wird jedoch die
Übereinstimmung/Nichtübereinstimmung des Entscheidungssi
gnals P und des Ausgangssignals J während n aufeinanderfol
gender Abtastzeiträume gleichzeitig überwacht. Wenn sie M
mal von n Malen unterschiedlich sind, wenngleich sie auch
nicht kontinuierlich unterschiedlich sind, wird daher be
stätigt, daß sich das Entscheidungssignal P und das
Ausgangssignal J in ihrem logischen Zustand unterscheiden,
weshalb eine Invertierung des Ausgangssignals J vorgenommen
werden kann.
Die Ausgangssignale aus der Eingangseinheit-Entschei
dungseinheit 27a werden aufeinanderfolgend dem Schieberegi
ster 27g zugeführt, weshalb das Schieberegister 27g
zurückgesetzt werden muß, sobald das Ausgangssignal J zu
invertieren ist. Demzufolge sind ein Eingangsanschluß T des
Ausgangsinverters 27f und ein Rücksetzanschluß R des
Schieberegisters 27g miteinander verbunden.
Aus der vorstehenden Beschreibung ist zu erkennen, daß
die Logikschaltung 27 mit dem in Fig. 6 gezeigten Aufbau die
in Fig. 3 gezeigte Frequenzerkennungsschaltung 101 verkör
pert und in gleicher Weise wie die erste Ausführungsform
das zweite Ausführungsbeispiel der Erfindung bildet, so daß
ähnliche Wirkungen erzielbar sind.
Fig. 7 zeigt anhand eines Flußdiagramms den Betriebsab
lauf der in Fig. 6 gezeigten Logikschaltung 27. Ein Schritt
51 wird unabhängig davon, ob das Abtastsignal G aktiv ist,
stets durchgeführt und das Entscheidungssignal P wird ähn
lich wie im Falle der ersten Ausführungsform der Logik
schaltung 27 zugeführt.
In einem Schritt 58 werden die die Übereinstim
mung/Nichtübereinstimmung im logischen Zustand des Ent
scheidungssignals P mit dem Ausgangssignal J repräsentie
renden Ausgangssignale aus der Eingangs-Entscheidungsein
heit 27a aufeinanderfolgend dem Schieberegister 27g
zugeführt. Die jeweilige Zeitsteuerung der Übertragung ist
in Übereinstimmung mit dem Abtastsignal G. Daraufhin werden
die Schaltvorrichtung 27h und der Zähler 27b dazu verwen
det, diejenigen Signale in den n-Pegel-Registern des
Schieberegisters 27g zu zählen, deren logischer Zustand mit
dem logischen Zustand des Ausgangssignals J nicht überein
stimmt.
Ein Ergebnis des Zählvorgangs wird in einem Schritt 59
vom Komparator 27e mit der festen Variablen M verglichen
und der Ablauf verzweigt über einen Pfad 66 zurück zum
Schritt 58, falls entschieden wird, daß die Anzahl der
Nichtübereinstimmungen unzureichend ist.
Wenn sicher ist, daß das Entscheidungssignal P und das
Ausgangssignal J in ihrem logischen Zustand unterschiedlich
sind, wird der logische Zustand des Ausgangssignals J in
einem Schritt 60 invertiert. Darüberhinaus wird das
Schieberegister 27g zurückgesetzt. Das Ausgangssignal J
wird der Zwischenspeicherschaltung 26 zugeführt und diese
hält das Ausgangssignal J synchron mit dem Abtastsignal G
(Fig. 3).
Fig. 8 zeigt anhand eines Blockschaltbilds den grund
sätzlichen Aufbau einer Frequenzerkennungsschaltung 102 ge
mäß einem dritten Ausführungsbeispiel der Erfindung, bei
der sich der Aufbau des Frequenzdiskriminators 30 von dem
des ersten und zweiten Ausführungsbeispiels unterscheidet.
Bei diesem Ausführungsbeispiel besteht der Frequenzdis
kriminator 30 aus einem Bandbegrenzer 28 und einem Amplitu
dendetektor 29, die in Reihe verbunden sind. Der Bandbe
grenzer 28 läßt das abgetastete Eingangssignal S nur dann
passieren, wenn sich das Eingangssignal S in einem vorgege
benen bestimmten Frequenzband befindet, und der Amplituden
detektor 29 erfaßt jedes durchgelassene Signal. Daher führt
der Frequenzdiskriminator 30 dem Spannungskomparator 25 als
Ganzes die Größe eines Signals mit einer bestimmten
Frequenzkomponente oder ein Signal K zu. Im Anschluß hieran
kann unter Verwendung der aus der Logikschaltung 27 und der
Zwischenspeicherschaltung 26 bestehenden Ausgangsschaltung
50 am über den Spannungskomparator 25 empfangenen Entschei
dungssignal P eine Verarbeitung wie beim zweiten Ausfüh
rungsbeispiel durchgeführt werden, so daß die Frequenz des
Eingangssignals in einem stabilen Zustand ohne einen
Kondensator 34 und einen externen Anschluß 42 ermittelt
werden kann.
Auch bei diesem Ausführungsbeispiel kann der Aufbau der
Logikschaltung 27 einer der beiden vorstehend erläuterten
Ausführungsformen für diese entsprechen. Darüberhinaus kann
die Ausgangsschaltung 50 wie beim ersten Ausführungsbei
spiel lediglich aus der Zwischenspeicherschaltung 26
bestehen, obgleich dies nicht gezeigt ist.
Gegenstand der Erfindung ist demnach eine Frequenzer
kennungsschaltung, mittels der die Frequenz eines Eingangs
signals unter Verbesserung der Integrationsmöglichkeiten
erkannt werden kann. Eine das Eingangssignal abtastende Si
gnal-Abtastschaltung verwendet ein Abtastsignal, um das
Eingangssignal in ein abgetastetes Eingangssignal umzuset
zen, und führt dieses der Frequenzerkennungsschaltung zu.
Ein von einer Frequenzerfassungsschaltung gebildetes
resultierendes Signal repräsentiert eine bestimmte, im Ein
gangssignal enthaltene Frequenzkomponente und wird von ei
nem Spannungskomparator mit einem bestimmten Schwellenwert
verglichen. Obgleich als ein Ergebnis des Vergleichs ein
Entscheidungssignal erzeugt wird, enthält dieses uner
wünschte Komponenten, die außerhalb eines Abtastzeitraums
liegen. Um diese nutzlosen Komponenten zu eliminieren, wird
nach erneuter Abtastung des Entscheidungssignals in
Übereinstimmung mit dem Abtastsignal das Entscheidungssi
gnal von einer Ausgangsschaltung zwischengespeichert. Die
Ausgangsschaltung enthält eine Zwischenspeicherschaltung,
die in Übereinstimmung mit dem Abtastsignal arbeitet. Da
die Zwischenspeicherschaltung eine im Stand der Technik ge
bräuchliche Abtast-Halte-Schaltung ersetzt, werden ein Kon
densator und ein zu dessen Verbindung benötigter externer
Anschluß, die beide bei einer Abtast-Halte-Schaltung
erforderlich sind, nicht länger benötigt.
Claims (15)
1. Frequenzerkennungsschaltung, mit:
einem Eingangsanschluß (11);
einem Ausgangsanschluß (12);
einer ein Steuersignal (G) empfangenden Signal-Abtast schaltung (21), die ein an dem Eingangsanschluß (11) anlie gendes Eingangssignal in Übereinstimmung mit dem Steuersi gnal (G) über einen bestimmten Zeitraum abtastet, um ein Abtastsignal (S) auszugeben;
einer Frequenz-Entscheidungsschaltung (30) zum Erzeugen eines Entscheidungssignals (K), das angibt, ob eine Frequenz des Abtastsignals (S) in einem bestimmten Frequenz band liegt; und
einer das Entscheidungssignal (K) empfangenden Aus gangsschaltung (50), um dem Ausgangsanschluß (12) ein Ausgangssignal (P) zuzuführen;
dadurch gekennzeichnet, daß die Ausgangsschaltung (50) eine Zwischenspeicherschaltung (26) aufweist, die das Entschei dungssignal (P) in Übereinstimmung mit dem Steuersignal (G) hält.
einem Eingangsanschluß (11);
einem Ausgangsanschluß (12);
einer ein Steuersignal (G) empfangenden Signal-Abtast schaltung (21), die ein an dem Eingangsanschluß (11) anlie gendes Eingangssignal in Übereinstimmung mit dem Steuersi gnal (G) über einen bestimmten Zeitraum abtastet, um ein Abtastsignal (S) auszugeben;
einer Frequenz-Entscheidungsschaltung (30) zum Erzeugen eines Entscheidungssignals (K), das angibt, ob eine Frequenz des Abtastsignals (S) in einem bestimmten Frequenz band liegt; und
einer das Entscheidungssignal (K) empfangenden Aus gangsschaltung (50), um dem Ausgangsanschluß (12) ein Ausgangssignal (P) zuzuführen;
dadurch gekennzeichnet, daß die Ausgangsschaltung (50) eine Zwischenspeicherschaltung (26) aufweist, die das Entschei dungssignal (P) in Übereinstimmung mit dem Steuersignal (G) hält.
2. Frequenzerkennungsschaltung nach Anspruch 1, dadurch ge
kennzeichnet, daß die Zwischenspeicherschaltung (26) ein
Flip-Flop ist.
3. Frequenzerkennungsschaltung nach Anspruch 1 oder 2, da
durch gekennzeichnet, daß die Frequenzentscheidungsschal
tung (30) einen Diskriminator zum Unterscheiden eines
Amplitudensignals aus dem Abtastsignal (S) enthält.
4. Frequenzerkennungsschaltung nach Anspruch 3, dadurch ge
kennzeichnet, daß der Diskriminator aufweist:
eine Schwingkreisschaltung (34);
einen Phasenschieber (23) zur Ausgabe eines umgesetzten Signals, das durch Verschieben einer Phase des Abtastsi gnals (S) auf der Basis einer Differenz zwischen einer Re sonanzfrequenz der Schwingkreisschaltung (34) und einer Fre quenz der Abtastschaltung erhalten wird; und
einen Phasendetektor (22) zur Ausgabe einer Phasendif ferenz zwischen dem umgesetzten Signal und dem Abtastsignal (S).
eine Schwingkreisschaltung (34);
einen Phasenschieber (23) zur Ausgabe eines umgesetzten Signals, das durch Verschieben einer Phase des Abtastsi gnals (S) auf der Basis einer Differenz zwischen einer Re sonanzfrequenz der Schwingkreisschaltung (34) und einer Fre quenz der Abtastschaltung erhalten wird; und
einen Phasendetektor (22) zur Ausgabe einer Phasendif ferenz zwischen dem umgesetzten Signal und dem Abtastsignal (S).
5. Frequenzerkennungsschaltung nach Anspruch 4, dadurch ge
kennzeichnet, daß die Frequenzentscheidungsschaltung (30)
einen Signalkomparator (25) zum Umsetzen eines Ausgangssi
gnals aus dem Phasendetektor (22) in ein binäres Signal bei
einem bestimmten Schwellenwert aufweist; wobei das binäre
Signal dem Entscheidungssignal (P) entspricht.
6. Frequenzerkennungsschaltung nach Anspruch 3, dadurch ge
kennzeichnet, daß der Diskriminator einen Bandbegrenzer (28)
zum Filtern des Abtastsignals (S) und eine Amplitudenerfas
sungsschaltung (29) aufweist, die ein Ausgangssignal des
Bandbegrenzers (28) erfaßt, um das Amplitudensignal (K)
auszugeben.
7. Frequenzerkennungsschaltung nach Anspruch 6, dadurch ge
kennzeichnet, daß die Frequenzentscheidungsschaltung einen
Signalkomparator (25) zum Umwandeln eines Ausgangssignals
aus der Amplitudenerfassungsschaltung in ein binäres Signal
bei einem bestimmten Schwellenwert aufweist, wobei das bi
näre Signal dem Entscheidungssignal (P) entspricht.
8. Frequenzerkennungsschaltung nach einem der Ansprüche 1
bis 7, dadurch gekennzeichnet, daß die Ausgangsschaltung
(50) eine Logikschaltung (27) aufweist, die am Entscheidungs
signal (P) in Übereinstimmung mit dem Steuersignal (G) eine
bestimmte Verarbeitung durchführt, um das Ausgangssignal zu
erhalten.
9. Frequenzerkennungsschaltung nach Anspruch 8, dadurch
gekennzeichnet, daß mehrere Abtastsignale vorliegen, ein
schließlich eines ersten Abtastsignals und zweiter Abtast
signale, denen das erste Abtastsignal vorausgeht, wobei die
Logikschaltung (27) unter Zugrundelegung des ersten Abtast
signals ein erstes der Ausgangssignale invertiert, wenn die
Anzahl derjenigen, von den zweiten Abtastsignalen abgelei
teten Entscheidungssignale, deren logischer Zustand sich
von dem ersten der Ausgangssignale unterscheidet, gleich
einem bestimmten oberen Grenzwert (M) ist oder diesen über
schreitet.
10. Frequenzerkennungsschaltung nach Anspruch 9, dadurch
gekennzeichnet, daß die Logikschaltung (27) einen Zähler
(27b) zum Zählen der Fortgesetztheit von Nichtübereinstim
mungen eines logischen Zustands des Entscheidungssignals
mit einem logischen Zustand des Ausgangssignals sowie einen
Fortgesetztheits-Komparator (27e) zum Vergleichen der
Fortgesetztheit der Nichtübereinstimmungen mit dem oberen
Grenzwert (M) aufweist.
11. Frequenzerkennungsschaltung nach Anspruch 10, dadurch
gekennzeichnet, daß die Logikschaltung (27) weiterhin auf
weist:
eine Eingangs-Entscheidungseinheit (27e) zum Ermitteln einer Nichtübereinstimmung eines logischen Zustands des Entscheidungssignals mit einem logischen Zustand des Ausgangssignals;
eine Torschaltung (27c) zum Rücksetzen des Zählers (27b) wenn ein Ausgangssignal aus der Eingangs-Entscheidungsein heit (27a) eine Übereinstimmung eines logischen Zustands des Entscheidungssignals mit einem logischen Zustand des Ausgangssignals anzeigt und wenn das Steuersignal (G) aktiv ist;
eine Festvariable-Speichereinrichtung (27d) zum Anlegen des oberen Grenzwerts (M) an den Komparator (27e); und
einen Inverter (27f) zum Invertieren des Ausgangssi gnals, wenn ein Ausgangssignal aus dem Zähler (27e) anzeigt, daß die Fortgesetztheit der Nichtübereinstimmungen gleich dem oberen Grenzwert (M) ist oder über diesem liegt.
eine Eingangs-Entscheidungseinheit (27e) zum Ermitteln einer Nichtübereinstimmung eines logischen Zustands des Entscheidungssignals mit einem logischen Zustand des Ausgangssignals;
eine Torschaltung (27c) zum Rücksetzen des Zählers (27b) wenn ein Ausgangssignal aus der Eingangs-Entscheidungsein heit (27a) eine Übereinstimmung eines logischen Zustands des Entscheidungssignals mit einem logischen Zustand des Ausgangssignals anzeigt und wenn das Steuersignal (G) aktiv ist;
eine Festvariable-Speichereinrichtung (27d) zum Anlegen des oberen Grenzwerts (M) an den Komparator (27e); und
einen Inverter (27f) zum Invertieren des Ausgangssi gnals, wenn ein Ausgangssignal aus dem Zähler (27e) anzeigt, daß die Fortgesetztheit der Nichtübereinstimmungen gleich dem oberen Grenzwert (M) ist oder über diesem liegt.
12. Frequenzerkennungsschaltung nach Anspruch 11, dadurch
gekennzeichnet, daß die Eingangs-Entscheidungseinheit (27a)
einen Schalter zum Schalten einer Verbindungsbedingung in
Übereinstimmung mit einem logischen Zustand des Ausgangssi
gnals aufweist, der einen mit dem Zähler (27b) verbundenen
gemeinsamen Anschluß, einen ersten Anschluß, an dem das
Entscheidungssignal anliegt, und einen zweiten Anschluß
aufweist, an dem ein durch Invertierung des Entscheidungs
signals gebildeter logischer Pegel anliegt.
13. Frequenzerkennungsschaltung nach Anspruch 9, dadurch
gekennzeichnet, daß die Logikschaltung (27) aufweist:
ein n-Pegel-Schieberegister (27g), das in Übereinstim mung mit dem Steuersignal (G) arbeitet;
einen Zähler (27b) zum Zählen der Fortgesetztheit von Nichtübereinstimmungen eines logischen Zustands jedes Pe gels des Schieberegisters (27g) mit einem logischen Zustand des Ausgangssignals; und
einen Fortgesetztheits-Komparator (27e) zum Vergleich der Fortgesetztheit der Nichtübereinstimmungen mit dem obe ren Grenzwert (M).
ein n-Pegel-Schieberegister (27g), das in Übereinstim mung mit dem Steuersignal (G) arbeitet;
einen Zähler (27b) zum Zählen der Fortgesetztheit von Nichtübereinstimmungen eines logischen Zustands jedes Pe gels des Schieberegisters (27g) mit einem logischen Zustand des Ausgangssignals; und
einen Fortgesetztheits-Komparator (27e) zum Vergleich der Fortgesetztheit der Nichtübereinstimmungen mit dem obe ren Grenzwert (M).
14. Frequenzerkennungsschaltung nach Anspruch 13, dadurch
gekennzeichnet, daß die Logikschaltung (27) weiterhin auf
weist:
eine Eingangs-Entscheidungseinheit (27a) zum Ermitteln einer Nichtübereinstimmung eines logischen Zustands des Entscheidungssignals mit einem logischen Zustand des Ausgangssignals, um diese dem Schieberegister (27g) zuzufüh ren;
einen den Betrieb des Zählers (27b) steuernden Taktge nerator zum Erzeugen eines Takts mit einer Frequenz, die mehr als n-mal so hoch wie eine Frequenz des Steuersignals (G) ist;
einer Wählvorrichtung (27h) zum Anlegen eines logischen Zustands jedes Pegels des Schieberegisters (27g) an den Zäh ler (27b) in Übereinstimmung mit dem Takt;
eine Festvariable-Speichereinrichtung (27d) zum Anlegen des oberen Grenzwerts (M) an den Komparator (27e); und
einen Inverter (270f) zum Invertieren des Ausgangssi gnals, wenn ein Ausgangssignal aus dem Zähler (27b) anzeigt, daß die Fortgesetztheit der Nichtübereinstimmungen gleich dem oberen Grenzwert (M) ist oder über diesem liegt, wobei das Schieberegister (27g) bei Betrieb des Inverters (27f) zurückgesetzt wird.
eine Eingangs-Entscheidungseinheit (27a) zum Ermitteln einer Nichtübereinstimmung eines logischen Zustands des Entscheidungssignals mit einem logischen Zustand des Ausgangssignals, um diese dem Schieberegister (27g) zuzufüh ren;
einen den Betrieb des Zählers (27b) steuernden Taktge nerator zum Erzeugen eines Takts mit einer Frequenz, die mehr als n-mal so hoch wie eine Frequenz des Steuersignals (G) ist;
einer Wählvorrichtung (27h) zum Anlegen eines logischen Zustands jedes Pegels des Schieberegisters (27g) an den Zäh ler (27b) in Übereinstimmung mit dem Takt;
eine Festvariable-Speichereinrichtung (27d) zum Anlegen des oberen Grenzwerts (M) an den Komparator (27e); und
einen Inverter (270f) zum Invertieren des Ausgangssi gnals, wenn ein Ausgangssignal aus dem Zähler (27b) anzeigt, daß die Fortgesetztheit der Nichtübereinstimmungen gleich dem oberen Grenzwert (M) ist oder über diesem liegt, wobei das Schieberegister (27g) bei Betrieb des Inverters (27f) zurückgesetzt wird.
15. Frequenzerkennungsschaltung nach Anspruch 14, dadurch
gekennzeichnet, daß die Eingangs-Entscheidungseinheit (27a)
einen Schalter zum Schalten einer Verbindungsbedingung in
Übereinstimmung mit einem logischen Zustand des Ausgangssi
gnals aufweist, der einen mit dem Zähler (27b) verbundenen
gemeinsamen Anschluß, einen ersten Anschluß, an dem das
Entscheidungssignal anliegt, sowie einen zweiten Anschluß
aufweist, an den ein durch Invertieren des Entscheidungssi
gnals gebildeter logischer Pegel angelegt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4164827A JP2778874B2 (ja) | 1992-06-23 | 1992-06-23 | 周波数検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4320674A1 true DE4320674A1 (de) | 1994-06-09 |
DE4320674C2 DE4320674C2 (de) | 1997-08-07 |
Family
ID=15800679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4320674A Expired - Fee Related DE4320674C2 (de) | 1992-06-23 | 1993-06-22 | Frequenzerkennungsschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5410196A (de) |
JP (1) | JP2778874B2 (de) |
KR (1) | KR960016507B1 (de) |
DE (1) | DE4320674C2 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5734274A (en) * | 1996-03-11 | 1998-03-31 | Intel Corporation | Fuse-programmable method and apparatus for preventing a semiconductor device from operating at speed greater than an approved speed |
US6252428B1 (en) * | 1999-04-07 | 2001-06-26 | Advanced Micro Devices, Inc. | Method and apparatus for detecting a sinusoidal signal |
JP4871494B2 (ja) | 2004-03-31 | 2012-02-08 | パナソニック株式会社 | 映像信号処理装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01211273A (ja) * | 1988-02-18 | 1989-08-24 | Mitsubishi Electric Corp | Fm変調周波数判別装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5531919A (en) * | 1978-08-30 | 1980-03-06 | Oki Electric Ind Co Ltd | Frequency comparator |
JPS57158567A (en) * | 1981-03-26 | 1982-09-30 | Pioneer Electronic Corp | Frequency and voltage converting circuit |
US5258720A (en) * | 1984-03-02 | 1993-11-02 | Itt Corporation | Digital sample and hold phase detector |
US5189378A (en) * | 1990-09-12 | 1993-02-23 | Nec Corporation | Tone signal detecting circuit |
US5180935A (en) * | 1990-11-09 | 1993-01-19 | Motorola, Inc. | Digital timing discriminator |
-
1992
- 1992-06-23 JP JP4164827A patent/JP2778874B2/ja not_active Expired - Fee Related
-
1993
- 1993-05-21 US US08/064,429 patent/US5410196A/en not_active Expired - Fee Related
- 1993-06-22 KR KR1019930011426A patent/KR960016507B1/ko not_active IP Right Cessation
- 1993-06-22 DE DE4320674A patent/DE4320674C2/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01211273A (ja) * | 1988-02-18 | 1989-08-24 | Mitsubishi Electric Corp | Fm変調周波数判別装置 |
Non-Patent Citations (1)
Title |
---|
TIETZE, U., SCHENK, CH.: Halbleiter-Schaltung- technik, 6. Aufl., Berlin Heidelberg New York Tokyo: Springer Verlag, 1983, S. 167 * |
Also Published As
Publication number | Publication date |
---|---|
JP2778874B2 (ja) | 1998-07-23 |
KR940006339A (ko) | 1994-03-23 |
US5410196A (en) | 1995-04-25 |
JPH063386A (ja) | 1994-01-11 |
DE4320674C2 (de) | 1997-08-07 |
KR960016507B1 (ko) | 1996-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3233288C2 (de) | ||
DE3424786A1 (de) | Mehrfrequenz-mikrowellensignalquelle | |
DE2744432A1 (de) | Phasen- oder frequenzsteuerkreis im rueckkopplungskreis des oszillators eines fernseh-kanalwaehlers o.dgl. | |
EP0074682B1 (de) | Schaltungsanordnung zum Einstellen der Amplitude des Farbsignals | |
DE4237879A1 (de) | Auswerteschaltung für einen Induktivsensor | |
DE69300291T2 (de) | Frequenzregelschleife. | |
DE3740795C2 (de) | ||
DE3889028T2 (de) | Taktextrahierer mit digitaler phasenverriegelter Schleife für bipolare Signale. | |
DE3026715C2 (de) | ||
DE4320674C2 (de) | Frequenzerkennungsschaltung | |
DE2328468A1 (de) | Schaltungsanordnung zum erzeugen einer dem foetalen herzschlag entsprechenden impulsfolge | |
DE2908440A1 (de) | Vorrichtung zum abtasten einer zeitveraenderlichen signalform | |
DE3804080A1 (de) | Digitale decodiervorrichtung | |
EP0420320B1 (de) | Digitale Schaltungsanordnung zur Detektion von Synchronisationsimpulsen | |
DE2907604C2 (de) | Elektronischer digitaler Kanalwähler | |
DE2720896C2 (de) | Schaltung zum Regeln der Ausgangsfrequenz eines Wobbeloszillators | |
EP0422732B1 (de) | Adaptive Vorrichtung zur Identifikation eines periodischen Signals | |
EP0515357B1 (de) | Verfahren zur demodulation von secam-codierten farbfernsehsignalen mit zeilenverkoppeltem takt und schaltungsanordnung zur durchführung des verfahrens | |
DE2229610A1 (de) | Digital gesteuerter Frequenzanalysator | |
DE19524006C2 (de) | Abtastschaltung, Phasenbezugserfassungsschaltung und Abtasttaktverschiebungsschaltung | |
DD210512A5 (de) | Kodierschaltung fuer eine secam-farbfernsehuebertragung | |
DE3937055C2 (de) | ||
DE2612806C2 (de) | Pilotempfänger-Speichereinheit für ein Trägerfrequenzsystem | |
EP1104191B1 (de) | Anordnung zur Feststellung der Phasenlage eines Datensignals | |
DE60212215T2 (de) | Vorrichtung mit einer Phasenregelschleife |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |