DE19524006C2 - Abtastschaltung, Phasenbezugserfassungsschaltung und Abtasttaktverschiebungsschaltung - Google Patents
Abtastschaltung, Phasenbezugserfassungsschaltung und AbtasttaktverschiebungsschaltungInfo
- Publication number
- DE19524006C2 DE19524006C2 DE19524006A DE19524006A DE19524006C2 DE 19524006 C2 DE19524006 C2 DE 19524006C2 DE 19524006 A DE19524006 A DE 19524006A DE 19524006 A DE19524006 A DE 19524006A DE 19524006 C2 DE19524006 C2 DE 19524006C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- sampling clock
- delayed
- basic
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005070 sampling Methods 0.000 title claims description 321
- 238000001514 detection method Methods 0.000 title claims description 49
- 230000003111 delayed effect Effects 0.000 claims description 107
- 230000008054 signal transmission Effects 0.000 claims description 26
- 230000004913 activation Effects 0.000 claims description 22
- 230000001934 delay Effects 0.000 claims description 4
- 230000009849 deactivation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 37
- 238000000034 method Methods 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 101150087426 Gnal gene Proteins 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 101100162366 Caenorhabditis elegans akt-2 gene Proteins 0.000 description 1
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002559 palpation Methods 0.000 description 1
- 238000011045 prefiltration Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Abtast-
bzw. Abfrageschaltung, eine Phasenbezugserfassungsschaltung
und eine Abtast- bzw. Abfragetaktverschiebungsschaltung.
Eine Phasenbezugserfassungsschaltung
und eine Abtasttaktverschiebungsschaltung werden
in einer Abtastschaltung verwendet. Eine Abtastschaltung
wird verwendet, um beispielsweise ein Farbbildsignal
zu reproduzieren und zu digitalisieren.
Fig. 26 zeigt ein Schaltungsdiagramm, welches die
Struktur einer herkömmlichen Abtastschaltung darstellt.
Widerstände 20a, 20b und 20c sind an einen NPN-Transistor
21a angeschlossen. Die Betriebsvorspannung des
NPN-Transistors 21a wird durch diese Widerstände und
die Spannungsquellen VCC und VEE bestimmt. Des weiteren
ist ein NPN-Transistor 21b mit dem NPN-Transistor 21a
über einen Kondensator 19b und einen voreinstellbaren
Widerstand 22 verbunden.
Ein an einem Eingangsanschluß IN empfangener Abtasttakt
ist als eine sinusförmige Welle ausgebildet. Der
Kondensator 19a ermöglicht, daß lediglich eine Wechselstromkomponente
der Basis des Transistors 21a übertragen
wird, die entsprechend einem Spannungsverhältnis
der Widerstände 20a und 20b vorgespannt ist. Von dem
Emitter und Kollektor des Transistors 21a werden jeweils
zwei um 180° verschobene unterschiedliche Signale
ausgegeben. Eines dieser Signale wird dem Kondensator
19b zugeführt, und das andere wird dem voreinstellbaren
Widerstand 22 zugeführt. Danach werden diese Signale
zusammengesetzt und der Basis des Transistors 21b zugeführt.
Ein zusammengesetztes Signal besitzt eine Phasennacheilung
entsprechend einer Zeitkonstante, die als
Produkt eines Kapazitätswertes des Kondensators 19b und
eines Widerstandswertes des voreinstellbaren Widerstandes
22 definiert ist. Der Transistor 21b und ein Widerstand
20d bilden eine Emitterfolgerschaltung, die eine
Impedanz des zusammengesetzten Signals umwandelt. An
einem Ausgangsanschluß OUT wird ein resultierendes Signal
ausgegeben.
Kurz dargestellt, es wird eine Phasendifferenz des
Abtasttaktes gegenüber einem abzutastenden Signal mittels
der Zeitkonstante der Resonanzschaltung eingestellt,
die von dem Kondensator 19b und dem voreinstellbaren
Widerstand 22 gebildet ist. Als Ergebnis der
Einstellung des Phasenunterschiedes des Abtasttaktes
sind Abtastpunkte bestimmt.
Mit der oben beschriebenen Struktur ist die herkömmliche
Abtastschaltung empfindlich gegen den Einfluß
von strukturellen Komponenten wie den Widerständen, den
Kondensatoren und den Transistoren, ebenso wie gegen
die Umgebungstemperatur, eine Schwankung der Spannungszufuhr
und gegen andere Faktoren. Ein weiterer Nachteil
besteht in der Unmöglichkeit, eine automatische Einstellung
vorzunehmen, da kein Rückkopplungssteuern
möglich ist.
Aus der US-4 404 583 ist ein Rückkopplungssteuern eines
Abtasttakts bekannt. Dabei werden drei digitale Abtastwerte
aus einem Farbsynchronsignal eines Farbbildsignals erzeugt,
wobei der Abtasttakt die vierfache Frequenz des Farbsynchronsignals
aufweist. Die Abtastwerte werden zur Erzeugung
eines theoretischen Abtastwerts und zur Erfassung verwendet,
ob der theoretische Abtastwert gleich einem tatsächlichen
Abtastwert ist. Sind diese Werte zueinander unterschiedlich,
wird dies durch eine Phasendifferenz eines vorbestimmten
Phasenwinkels zwischen dem Abtasttakt und dem
Farbsynchronsignal angezeigt. Ein dies anzeigendes Signal
wird zur Verschiebung des Abtasttakts auf eine derartige
Weise verwendet, daß ein Rückkopplungssteuern durchgeführt
wird, welches den tatsächlichen Phasenwinkel so verschiebt,
daß ein vorbestimmter Phasenwinkel eingestellt werden kann.
Im Detail besteht die grundlegende Funktionsweise darin,
daß das Farbsynchronsignal an einem Punkt A abgetastet
wird, welcher bezüglich eines vorbestimmten Phasenwinkels,
an welchem das Farbsynchronsignal abgetastet werden sollte,
einen Phasenfehler aufweist. Des weiteren werden Punkte B
und C des Farbsynchronsignals auf eine solche Weise zu
Zeitpunkten abgetastet, die den nächsten Abtasttakten entsprechen,
daß die Phasendifferenz zwischen jedem Punkt 90°
beträgt. Wenn Punkt A nicht mit einem Punkt A′ übereinstimmt,
welcher in einem Farbsynchronsignal beinhaltet sein
würde, das den vorbestimmten Phasenwinkel zwischen dem
Farbsynchronsignal und dem Abtasttakt aufweist, ist der
Punkt B ebenso unterschiedlich zu einem Punkt B′, der auf
der Kurve des Farbsynchronsignals liegt, welches den vorbestimmten
Phasenwinkel aufweisen würde. Unter Verwendung von
zum Beispiel der Differenz der Amplituden am Punkt B und B′
und dem vorbestimmten Phasenwinkel kann der Phasenfehler
berechnet werden.
Es ist ersichtlich, daß es notwendig ist, Berechnungen
durchzuführen und Kombinationen von Amplituden an bestimmten
Punkten in einer Speichereinrichtung zu speichern. Dies
führt zu einer komplexen Struktur, die eine Speichereinrichtung,
wie zum Beispiel PROMs oder dergleichen, beinhaltet,
um den Phasenwinkel zwischen dem Abtasttakt und dem
Farbsynchronsignal zu erfassen und einzustellen. Ein weiterer
Nachteil besteht darin, daß Phasenverschiebungen aufgrund
einer Temperaturdrift, einer Alterung von Komponenten
und dergleichen nicht vollständig beseitigt werden können.
Die Aufgabe der vorliegenden Erfindung besteht demgemäß
darin, eine Abtastschaltung, bei welcher der Abtasttakt automatisch
mittels eines Rückkopplungssteuerns zu einem optimalen
Zeitablauf aktiviert wird und welche daher unempfindlich
gegenüber dem Einfluß von strukturellen Komponenten,
der Umgebungstemperatur, der Schwankung der Versorgungsspannung
und anderer Faktoren ist, sowie eine Abtastschaltung
zu schaffen, welche einen einfachen Aufbau aufweist
und bei welcher keine zeitaufwendigen Berechnungen
durchgeführt werden müssen.
Diese Aufgabe wird erfindungsgemäß mittels einer Abtastschaltung
nach Anspruch 1 gelöst.
Erfindungsgemäße Lösungen der in dieser Abtastschaltung
beinhalteten Phasenbezugserfassungsschaltung und Abtasttaktverschiebungsschaltung
sind Gegenstand der unabhängigen
Ansprüche 15 bis 16.
Weitere vorteilhafte Ausgestaltungen der vorliegenden
Erfindung sind Gegenstand der abhängigen Ansprüche.
Wenn bei einer Abtastschaltung eines ersten Aspektes
eine Phase eines Abtasttaktes keinen geeigneten Phasenunterschied
bezüglich einer Phase eines abzutastenden
Signales besitzt, verschiebt eine Abtasttaktverschiebungsschaltung
die Phase des Abtasttaktes. Ob der Phasenunterschied
einen geeigneten Betrag besitzt, wird
von der Phasendifferenzerfassungsschaltung in Übereinstimmung
mit einem Grundsignal erfaßt, welches durch Digitalisieren
des abzutastenden Signales unter Verwendung
des Abtasttaktes erzielt wird. Daher wird die
Phase des Abtasttaktes unter Verwendung einer Rückkopplung,
die sich auf selbiges bezieht, eingestellt.
Lediglich in Kombination mit einem Phasenbezug, der
von einer Phasenbezugserfassungsschaltung bereitgestellt
wird, dient ein von der Phasendifferenzerfassungsschaltuung
ausgegebenes Phasenbezugssignal als gültige Information,
die sinnvoll zum Verschieben der Phase des Abtasttaktes
ist. Aus diesem Grund schiebt die Abtasttaktverschiebungschaltung
die Phase des Abtasttaktes
in Übereinstimmung mit dem Phasendifferenzsignal lediglich,
wenn das Phasendifferenzsignal aktiv ist. Eine
derartige Korrektur der Phase des Abtasttaktes wird
während eines bestimmten Zyklus eines Vordergrundsignales
durchgeführt.
Bei einer Abtastschaltung eines zweiten Aspektes wird
das Phasenbezugssignal innerhalb eines vorbestimmten
Zyklus des Vordergrundsignales aktiviert. Da der vorbestimmte
Zyklus ein 1/m-Zyklus ist, wird der Abtasttakt
immer innerhalb dieses Zyklus aktiv, und daher gibt es
stets das Grundsignal, welches durch Abtasten des Vordergrundsignales
erlangt wird.
Bei einer Abtastschaltung eines dritten Aspektes wird
das abzutastende Signal bei dem Abtasttakt abgetastet,
welcher eine Frequenz besitzt, die viermal so groß wie
diejenige des abzutastenden Signales ist. Daher ist es
möglich, von den jeweiligen
Ausgangsanschlüssen erster bis dritter Signalübertragungseinrichtungen,
die in dieser Reihenfolge seriell
miteinander verbunden sind, verzögerte Grundsignale zu erlangen, welche
miteinander verglichen werden.
Bei einer Abtastschaltung eines vierten Aspektes wird
ein äquivalentes Signal bezüglich eines Abtastens zu einer
Zeit aktiviert, wenn das Vordergrundsignal seinen
Mittelwert als optimalen Abfragezeitpunkt aufnimmt.
Wenn während des Aktivierens des Phasenbezugssignales
ein drittes verzögertes Grundsignal größer ist als ein
erstes verzögertes Signal, zeigt ein nicht-äquivalentes
Signal an, daß der Abtastzeitablauf hinter einem optimalen
Abtastzeitablauf nacheilt.
Bei einer Abtastschaltung eines fünften Aspektes wird
das äquivalente Signal bezüglich des Abtastens zu einem
Zeitpunkt aktiviert, der um 1/8 eines Zyklus des Vordergrundsignales
von dem Zeitpunkt des Mittelwertes des
Vordergrundsignales als optimalen Abfragezeitpunkt abweicht.
Wenn während der Aktivierung des Phasenbezugssignales
das dritte verzögerte Grundsignal gleich oder
größer ist als das erste verzögerte Grundsignal, zeigt
das nicht-äquivalente Signal an, daß der Abtastzeitablauf
hinter dem optimalen Abtastzeitablauf nacheilt.
Da bei einer Abtastschaltung eines sechsten Aspektes
ein Zähler unter dem Steuern der Einrichtung zum Ermöglichen
der Zähleroperation mittels des nicht-äquivalenten
Signales arbeitet, ist es möglich, die Zählrichtung
des Zählers in Übereinstimmung mit einem Vorrücken
oder einer Verzögerung des Abtastzeitablaufes derart zu
verändern, daß der Abtastzeitablauf optimal wird. Als
Ergebnis des Zählens des Zählers wird eine Verzögerung
des Abtasttaktes als das Schiebesteuersignal gesteuert.
Es wird bei einer Abtastschaltung eines siebten Aspektes
in einem Fall, bei welchem das nicht-äquivalente
Signal auf demselben Wert steht, wenn der Zähler eine
Maximalzahl oder eine Minimalzahl registriert, beurteilt,
daß kein weiteres Verschieben des Abtasttaktes
in die derzeitige Zählrichtung den Abtastzeitablauf optimieren
wird. Demzufolge wird der Abtasttakt in die
umgekehrte Richtung verschoben, um den Abtastzeitablauf
zu optimieren. Es wird stets ein Abtasten während einer
Periode von 1/8 eines Zyklus des Vordergrundsignales,
welches dem optimalen Abtastzeitablauf vorangeht, bis
zu 1/8 eines Zyklus des Vordergrundsignales nach dem
optimalen Abtastzeitablauf durchgeführt. Wenn der Abtastzeitablauf
dem optimalen Abtastzeitablauf
vorangeht, wird daher durch Verzögern des Abtasttaktes
um bis zu 1/4 eines Zyklus des Vordergrundsignales das
Grundsignal durch ein Abtasten, welches auf den
optimalen Abtastzeitablauf abgestimmt ist, derart
erlangt, wie es sein sollte. Wenn andererseits der
Abtastzeitablauf hinter dem optimalen Abtastzeitablauf
nacheilt, wird der Abtasttakt um bis zu 1/4 eines
Zyklus des Vordergrundsignales vorgerückt.
Bei einer Abtastschaltung eines achten Aspektes ist es
möglich, eine Verschiebung um 1/4 eines Zyklus des Vordergrundsignales
zum Abtasten, welches zu irgendeinem
Zeitablauf bestimmt ist, und zum Schieben des Abtasttaktes
in irgendeine Richtung durchzuführen.
Bei einer Abtastschaltung eines neunten Aspektes wird
die Zählrichtung des Zählers von einer Einrichtung zum
Umkehren der Zählrichtung geschaltet, wenn der Schalter
eine Maximalzahl registriert. Daher führt der Zähler
sogar dann kein Zählen durch, wenn der Abtasttaktverschiebungsschaltung
befohlen wurde, mit dem Zählen zu
beginnen.
Da bei einer Phasenbezugserfassungsschaltung eines
zehnten Aspektes seriell abgetastete Grundsignale
miteinander verglichen werden, ist es möglich, erste
bis dritte verzögerte Grundsignale von den jeweiligen
Ausgangsanschlüssen erster bis dritter Signalübertragungseinrichtungen
zu erlangen.
Da bei einer Abtasttaktverschiebungsschaltung eines
elften Aspektes ein Zähler unter dem Steuern einer Einrichtung
zum Ermöglichen eines Zählerbetriebes mittels
eines Nicht-Übereinstimmungssignales arbeitet, ist es
möglich, eine Zählrichtung des Zählers in Übereinstimmung
mit einem Vorrücken oder einer Verzögerung des Abtastzeitablaufes
auf eine Weise zu verändern, so daß
der Abtastzeitablauf optimal wird. Da lediglich dann,
wenn ein Phasenbezugssignal aktiv ist, das Nicht-Übereinstimmungssignal
korrekt die Richtung einer Abweichung
einer Phase eines Abtasttaktes bezüglich einer vorbestimmten
Phase ausdrückt, wird der Betrieb des Zählers,
wenn das Phasenbezugssignal inaktiv ist, von der Einrichtung
zum Ermöglichen des Zählerbetriebes beendet.
Wie es oben beschrieben ist, sind in Übereinstimmung mit
der vorliegenden Erfindung mittels eines Rückkopplungssteuerns
der Abtastschaltung unter Verwendung einer Digitalschaltung
verschiedene Aspekte, wie eine Reduzierung
der Anzahl von diskreten Komponenten, eine automatisierte
Einstellung und verschiedene Steuerungsbetriebsarten,
geschaffen.
Bei der Abtastschaltung des ersten Aspektes wird
die Phase des Abtasttaktes unter Verwendung eines Rückkoppelns,
selbiges betreffend, eingestellt. Da die Phase
des Abtasttaktes innerhalb eines bestimmten Zyklus des
Vordergrundsignales korrigiert wird, ist es des weiteren
möglich, die Phase des Abtasttaktes automatisch
derart einzustellen, daß ein Phasenunterschied des
Abtasttaktes bezüglich eines Primärsignals, das später
zugeführt wird, einen geeigneten Betrag besitzt.
Bei der Abtastschaltung des zweiten Aspektes ist es
möglich, das Phasenbezugssignal auf eine leichte Weise
lediglich durch Vergleichen der Werte der verzögerten
Grundsignale zu erzeugen.
Bei der Abtastschaltung des dritten Aspektes ist es
möglich, das Phasenbezugssignal mit einer einfachen
Struktur zu erzeugen.
Bei der Abtastschaltung des vierten Aspektes ist es
möglich, mittels des äquivalenten Signales zu erfassen,
ob der Abtastzeitablauf optimal ist. Insbesondere während
der Aktivierung des Phasenbezugssignales wird mittels
des nicht-äquivalenten Signales beurteilt, ob der
Abtastzeitablauf später auftritt.
Da das Abtasten zu einem Zeitpunkt, wenn das Vordergrundsignal
seinen Mittelwert aufnimmt, als optimaler
Abtastzeitablauf beurteilt wird, ist es entsprechend
dem vierten Aspekt der vorliegenden Erfindung besonders
geeignet, ein Farbsignal des NTSC-Verfahrens
abzutasten.
Bei der Abtastschaltung des fünften Aspektes ist es
möglich, mittels des äquivalenten Signales zu erfassen,
ob der Abtastzeitablauf optimal ist. Insbesondere während
des Aktivierens des Phasenbezugssignales wird mittels
des nicht-äquivalenten Signales beurteilt, ob der
Abtastzeitablauf später auftritt.
Da ein Abtasten zu einem Zeitpunkt, der um 1/8 eines
Zyklus des Vordergrundsignales von dem Zeitpunkt
des Mittelwertes des Vordergrundsignales abweicht, als
der optimale Abtastzeitablauf beurteilt wird, ist es
entsprechend dem fünften Aspekt der vorliegenden Erfindung
besonders geeignet, ein Farbsignal des PAL-Verfahrens
abzutasten.
Bei der Abtastschaltung des sechsten Aspektes ist
es möglich, durch Verzögern des Abtasttaktes den Abtastzeitablauf
zu optimieren.
Bei der Abtastschaltung des siebten Aspektes kann
der Abtasttakt lediglich um wenigstens 1/4 eines Zyklus
des Vordergrundsignales ohne Rücksicht darauf verschoben
werden, ob der Abtastzeitablauf vorangeht oder hinter
dem optimalen Abtastzeitablauf nacheilt.
Bei der Abtastschaltung des achten Aspektes ist es
möglich, den Verschiebungsbetrag des Abtasttaktes zu
reduzieren, um den Abtastzeitablauf zu optimieren, und
es ist daher möglich, den Abtasttakt derart einzustellen,
daß das Abtasten weich und optimal durchgeführt
wird.
Bei der Abtastschaltung des neunten Aspektes empfängt
die Abtasttaktverschiebungsschaltung einen Befehl
zum Heraufzählen von außerhalb, unmittelbar bevor der
Zähler eine Maximalzahl registriert. Da ein Befehl zum
Herunterzählen danach zugeführt wird, wird festgestellt,
daß der optimale Abtastzeitablauf in etwa mit
der Aktivierung des Abtasttaktes übereinstimmt. Es besteht
daher keine Notwendigkeit, den Abtasttakt weiter
zu verschieben. Mit anderen Worten, es wird eine unnötige
Fehlfunktion infolge der Einrichtung zum Umkehren
der Zählrichtung vermieden.
Es ist bei der Phasenbezugserfassungsschaltung des
zehnten Aspektes möglich, das Phasenbezugssignal mit
einer einfachen Struktur zu erzeugen.
Bei der Abtasttaktverschiebungsschaltung des elften
Aspektes ist es möglich, durch Verzögern des Abtasttaktes
den Abtastzeitablauf zu optimieren.
Die vorliegende Erfindung wird in der nachfolgenden
Beschreibung unter Bezugnahme auf die Zeichnungen erläutert.
Fig. 1 zeigt ein Wellenformdiagramm, welches schematisch
eine Konstruktion eines Farbbildsignales darstellt,
auf welches die vorliegende Erfindung anwendbar
ist;
Fig. 2 zeigt ein Schaltungsdiagramm, welches eine
Struktur einer Abtastschaltung in Übereinstimmung mit
einer ersten bevorzugten Ausführungsform der vorliegenden
Erfindung darstellt;
Fig. 3 zeigt ein Wellenformdiagramm einer Wellenform
eines Gatterimpulses bzw. eines Gatterfarbsynchronsignales
(burst gate pulse);
Fig. 4 zeigt ein Schaltungsdiagramm, welches ein
Beispiel einer Struktur einer Phasenbezugserfassungsschaltung
darstellt;
Fig. 5 bis 8 zeigen Wellenformdiagramme eines
Impuls- bzw. Farbsynchronsignales;
Fig. 9 zeigt ein Zeitablaufsdiagramm, welches die
Erzeugung eines Phasenbezugssignales veranschaulicht;
Fig. 10 zeigt ein Vektordiagramm, welches eine Phase
eines Impuls- bzw. Farbsynchronsignales in dem NTSC-
Verfahren darstellt;
Fig. 11 zeigt ein Schaltungsdiagramm, welches ein
Beispiel einer Struktur einer Phasendifferenzerfassungsschaltung
darstellt;
Fig. 12 zeigt ein Schaltungsdiagramm, welches ein
Beispiel einer Struktur einer Abtasttaktverschiebungsschaltung
darstellt;
Fig. 13 bis 15 zeigen Zeitablaufsdiagramme, welche
Wellenformen von Signalen bei der ersten bevorzugten
Ausführungsform darstellen;
Fig. 16 zeigt ein Zeitablaufdiagramm, welches Wellenformen
seines ursprünglichen Taktes und Ausgänge der
Verzögerungselemente darstellt;
Fig. 17 zeigt einen Graphen, welcher schematisch
das Verschieben eines Abtasttaktes veranschaulicht;
Fig. 18 zeigt ein Schaltungsdiagramm, welches eine
Struktur einer Abtastschaltung in Übereinstimmung mit
einer dritten Ausführungsform der vorliegenden Erfindung
darstellt;
Fig. 19 zeigt ein Schaltungsdiagramm, welches ein
Beispiel einer Struktur einer Phasenbezugserfassungsschaltung
darstellt;
Fig. 20 zeigt ein Schaltungsdiagramm, welches ein
anderes Beispiel einer Struktur der Phasenbezugserfassungsschaltung
darstellt.
Fig. 21 zeigt ein Zeitablaufsdiagramm, welches eine
Beziehung zwischen einem Phasenbezugssignal, einem
Grundsignal und verzögerten Grundsignalen darstellt;
Fig. 22 zeigt ein Schaltungsdiagramm, welches ein
weiteres Beispiel einer Struktur der Phasenbezugserfassungsschaltung
darstellt;
Fig. 23 zeigt ein Schaltungsdiagramm, welches ein
weiteres Beispiel einer Struktur der Phasenbezugserfassungsschaltung
darstellt;
Fig. 24 zeigt ein Schaltungsdiagramm, welches eine
Struktur einer Phasendifferenzerfassungsschaltung in
Übereinstimmung mit einer vierten bevorzugten Ausführung
der vorliegenden Erfindung darstellt;
Fig. 25 zeigt ein Vektordiagramm, welches eine Phase
eines Impuls- bzw. Farbsynchronsignales in dem PAL-
Verfahren darstellt; und
Fig. 26 zeigt ein Schaltungsdiagramm, welches eine
Struktur einer herkömmlichen Abtastschaltung darstellt.
Zum besseren Verständnis der vorliegenden Erfindung
wird vor der Beschreibung der bevorzugten Ausführungsformen
der vorliegenden Erfindung ein Verfahren
des Reproduzierens eines Farbbildsignales beschrieben,
auf welches die vorliegende Erfindung angewandt wird.
Fig. 1 zeigt ein Wellenformdiagramm, welches schematisch
eine Konstruktion eines Farbbildsignales darstellt.
Das Farbbildsignal wird durch Zusammensetzen
eines Synchronisierungssignales, eines Farbsignales und
eines Hellesignales erlangt. Auf den Empfang eines
Farbbildsignales zerlegt eine Empfangseinheit das Farbsignal
in ein Synchronisierungssignal, ein Farbsignal
und ein Hellesignal und verarbeitet diese Signale
durch Demodulierung oder andere Verfahren.
Die vorliegende Erfindung bezieht sich insbesondere
auf eine Technik des Verarbeitens eines Farbbildsignales.
Ein Farbbildsignal E, welches durch Modulieren eines
Farbunterträgers fsc durch zwei Farbdifferenzsignale
I und Q in Zweiphasenquadraturmodulation erlangt
wird, wird mit einem Hellesignal Y in einem Frequenz-
Multiplexbetrieb, wie aus Gleichung 1 ersichtlich, moduliert.
Beispielsweise wird der Farbunterträger fsc zu
455/2 · fH=3,579545 MHz bestimmt, während die Farbdifferenzsignale
I und Q zu einer Bandbreite von 1,5 MHz
bzw. einer Bandbreite von 0,5 MHz bestimmt sind.
E = Y+Icos (2πfsct+33°)+Qsin (2πfsct+33°) = Y+0,493(B-Y)sin2πfsct+0,877(R-Y)cos2πfsct (Gleichung 1),
wobei der Ausdruck B-Y ein Farbdifferenzsignal für
blau und der Ausdruck R-Y ein Farbdifferenzsignal für
rot darstellen.
Wenn ein Farbsignal, das in einem Farbbildsignal E
enthalten ist, in welchem in einer Mehrzahl vorkommende
Signale im Multiplexbereich moduliert sind, direkt zu
digitalisieren ist (d. h. vor dem Demodulieren), um eine
Aufspaltung des Farbbildsignales E in zwei Farbdifferenzsignale
I und Q durch Demodulieren des Farbbildsignales
E bezüglich der zwei Farbdifferenzsignale I und
Q leicht zu machen, wird in den meisten Fällen der
Farbunterträger fsc, der mit einer ganzen Zahl
multipliziert ist, das heißt fsamp=m fsc (m ist eine
ganze Zahl), als Abtastfrequenz fsamp eines
Abtasttaktes gewählt, der zum Digitalisieren verwendet
wird. Um dem Abtasttheorem zu genügen, sollte m<2 sein.
Jedoch wird im allgemeinen der Farbunterträger
(chrominance subcarrier) fsc mit m=4 bestimmt, was zur
Erleichterung der Trennung und der Zusammensetzung, zur
Erleichterung des Verarbeitens zwischen Abtastlinien
und zwischen Rahmen und zur Erleichterung des
physikalischen Entwurfes eines Vor- und eines
Nachfolgefilters hinreichend ist.
Phasen der Farbdifferenzsignale I und Q bezüglich
des Farbunterträgers bestimmen eine Farbphase. Daher
ist es beim Digitalisieren eines Farbsignales nötig,
nicht nur die Abtastfrequenz sondern ebenso die Phase
des Abtasttaktes zu optimieren.
Der Grund dafür ist leicht aus der Erwägung eines
Falles ersichtlich, bei welchem ein Farbsignal mit der
Phase eines von einer optimalen Phase abgewichenen Abtasttakts
digitalisiert wird. Wenn durch Digitalisierung
erlangte Daten demoduliert und in zwei Farbdifferenzsignale
getrennt werden, enthält jedes der Farbdifferenzsignale
eine Komponente des anderen Farbdifferenzsignales,
welches sich selbst als verzerrte Farbphase
zeigt. Derartige Restkomponenten werden infolge
einer Abweichung der Abtastphase erzeugt. Um eine Verzerrung
in einer Farbphase zu verhindern, muß daher die
Phase des Abtasttaktes bezüglich des Abtasttaktes optimiert
werden.
Bei der vorliegenden Erfindung wird die Tatsache
verwendet, daß neben der Komponente, welche durch Gleichung
1 ausgedrückt wird, das Farbsignal ein Farbsynchronsignal
enthält, welches ein Vordergrundsignal ist,
das vor der Komponente erscheint, welche durch Gleichung
1 ausgedrückt wird, wie in Fig. 1 dargestellt
ist. Mit anderen Worten, Ziel der vorliegenden Erfindung
ist es, die Phase des Abtasttaktes bezüglich des
Farbsynchronsignales zu optimieren und danach einen
Primärteil des Farbsignales unter Verwendung eines derartig
optimierten Abtasttaktes zu digitalisieren, das
nach dem Farbsynchronsignal erscheint.
Im folgenden wird eine erste bevorzugte Ausführungsform
beschrieben.
Fig. 2 zeigt ein Schaltungsdiagramm, welches eine
Struktur einer Abtastschaltung 100 in Übereinstimmung
mit einer ersten bevorzugten Ausführungsform der vorliegenden
Erfindung darstellt. Die Abtastschaltung 100
weist einen A/D-Wandler 1, eine Phasenbezugserfassungsschaltung
4, eine Phasendifferenzerfassungsschaltung 5
und eine Abtasttaktverschiebungsschaltung 2 auf.
Der A/D-Wandler 1 führt ein Abtasten zu einem Zeitablauf
durch, wenn ein Abtasttakt Φ₂ aktiviert ist, so
daß ein dem A/D-Wandler 1 zugeführtes Farbsignal in ein
Grundsignal D⟨ n:0 ⟩ A/D-gewandelt wird. Der hierin
verwendete Abtasttakt Φ₂ wird durch die Abtasttaktverschiebungsschaltung
verschoben, um zu einer optimalen
Zeit während des Abtastens aktiviert zu werden.
Zur Verschiebung durch die Abtasttaktverschiebungsschaltung
2 auf eine derartige Weise ist es nötig, eine
Abweichung der Phase des Abtasttaktes Φ₂ von dem optimalen
Zeitablauf zu erfassen. Zu dieser Zeit führt die
Phasendifferenzerfassungsschaltung 5 ein äquivalentes
Signal EQU und ein nicht-äquivalentes Signal UPDN, welche
ein Phasendifferenzsignal bilden, der Abtasttaktverschiebungsschaltung
2 zu, so daß die Abtasttaktverschiebungsschaltung
2 mit Information bezüglich der Abweichung
der Phase versehen wird. Es sollte jedoch bemerkt
werden, daß das äquivalente Signal EQU und das
nicht-äquivalente Signal UPDN nicht immer gültige Informationen
aufweisen.
Um einen Phasenunterschied zwischen dem Farbsignal
und dem Abtasttakt Φ₂ zu erfassen, ist es nötig, eine
Basiszeit des Abtasttaktes Φ₂ zu definieren. Da der
Abtasttakt Φ₂ zyklisch immer wieder aktiviert wird,
kann der Abtasttakt Φ₂ dem Farbsignal an einer Stelle
vorangehen, er kann jedoch an einer anderen Stelle etwas
nacheilen. Aus diesem Grund kann der Phasenunterschied
nicht bekannt sein, wenn die Basiszeit nicht bestimmt
ist.
Um die Basiszeit zu bestimmen, erzeugt die Phasenbezugserfassungsschaltung
4 ein Phasenbezugssignal ORG
und führt selbiges der Abtasttaktverschiebungsschaltung
2 zu. Da das Phasenbezugssignal ORG darauf bezogen ist,
wird die Information bezüglich der in dem äquivalenten
Signal EQU und dem nicht-äquivalenten Signal UPDN enthaltenen
Phasendifferenz gültig.
Die Phasenbezugserfassungsschaltung 4 verzögert das
Grundsignal D⟨ n:0 ⟩ in wenigstens 3 verzögerte Grundsignale,
die zueinander unterschiedliche Phasen besitzen.
Aus diesen verzögerten Grundsignalen erzeugt die Phasenbezugserfassungsschaltung
4 das Phasenbezugssignal
ORG in Übereinstimmung mit einer vorbestimmten Regel.
Da eine Rückkopplung bezüglich der Phase des Abtasttaktes
Φ₂ verwendet wird, ist es somit möglich,
automatisch das Farbsignal zu einem optimalen
Zeitablauf abzutasten.
Das Farbsignal des Bildsignales wird einem Eingangsanschluß
CIN zugeführt, welcher an einen Analogeingangsanschluß
AIN des A/D-Wandlers 1 angeschlossen
ist. Der A/D-Wandler 1 tastet ein Analogsignal ab, das
zu dem Zeitablauf des Abtasttaktes Φ₂, welcher einem Taktanschluß
CLK zugeführt wird,
an dem Analogeingangsanschluß AIN empfangen wurde.
Als Ergebnis des Abtastens
wird aus dem Farbsignal das digitale (n+1)-Bit-Grundsignal
D⟨ n:0 ⟩ erlangt. Das Grundsignal D⟨ n:0 ⟩ wird an einen
(n+1)-Bit-Ausgangsanschluß DO⟨ n:0 ⟩ ausgegeben.
Die Phasenbezugserfassungsschaltung 4 empfängt ein
Gatterfarbsynchronsignal BGP (burst gate puls), welches
später beschrieben wird, durch einen Eingangsanschluß
BIN und das Grundsignal D⟨ n:0 ⟩ durch einen (n+1)-Bit-
Eingangsanschluß DI⟨ n:0 ⟩. Der Abtasttakt Φ₂ wird dem
Taktanschluß CLK zugeführt. Das Grundsignal D⟨ n:0 ⟩ wird
zu einem Zeitablauf verzögert, bei welchem der
Abtasttakt Φ₂ aktiviert ist, wodurch drei verzögerte
Grundsignale DA⟨ n:0 ⟩, DB⟨ n:0 ⟩ und DC⟨ n:0 ⟩ erzeugt
werden, welche jeweils an Ausgangsanschlüssen DOA⟨ n:0 ⟩,
DOB⟨ n:0 ⟩ und DOC⟨ n:0 ⟩ ausgegeben werden. Der Grund des
Erzeugens der drei verzögerten Grundsignale DA⟨ n:0 ⟩,
DB⟨ n:0 ⟩ und DC⟨ n:0 ⟩ besteht darin, einen Vergleich der
Werte der seriell abgetasteten Grundsignale miteinander
zur selben Zeit zu ermöglichen. Das Phasenbezugssignal
ORG wird an einen Ausgangsanschluß L₀ ausgegeben.
Fig. 3 zeigt eien Wellenformdiagramm einer Wellenform
des Gatterfarbsynchronsignales BGP. Das Gatterfarbsynchronsignal
BGP ist ein Pulssignal, das aktiviert
wird, um mit einem Zyklus eines Zwischenteils des
Farbsynchronsignales des Farbsignales während eines
Vertikalrücklaufstrichintervalls übereinzustimmen. Bei
der vorliegenden Erfindung wird ein Primärteil des
Farbsignales durch optimales Einstellen der Phase des
Abtasttaktes bezüglich des Farbsynchronsignales optimal
abgetastet. Ein derartiges Abtasten ist möglich, da der
Primärteil des Farbsignales durch einen Träger moduliert
ist, welcher derselbe wie das Farbsynchronsignal
ist.
Mit anderen Worten, die Phasendifferenz des Abtasttaktes
bezüglich des Farbsynchronsignales wird während
des Vertikalrücklaufstrichintervalles erfaßt. Eine Voraussetzung
dabei ist, daß das Gatter-Farbsynchronsignal
BPG auf einen Pegel "H" des logischen Zustands bei Aktivierung
ansteigt.
Fig. 4 zeigt ein Schaltungsdiagramm, welches ein
Beispiel einer Struktur der Phasenbezugserfassungsschaltung
4 darstellt. Die Phasenbezugserfassungsschaltung
4 weist (n+1)-Bit-D-Typ-Flip-Flops 6b, 6c und 6d,
die seriell miteinander verbunden sind, (n+1)-Bit-
Größenkomparatoren 7a und 7b, ein ODER-Gatter 8 und ein
UND-Gatter 9 auf. Die D-Typ-Flip-Flops 6b, 6c und 6d enthalten
jeweils einen D-Eingangsanschluß, einen Q-Ausgangsanschluß
und einen T-Eingangsanschluß. Wenn ein
dem T-Eingangsanschluß zugeführtes Signal aktiviert
ist, überträgt jedes D-Typ-Flip-Flop Daten, welche dem
D-Eingangsanschluß zugeführt wurden, dem Q-Ausgangsanschluß.
Der D-Eingangsanschluß des D-Typ-Flip-Flops 6b
ist mit dem Eingangsanschluß DI⟨ n:0 ⟩ verbunden, um das
Grundsignal D⟨ n:0 ⟩ zu empfangen. Andererseits sind die
T-Eingangsanschlüsse aller D-Typ-Flip-Flops 6b, 6c und
6d an den Taktanschluß CLK angeschlossen, um den Abtasttakt
Φ₂ zu empfangen. Daher werden jeweils von den
Q-Eingangsanschlüssen der D-Typ-Flip-Flops 6b, 6c und
6d ein erstes verzögertes Grundsignal DC⟨ n:0 ⟩, ein
zweites verzögertes Grundsignal DB⟨ n:0 ⟩ und ein drittes
verzögertes Grundsignal DA⟨ n:0 ⟩ ausgegeben, welche
progressiv kürzere Verzögerungszeiten aufweisen. Obwohl
ein gleiches Grundsignal dargestellt wird, werden diese
drei verzögerten Grundsignale zu einem unterschiedlichen
Abtastzeitablauf abgetastet. Das Phasenbezugssignal
ORG wird durch Vergleichen der Werte dieser verzögerten
Grundsignale in Übereinstimmung mit einer vorbestimmten
Regel erzielt, welche unten beschrieben wird.
Ein Fall, bei welchem die Frequenz des Abtasttaktes
Φ₂ viermal so groß wie die Frequenz eines Trägers eines
Farbsignales ist, wird als Beispiel wie in der Beschreibung
des technischen Hintergrundes beschrieben.
In diesem Fall gibt es stets einen Abtastzeitpunkt während
des Viertelzyklus, sogar wenn ein Viertel des Zyklus
des Farbsynchronsignales zu einer optionalen Zeit
bestimmt ist. Um einen Phasenunterschied durch Vergleich
der Werte der abgetasteten Grundsignale zu erfassen,
müssen jedoch die Werte und die Phasen der
Grundsignale bei den Grundsignalen zueinander passen.
Daher kann der zu betrachtende Viertelzyklus zum Erzeugen
des Phasenbezugssignales ORG um einen Zeitpunkt
herum definiert werden, zu dem das Farbsynchronsignal
seinen Mittelwert besitzt.
Fig. 5 bis 8 zeigen Wellenformdiagramme des
Farbsynchronsignales zum Erklären der vorbestimmten Regel,
die zum Erzeugen des Phasenbezugssignales ORG zu
befolgen ist. Entsprechend Fig. 5 bis 8 bezeichnet
ein Bezugszeichen L einen Viertelzyklus, der sich um
den Punkt des Mittelwertes des Farbsynchronsignales erstreckt
und währenddessen das Farbsynchronsignal monoton
ansteigt. Zur Vereinfachung der Beschreibung gilt
für den Punkt des Mittelwertes des Farbsynchronsignales
während der Periode LΘ=0° und ein Zyklus des Farbsynchronsignales
entspricht 360°, wobei die Periode L als
Periode mit Θ in einem Bereich von -45° bis +45° definiert
ist.
Fig. 5 veranschaulicht ein Abtasten an Θ=0°, 90°,
180°, 270°, . . ., während Fig. 6 ein Abtasten bei 0°<Θ<45°,
90°<Θ<135°, 180°<Θ<225°, 270°<Θ<315°,
. . ., Fig. 7 ein Abtasten bei Θ=45°, 135°, 225°,
315°, . . . und während Fig. 8 ein Abtasten bei -45°<Θ<0°,
45°<0<90°, 135°<Θ<225°, 315°<Θ<360°,
. . . veranschaulichen. Da die Frequenz des Abtasttaktes
viermal so groß wie die Frequenz des Farbsynchronsignales
ist, besitzen die Grundsignale jeweils einen äquivalenten
Wert für jeweils vier Abtastungen.
Aus Fig. 5 bis 8 ist ersichtlich, daß ein Wert,
der als Basis des Abtasttaktes verwendet wird, während
der Periode L auszuwählen ist; eine derartige Basis
kann eine Zeit sein, zu der ein Wert Sn des Grundsignales
abgetastet wird, welches den folgenden Bedingungen
genügt.
Sn ≦ Sn+1 und Sn+1 < Sn+2 (Gleichung 2)
Es ist zu bemerken, daß die Werte Sn, Sn+1, Sn+2 und
Sn+3 des Grundsignales zu einem progressiv langsameren
Zeitablauf in dieser Reihenfolge abgetastet werden und
daher Phasenunterschiede von 90° besitzen.
Hiermit erfolgt die durch den Größenkomparator 7a
und das ODER-Gatter 8 durchgeführte Beurteilung im Hinblick
auf die erste Bedingung von Gleichung 2, und die
von dem Größenkomparator 7b durchgeführte Beurteilung
erfolgt im Hinblick auf die zweite Bedingung von Gleichung
2. Durch Bilden eines logischen Produktes dieser
zwei Beurteilungen mittels eines UND-Gatters 9 wird im
Hinblick auf Gleichung 2 eine umfassende Beurteilung
als ganzes geliefert.
Das UND-Gatter 9 besitzt einen Eingangsanschluß,
welcher an den Eingangsanschluß BIN angeschlossen ist,
um das Farbsynchronsignal BGP zu empfangen. Da durch
das UND-Gatter 9 ein logisches Produkt ebenso im Hinblick
auf das Gatterfarbsynchronsignal BGP gefunden
worden ist, wird lediglich ein Phasenbezugssignal ORG
für ein Farbsynchronsignal erzeugt.
Fig. 9 zeigt ein Zeitablaufsdiagramm, welches die
Erzeugung des Phasenbezugssignales ORG veranschaulicht.
Der Wert des Grundsignales ändert sich graduell zu Y₁,
Y₂, Y₃, . . . Eine Veränderung des Wertes des Grundsignales
befindet sich in Übereinstimmung mit einer Änderung
des Abtasttaktes Θ₂, da der A/D-Wandler 1 ein Abtasten
zu dem Zeitablauf des Abtasttaktes Θ₂ durchführt. Es
wird hier angenommen, daß ein Satz von Werten Y₅, Y₆
und Y₇ des Grundsignales Gleichung 2 und der unten dargestellten
Gleichung 3 genügt.
Y₅ ≦ Y₆ und Y₆ < Y₇ (Gleichung 3)
Wie es oben beschrieben ist, besitzt das Grundsignal einen
äquivalenten Wert jeweils vier Abtastungen bezüglich
des Farbsynchronsignales. Daher genügt ein anderer Satz
von Werten Y₁, Y₂, Y₃ oder Y₉, Y₁₀, Y₁₁ ebenso Gleichung
2. Andererseits wird der Gatterfarbsynchronimpuls BGP
lediglich für einen Zyklus des Farbsynchronsignales aktiviert,
das heißt, für lediglich vier Zyklen des Abtasttaktes
Φ₂. Daher wird durch Erlangen eines weiteren
logischen Produktes des logischen Produktes, welches
durch das UND-Gatter 9 gebildet wurde, im Hinblick auf
Gleichung 2 und eine Aktivierung des Gatterfarbsynchronimpulses
BGP das Phasenbezugssignal ORG als das in
Fig. 9 dargestellte erlangt. In Fig. 9 stellt die unterbrochene
Linie Wellenformen des Phasenbezugssignales
ORG entsprechend einem Fall dar, bei welchem eine Aktivierung
des Gatterfarbsynchronimpulses BGP keine Bedingung
wäre. In dem Beispiel von Fig. 9 dient ein Abtastzeitablauf
zum Erzeugen des Grundsignales Y₅ als Basis,
die zum Erfassen der Phasendifferenz verwendet wird.
Im folgenden wird die Phasendifferenzerfassungsschaltung
5 beschrieben, wobei wieder auf Fig. 2 Bezug
genommen wird. Die Phasendifferenzerfassungsschaltung 5
weist Eingangsanschlüsse DIA⟨ n:0 ⟩, DIB⟨ n:0 ⟩ und DIC⟨ n:0 ⟩
zum jeweiligen Empfang der drei verzögerten Grundsignale
DA⟨ n:0 ⟩, DB⟨ n:0 ⟩ und DC⟨ n:0 ⟩ und Ausgangsanschlüsse
L₁ und L₂ zum jeweiligen Ausgeben des äquivalenten Signales
EQU und des nicht-äquivalenten Signales UPDN
auf.
Die Phasendifferenzerfassungsschaltung 5 beurteilt,
ob der Abtasttakt zu einem Zeitablauf aktiviert ist,
welcher zum Abtasten wünschenswert ist. Der "Zeitablauf,
welcher zum Abtasten wünschenswert ist", hängt
von dem Modulationsverfahren des Farbsignales ab. Bei
der ersten bevorzugten Ausführungsform wird angenommen,
daß das Modulationsverfahren das NTSC-Verfahren ist.
Auf das PAL-Verfahren wird später im Hinblick auf andere
Ausführungsformen der vorliegenden Erfindung Bezug genommen.
Fig. 10 zeigt ein Vektordiagramm, welches eine
Phase des Farbsynchronsignales bezüglich den Farbdifferenzsignalen
(R-Y) und (B-Y) in dem NTSC-Verfahren darstellt.
Da sich bei dem NTSC-Verfahren der Vektor des
Farbsynchronsignales auf der Achse (B-Y) befindet,
ist ein Abtasten zu dem in Fig. 5 dargestellten Zeitablauf
am besten geeignet, das heißt, wenn Θ=0°, 90°,
180°, 270°, . . . gilt. Wenn die zu einem unterschiedlichen
Zeitablauf während eines 180°-Zyklus abgetasteten
Grundsignale denselben Wert besitzen, ergibt sich daher,
daß das Abtasten optimal zeitlich bestimmt ist.
Ansonsten geht der Abtasttakt Φ₂ voran oder eilt dem
otimalen Zeitablauf nach.
Fig. 11 zeigt ein Schaltungsdiagramm, welches ein
Beispiel einer Struktur der Phasendifferenzerfassungsschaltung
5 darstellt. Die Phasendifferenzerfassungsschaltung
5 weist einen Größenkomparator 7c auf und erfaßt,
welches der zwei verzögerten Grundsignale DA⟨ n:0 ⟩
und DC⟨ n:0 ⟩ einen größeren Wert besitzt, in Übereinstimmung einer
vorbestimmten Regel. Es besteht keine Notwendigkeit,
sich bei dem NTSC-Verfahren zu befassen mit dem verzögerten Grundsignal
DB⟨ n:0 ⟩.
wenn das Abtasten optimal zeitlich bestimmt ist, wie
durch die Tatsache gezeigt, daß die zwei verzögerten
Grundsignale DA⟨ n:0 ⟩ und DC⟨ n:0 ⟩ denselben Wert besitzen,
wird das äquivalente Signal EQU aktiviert, um einen
Pegel des logischen Zustandes "H" anzunehmen. Wenn
das verzögerte Grundsignal DA⟨ n:0 ⟩ einen größeren Wert
als denjenigen des verzögerten Grundsignales DC⟨ n:0 ⟩
besitzt, nimmt andererseits das nicht-äquivalente Signal
UPDN einen Pegel des logischen Zustandes "H" an.
Dies entspricht einer Situation, bei welcher das Abtasten
hinter dem optimalen Zeitablauf nacheilt, wie es in den
Fig. 6 und 7 dargestellt ist.
Da die verzögerten Grundsignale jeweils, wie in Fig. 9
dargestellt, seriell aktualisiert werden und der Größenkomparator
7c lediglich diese aktualisierten Signale
vergleicht, sogar wenn die Werte Sn+1 und Sn+3 des in
Fig. 8 dargestellten Grundsignales jeweils als die verzögerten
Grundsignale DA⟨ n:0 ⟩ und DC⟨ n:0 ⟩ zugeführt werden,
befindet sich jedoch das nicht-äquivalente Signal
UPDN auf einem Pegel des logischen Zustandes "H". Tatsächlich
entspricht Fig. 8 einer Situation, bei welcher
der Zeitablauf des Abtastens dem optimalen Zeitablauf
vorangeht.
Das Phasenbezugssignal ORG wird dazu verwendet, die
Dichotomie bzw. Teilung bezüglich des nicht-äquivalenten
Signales UPDN zu beseitigen. Wenn das verzögerte
Grundsignal DA⟨ n:0 ⟩ den Wert SN+1 des Grundsignales besitzt,
ist das Phasenbezugssignal ORG nicht aktiv. Wenn
das verzögerte Grundsignal DA⟨ n:0 ⟩ den Wert Sn des
Grundsignales besitzt, ist im Gegensatz dazu das Phasenbezugssignal
ORG aktiv.
Das Phasenbezugssignal ORG wird der Abtasttaktverschiebungsschaltung
2 zusammen mit dem äquivalenten Signal
EQU und dem nicht-äquivalenten Signal UPDN zugeführt,
welche das Phasendifferenzsignal derart bilden,
daß das Phasendifferenzsignal als gültige Information
dient, die dazu verwendet wird, zu beurteilen, ob der
Abtastzeitablauf vorangeht oder hinter dem optimalen
Zeitablauf nacheilt.
Wenn der Abtastzeitablauf dem optimalen Zeitablauf
vorangeht, befindet sich das nicht-äquivalente Signal
auf einem Pegel des logischen Zustandes "L". Somit ist
infolge des Phasenbezugssignales ORG die Dichotomie des
nicht-äquivalenten Signales UPDN beseitigt.
Die Abtasttaktverschiebungsschaltung 2 wird wiederum
unter Bezugnahme auf Fig. 2 beschrieben. Die Abtasttaktverschiebungsschaltung
2 umfaßt Eingangsanschlüsse
L₃ und L₄ zum jeweiligen Empfang des äquivalenten Signales
EQU und des nicht-äquivalenten Signales UPDN,
welche das Phasendifferenzsignal bilden, einen Eingangsanschluß
ENB zum Empfang des Phasenbezugssignales
ORG, den Taktanschluß CLK zum Empfang eines ursprünglichen
Taktes Φ₁ und einen Ausgangsanschluß L₅ zum Ausgeben
des Abtasttaktes Φ₂.
Die Abtasttaktverschiebungsschaltung 2 schiebt die
Phase des ursprünglichen Taktes Φ₁, wodurch der Abtasttakt
Φ₂ erzeugt wird. Dieses Phasenschieben wird in
Übereinstimmung mit dem Phasendifferenzsignal und im
Hinblick auf das Phasenbezugssignal ORG durchgeführt.
Beispielsweise wird der ursprüngliche Takt Φ₁ durch
Multiplizieren der Frequenz eines Trägers, der
mit dem Farbunterträger synchronisiert ist, mit dem
Faktor 4 durch eine Resonanzschaltung erlangt, die eine PLL-
Schaltung verwendet.
Fig. 12 zeigt ein Schaltungsdiagramm, welches ein
Beispiel einer Struktur der Abtastverschiebungs
schaltung 2 darstellt. Die Abtastverschiebungs
schaltung 2 umfaßt eine Verzögerungseinrichtung 2a, eine
Auswahlsignalerzeugungsschaltung 2b, eine Einrich
tung 2c zum Ermöglichen des Zählerbetriebes, eine Einrich
tung 2d zum Umkehren der Zählrichtung und eine Ver
schiebungsbeendigungseinrichtung 2e.
Die Verzögerungseinrichtung 2a enthält eine Mehr
zahl von Verzögerungselementen 10₁, 10₂, . . . 10 n, welche
seriell miteinander verbunden sind. Das Verzöge
rungselement 10₀ empfängt den ursprünglichen Takt Φ₁,
und die anderen Verzögerungselemente 10₁, 10₂, . . ., 10 n
empfangen Ausgangssignale der vorherigen Verzögerungs
elemente 10₀, 10₁, . . ., 10 n. Ausgangssignale der
Verzögerungselemente 10₀, 10₁, . . ., 10 n werden einer n-
zu-0-Wählerschaltung 11 zugeführt. In Übereinstimmung
mit den Daten, welche durch einen Wahlanschluß S⟨ n:0 ⟩
zugeführt werden, gibt die n-zu-0-Wählerschaltung 11
jeweils an ihrem Ausgangsanschluß Y einen der Datenwerte se
lektiv aus, die an den Eingangsanschlüssen D₀, D₁, . . .,
Dn empfangen wurden. Da Ausgangssignale der Verzöge
rungselemente 10₀, 10₁, . . ., 10 n den Eingangsanschlüssen
D₀, D₁, . . ., bzw. Dn zugeführt werden, ist es der
Verzögerungseinrichtung 2a möglich, einen Abtasttakt
aus den Taktsignalen, die verschieden verzögert sind,
das heißt, die unterschiedliche Phasen zueinander besit
zen, zu wählen und auszugeben.
Die Wahlsignalerzeugungsschaltung 2b bestimmt, welche
Daten dem Wahlanschluß S⟨ n:0 ⟩ zugeführt werden,
wenn sich das Phasendifferenzsignal und das Phasenbezugssi
gnal ORG in entsprechenden Zuständen befindet.
Die Wahlsignalerzeugungsschaltung 2b wird durch einen
Zähler 12 gebildet. Der Zähler 12 besitzt einen
Freigabeanschluß E₀, einen Taktanschluß CLK, einen Aus
tragsanschluß RC0, einen Zählausgangsanschluß Q⟨ n:0 ⟩
und einen Zählrichtungssteueranschluß UD.
Mit einem von dem Freigabeanschluß E₀ zugeführten
Signal auf den Pegel des Zustandes "H" zählt der Zähler
12 Anhebungen eines Signales, welches dem Taktanschluß
CLK zugeführt wird. Was die Richtung des Zählens anbe
langt, werden die Anhebungen nach oben gezählt, wenn
sich ein dem Zählrichtungssteueranschluß UD zugeführtes Si
gnal auf einem Pegel des Zustandes "H" befindet,
während die Anhebungen nach unten gezählt werden, wenn sich
ein dem Zählrichtungssteueranschluß UD zugeführtes Si
gnal auf einem Pegel des Zustandes "L" befindet.
Das Ergebnis des Zählens ist ein (n+2)-Bit-Signal, welches
durch den Zählausgangsanschluß Q⟨ n:0 ⟩ ausgegeben
wird. Der Ausgangsanschluß RC0 wird wie ein Puls für
jede Maximalzahl und eine Minimalzahl aktiviert.
Die Einrichtung 2c zum Ermöglichen des Zählbetrie
bes ist an einen Freigabeanschluß E₀ angeschlossen. Die
Einrichtung 2c zum Ermöglichen des Zählerbetriebes ent
hält einen Inverter 15a und ein UND-Gatter 13. Wenn ein
Ausgangssignal der Schiebebeendigungseinrichtung 2e
nicht beachtet werden sollte, würde sich der Pegel eines
Signales, das von der Einrichtung 2c zum Ermögli
chen des Zählerbetriebes ausgegeben wird, auf einem Pegel
des Zustandes "H" befinden, wenn sich das Phasenbezugs
signal ORG auf einem Pegel des Zustandes "H" be
findet und sich das äquivalente Signal EQU auf einem
Pegel des logischen Zustandes "L" befindet.
Die Einrichtung 2c zum Ermöglichen des Zählerbe
triebes arbeitet derart, daß das äquivalente Signal EQU
auf einen Pegel des Zustandes "H" ansteigt, wenn das
Abtasten von dem Abtasttakt optimal zeitlich bestimmt
ist, und daher wird der Abtasttakt Φ₂ nicht verschoben
und der Zähler 12 arbeitet nicht. Da der Zähler 12 lediglich
arbeiten kann, wenn sich das Phasenbezugssignal
ORG auf einem Pegel des Zustandes "H" befindet, wird
darüber hinaus die Dichotomie des
Phasendifferenzsignals beseitigt.
Die Einrichtung 2d zum Umkehren der Zählrichtung
enthält ein Exklusiv-ODER-Gatter 14 (im folgenden als
EXOR-Gatter bezeichnet) und ein RS-Flip-Flop 16. Wie
später beschrieben wird, ist es in einigen Fällen nötig,
den Abtasttakt vorzurücken, obwohl ein Vorrücken
des Abtasttaktes von dem Phasendifferenzsignal erfaßt
worden ist. In einem derartigen Fall kehrt die Einrich
tung 2d zum Umkehren der Zählrichtung die Logik des
nicht-äquivalenten Signals UPDN um und führt die umge
kehrte Logik dem Zählrichtungssteueranschluß UD des
Zählers 12 zu. Ebenso wird in einem Fall, bei welchem
es nötig ist, den Abtasttakt zu verzögern, obwohl eine
Verzögerung des Abtasttaktes von dem Phasendifferenzsignal
festgestellt worden ist, die umgekehrte Logik des
nicht-äquivalenten Signales UPDN dem Zählrichtungssteu
eranschluß UD zugeführt.
Die Schiebebeendigungseinrichtung 2e enthält ein
(n+2)-Bit-ODER-Gatter 17, ein (n+2)-Bit-NICHT-UND-Gatter
18 (im folgenden als NAND-Gatter bezeichnet) und
einen Inverter 15b. Ein Ausgangssignal des EXOR-Gatters
14 wird einem Eingangsanschluß des Inverters 15b zuge
führt. Ein Ausgangssignal des Zählers 12 wird einem
(n+1)-Bit eines Eingangsanschlusses des ODER-Gatters 17
zugeführt, während ein Ausgangsanschluß des Inverters
15 dem verbleibenden Bit des Eingangsanschlusses des
ODER-Gatters 17 zugeführt wird. Auf ähnliche Weise wird
ein Ausgangssignal des Zählers 12 einem (n+1)-Bit des
NAND-Gatters 18 zugeführt, während ein Ausgangssignal
des Inverters 15b dem verbleibenden Bit des NAND-Gatters
18 zugeführt wird.
Fig. 13 bis 15 zeigen Zeitablaufsdiagramme, welche
Wellenformen der jeweiligen Signale darstellen. Im
folgenden wird ein Betrieb der Schiebebeendigungsein
richtung 2e unter Bezugnahme auf die veranschaulichen
den Beispiele beschrieben.
Wenn der Abtasttakt Φ₂ dem optimalen Zeitablauf
vorangeht, zählt zur Verzögerung des Abtasttaktes Φ₂
der Zähler 12 in eine derartige Richtung, die veran
laßt, daß die Zahl erhöht wird. An diesem Punkt ist der
Auftrag noch nicht aktiviert, wodurch dem nicht-äquiva
lenten Signal UPDN ermöglicht wird, durch das EXOR-Gatter
14 hindurchzutreten, so daß ein Pegel des logischen
Zustandes "L" an dem Zählrichtungssteueranschluß UD
verfügbar ist (das heißt, vor einer Zeit t₁).
Da der Abtasttakt Φ₂ verschoben ist, um dem
Farbsynchronsignal voranzugehen, registriert der Zähler
12 eine Maximalzahl (hier den Wert "F" (=15)). Wenn der
Zähler 12 eine Maximalzahl registriert, befindet sich
jedes (n+1)-Bit eines Ausganges des Zählers 12 auf einem
Pegel des logischen Zustandes "H". Diese (n+1)-Bit-
Daten werden dem Eingangsanschluß des NAND-Gatters 18
zugeführt.
Wenn der Austrag als Puls aktiviert wird, steigt
ein Ausgangssignal des RS-Flip-Flop 16 auf einen Pegel
des logischen Zustandes "H" an, um dem EXOR-Gatter 14
zu ermöglichen, als Inverter zu arbeiten. Sogar, wenn sich
das nicht-äquivalente Signal UPDN noch auf einem
Pegel des logischen Zustandes "L" befindet, empfängt
daher der Zähler 12 einen Pegel des logischen Zustandes
"H" an seinem Zählrichtungssteueranschluß UD. Das be
deutet, daß der Zähler 12 nach unten zählt, wenn es ge
stattet ist, aufeinanderfolgend zu zählen.
Der Inverter 15b führt einen Pegel des logischen
Zustandes "L" dem Restteil des Eingangsanschlusses des
NAND-Gatters 18 mit dem Ergebnis zu, daß das NAND-Gatter
18 die Ausgabe eines Pegels des logischen Zustandes
"H" beibehält. Dadurch wird es ermöglicht, daß der Pegel
des logischen Zustandes "H" an dem Freigabeanschluß E₀
aufrechterhalten wird und das Zählen fortfährt. Da der
Zähler 12 nach unten zählt, wird jedoch der Abtasttakt
Φ₂ derart verschoben, daß er dem Farbsynchronsignal
vorangeht (das heißt nach einem Zeitpunkt t₂).
Somit tritt ein Fall auf, bei welchem die Phase des
Abtasttaktes Φ₂ vorgerückt ist, obwohl beurteilt wurde,
daß der Abtasttakt Φ₂ bereits dem Farbsynchronsignal
vorangeht. Da der Abtasttakt Φ₂, der eine weitere Ver
zögerung besitzt, nicht mehr zugeführt werden kann,
zielt das durchgeführte Steuern darauf ab, ein anderes
Taktsignal zu finden. Es kann beispielsweise ange
nommen werden, daß eine Phasendifferenz
(Phasenvorrückung) des Abtastzeitlaufes bezüglich des
optimalen Zeitablaufes den Wert Θ = -45° bezüglich der
Phase des Farbsynchronsignales besitzt. Wenn ein Aus
gangssignal des Verzögerungselementes 10 n unter Verwendung
eines Taktsignales, welches eine weitere Phasenvorrückung von 45° aufweist,
derzeitig als Abtasttakt Φ₂
als der Abtasttakt Φ₂ verwendet wird, ist es stattdessen
möglich, das Abtasten optimal zeitlich festzulegen.
Dies liegt daran, daß das Abtasten zu jedem Viertelzyklus
(90°) des Farbsynchronsignales durchgeführt wird.
Mit anderen Worten, da es möglich ist, Kenntnis von
einer Phasenvorrückung und einem Nacheilen der Phase
beim Abtasten während der Periode L (Θ = -45° bis +45°)
zu besitzen, muß es möglich sein, den Abtasttakt Φ₂ in
einem Bereich von wenigstens einem Zyklus des ursprüng
lichen Taktes Φ₁ zu verschieben.
Wenn der Abtasttakt Φ₂, der auf diese Weise vor
rückt, schließlich den optimalen Abtastzeitlauf er
reicht, wird das äquivalente Signal EQU aktiviert. Als
Ergebnis wird das RS-Flip-Flop 16 zurückgesetzt, und
das EXOR-Gatter 14 dient nicht länger als Inverter (das
heißt, zu einer Zeit t₃).
Darauf folgend wird ein Heraufzählen und ein Herunter
zählen in Übereinstimmung mit der Logik des nicht-
äquivalenten Signales UPDN wiederholt, während der Ab
tasttakt Φ₂ automatisch den optimalen Abtastzeitablauf
erreicht (das heißt, nach einer Zeit t₄).
Während der Zähler 12 eine Minimalzahl registriert
und die Phase des Abtasttaktes Φ₂ in dem ersten Fall
weiter vorgerückt ist, wird in dem zweiten Fall die
Phase des Abtasttaktes Φ₂ verzögert, nachdem eine Mini
malzahl von dem Zähler 12 registriert worden ist, und
jedes (n+1)-Bit eines Ausgangs des Zählers 12 fällt auf
einen Pegel des logischen Zustandes "L".
In Fig. 14 sind die Wellenformen die gleichen, wie
diejenigen des ersten Falles bis zur Zeit t₁. Nachdem
der Zähler 12 zur Zeit t₁ eine Minimalzahl registriert,
wird es jedoch nötig, die Phase des Abtasttaktes Φ₂ zur
Zeit t₂ zu verzögern; das heißt, das nicht-äquivalente
Signal UPDN steigt auf einen Pegel des logischen Zu
standes "H" an. Da der Pegel des logischen Zustandes "H"
von dem RS-Flip-Flop 16 verfügbar ist, kehr das EXOR-
Gatter 14 das nicht-äquivalente Signal UPDN um, um einen
Pegel des logischen Zustandes "L" auszugeben. Dieser
Pegel des logischen Zustandes "L" wird wiederum von
dem Inverter 15b umgekehrt und dem Eingangsanschluß des
NAND-Gatters 18 zugeführt.
Als Ergebnis tritt ein Pegel des logischen Zustan
des "H" an jedem Bit des NAND-Gatters 18 derart auf,
daß ein Pegel des logischen Zustandes "L" an dem Aus
gangsanschluß des NAND-Gatters 18 auftritt. Daher be
findet sich ein Ausgang des UND-Gatters 13 auf einem
Pegel des logischen Zustandes "L", und der Zähler 12
beendet das Zählen.
Der Grund für das Unwirksammachen des Zählers 12
für den Fall, bei welchem es nötig wird, die Phase des
Abtasttaktes Φ₂ zu verzögern, unmittelbar nachdem der
Zähler 12 eine Minimalzahl registriert hat, wird im
folgenden beschrieben.
Da der Zähler 12 eine Minimalzahl zur Zeit t₁ regi
striert hat, war es zuerst nötig, die Phase des Abtast
taktes Φ₂ bis zu diesem Punkt vorzurücken. Andererseits
wurde es nötig, die Verzögerung der Phase des Abtast
taktes Φ₂ zu der Zeit t₂ zu verzögern. Eine derartige
Anforderung an den Abtasttakt weist darauf hin, daß
der derzeitige Abtasttakt in der Nähe des optimalen Ab
tastzeitablaufes aktiviert ist.
Diese Situation könnte auftreten, wenn eine Lücke
zwischen dem derzeitigen Abtasttakt und dem optimalen
Abtastzeitablauf kleiner als eine Verzögerung ist, welche
durch jedes Verzögerungselement erzeugt wird. In
einem derartigen Fall besteht keine Notwendigkeit, den
Abtasttakt Φ₂ weiter zu verschieben. Daher wird der
Zähler 12 gestoppt.
Wenn es nötig wird, die Phase des Abtasttaktes Φ₂
zu einer Zeit t₅ vorzurücken, wird das Herunterzählen
wie in dem ersten Fall begonnen.
Wenn sich der Abtasttakt Φ₂ anders als bei den ersten und zweiten
Fällen hinter dem optimalen Abtastzeitablauf
befindet, um den Abtasttakt Φ₂ vorzurücken, be
ginnt der Zähler 12 mit dem Zählen in eine derartige
Richtung, wodurch eine Verringerung der Zahl hervorge
rufen wird. Zu diesem Zeitpunkt ist ein Austrag noch
nicht aktiviert, wodurch dem nicht-äquivalenten Signal
UPDN ermöglicht wird, durch das EXOR-Gatter 14 hin
durchzutreten, so daß ein Pegel des logischen Zustandes
"H" an dem Zählrichtungsanschluß UD verfügbar ist
(das heißt, vor einer Zeit t₆).
Wenn der Abtasttakt Φ₂ verschoben wird, um hinter
dem Farbsynchronsignal nachzueilen, registriert der
Zähler 12 eine Minimalzahl "0". Wenn der Zähler 12 die
Minimalzahl registriert, fällt jedes (n+1)-Bit eines
Ausganges des Zählers 12 auf einen Pegel des logischen
Zustandes "L" ab. Diese (n+1)-Bit-Daten werden dem Ein
gangsanschluß des ODER-Gatters 17 zugeführt.
Wenn sich andererseits, wie in dem zweiten Fall, der Pegel
des logischen Zustandes "H" des nicht-äquivalenten
Signals UPDN in den Pegel des logischen Zustandes
"L" ändert und es dementsprechend notwendig wird, den
Abtasttakt Φ₂ zu verzögern, wird der Zähler 12 ge
stoppt. Dies liegt daran, daß sich jeder dem Eingangsan
schluß des ODER-Gatters 17 zugeführte Datenwert
auf einem Pegel des logischen Zustandes "L" (zu einer
Zeit t₇) befindet.
Wenn es nötig wird, den Abtasttakt Φ₂ vorzurücken,
verändert sich der Pegel des nicht-äquivalenten Signales
UPDN auf den logischen Zustand "H". Da das EXOR-
Gatter 14 das nicht-äquivalente Signal UPDN umkehrt und
selbiges dem Zählrichtungssteueranschluß UD des Zählers
12 zuführt, zählt der Zähler 12 jedoch aufwärts, und
die Phase des Abtasttaktes Φ₂ wird verzögert. Der Grund
für ein derartiges Steuern, daß die Phase des Abtast
taktes Φ₂ trotz der Notwendigkeit, die Phase des Ab
tasttaktes Φ₂ vorzurücken, verzögert wird, ist derselbe,
wie der Grund, der oben bezüglich des Vorrückens der
Phase des Abtasttaktes Φ₂ trotz der Notwendigkeit, die
Phase des Abtasttaktes Φ₂ zu verzögern, beschrieben
wurde.
Demzufolge wird das RS-Flip-Flop 16 zurückgesetzt,
da das äquivalente Signal EQU aktiviert ist. Wenn sich
das nicht-äquivalente Signal UPDN auf einem Pegel des
logischen Zustandes "H" befindet, zählt der Zähler 12
abwärts, um den Abtasttakt Φ₂ (das heißt, nach einer
Zeit t₉) vorzurücken.
Den Betrieb der ersten bevorzugten Ausführungsform
kurz zusammengefaßt, erfaßt die Phasendifferenzerfas
sungsschaltung 5, ob der Abtasttakt Φ₂ eine Phasenvor
rückung oder eine Phasennacheilung bezüglich des optimalen
Abtastzeitablaufes besitzt, und gibt das Phasendif
ferenzsignal aus. Das Phasenbezugssignal ORG, welches
als Bezug zum Bestimmen eines Phasenvorrückens und eines
Phasennacheilens verwendet wird, wird von der Pha
senbezugserfassungsschaltung 4 erzeugt. In Überein
stimmung mit diesen Signalen verschiebt die Abtasttaktver
schiebungsschaltung 2 den Abtasttakt Φ₂ derart, daß der
Abtasttakt Φ₂ bis zu einem optimalen Abtastzeitablauf akti
viert wird. Ein Abtasten wird in Übereinstimmung mit
einem derartigen Abtasttakt Φ₂ durchgeführt, wobei das
Grundsignal erzeugt wird, aus welchem das Phasenbezugs
signal ORG und das Phasendifferenzsignal (das heißt,
das äquivalente Signal EQU und das nicht-äquivalente
Signal UPDN) erzeugt werden.
Da ein Rückkoppeln bezüglich des Abtasttaktes Φ₂
verwendet wird, ist es somit möglich, automatisch einen
optimalen Abtastzeitablauf zu finden und die Phase des
Abtasttaktes Φ₂ zu steuern. Während des Demodulierens
des Farbsignales ist es daher möglich, herkömmliche
Schwierigkeiten, wie eine verzerrte Farbphase, zu vermeiden.
Im folgenden wird eine zweite bevorzugte Ausfüh
rungsform beschrieben.
Eine zweite bevorzugte Ausführungsform ist eine be
sondere bevorzugte Art der ersten bevorzugten Ausfüh
rungsform. Wie es unter Bezugnahme auf die Fig. 13 bis 15
beschrieben ist, registriert in einigen Fällen der Zähler
12 eine Minimalzahl, obwohl die Phase des Abtasttaktes
Φ₂ vorgerückt werden sollte, während in einigen anderen
Fällen der Zähler 12 eine Maximalzahl registriert, ob
wohl eine Notwendigkeit zum Verzögern der Phase des Ab
tasttaktes Φ₂ vorliegt. In diesen Fällen wird die Phase
verzögert oder vorgerückt, wie es oben bezüglich der er
sten bevorzugten Ausführungsform beschrieben ist, wodurch
die Phase des Abtasttaktes Φ₂ auf einen optimalen Ab
tastzeitablauf eingestellt wird.
Hier ist es anzumerken, daß die Phase des Abtasttaktes
Φ₂ in vielen derartigen Fällen über eine große
Zeitdauer in großem Maße von dem optimalen Abtastzeit
ablauf abweicht. Die zweite bevorzugte Ausführungsform
zielt darauf ab, eine derartige unerwünschte Situation
weniger wahrscheinlich zu machen. Das heißt, die zweite
bevorzugte Ausführungsform bezieht sich auf eine Technik
zum Bestimmen, wieviel die Verzögerungseinrichtung
2a den Abtasttakt Φ₂ verzögern sollte, das heißt, wie
viele Verzögerungen der Verzögerungselemente 10₀, 10₁,
. . ., 10 n vorgesehen werden sollten.
Fig. 16 zeigt ein Zeitablaufsdiagramm, welches Wel
lenformen des ursprünglichen Taktes Φ₁ und Ausgangssi
gnale der Verzögerungselemente 10₀, 10₁, . . ., 10 n dar
stellt. Eine von jedem Verzögerungselement erzeugte
Verzögerung ist kleiner als eine Hälfte des Zyklus des
ursprünglichen Taktes Φ₁ (das heißt, kleiner als Θ = 45°
bezüglich der Phase des Farbsynchronsignales; 1/8 des
Zyklus). Ein Ausgangssignal des Verzögerungselementes
10 n mit der größten Verzögerung kommt mit einer Verzö
gerung von 3/2 des Zyklus des ursprünglichen Taktes Φ₁
(das heißt, 3/8 Zyklus des Farbsynchronsignales) von dem
ursprünglichen Takt Φ₂ an. Mit anderen Worten, es ist
möglich, den Abtasttakt Φ₂ in einem Bereich von 3/2 des
Zyklus des ursprünglichen Taktes Φ₁ zu verschieben.
Wenn es bestimmt wurde, daß der Abtasttakt Φ₂ in den
Bereich von lediglich einem Zyklus des ursprünglichen
Taktes Φ₁ verschoben werden kann, ergeben sich folgende
Schwierigkeiten. Beim derartigen Verschieben des Abtasttaktes Φ₂,
daß der Abtasttakt Φ₂ zu einem optimalen Zeit
ablauf aktiviert wird, tritt einer der Fälle auf, bei
welchem der Abtasttakt Φ₂ um den größten Betrag ver
schoben wird, wobei es unmöglich ist, den Abtasttakt Φ₂
weiter zu verzögern, obowohl der Abtasttakt Φ₂ eine
kleine Phasenvorrückung bezüglich des optimalen Abtast
zeitablaufes besitzt. In einem derartigen Fall ist es
nötig, die Phase um 90° bezüglich der Phase des Farbsignales
vorzurücken. Das heißt, der Zähler 12 muß schrittweise von
einer Maximalzahl auf eine Minimalzahl
herunterzählen. Während der Zähler 12 herunterzählt,
kann ein während dieser Periode eingegebenes Farbsignal
nicht zu einem geeigneten Zeitablauf abgetastet werden.
Somit ist während dieser Periode ein "ununterbrochenes
Abtasten" im Gange.
Diese Schwierigkeit wird durch weiteres Verzögern
des Abtasttaktes Φ₂ gelöst. Fig. 17 zeigt einen Graphen,
der schematisch ein Verschieben des Abtasttaktes
Φ₂ veranschaulicht. Ein Punkt P₁ zeigt einen Abtast
zeitablauf des derzeitigen Abtasttaktes Φ₂. Durch Ver
schieben des Punktes P₁ um etwa 90° auf einen Punkt P₂
wird das Abtasten optimal zeitlich festgelegt. Andererseits
ist es durch Verschieben des Punktes P₁ auf einen
Punkt P₃ möglich, weich und fortdauernd ein Abtasten zu
einem optimalen Zeitablauf (das heißt, an einem Punkt
P₀) durchzuführen.
Ein möglicher Betrag einer Phasenverschiebung sollte
vorzugsweise als Marke sowohl zum Vorrücken als auch
zum Verzögern der Phase eingesetzt werden. Die Marke
braucht nicht größer als 45° bezüglich der Phase des
Farbsynchronsignales bestimmt sein, da sich alle 90° ein Abtast
zeitablauf ergibt. Daher wird ein möglicher
Betrag zum Verschieben des Abtasttaktes Φ₂ zum Lösen
der obigen Schwierigkeit insgesamt auf 90° + 45° = 135°
bestimmt, oder 3/8 des Zyklus des Farbsynchronsignales
ist ein notwendig hinreichender Betrag.
Im folgenden wird eine dritte bevorzugte Ausfüh
rungsform beschrieben.
Fig. 18 zeigt ein Schaltungsdiagramm, welches eine
Struktur einer Abtastschaltung 101 in Übereinstimmung
mit einer dritten bevorzugten Ausführungsform der vor
liegenden Erfindung darstellt. Die Abtastschaltung 101
ist ähnlich der Abtastschaltung 100 der ersten bevor
zugten Ausführungsform und ist dahingehend modifiziert,
daß die Phasenbezugserfassungsschaltung 4 durch eine
Phasenbezugserfassungsschaltung 41 ersetzt ist.
Fig. 19 zeigt ein Schaltungsdiagramm, welches ein
Beispiel einer Struktur der Phasenbezugserfassungs
schaltung 41 darstellt. Die Phasenbezugserfassungs
schaltung 41 weist (n+1)-Bit-Flip-Flops vom D-Typ 6a,
6b, 6c und 6d, welche seriell miteinander verbunden
sind, (n+1)-Bit-Größenkomparatoren 7a und 7b sowie ein
ODER-Gatter 8 und ein UND-Gatter 9 auf. Die Flip-Flops
6a, 6b, 6c und 6d des D-Typs geben verzögerte Grundsignale
DD⟨ n:0 ⟩, DC⟨ n:0 ⟩, DB⟨ n:0 ⟩ bzw. DA⟨ n:0 ⟩ aus, welche
durch Verzögerung des Grundsignales D⟨ n:0 ⟩ bei einer Ak
tivierung des Abtasttaktes Φ₂ erlangt werden.
Entsprechend der Schaltung von Fig. 19 arbeiten die
Flip-Flops 6a, 6b und 6c des D-Typs wie die Flip-Flops
6b, 6c und 6d des D-Typs der Schaltung von Fig. 4. Da
her wird das Phasenbezugssignal ORG aktiviert, während
sich das verzögerte Grundsignal DB⟨ n:0 ⟩ innerhalb des
Bereichs von Θ = -45° bis +45° befindet.
Fig. 20 zeigt ein Schaltungsdiagramm, welches ein
anderes Beispiel einer Struktur der Phasenbezugserfassungs
schaltung 41 darstellt. Entsprechend der Schaltung
von Fig. 20 arbeiten die Flip-Flops 6b, 6c und 6d des
D-Typs wie die Flip-Flops 6b, 6c und 6d des D-Typs der
Schaltung von Fig. 4. Daher wird das Phasenbezugssignal
ORG aktiviert, während sich das verzögerte Grundsignal
DA⟨ n:0 ⟩ innerhalb des Bereiches Θ = -45° bis +45° befin
det. Demzufolge ergibt sich zwischen dem Phasenbezugs
signal ORG, dem Grundsignal D⟨ n:0 ⟩ und den verzögerten
Grundsignalen DD⟨ n:0 ⟩, DC⟨ n:0 ⟩, DB⟨ n:0 ⟩ und DA⟨ n:0 ⟩ eine
Beziehung, wie sie in dem Zeitablaufsdiagramm von Fig. 21
dargestellt ist.
Fig. 22 zeigt ein Schaltungsdiagramm, welches ein
weiteres Beispiel einer Struktur der Phasenbezugserfas
sungsschaltung 41 darstellt. Den Fig. 5 bis 8 ist es zu
entnehmen, daß der Zeitablauf, bei welchem das Grundsignal
den Wert Sn besitzt, innerhalb des Bereichs von Θ
= -45° bis +45° liegt, wenn Gleichung 4 erfüllt wird.
Sn+2 ≧ Sn+3 und Sn+3 < Sn (Gleichung 4)
Die von dem Größenkomparator 7a und dem ODER-Gatter
8 durchgeführte Beurteilung wurde im Hinblick auf die
erste Bedingung der Gleichung 4 durchgeführt und die
von dem Größenkomparator 7b durchgeführte Beurteilung
wurde im Hinblick auf die zweite Bedingung von Glei
chung 4 durchgeführt. Durch Bilden eines logischen Pro
duktes der zwei Beurteilungsergebnisse von dem UND-Gatter
9 wird eine zusammenfassende Beurteilung im Hin
blick auf Gleichung 4 insgesamt erzielt.
Entsprechend der Schaltung von Fig. 22 wird das
Phasenbezugssignal ORG aktiviert, während sich das ver
zögerte Grundsignal DA⟨ n:0 ⟩ in dem Bereich von Θ
= -45° bis +45° befindet.
Fig. 23 zeigt ein Schaltungsdiagramm, welches ein
weiteres Beispiel einer Struktur der Phasenbezugserfas
sungsschaltung 41 darstellt. Aus den Fig. 5 bis 8 ist es
ersichtlich, daß der Zeitablauf, bei welchem das Grund
signal den Wert Sn besitzt, in dem Bereich von Θ1
= -45° bis +45° liegt, wenn Gleichung 5 erfüllt wird.
Sn ≦ Sn+1 und Sn+3 < Sn (Gleichung 5)
Die von dem Größenkomparator 7a und dem ODER-Gatter
8 durchgeführte Beurteilung erfolgt im Hinblick auf
die erste Bedingung der Gleichung 5 und die von dem
Größenkomparator 7b durchgeführte Beurteilung erfolgt
im Hinblick auf die zweite Bedingung von Gleichung 5.
Durch Bilden eines logischen Produktes der zwei Beur
teilungsergebnisse durch das UND-Gatter 9 wird insge
samt eine zusammenfassende Beurteilung im Hinblick auf
Gleichung 5 erzielt.
Entsprechend der Schaltung von Fig. 23 wird ein
Phasenbezugssignal ORG aktiviert, während sich das ver
zögerte Grundsignal DA⟨ n:0 ⟩ in dem Bereich von Θ
= -45° bis +45° befindet.
Somit können diese vier Typen von verzögerten
Grundsingalen erzeugt werden, um das Phasenbezugssignal
ORG aus den dreien der vier Typen der verzögerten
Grundsignale zu erlangen.
Im folgenden wird eine vierte bevorzugte Ausfüh
rungsform beschrieben.
Fig. 24 zeigt ein Schaltungsdiagramm, welches eine
Struktur einer Phasendifferenzerfassungsschaltung 5 in
Übereinstimmung mit einer vierten bevorzugten Ausfüh
rungsform der vorliegenden Erfindung darstellt. Die
Phasendifferenzerfassungsschaltung 5 weist Größenkompa
ratoren 7d und 7e auf. Entsprechend einer vorbestimmten
Regel erfaßt die Phasendifferenzerfassungsschaltung 5,
welches der drei verzögerten Grundsignale DA⟨ n:0 ⟩,
DB⟨ n:0 ⟩ und DC⟨ n:0 ⟩ größer als die zwei anderen ist.
Fig. 25 zeigt ein Vektordiagramm, welches die Phase
des Farbsynchronsignales bezüglich der Farbdifferenzsi
gnale (R-Y) und (B-Y) in dem PAL-Verfahren darstellt.
Da bei dem PAL-Verfahren der Vektor des Farbsynchron
signales Phasenunterschiede von +135° und -135° bezüglich
der Achse (B-Y) besitzt, ist ein Abtasten zu dem in
Fig. 7 dargestellten Zeitablauf, das heißt, bei Θ = 45°,
135°, 225°, 315°, . . ., am geeignetsten.
Wenn die Werte des zu einem aufeinanderfolgenden
Zeitablauf abgetasteten Grundsignales zueinander gleich
sind, befindet sich das äquivalente Signal EQU auf einem
Pegel des logischen Zustandes "H". Der Größenkompa
rator 7d wird dazu verwendet, dies zu realisieren.
Da die Situation von Fig. 5 hervorgerufen wird,
wenn die zwei Werte der zu jedem anderen Zeitablauf ab
getasteten Grundsignale zueinander gleich sind, wird
demgegenüber beurteilt, daß die Phase um 45° nacheilt.
Wenn von diesen zwei Werten des Grundsignals der sich
aus dem früheren Abtasten ergebende Wert größer als der
andere ist, entspricht die Situation derjenigen von
Fig. 6, wo beurteilt wird, daß ein Phasennacheilen vor
liegt, und das nicht-äquivalente Signal UPDN auf
einen Pegel des logischen Zustandes "H" steigt. Der
Zweck des Bereitstellens des Größenkomparators 7e und
eines ODER-Gatters 9a besteht darin, dies zu realisie
ren.
Entsprechend der vierten bevorzugten Ausführungs
form ist es somit, wie bei dem vorher bezüglich der ersten be
vorzugten Ausführungsform beschriebenen NTSC-Verfahren,
möglich, automatisch den optimalen Abtastzeitab
lauf zu finden und ebenso die Phase des Abtasttaktes Φ₂ in dem
PAL-Verfahren zu steuern.
Vorstehend wurde eine Abtastschaltung, eine Phasen
bezugserfassungsschaltung und eine Abtasttaktverschie
bungsschaltung offenbart. Die Abtastschaltung ist un
empfindlich gegenüber einem Einfluß von strukturellen
Komponenten und Veränderungen der Umgebung. Eine Pha
sendifferenzerfassungsschaltung erfaßt eine Abweichung
eines Abtasttaktes von dem optimalen Abtastzeitablauf
und gibt ein Phasendifferenzsignal aus. Demgegenüber
wird ein Phasenbezugssignal, welches als Bezug zum Be
stimmen eines Phasenvorrückens und eines Phasennachei
lens verwendet wird, von einer Phasenbezugserfassungs
schaltung erzeugt. In Übereinstimmung mit diesen Signalen
verschiebt eine Abtasttaktverschiebungsschaltung
den Abtasttakt derart, daß der Abtasttakt zu einem op
timalen Abtastzeitablauf aktiviert wird. Das Abtasten
wird in Übereinstimmung mit einem derartigen Abtasttakt
durchgeführt, wodurch ein Grundsignal erzeugt wird, aus
welchem das Phasenbezugssignal und das Phasendifferenz
signal (das heißt ein äquivalentes Signal und ein
nicht-äquivalentes Signal) erzeugt werden. Mittels
eines Rückkopplungssteuerns wird der Abtasttakt
automatisch zu einem optimalen Abtastzeitablauf
aktiviert.
Claims (17)
1. Abtastschaltung, die ein analoges abzutastendes Signal
unter Verwendung eines Abtasttaktes abtastet, wobei das ab
zutastende Signal ein Primärsignal beinhaltet, welches
durch ein Demodulieren eines Trägers und eines Vordergrund
signales erlangt wird, welches dieselbe Frequenz wie dieje
nige des Trägers besitzt und dem Primärsignal vorangeht,
wobei der Abtasttakt eine Frequenz besitzt, die m mal so
groß wie die Frequenz des Trägers ist (m ist eine ganze
Zahl), wobei die Abtastschaltung folgende Komponenten auf
weist:
- (a) einen A/D-Wandler, der das abzutastende Signal in Übereinstimmung mit dem Abtasttakt abtastet und ein digitales Grundsignal erzeugt;
- (b) eine Phasenbezugserfassungsschaltung, die mindestens drei verzögerte Grundsignale, die zueinander unter schiedliche Phasen besitzen und die durch ein zu dem Ab tasttakt synchrones Verzögern des Grundsignales erlangt werden, und ein Phasenbezugssignal erzeugt, das einen Bezug einer Phase des Abtasttaktes anzeigt und durch ein Verglei chen von Werten der verzögerten Grundsignale in Überein stimmung mit einer vorbestimmten Regel erzielt wird;
- (c) eine Phasendifferenzerfassungsschaltung, die durch ein Vergleichen von Werten der verzögerten Grundsi gnale in Übereinstimmung mit einer vorbestimmten Regel ein Phasendifferenzsignal aus den verzögerten Grundsignalen er zeugt, wobei das Phasendifferenzsignal einen Phasenunter schied zwischen dem Vordergrundsignal und dem Grundsignal anzeigt, wenn das Phasenbezugssignal aktiv ist; und
- (d) eine Abtasttaktverschiebungsschaltung, die die Phase des Abtasttaktes in Übereinstimmung mit dem Phasen differenzsignal lediglich dann verschiebt, wenn das Phasen bezugssignal aktiv ist, um dadurch den Abtasttakt dem A/D- Wandler und der Phasenbezugserfassungsschaltung zuzuführen.
2. Abtastschaltung nach Anspruch 1, dadurch gekennzeich
net, daß das Phasenbezugssignal während eines Zyklusses des
Abtasttaktes aktiviert wird, der von einer Zeit des Akti
vierens des Abtasttaktes innerhalb eines Bereiches von 1/2 m
eines Zyklusses von einem Mittelwert des Vordergrundsignales
zwischen einer früheren Zeit und einer zukünftigen Zeit
beginnt.
3. Abtastschaltung nach Anspruch 2, dadurch gekennzeich
net, daß
die ganze Zahl m den Wert 4 besitzt und dadurch, daß
die Phasenbezugserfassungsschaltung folgende Komponenten
beinhaltet:
- (b-1) eine erste Signalübertragungseinrichtung mit einem Eingangsanschluß, der das Grundsignal empfängt, und einem Ausgangsanschluß, der als Reaktion auf ein Aktivieren des Abtasttaktes ein Signal, welches an dem Eingangsan schluß empfangen wird, als ein erstes verzögertes Grundsi gnal der verzögerten Grundsignale überträgt;
- (b-2) eine zweite Signalübertragungseinrichtung mit einem Eingangsanschluß, der das erste verzögerte Grundsignal empfängt, und einem Ausgangsanschluß, der als Reaktion auf ein Aktivieren des Abtasttaktes ein Signal, welches dem Eingangsanschluß der zweiten Signalübertragungseinrichtung zugeführt wird, als ein zweites verzögertes Grundsignal der verzögerten Grundsignale überträgt;
- (b-3) eine dritte Signalübertragungseinrichtung mit einem Eingangsanschluß, der das zweite verzögerte Grundsignal empfängt, und einem Ausgangsanschluß, der als Reaktion auf ein Aktivieren des Abtasttaktes ein Signal, welches dem Eingangsanschluß der dritten Signalübertragungseinrichtung zugeführt wird, als ein drittes verzögertes Grundsignal der verzögerten Grundsignale überträgt;
- (b-4) eine vierte Signalübertragungseinrichtung mit einem Eingangsanschluß, der das dritte verzögerte Grundsignal empfängt, und einem Ausgangsanschluß, der als Reaktion auf ein Aktivieren des Abtasttaktes ein Signal, welches dem Eingangsanschluß der vierten Signalübertragungseinrichtung zugeführt wird, als ein viertes verzögertes Grundsignal der verzögerten Grundsignale überträgt; und
- (b-5) einen Komparator, der das Phasenbezugssignal aus gibt, welches aktiviert wird, wenn während des bestimmten Zyklusses des Vordergrundsignales das erste verzögerte Grundsignal kleiner als das vierte verzögerte Grundsignal ist und kleiner oder gleich als das zweite verzögerte Grundsignal ist.
4. Abtastschaltung nach Anspruch 2, dadurch gekennzeich
net, daß
die ganze Zahl m den Wert 4 besitzt und dadurch, daß
die Phasenbezugserfassungsschaltung folgende Komponenten
beinhaltet:
- (b-1) eine erste Signalübertragungseinrichtung mit einem Eingangsanschluß, der das Grundsignal empfängt, und einem Ausgangsanschluß, der als Reaktion auf ein Aktivieren des Abtasttaktes ein Signal, welches an dem Eingangsan schluß empfangen wird, als ein erstes verzögertes Grundsi gnal der verzögerten Grundsignale überträgt;
- (b-2) eine zweite Signalübertragungseinrichtung mit einem Eingangsanschluß, der das erste verzögerte Grundsignal empfängt, und einem Ausgangsanschluß, der als Reaktion auf ein Aktivieren des Abtasttaktes ein Signal, welches dem Eingangsanschluß der zweiten Signalübertragungseinrichtung zugeführt wird, als ein zweites verzögertes Grundsignal der verzögerten Grundsignale überträgt;
- (b-3) eine dritte Signalübertragungseinrichtung mit einem Eingangsanschluß, der das zweite verzögerte Grundsignal empfängt, und einem Ausgangsanschluß, der als Reaktion auf ein Aktivieren des Abtasttaktes ein Signal, welches dem Eingangsanschluß der dritten Signalübertragungseinrichtung zugeführt wird, als ein drittes verzögertes Grundsignal der verzögerten Grundsignale überträgt;
- (b-4) eine vierte Signalübertragungseinrichtung mit einem Eingangsanschluß, der das dritte verzögerte Grundsignal empfängt, und einem Ausgangsanschluß, der als Reaktion auf ein Aktivieren des Abtasttaktes ein Signal, welches dem Eingangsanschluß der vierten Signalübertragungseinrichtung zugeführt wird, als ein viertes verzögertes Grundsignal der verzögerten Grundsignale überträgt; und
- (b-5) einen Komparator, der das Phasenbezugssignal aus gibt, welches aktiviert wird, wenn während des bestimmten Zyklusses des Vordergrundsignales das vierte verzögerte Grundsignal größer als das erste verzögerte Grundsignal ist und kleiner oder gleich als das dritte verzögerte Grundsignal ist.
5. Abtastschaltung nach Anspruch 2, dadurch gekennzeich
net, daß
die ganze Zahl m den Wert 4 besitzt und dadurch, daß
die Phasenbezugserfassungsschaltung folgende Komponenten
beinhaltet:
- (b-1) eine erste Signalübertragungseinrichtung mit einem Eingangsanschluß, der das Grundsignal empfängt, und einem Ausgangsanschluß, der als Reaktion auf ein Aktivieren des Abtasttaktes ein Signal, welches an dem Eingangsan schluß empfangen wird, als ein erstes verzögertes Grundsi gnal der verzögerten Grundsignale überträgt;
- (b-2) eine zweite Signalübertragungseinrichtung mit einem Eingangsanschluß, der das erste verzögerte Grundsignal empfängt, und einem Ausgangsanschluß, der als Reaktion auf ein Aktivieren des Abtasttaktes ein Signal, welches dem Eingangsanschluß der zweiten Signalübertragungseinrichtung zugeführt wird, als ein zweites verzögertes Grundsignal der verzögerten Grundsignale überträgt;
- (b-3) eine dritte Signalübertragungseinrichtung mit einem Eingangsanschluß, der das zweite verzögerte Grundsignal empfängt, und einem Ausgangsanschluß, der als Reaktion auf ein Aktivieren des Abtasttaktes ein Signal, welches dem Eingangsanschluß der dritten Signalübertragungseinrichtung zugeführt wird, als ein drittes verzögertes Grundsignal der verzögerten Grundsignale überträgt;
- (b-4) einen ersten Komparator, der das Phasenbezugssi gnal ausgibt, welches aktiviert wird, wenn während des be stimmten Zyklusses des Vordergrundsignales das zweite ver zögerte Grundsignal größer als das erste verzögerte Grund signal ist und das dritte verzögerte Grundsignal kleiner oder gleich als das zweite verzögerte Grundsignal ist.
6. Abtastschaltung nach Anspruch 5, dadurch gekennzeich
net, daß die Phasendifferenzerfassungsschaltung
- (c-1) einen zweiten Komparator beinhaltet, der das dritte und das erste verzögerte Grundsignal vergleicht und ein äquivalentes Signal, welches aktiviert wird, wenn das dritte und das erste verzögerte Grundsignal zueinander gleich sind, und ein nicht-äquivalentes Signal ausgibt, welches aktiviert wird, wenn das dritte verzögerte Grundsi gnal größer als das erste verzögerte Grundsignal ist, und dadurch, daß das äquivalente und das nicht-äquivalente Signal das Phasendifferenzsignal bilden.
7. Abtastschaltung nach Anspruch 5, dadurch gekennzeich
net, daß die Phasendifferenzerfassungsschaltung
- (c-1) einen zweiten Komparator, der ein äquivalentes Signal ausgibt, welches aktiviert wird, wenn das dritte und das zweite verzögerte Signal zueinander gleich sind; und
- (c-2) einen dritten Komparator beinhaltet, der ein nicht-äquivalentes Signal ausgibt, welches aktiviert wird, wenn das dritte verzögerte Grundsignal größer oder gleich als das erste verzögerte Grundsignal ist, und dadurch, daß das äquivalente Signal und das nicht-äquivalente Signal das Phasendifferenzsignal bilden.
8. Abtastschaltung nach Anspruch 2, dadurch gekennzeich
net, daß
das Phasendifferenzsignal von einem äquivalenten Signal,
welches aktiviert wird, wenn das abzutastende Signal
zu einem optimalen Zeitablauf abgetastet wird, und einem
nicht-äquivalenten Signal gebildet wird, welches während
des Aktivierens des Phasenbezugssignales anzeigt, daß das
Aktivieren eine Zeitablaufsverzögerung des Abtastens aus
drückt,
und die Abtasttaktverschiebungsschaltung
- (d-1) eine Verzögerungseinrichtung, die ein Schiebe steuersignal und den Abtasttakt empfängt und den Abtasttakt in Übereinstimmung mit dem Schiebesteuersignal verzögert;
- (d-2) einen Zähler, der den Abtasttakt, welcher von der Verzögerungseinrichtung verzögert wird, zählt und das Schiebesteuersignal erzeugt, wobei eine Richtung, in welche der Zähler zählt, von dem nicht-äquivalenten Signal be stimmt wird; und
- (d-3) eine Einrichtung zum Ermöglichen des Zählbetriebs beinhaltet, um dem Zähler lediglich dann ein Zählen zu er möglichen, wenn das nicht-äquivalente Signal nicht aktiv, das Phasensignal jedoch aktiv ist.
9. Abtastschaltung nach Anspruch 8, dadurch gekennzeichnet,
daß die Verzögerungseinrichtung
- (d-1-1) eine Mehrzahl von Verzögerungselementen, die seriell miteinander verbunden sind;
- (d-1-2) dieselbe Anzahl von Eingangsanschlüssen wie diejenige der in einer Mehrzahl vorkommenden Verzögerungs elemente, wobei jeweils ein Ausgangssignal eines zugeordne ten Verzögerungselementes empfangen wird; und
- (d-1-3) einen Wähler beinhaltet, der einen der Daten werte, welche den Eingangsanschlüssen in Übereinstimmung mit dem Schiebesteuersignal zugeführt werden, selektiv aus gibt.
10. Abtastschaltung nach Anspruch 8, dadurch gekennzeich
net, daß der Zähler
- (d-2-1) einen Freigabeanschluß beinhaltet, der einen Betrieb des Zählers steuert, und dadurch, daß die Einrichtung zum Ermöglichen des Zählerbetriebs
- (d-3-1) einen Inverter, der das äquivalente Signal umkehrt; und
- (d-3-2) ein Logikelement mit einem Eingangsanschluß, der ein Ausgangssignal des Inverters und das Phasenbezugs signal empfängt und einen Ausgangsanschluß beinhaltet, der ein logisches Produkt ausgibt, welches an dem Eingangsan schluß des Logikelementes erlangt wird, wobei der Ausgangsan schluß des Logikelementes mit dem Freigabeanschluß ver bunden ist.
11. Abtastschaltung nach Anspruch 8, dadurch gekennzeich
net, daß die Abtasttaktverschiebungsschaltung des weiteren
- (d-4) eine Zählrichtungsumkehreinrichtung beinhaltet, die eine Zählrichtung umkehrt, wenn der Zähler eine Maxi malzahl oder eine Minimalzahl registriert.
12. Abtastschaltung nach Anspruch 11, dadurch gekennzeich
net, daß
der Zähler ein Austragssignal ausgibt, welches akti
viert wird, wenn der Zähler die Maximalzahl oder die Mini
malzahl registriert, und dadurch, daß
die Zählrichtungsumkehreinrichtung
- (d-4-1) ein Flip-Flop, das ein Umkehrsteuersignal ausgibt, welches von dem Austragssignal gesetzt und von dem äquivalenten Signal zurückgesetzt wird; und
- (d-4-2) ein Logikelement beinhaltet, das das nicht- äquivalente Signal als Reaktion auf ein Deaktivieren des Umkehrsteuersignales überträgt und das nicht-äquivalente Signal als Reaktion auf ein Aktivieren des Umkehrsteuersi gnales umkehrt und überträgt.
13. Abtastschaltung nach Anspruch 11, dadurch gekennzeich
net, daß die Verschiebungseinrichtung den Abtasttakt inner
halb eines Bereiches von 3/8 des Zyklusses des Vordergrund
signales verschiebt.
14. Abtastschaltung nach Anspruch 11, dadurch gekennzeich
net, daß die Abtasttaktverschiebungsschaltung des weiteren
- (d-5) eine Zählbeendigungseinrichtung beinhaltet, die ein Aufwärtszählen verhindert, wenn der Zähler die Maximal zahl registriert, und ein Abwärtszählen verhindert, wenn der Zähler die Minimalzahl registriert.
15. Phasenbezugserfassungsschaltung, die ein Grundsignal
findet, welches durch ein Abtasten eines abzutastenden Signales
in Übereinstimmung mit einem Abtasttakt erzielt
wird, welcher an Intervallen von 1/4 eines Zyklusses des
abzutastenden Signales aktiviert wird, und die ein Phasen
bezugssignal ausgibt, welches als Bezug dient, um zu be
stimmen, ob das abzutastende Signal mit einer vorbestimmten
Phase abgetastet wird, und welches als Reaktion auf das
Grundsignal aktiviert wird, wobei die Phasenbezugserfas
sungsschaltung aufweist:
- (a) eine erste Signalübertragungseinrichtung mit einem Eingangsanschluß, der ein Grundsignal empfängt, und einem Ausgangsanschluß, der als Reaktion auf ein Aktivieren des Abtasttaktes ein Signal, welches an dem Eingangsan schluß empfangen wird, überträgt, wobei das Signal von dem Ausgangsanschluß als ein erstes verzögertes Grundsignal der verzögerten Grundsignale ausgegeben wird;
- (b) eine zweite Signalübertragungseinrichtung mit einem Eingangsanschluß, der das erste verzögerte Grundsignal empfängt, und einem Ausgangsanschluß, der als Reaktion auf ein Aktivieren des Abtasttaktes ein Signal, welches dem Eingangsanschluß der zweiten Signalübertragungseinrichtung zugeführt wird, überträgt, wobei das Signal von dem Aus gangsanschluß als ein zweites verzögertes Grundsignal der verzögerten Grundsignale ausgegeben wird;
- (c) eine dritte Signalübertragungseinrichtung mit einem Eingangsanschluß, der das zweite verzögerte Grundsignal empfängt, und einem Ausgangsanschluß, der als Reaktion auf ein Aktivieren des Abtasttaktes ein Signal, welches dem Eingangsanschluß der dritten Signalübertragungseinrichtung zugeführt wird, überträgt, wobei das Signal von dem Aus gangsanschluß als ein drittes verzögertes Grundsignal der verzögerten Grundsignale ausgegeben wird; und
- (d) einen ersten Komparator, der das Phasenbezugssignal ausgibt, welches aktiviert wird, wenn während eines bestimmten Zyklusses des Vordergrundsignales das zweite verzögerte Grundsignal größer als das erste verzögerte Grundsignal ist und das dritte verzögerte Grundsignal kleiner oder gleich als das zweite verzögerte Grundsignal ist.
16. Abtasttaktverschiebungsschaltung, die eine Phase eines
Abtasttaktes während des Abtastens eines abzutastenden Si
gnales in Übereinstimmung mit dem Abtasttakt schiebt, welcher
an Intervallen von 1/4 eines Zyklusses des abzutastenden
Signales derart aktiviert wird, daß das abzutastende
Signal mit einer vorbestimmten Phase abgetastet wird, wobei
die Abtasttaktverschiebungsschaltung
- (x-1) ein Übereinstimmungssignal, welches anzeigt, ob eine Phase des Abtasttaktes von der vorbestimmten Phase ab weicht;
- (x-2) ein Phasenbezugssignal, welches eine Abweichung der Phase des Abtasttaktes von der vorbestimmten Phase aus drückt; und
- (x-3) ein Nicht-Übereinstimmungssignal empfängt, welches eine Richtung der Abweichung von der Phase des Abtast taktes und der vorbestimmten Phase ausdrückt, wenn das Pha senbezugssignal aktiv ist,
wobei die Abtastverschiebungsschaltung aufweist:
- (a) eine Verzögerungseinrichtung, die ein Schiebe steuersignal und den Abtasttakt empfängt und den Abtasttakt in Übereinstimmung mit dem Schiebesteuersignal verzögert;
- (b) einen Zähler, der den Abtasttakt zählt, welcher von der Verzögerungseinrichtung verzögert wird, und der das Schiebesteuersignal erzeugt, wobei eine Richtung, in welche der Zähler zählt, von dem Nicht-Übereinstimmungssignal be stimmt wird; und
- (c) eine Einrichtung zum Ermöglichen eines Zählerbe triebs, um dem Zähler lediglich dann ein Zählen zu ermögli chen, wenn das Übereinstimmungssignal nicht aktiv, das Pha senbezugssignal jedoch aktiv ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6149747A JPH0818991A (ja) | 1994-06-30 | 1994-06-30 | 標本化回路並びに位相基準検出回路及び標本化クロック移動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19524006A1 DE19524006A1 (de) | 1996-01-11 |
DE19524006C2 true DE19524006C2 (de) | 1997-03-20 |
Family
ID=15481892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19524006A Expired - Fee Related DE19524006C2 (de) | 1994-06-30 | 1995-06-30 | Abtastschaltung, Phasenbezugserfassungsschaltung und Abtasttaktverschiebungsschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5534807A (de) |
JP (1) | JPH0818991A (de) |
DE (1) | DE19524006C2 (de) |
GB (1) | GB2291292B (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI229504B (en) * | 2002-10-25 | 2005-03-11 | Via Tech Inc | Clock skew indicating apparatus for integrated circuit chip |
US7109760B1 (en) * | 2004-01-05 | 2006-09-19 | Integrated Device Technology, Inc. | Delay-locked loop (DLL) integrated circuits that support efficient phase locking of clock signals having non-unity duty cycles |
US7279938B1 (en) | 2004-01-05 | 2007-10-09 | Integrated Device Technology, Inc. | Delay chain integrated circuits having binary-weighted delay chain units with built-in phase comparators therein |
US7764935B2 (en) * | 2006-12-21 | 2010-07-27 | Nokia Corporation | Phase and power calibration in active antennas |
CN101599926B (zh) * | 2008-06-04 | 2012-11-21 | 联咏科技股份有限公司 | 差动传输器及其数据截取自动调整方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4061977A (en) * | 1976-05-17 | 1977-12-06 | Hycom Incorporated | Phase tracking network |
US4232399A (en) * | 1978-10-05 | 1980-11-04 | Bell Telephone Laboratories, Incorporated | Continuously variable phase shift network |
JPS5715586A (en) * | 1980-07-02 | 1982-01-26 | Sony Corp | Code modulator for video signal |
US4463371A (en) * | 1982-05-28 | 1984-07-31 | Rca Corporation | Clock generation apparatus for a digital television system |
US4737670A (en) * | 1984-11-09 | 1988-04-12 | Lsi Logic Corporation | Delay control circuit |
US4862014A (en) * | 1986-07-01 | 1989-08-29 | Hughes Aircraft Company | Method and apparatus for controlling the phase of signal driving a ferrimagnetic load |
US5204559A (en) * | 1991-01-23 | 1993-04-20 | Vitesse Semiconductor Corporation | Method and apparatus for controlling clock skew |
US5179303A (en) * | 1991-10-24 | 1993-01-12 | Northern Telecom Limited | Signal delay apparatus employing a phase locked loop |
US5394024A (en) * | 1992-12-17 | 1995-02-28 | Vlsi Technology, Inc. | Circuit for eliminating off-chip to on-chip clock skew |
-
1994
- 1994-06-30 JP JP6149747A patent/JPH0818991A/ja active Pending
-
1995
- 1995-03-21 US US08/407,652 patent/US5534807A/en not_active Expired - Fee Related
- 1995-03-28 GB GB9506352A patent/GB2291292B/en not_active Expired - Fee Related
- 1995-06-30 DE DE19524006A patent/DE19524006C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB9506352D0 (en) | 1995-05-17 |
GB2291292B (en) | 1999-01-27 |
GB2291292A (en) | 1996-01-17 |
US5534807A (en) | 1996-07-09 |
JPH0818991A (ja) | 1996-01-19 |
DE19524006A1 (de) | 1996-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0102598B1 (de) | Vorrichtung zur Phasensynchronisierung | |
DE60301364T2 (de) | Taktrückgewinnungsschaltung | |
DE3125999C2 (de) | ||
DE3311958A1 (de) | Synchronisationsanordnung fuer videogeraete | |
DE3225042A1 (de) | Verfahren und vorrichtung zum betrieb eines mikroprozessors in synchronismus mit einem videosignal | |
DE2355470B2 (de) | Taktgeber | |
DE2636480B2 (de) | Zeitbasis-Korrektureinrichtung zur Korrektur von Zeitbasisfehlern in Video- | |
EP0442578B1 (de) | Fernsehempfangsteil | |
DE19709770A1 (de) | Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist | |
DE2920180A1 (de) | Kanalwaehler | |
DE2848881A1 (de) | Fernsehempfaenger mit automatischer phasenregelung | |
DE60213443T2 (de) | Speicherschaltung und schaltung zur erkennung eines gültigen überganges | |
DE19524006C2 (de) | Abtastschaltung, Phasenbezugserfassungsschaltung und Abtasttaktverschiebungsschaltung | |
DE3825908C2 (de) | ||
DE3905669C2 (de) | Schaltungsanordnung zur Ableitung von Synchronsignalen aus einem digitalen Videosignal | |
DE3929814C2 (de) | ||
DE3232358A1 (de) | Farbfernsehempfaenger mit digitaler signalverarbeitung | |
DE10392531T5 (de) | PLL für Taktrückgewinnung mit Initialisierungssequenz | |
DE3028945C2 (de) | Abstimmeinrichtung mit phasensynchronisierter Schleife und Maßnahmen zur automatischen Feinabstimmung | |
DE3839875C2 (de) | ||
DE3609135C2 (de) | ||
DE3435764A1 (de) | Schaltung zur ausblendung eines taktsignals | |
DE3130156C2 (de) | Digitaler Frequenz-Phasenkomparator | |
DE3903922C2 (de) | Einrichtung zum Synchronisieren von Videosignalen | |
DE3615952A1 (de) | Taktgenerator fuer digitale demodulatoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |