DE3435764A1

DE3435764A1 - Schaltung zur ausblendung eines taktsignals

Info

Publication number: DE3435764A1
Application number: DE19843435764
Authority: DE
Inventors: Toshiro Tama Suzuki; Hiroshi Kokubunji Takatori; Keiji Yokohama Tomooka
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-09-30
Filing date: 1984-09-28
Publication date: 1985-05-02
Also published as: US4658217A; DE3435764C2; CA1238703A; JPS6074745A

Description

Die Erfindung betrifft eine Schaltung zur Ausblendung eines Taktsignals und insbesondere eine Schaltung, die in einen Übertragungsweg eines Datensignals, wie z.B. eines PCM-Digitalsignals, einbezogen ist, so daß ein Taktsignal, dessen Frequenz gleich der Datenübertragungsrate (Bit-Rate) des Datensignals ist, und dessen Phase eine vorgegebene Beziehung zu der des Datensignals hat, aus dem empfangenen Datensignal entzogen werden kann. Die vorliegende Erfindung betrifft insbesondere auch eine Schaltung zur Ausblendung eines Taktsignals, die sich zur Anordnung in einem Übertragungsweg eignet, in dem der Entscheidungstakt beispielsweise aufgrund eines Echos, das infolge einer Fehlanpassung an den Eingangs- und Ausgangsanschlüssen des Übertragungsweges oder einer Impedanz-Diskontinuität im übertragungsweg erzeugt wird, dazu neigt, beträchtlich von dem richtigen Takt abzuweichen.

Bei der übertragung eines Datensignals, wie z.B. eines PCM-Digitalsignals, ist für die Regeneration des von einem Zwischenregenerator oder einem Empfänger aufgenommenen Impulssignals ein mit der Übertragungsrate (Bit-Rate) und Phase des übertragenen Impulssignals synchronisiertes Taktsignal erforderlich. Zu diesem Zweck wird in einer Schaltung zur Ausblendung eines Taktsignals nach dem Stand der Technik das empfangene Datensignal (nach Durchlaufen eines Entzerrers) einer Vollweg-Gleichrichtung unterzogen, und das gleichgerichtete Signal durchläuft einen Schmalband-Filter, z.B. einen auf die Frequenz des übertragenen Signals (Datensignals) abgestimmten LC-Schwingkreis, um die Grundfrequenz-Komponente des übertragenen Signals auszublenden. Diese entzogene Grundfrequenz-Komponente wird anschließend in ein mit der Übertragungsrate des übertragenen Signals synchronisiertes Taktsignal umgeformt. Ein von einem spannungsgesteuerten Oszillator (VCO)

erzeugtes Taktsignal mit einer Mittenfrequenz der Schwingung, die η-mal (n: ganze Zahl) so hoch wie die Grundfrequenz des übertragenen Signals ist, wird währenddessen einer Frequenzteilung unterzogen, um ein Taktsignal mit einer Frequenz zu erhalten, die annähernd gleich der Übertragungsrate des übertragenen Signals ist. Das gewünschte Taktsignal wird aus dem übertragenen Signal mittels eines sogenannten phasenverriegelten oder NachlaufSynchronisations-Schaltkreises {PLL: phase locked loop) ausgeblendet,in dem die Phase des späteren Taktsignals mit der des früheren Taktsignals verglichen wird und das sich ergebende Differenzsignal einen Tiefpaß-, Filter durchläuft, um die Frequenz und Phase des Ausgangssignals des VCO zu steuern.

Das derart gewonnene Taktsignal wird zur Identifikation oder Unterscheidung des Impulssignals am Zwischenregenerator oder Empfänger verwendet. Die Beziehung zwischen der Phase des entzogenen Taktsignals und der des empfangenen Impulssignals ist jedoch aus unterschiedlichen Gründen nicht immer optimal, selbst wenn die Frequenz des entzogenen Taktsignals gleich der Grundfrequenz des empfangenen Impulssignals ist.

Um die gewünschte optimale Phasenbeziehung zwischen diesen Signalen zu erhalten, ist im allgemeinen am Ausgang des oben beschriebenen Schwingkreises eine Phasensteuerung vorgesehen, so daß eine Taktabweichung, die beispielsweise in den Komponenten auftretenden Fehlern oder einer Abweichung der Charakteristik des Übertragungsweges von der normalen Charakteristik zuzuschreiben ist, kompensiert werden kann. Diese Phasensteuerung weist im allgemeinen einen Phasenschieber mit einem veränderlichen kapazitiven Element auf. Ein mit einem Nebensprech-Rauschen oder ähnlichem überlagertes Zufallsmuster-Testsignal wird an den Eingangsanschluß des Phasenschiebers angelegt, und das veränderliche kapazitive Element wird in geeigneter Weise so eingestellt, daß der Taktjitter oder die Fehlerrate minimiert wird.

Der Betrieb einer derartigen Phasensteuerung führt jedoch, wie im folgenden beschrieben, zu verschiedenen Problemen.

In einer bislang benutzten einfachen Phasensteuerung ist der steuerbare Phasenbereich schmal oder reicht nur von -30° bis +30°, bezogen auf die interne Bit-Rate. Deshalb ist die Phasensteuerung nicht geeignet, die Phase hinreichend einzustellen, wenn in einem übertragungssystem, in dem, wie später beschrieben, in einem übertragenen Signal ein beträchtliches Echo auftritt, eine Steuerungsmöglichkeit in einem breiten Phasenbereich erforderlich ist.

Das zweite Problem ist die fehlende Anpassungsfähigkeit bezüglich der Frequenz eines übertragenen Signals. Da der steuerbare Phasenbereich der Phasensteuerung nach dem Stand der Technik von einer inhärent durch das veränderliche kapazitive Element festgelegten Verzögerungszeit abhängt, wird der steuerbare Phasenbereich auf beispielsweise 1/2 verringert, wenn die Grundfrequenz des übertragenen Signals 1/2 wird.

Das dritte Problem liegt darin, daß eine Veränderung der Charakteristik des veränderlichen kapazitiven Elements aufgrund des Alterungseffekts zu einer entsprechenden Abweichung des Takts führt.

Die generelle Aufgabe der vorliegenden Erfindung ist deshalb darin zu sehen, einen Taktregenerations-Schaltkreis anzugeben, in dem die dem Stand der Technik anhaftenden Nachteile zumindest teilweise beseitigt sind. Eine spezielle Aufgabe der Erfindung liegt darin, eine Schaltung zum Ausblenden eines Taktsignals anzugeben, dessen Phasenveränderungsbereich unabhängig von Veränderungen der Frequenz eines übertragenen Signals konstant gehalten wird und zwischen -180° und +180° liegt. Darüberhinaus soll keine Änderung der Schaltungseigenschaften aufgrund des Alterungseffekts auftreten.

Die Lösung dieser Aufgabe durch die vorliegende Erfindung erfolgt ohne Verwendung der Phasensteuerung mit dem veränderlichen kapazitiven Element, die am Ausgang des Schwingkreises vorgesehen ist. Erfindungsgemäß werden eine Vielzahl von Taktsignalen (interne Taktsignale) mit jeweils unterschiedlichen Frequenzen in einem phasenverriegelten Schaltkreis oder Nachlaufsynchronisatiohs-Schaltkreis (PLL) erzeugt. Diese Taktsignale werden kombiniert und logisch verarbeitet, um ein Taktsignal zu erhalten, dessen Phase eine gewünschte Beziehung zu der eines übertragenen Signals hat.

In der erfindungsgemäßen Schaltung zum Ausblenden eines Taktsignals werden diese internen Taktsignale kombiniert und logisch verarbeitet, um ein Taktsignal zu gewinnen, das eine beliebige gewünschte Frequenz aufweist und dessen Phase eine beliebige gewünschte Beziehung zu der des übertragenen Signals hat. Entsprechend einer später unter Bezugnahme auf ein Ausführungsbeispiel der vorliegenden Erfindung beschriebenen, bevorzugten Betriebsart wird eine Vielzahl von Taktsignalen erzeugt, die eine minimale Phasendifferenz von 360°/M (M: 'ganze Zahl) aufweisen, und deren Phasen-Veränderungsbereich zwischen -180° und +180° liegt.'. Eines dieser Taktsignale wird dadurch ausgewählt, daß ein externes Signal für die Phasensteuerung angelegt wird.

Wenn das Übertragungssystem weiterhin einen Entzerrer mit Entscheidungs-Rückkopplung aufweist, wird eine Nachbarsymbolstörung (intersymbol interference) erfaßt, die vor einem Entscheidungs-Taktsignal erscheint, so daß das Taktsignal automatisch auf eine Entscheidungsphase gesetzt werden kann, wodurch die Nachbarsymbolstörung minimiert wird.

Die Schaltung zum Ausblenden des Taktsignals entsprechend vorliegender Erfindung kann ohne jegliche Abweichung des Entscheidungstaktes aufgrund des Alterungseffekts arbeiten

und behält die Funktion der stabilen Phasensteuerung über

einen breiten Phasen-Veränderungsbereich, da die Phase des Taktsignals in Beziehung zur Frequenz durch den PLL verriegelt ist..

Weiterhin kann in dem Übertragungssystem, in dem der Entzerrer mit Entscheidungs-Rückkopplung zum Entfernen des Echos verwendet wird/ eine unerwünschte Verschlechterung der Charakteristik aufgrund der Nachbarsymbolstörung in großem Umfang verringert werden.

Die oben genannten und andere Merkmale und Aufgaben der vorliegenden Erfindung werden aus der folgenden Beschreibung deutlich. Die Beschreibung bevorzugter Ausführungsbeispiele der vorliegenden Erfindung erfolgt unter Bezugnahme auf die anliegenden Zeichnungen. In den Zeichnungen zeigen

Fig. 1 ein Blockdiagramm des Aufbaus einer Ausführungsform der erfindungsgemäßen Schaltung zum Ausblenden eines Taktsignals;
Fig. 2 ein Blockdiagramm einer Ausführungsform des in Fig.

gezeigten logischen Schaltkreises 13; Fig. 3 einen Schaltplan des in Fig. 2 gezeigten logischen

Schaltkreises 13;
Fig. 4 ein Blockdiagramm einer weiteren Ausführungsform der erfindungsgemäßen Schaltung zum Ausblenden eines Taktsignals;
Fig. 5 ein Wellenform-Diagramm zur Verdeutlichung des Betriebs

der in Fig. 4 gezeigten Ausführungsform; Fig. 6 einen Schaltplan des Aufbaus einer Form des in Fig.

gezeigten Blocks 25;

Fig. 7 ein Taktdiagramm zur Verdeutlichung des Betriebs des in Fig. 6 gezeigten Schaltkreises;

Fig. 8 ein. Schaltbild des Aufbaus des in Fig. 4 gezeigten Entzerrers 3 mit Entscheidungs-Rückkopplung; und

Fig.· 9 ein Wellenform-Diagramm zur Verdeutlichung einer Impuls-Antwort bei Vorliegen einer Nachbarsymbolstörung.

Fig. 1 zeigt eine Ausführungsform der erfindungsgemäßen Schaltung zum Ausblenden eines Taktsignals, insbesondere eine Ausführungsform, in der das gewonnene Taktsignal als ein Entscheidungs-Takts ignal verwendet wird.

Nach Fig. 1 wird ein an einem Eingangsanschluß 1 empfangenes Impulssignal über einen -<if - Entzerrer 2 an einen Entscheidungs-Schaltkreis 3 angelegt. In dem Entscheidungs-Schaltkreis 3 wird der Pegel des empfangenen Impulssignals in Antwort auf das Anlegen eines Taktsignals mit einer gewünschten Phase bestimmt, wobei man dieses Taktsignal von der im folgenden beschriebenen Schaltung zum Ausblenden eines Taktsignals erhält.

Ein Teil des Ausgangssignals des {f" - Entzerrers 2 wird durch einen Vollweg-Gleichrichter 7 gleichgerichtet, und das Ausgangssignal des Gleichrichters 7 wird an einen schmalbandigen Filter 8, z.B. einen auf die Übertragungsrate (Grundfrequenz f) des übertragenen Impulssignals abgestimmten Schwingkreis, angelegt, um in ein mit der Übertragungsrate (Bit-Rate) synchronisiertes, sinusförmiges Wellensignal umgeformt zu werden. Dieses sinusförmige Wellensignal wird direkt auf einen Vergleicher 10 gegeben, der ein erstes Taktsignal C1 erzeugt, das mit dem Null-Durchgang des sinusförmigen Wellensignals synchron ist.

Andererseits wird das Ausgangssignal eines Oszillators 5, dessen Schwingfrequenz etwa M (M: ganze Zahl) mal die Grundfrequenz f des übertragenen Impulssignals ist, durch einen Frequenzteiler 6, der ein zweites Taktsignal C2 erzeugt, einer Frequenzteilung durch den Faktor M unterzogen. Die Taktsigna-Ie C1 und C2 werden auf einen Phasenverg]ei eher 11 goyobon, und das die Phasendifferenz angebende Ausgangssignal des Ver-

O / ο i~ '"7 Γ· ι

O 4 όO /D4 - 12 -

gleichers wird über einen Tiefpaß-Filter 12, der die Hochfrequenz-Jitter abnimmt, als ein Steuersignal zur Steuerung der Oszillationsfrequenz und der Phase des Oszillators 5 an diesen Oszillator 5 angelegt. Damit bilden die Blöcke 5-6-11-12-5 eine sogenannte "phase-locked loop" (PLL)- oder Nachlauf synchronisations-Schaltung.

In Antwort auf das Anlegen eines externen Signals über einen Eingangsanschluß 14 wählt ein logischer Schaltkreis 13 aus Taktsignalen, die zueinander eine Phasendifferenz von —^

haben, ein gewünschtes Taktsignal aus. Das gewählte Taktsignal wird von dem logischen Schaltkreis 13 als Entschexdungstakt auf den Entscheidungs-Schaltkreis 3 gegeben, um den Impuls vom Entzerrer 2 zu diskriminieren.

Fig. 2 zeigt den Aufbau einer Ausfuhrungsform des logischen Schaltkreises 13. Taktsignale mit Frequenzen, die durch Teilung der Frequenz des Ausgangssignals des Frequenzteilers 6 durch die Faktoren 1 (d.h. die gleiche Frequenz), 2, 4, ..., 2 erhalten werden, werden an die Eingangsanschlüsse 20-1,

N 20-2, 20-3, ..., bzw. 20-N angelegt. In einem N-2 -Decoder 18 werden diese an die jeweiligen Eingangsanschlüsse 20-1 bis 20-N angelegten Taktsignale logisch kombiniert und verarbeitet, um sie in M Taktsignale umzuformen, die zueinander

eine Phasendifferenz von 360 (M: ganze Zahl) aufweisen und M
deren Frequenz gleich der des Übertragungssignals oder der Ausgabe des Frequenzteilers 6 ist. Diese M Taktsignale werden an einen Selektor 19 angelegt. In Antwort auf das an den Eingangsanschluß 14 für das externe Signal angelegte Phasenauswahl-Steuersignal wählt der Selektor 19 unter den M Takt-Signalen das Taktsignal mit der bestimmten Phase aus und gibt dieses ausgewählte Taktsignal über seinen entsprechenden Ausgangsanschluß auf den Entscheidungs-Schaltkreis 3.

Fig. 3 zeigt beispielhaft ein Schaltbild einer bevorzugten

Ausführungsform des in Fig. 2 gezeigten logischen Schaltkreises 13. In dem in Fig. 3 dargestellten Beispiel gilt: M = 8.

Nach Fig. 3 wird ein handelsüblicher TTL 7442 - Decoder als der Decoder 18 verwendet. Taktsignale mit Frequenzen, die durch Teilung der Frequenz des Ausgangssignals des Oszillators 5 durch die Faktoren 1 (d.h. die gleiche Frequenz), 2 und 4 erhalten werden, werden an die Eingangsanschlüsse 20-1, 20-2 bzw. 20-3 angelegt. Ausgangssignale, deren Periode gleich der des an den Eingangsanschluß 20-3 angelegten Taktsignals

ist, und die zueinander eine Phasendifferenz von 360 auf-

8 weisen, treten an den Ausgangsanschlüssen 18-1, 18-2, ..., bzw. 18-8 des Decoders 18 auf. Der Selektor 19 umfaßt eine Kombination eines Auf-Ab-Zählers 19-1 (TTL 74193), UND-Gattern 19-2-1, 19-2-2, ..., 19-2-8, Invertern 19-3-1, 19-3-2, 19-3-3 und eines ODER-Gatters 19-4 zur logischen Zusammenfassung der Ausgaben aller UND-Gatter 19-2. Die Ausgabe des Auf-Ab-Zählers 19-1 triggert die UND-Gatter für die Auswahl eines der Taktsignale 18-1 bis 18-8, die von dem Decoder 18 erzeugt werden und die zueinander die Pha-

sendifferenz von 360 haben. Das externe Signal wird an die

Eingangsanschlüsse 14-1 und 14-2 des Auf-Ab-Zählers 19-1 angelegt, um den Zähler 19-1 zu steuern.

Fig. 4 ist ein Blockdiagramm, das den Aufbau einer weiteren Ausführungsform der erfindungsgemäßen Schaltung zum Ausblenden eines Taktsignals zeigt. In der in Fig. 4 gezeigten Ausführungsform wird ein Entzerrer mit Entscheidungs-Rückkopplung als der Entscheidungs-Schaltkreis 3 verwendet, und ein nach einer Wellendifferenzmethode (im folgenden als WDM abgekürzt) arbeitender Phasendetektor 21 dient dazu, den PLL aufzubauen. In dieser Ausführungsform wird das Ausgangssignal des Entzerrers 3 mit Entscheidungs-Rückkopplung dazu verwendet, aus einer Vielzahl von von dem PLL generierten Taktsignalen automatisch ein Taktsignal mit optimaler Phase auszuwäh-

lon, urn ein Entscheidungs-Taktsignal zu liefern.

Nach Fig. 4 wird ein übertragenes Impulssignal über den Eingangsanschluß 1 an einen *yf - Entzerrer 2 angelegt, um ein Signal S abzuleiten. Ein Teil des Signals S wird auf den Entzerrer 3 mit Entscheidungs-Rückkopplung gegeben, während ein anderer Teil des Signals S an den WDM-Detektor 21 in dem PLL angelegt wird.

In dem WDM-Phasendetektor 21 wird die Spannungsdifferenz AV = V(<i>) - ν(φ_) zwischen zwei zu zwei verschiedenen Zeitpunkten Φ und Φ_β angelegten Spannungen erfaßt. Auf Grundlage der Größe der erfaßten Spannungsdifferenz Δν erzeugt der WDM-Phasendetektor 21 einen Aufwärts-Impuls und einen Abwärts-Impuls zum Vorstellen oder zum Rückstellen der Phasen der Taktimpulse Φ und Φ^.. Der Aufbau dieses WDM-Phasendetektors 21 ist bereits bekannt und beispielsweise in IEEE TRANSACTIONS, Band COM-30, Nr. 9, September 1982, Seite 2078 "Timing Extraction PLL" beschrieben. Eine detaillierte Beschreibung der Struktur dieses Detektors erübrigt sich deshalb. Es sei beispielsweise angenommen, daß Φ, = Φ~ und Φ_β = Φ-, wenn das Eingangssignal S eine Wellenform S-1 hat, wie in Fig. 5 gezeigt. Die Spannungsdifferenz Δν = ν(Φ,) - ν(Φό) ist dann klein, und die Phase zu den Zeitpunkten Φ und Φ_β ist stabilisiert. In diesem Fall wird das Taktsignal zum Zeitpunkt Φ-. erzeugt. Hat das Eingangssignal S jedoch aufgrund der Addition eines Echos oder eines ähnlichen Rauschsignals eine Wellenform S-2, wie in Fig. 5 gezeigt, wird die Spannungsdifferenz Δν klein, wenn Φ, = Φ., und Φ_β = Φ.. . In einem derartigen Fall wird eine Fehlerentscheidung durchgeführt, so daß Φ. die Phase der Taktsignalerzeugung ist.

Wie in Fig. 4 weiterhin gezeigt, wird der Aufwärts- oder Abwärts-Impuls von dem WDM-Phasendetektor 21 an einen programmierbaren Frequenzteiler 22 angelegt. Das Ausgangssignal eines Oszillators 5 mit einer Schwingfrequenz von 9,6 MHz (= 48 χ f_Q) wird durch den Frequenzteiler 22 durch den Faktor

geteilt. Der Frequenzteiler 22 erzeugt daher ein Ausgangs-Impulssignal mit einer Frequenz von 1,6 MHz (= 8 χ f ). (Der Frequenzteiler 22 generiert jeweils einen Impuls, wenn er sechs Impulse der Frequenz 9,6 MHz zählt.) Nur bei Anliegen des Aufwärts-Impulses erzeugt der Frequenzteiler 22 jedoch einen Impuls, "wenn er sieben 9,6 MHz-Impulse zählt. Andererseits erzeugt der Frequenzteiler 22 in Antwort auf das Anliegen des Abwärts-Impulses einen Impuls, wenn er fünf 9,6 MHz-Impulse zählt. Das heißt, die Phase wird in Antwort auf das Anliegen des Aufwärts-/Abwärts-Impulses sprunghaft verändert. Als dieser Frequenzteiler 22 wird eine Ausführungsform verwendet, wie sie im allgemeinen als Teil einer digitalen Nachlauf-Synchronisationsschaltung Anwendung findet.

Das Ausgangssignal (mit der Frequenz 8 f ) des Frequenzteilers 22 wird auf einen weiteren Frequenzteiler 23 gegeben, der die Frequenz durch den Faktor 8 teilt, und das Eingangssignal wird in vier Taktsignale B-, B„, B und B. umgeformt, deren Frequenz 200 kHz (= f ) ist und die eine gegenseitige

Phasendifferenz von 360 aufweisen. Das Taktsignal B₁ wird

4 '

an einen Eingang B eines Selektors 24-2, das Taktsignal B₂ an einen Eingang A eines Selektors 24-1, das Taktsignal B₃ an einen weiteren Eingang B des Selektors 24-1 und das Taktsignal B. an einen weiteren Eingang A des Selektors 24-2 angelegt. Das Taktsignal B₃ wird weiterhin als ein Entscheidungs-Taktsignal auf den Entzerrer 3 mit Entscheidungs-Rückkopplung gegeben.

In Antwort auf das Anlegen eines (später beschriebenen) Takt-Auswahlsignals DECP erzeugen die Selektoren 24-1 und 24-2 ein Ausgangssignal YA oder YB, das folgender Beziehung genügt:

Y= P-B + P-A

wobei P das Signal DECP bezeichnet. Daher ergeben sich dir·

zwei an den WDM-Phasendetektor 21 angelegten Taktsignale $>_A und Φ_ο wie folgt:

^ΦΑ ^{= B}2 ^{Und Φ}Β ^{= B}4 ^{fÜr P =} "°"' ^Und Φ. = B₁ und Φ_η = B für P = "1".

Damit bewirkt das Entscheidungs-Taktsignal einen 90°-Sprung der Phase nach vorne, wenn das Signal P = DECP = "1".

Fig. 6 ist ein Schaltbild, das den Aufbau eines in Fig. 4 gezeigten logischen Schaltkreises 25 zeigt. Dieser logische Schaltkreis 25 ist ein Taktauswahl-Signalgenerator zur Erzeugung des Taktauswahl-Signals DECP, das nach Fig. 4 an den mit dem WDM-Phasendetektor 21 verbundenen Selektoren 24-1 und 24-2 anliegt.

Nach Fig. 6 werden die in Fig. 7 gezeigten Signale MODE3, RFRM und MODE1 von einer in Fig. 4 gezeigten Mode-Folgesteuerung 26 an Eingangsanschlüsse 27, 28 bzw. 29 des logischen Schaltkreises 25 angelegt. Die Mode-Folgesteuerung 26 ist eine Schaltung, die die anfängliche Einrichtung des später beschriebenen Entzerrers 3 mit Entscheidungs-Rückkopplung steuert und das Signal RFRM sowie die Signale MODE1, MODE2 und MODE3 nach Fig. 7 erzeugt. Der logische Schaltkreis wird zurückgesetzt, wenn das Signal MODE1 mit dem Pegel "1" angelegt wird. Das Signal MODE2 gibt eine Betriebsart an, nach der ein Taktsignal zwischen den an dem WDM-Phasendetektor 21 angelegten Taktsignalen Φ und Φ_β als das Entscheidungs-Taktsignal ausgewählt wird. Daher wird beispielsweise das Signal B-, als das Entscheidungs-Taktsignal gewählt, wenn das Taktsignal Φ = B„ und das Taktsignal Φ_β = B.. Damit tritt das Entscheidungs-Taktsignal B^ an der Position auf oder fällt mit der Position zusammen, an der die Signalwellenform S_, wie in Fig. 5 gezeigt, ihre maximale Amplitude hat.

Wenn das Signal M0DE3 mit dem "V'-Pegel an den Eingangsanschluß 27 angelegt ist, wird das Vorhandensein oder Fehlen einer Nachbarsymbolstörung überprüft, die vor dem Hauptimpuls auftritt (der Pegel der Wellenform 360° vor dem Hauptimpuls). Wenn die Nachbarsymbolstörung vorhanden ist und sich erweist, daß sie unter einem vorgegebenen Richtwert Vth (von beispielsweise 100 mV) liegt, tritt das Takt-Auswahlsignal DECP mit dem Pegel "0" an einem Ausgangsanschluß 45 auf, und es wird ein Betrieb ähnlich dem durchgeführt, der oben unter Bezugnahme auf die mit dem Signal MODE2 verbundene Betriebsart beschrieben wurde. Weist die Nachbarsymbolstörung dagegen einen Pegel auf, der den vorgegebenen Richtwert überschreitet, so wird das Signal DECP auf den Pegel "1" verändert und die Entscheidungsphase auf eine um 90° nach vorne verschobene Position gesetzt.

Der Betrieb des logischen Schaltkreises 25 wird im folgenden im einzelnen unter Bezugnahme auf die Fig. 6 und 7 beschrieben.

Wenn sich das Signal MODEl auf dem "1"-Pegel befindet, befindet sich das Signal MODE3 auf dem "0"-Pegel. In diesem Fall ist das an dem Ausgangsanschluß 45 erscheinende Signal DECP auf dem "0"-Pegel, da eine "1" am Rücksetzanschluß eines Set/Reset- Flip-Flops 35 anliegt.

Ist das Signal MODE2 auf dem "1"-Pegel, so sind sowohl das Signal MODE1 als auch das Signal MODE3 auf dem "0"-Pegel. In diesem Fall ist das am Ausgangsanschluß 45 auftretende Signal DECP auf dem "0"-Pegel, da vom Eingangsanschluß 27 über ein UND-Gatter 38 eine "0" an den Set-Anschluß des S/R-Flip-Flops 35 angelegt wird.

Befindet sich das Signal MODE3 auf dem "1"-Pegel, so sind so-

wohl das Signal MODE1 als auch das Signal MODE2 auf dem "O"-Pegel. In diesem Fall erscheint ein Signal a mit dem Pegel "1", das den Start der durch das Signal MODE3 gegebenen Betriebsart anzeigt, von einem mit einem D-Flip-Flop 32 verbundenen UND-Gatter 37, um ein S/R-Flip-Flop 33 zu setzen, und ein Ausgangssignal b auf dem Pegel "1" tritt an diesem S/R-Flip-Flop 33 auf. Dieses Signal b bleibt auf dem Pegel "1", bis ein Rücksetzsignal an das S/R-Flip-Flop 33 angelegt wird. Das Signal RFRM wird an ein D-Flip-Flop 36 sowie über einen Inverter 39 an ein UND-Gatter 40 angelegt, und ein Impuls B„ wird als eine Takteingabe auf das D-Flip-Flop 36 gegeben. .Ein Ausgangssignal c, das das Ende der durch das Signal M0DE3 gegebenen Betriebsart anzeigt, erscheint an dem UND-Gatter 40. Dieses Signal c wird an den Taktanschluß eines D-Flip-Flops 34 angelegt, wodurch der Zustand des Signals b in dem S/R-Flip-Flop 35 gesetzt wird.

Ein UND-Gatter 41 ist ein Schaltkreis, der diskriminiert, ob eine Nachbarsymbolstörung vorliegt oder nicht. Wenn das Ergebnis dieser Untersuchung angibt, daß eine Nachbarsymbolstörung (von beispielsweise mehr als 100 mV) gerade einmal während der Periode der durch das Signal MODE3 angegebenen Betriebsart auftritt, setzt ein Ausgangssignal e eines ODER-Gatters 43 das S/R-Flip-Flop 33 zurück.

An das UND-Gatter 41 sind ein Signal X mit positiver Polaritat, ein Impuls B. und ein Ausgangssignal eines Inverters 42 angelegt. Dieser Inverter 42 invertiert das Ausgangssignal SGNE des Entzerrers 3 mit Entscheidungs-Rückkopplung, das das Untersuchungsergebnis für das Auftreten oder Nicht-Auftreten der Nachbarsymbolstörung anzeigt. Die Signale X und SGNE werden auf Eingangsanschlüsse 30 bzw. 31 gegeben. Das Ausgangssignal dieses UND-Gatters 41 wird an das ODER-Gatter 43 angelegt, um als_ das Signal e zu erscheinen. Daher erscheint bei Auftreten der Nachbarsymbolstörung das Signal DECP mit dem

Pegel "1" am Ausgangsanschluß 45, während bei Fehlen der Störung am Ausgangsanschluß 45 das Signal DECP mit dem Pegel "O" auftritt.

Fig. 8 ist ein Schaltbild, das den Aufbau einer Form des in Fig. 4 gezeigten Entzerrers 3 mit Entscheidungs-Rückkopplung zeigt.

Nach Fig. 8 werden das Takt-Impulssignal B_, das eines der Ausgangssignale des Frequenzteilers 23 ist, das Ausgangssignal S des -Jf - Entzerrers 2 und das Signal MODE3, das eines der Ausgangssignale der in Fig. 4 gezeigten Mode-Folgesteuerung 26 ist, an die Eingangsanschlüsse 46, 47 bzw. 48 des Entzerrers 3 mit Entscheidungs-Rückkopplung angelegt. Der Entzerrer 3 mit Entscheidungs-Rückkopplung weist einen Addierer 49, eine Entscheidungs-Schaltung 50, Flip-Flops 52-X, 52-Y und 52-Z, einen Parallel-Serie-Umsetzer 53, Verzögerungselemente 57-1, 57-2, 57-3 sowie Koeffizienten-Schaltkreise 58-1, 58-2, 58-3 auf, die jeweils den Elementen entsprechen, wie sie in einem bekannten Entzerrer dieses Typs verwendet werden.

Ein Eingangssignal S-2 mit Verzerrungs-Komponenten, wie z.B. einem Echo oder ähnlichem, wird über den Eingangsanschluß 47 auf den Addierer 49 gegeben. Durch die Kombination der Verzögerungselemente 57 und der Koeffizienten-Schaltkreise 58 erzeugte Verzerrungs-Komponenten werden in dem Addierer 49 von dem Eingangssignal S-2 subtrahiert, um ein verzerrungsfreies Signal S-1 zu gewinnen. In dem Entscheidungs-Schaltkreis 50 wird das Signal S-1 einer Untersuchung mit dem Takt des von der Schaltung zum Ausblenden eines Taktsignals herrührenden Entscheidungs-Taktsignals unterzogen. Im einzelnen wird festgestellt, ob der Code +1 , 0 oder -1 angibt, wenn das Signal S-1 in einem bipolaren Code vorliegt. Die Werte +1, 0 oder -1 werden als parallele Signale x¹, y¹ bzw. z¹ gelie-

fert/ und die diskriminierten Signale χ¹, y¹ und ζ¹ werden in die Signale x, y und ζ umgeformt, die durch die D-Flip-Flops 52-x, 52-y bzw. 53-y den Takt des Taktsignals B₄ haben. Die parallelen Signale x, y und ζ werden an den Parallel-Serie-Umformer angelegt, so daß sie an einem Ausgangsanschluß 59 als ein regeneriertes Signal erscheinen, das der Entscheidungs-Operation ausgesetzt war. Darüberhinaus wird das Ausgangssignal S-1 des Addierers 49 in einem Vergleicher 51 mit einer Referenzspannung V _Q (0 Volt), V_R-1 (-1 Volt) oder V_n (+1 Volt) verglichen, und das Ausgangssignal des Verglei-

XV.

chers 51 in einem Flip-Flop 54 mit dem Takt des Impulssignals B₁ abgetastet. Anschließend wird das sich ergebende Ausgangssignal SGNE des Flip-Flops 54 an eine nicht gezeigte Koeffizienten-Steuerschaltung angelegt, um ein Signal für die Steuerung der Koeffizienten-Schaltkreise 58 zu liefern.

Der Entzerrer 3 weist weiterhin UND-Gatter 55-1 , 55-2 und 55-3 auf, da das Eingangssignal S-1 das Bipolar-Code-Signal ist. Diese UND-Gatter 55-1, 55-2 und 55-3 generieren Signale, die Schalter SW-4, SW-3 bzw. SW-2 betätigen, um die Referenzspannungen V_n., , V_Dn und V_n _Λ entsprechend den Signalen

i\ I KU K,— I

+1 (= X), 0 (= Y) bzw. -1 (= Z) auszuwählen. ' {

Wenn das Signal MODE3 des Pegels "1" (Fig. 7) von der Mode-Folgesteuerung 26 erzeugt und an den Eingangsanschluß 48 in Fig. 8 angelegt ist, wird nun ein Schalter SW-1 angeschaltet, um die UND-Gatter 55-1, 55-2 und 55-3 über einen Inverter 56 abzuschalten. Folglich ist das vom Flip-Flop 54 erzeugte Signal SGNE eine Anzeige dafür, ob eine Nachbarsymbolstörung vorliegt oder nicht, d.h., es ist kennzeichnend dafür, ob die Signalspannung, die während der Zeit der Erzeugung des Impulses B₁ auftritt, höher als der gesetzte Wert Vth ist oder nicht. Dieses Signal SGNE und das bipolare Signal X werden auf die jeweiligen Eingangsanschlüsse 31 und 30 in Fig. 6 gegeben, so daß der logische Schaltkreis 25 den oben beschriebenen Betrieb durchführt.

Ein Ausführungsbeispiel der Erfindung wurde vorausgehend unter Bezugnahme auf einen Fall beschrieben, in dem eine Vielzahl von Impulszügen B-, B„, B_ und B. mit einer gegenseitigen Phasendifferenz von 4 in der Nachlaufsynchronisations-Schaltung erzeugt wurde. Die vorliegende Erfindung ist jedoch in keiner Weise auf eine derartige spezifische Ausführungsform beschränkt. Ganz allgemein können zur Lösung der der Erfindung zugrunde liegenden Aufgabe M Impulszüge mit einer gegenseitigen Phasendifferenz von —^7— verwendet werden.

ο Wenn die Impuls-Antwort des Übertragungsweges, wie in Fig. 9 gezeigt, stark von Echo-Komponenten beeinflußt wird, wird der von dem herkömmlichen Schwingkreis 8 angegebene Zeitpunkt nach t₁ verschoben, wobei dieser Punkt relativ zu dem ursprünglich gewünschten Zeitpunkt t_ nach hinten versetzt ist. Diese Ver-Schiebung (t₁ - t_Q) beträgt häufig mehr als 90°, und die Schaltung zum Ausblenden eines Taktsignals nach dem Stand der Technik ist nicht in der Lage, unter solchen Umständen das gewünschte Entscheidungs-Taktsignal zu liefern. Im Gegensatz dazu kann in der erfindungsgemäßen Schaltung die Entscheidungsphase, wie schon beschrieben, frei zwischen +180° und -180° eingestellt werden. Daher gibt vorliegende Erfindung insbesondere eine Einrichtung für die Wellenform-Abgleichung eines Signals mit beträchtlichen Echos an.

Fig. 9 zeigt, daß Komponenten einer Nachbarsymbolstörung h_-, h-, h₂ und h_ in der Signalwellenform S-2 auftreten. Mit dem in der beschriebenen Ausführungsform der Erfindung verwendeten Entzerrer 3 mit Entscheidungs-Rückkopplung ist es nicht möglich, die vor dem Entscheidungs-Zeitpunkt auftretende Störkomponente h_₁ zu kompensieren, wohingegen die nach dem Entscheidungs-Zeitpunkt auftretenden Störkomponenten h-, h„ und h-, vollständig abgeglichen werden können. Durch eine hinreichende Phasenverschiebung des Entscheidungstakts nach vorne, wie sie unter Bezugnahme auf das Ausführungsbeispiel· der

Schaltung zum Ausblenden des Taktsignals nach vorliegender Erfindung beschrieben wurde, kann die Störkomponente h_-
jedoch minimiert werden, wodurch sich auch die Charakteristik des Entzerrers mit Entscheidungs-Rückkopplung verbessern läßt.

- Leerseite -

Claims

DIPL. ING". PETEK STKEHL

DIPL.-CHEM. DK. UKSULA SCHÜUEL-IIÜI'F

DIPL.-PHYS. DR. RÜTGER SCHULZ

AUCH KECHl SANWALT BEI DEN LANDGERICHTEN MÜNCHEN I UND II

HITACHI _A_LTD.. ^{ALSO ΕϋΚΟΙΈΑΝ PATEOT} attorneys

TELEFON (089) 223911 TELEX 5214036 SSSM D

telecopier (oesi 223915

DEA-26849

28. September 1984

Schaltung zur Ausblendung eines Taktsignals

e:

Π .) Schaltung zur Ausblendung eines Taktsignals, gekennzeichnet durch

eine Taktsignal-Ausblendeinrichtung (7, 8, 10), die eine zur Übertragungsrate eines übertragenen Signals synchrone Taktkomponente aus diesem übertragenen Signal ausblendet; einen Oszillator (5) mit einer Schwingfrequenz, die etwa M (M: ganze Zahl) mal so hoch wie die Übertragungsrate ist; eine Nachlaufsynchronisations-Schaltung (5-6-11-12) zum Erfassen der Phasendifferenz zwischen einem Ausgangssignal (C?) eines Frequenzteilers (6), der die Frequenz des Ausgangssignals des Oszillators (5) teilt, und einem Ausgangssignal (C.) der Taktsignal-Ausblendeinrichtung (7, 8, 10), um damit die Betriebsphase des Oszillators (5) zu steuern; und einen logischen Schaltkreis (13) zur Erzeugung einer Vielzahl von Impulszügen, deren Bit-Rate gleich der Übertragungsrate des übertragenen Signals ist, und die jeweils unterschiedliche

Phasen aufweisen, in Antwort auf das Anlegen von in der Nachlauf synchronisations-Schaltung (5-6-11-12) generierten Taktsignalen und zur Auswahl eines Impulszuges mit einer bestimmten Phase aus der Vielzahl von Impulszügen in Antwort auf ein externes Signal, um den ausgewählten Impulszug als ein Taktsignal bereitzustellen.·
2. Schaltung zur Ausblendung eines Taktsignals nach Anspruch 1 ,

dadurch gekennze ichnet, daß der logische Schaltkreis (13) einen ersten logischen Schaltkreis (18), in dem in dem genannten Frequenzteiler (6) intern generierte Taktsignale in M Taktsignale umgeformt werden, die eine Periode gleich der des übertragenen Signals

und eine gegenseitige Frequenzdifferenz von —^— haben, SO-wie einen zweiten logischen Schaltkreis (19) aufweist,., der in Antwort auf das Anlegen des externen Signals eines der M Taktsignale auswählt.
3. Schaltung zur Ausblendung eines Taktsignals nach Anspruch 1 oder 2,

dadurch gekennzeichnet, daß die Taktsignal-Ausblendeinrichtung (7, 8, 10) eine Gleichrichterschaltung (7), die das übertragene Signal gleichrichtet, einen Schwingkreis (8), der das Ausgangssignal der Gleichrichterschaltung (7) als sein Eingangssignal empfängt,

und einen Vergleicher (10) aufweist, der das Ausgangssignal des Schwingkreises (8) direkt als eines seiner Eingangssignale empfängt.
4. Schaltung zur Ausblendung eines Taktsignals nach einem der Ansprüche 1 bis 3,

dadurch gekennz eichnet, daß die Nachlaufsynchronisations-Schaltung einen Frequenzteiler (6), der das Ausgangssignal des Oszillators (5) durch einen Faktor M teilt und einen Schaltkreis (11, 12) aufweist, der die Phasendifferenz zwischen dem Ausgangssignal der Taktsignal-Ausblendeinrichtung und dem Ausgangssignal des Frequenzteilers (6) erfaßt und dadurch die Schwingfrequenz des Oszillators (5) steuert.
5. Schaltung zur Ausblendung eines Taktsignals nach einem der Ansprüche 1 bis 4,

dadurch gekennzeichnet, daß das Eingangssignal der Taktsignal-Ausblendeinrichtung (7, 8, 10) das Ausgangssignal eines Entzerr-Verstärkers (2) ist, und daß das Ausgangssignal des logischen Schaltkreises (13) als ein Entscheidungs-Taktsignal verwendet wird, das den Entscheidungstakt des übertragenen Signals bestimmt.
6. Schaltung zur Ausblendung eines Taktsignals, die ein

an einen Entzerrer (3) mit Entscheidungs-Rückkopplung ange-

legtes Entscheidungs-Taktsignal erzeugt, gekennzeichnet durch

einen nach einer Wellendifferenzmethode arbeitenden Phasendetektor (21), der zwei Amplitudenwerte eines übertragenen, durch zwei Taktsignale mit verschiedenen Phasen eingegebenen Signals entzieht und dadurch ein Signal generiert, das die Differenz zwischen den zwei Amplitudenwerten angibt; einen Oszillator (5) mit einer Schwingfrequenz, die etwa M (M: ganze Zahl) mal so hoch wie die Übertragungsrate des übertragenen Signals ist;

einen programmierbaren Frequenzteiler (22), der die Frequenz des Ausgangssignals des Oszillators (5) teilt, um ein entsprechendes Taktsignal mit geteilter Frequenz zu generieren, dessen Phase durch das Ausgangssignal des genannten Phasendetektors (21) gesteuert ist;

einen ersten logischen Schaltkreis (23) , der weiterhin die Frequenz des Ausgangssignals des programmierbaren Frequenzteilers (22) teilt, um eine Vielzahl von Impulszügen (B1 bis B4) zu erzeugen, deren Frequenz gleich der des übertragenen Signals ist, und die jeweils unterschiedliche Phasen haben;

einen zweiten logischen Schaltkreis (24) , der eine Einrichtung zur Auswahl eines (B3) aus der Vielzahl von Impulszügen (B1 bis B4), um ein an den Entzerrer (3) mit Entscheidungs-Rückkopplung anzulegendes Entscheidungs-Taktsignal anzugeben, sowie weiterhin eine Einrichtung zur Aus-

wahl von zwei Impulszügen aus der Vielzahl von Impulszügen (B1 bis B4) aufweist, um die zwei an den genannten Phasendetektor (21) anzulegenden Taktsignale ($_A/ $_R) anzugeben; und

einen Taktauswahl-Signalgenerator (25) für die Steuerung
der genannten Einrichtung im zweiten logischen Schaltkreis (24), die die zwei Impulszüge aus der Vielzahl von Impulszügen (B1 bis B4) auswählt, in Antwort auf das Anlegen eines Signals von dem Entzerrer (3) mit Entscheidungs-Rückkopplung zusammen mit einem externen Steuersignal.