DE4028520C2 - Schneller digitaler Phasenregelkreis - Google Patents
Schneller digitaler PhasenregelkreisInfo
- Publication number
- DE4028520C2 DE4028520C2 DE4028520A DE4028520A DE4028520C2 DE 4028520 C2 DE4028520 C2 DE 4028520C2 DE 4028520 A DE4028520 A DE 4028520A DE 4028520 A DE4028520 A DE 4028520A DE 4028520 C2 DE4028520 C2 DE 4028520C2
- Authority
- DE
- Germany
- Prior art keywords
- phase
- circuit
- signal
- output signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000006978 adaptation Effects 0.000 claims 2
- 238000010079 rubber tapping Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 241000718541 Tetragastris balsamifera Species 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000979 retarding effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die vorliegende Erfindung betrifft einen schnellen digita
len Phasenregelkreis nach dem Oberbegriff des Anspruchs 1, der die Wirkung der
Verzögerungszeit eines digitalen Schaltungselementes ab
schwächt.
Digitale Phasenregelkreise werden umfangreich in der digi
talen Telekommunikation verwendet und liegen in verschie
denen Typen vor. In DE 36 05 991 A1 wird ein digitaler phasenstarrer Schleifen-PLL und ein
Verfahren zum programmierbaren Phasenverschieben eines Audiotons beschrieben.
Die Schaltung umfaßt einen Phasendetektor zum Vergleichen der relativen Phase
eines elektrischen Eingangssignals mit einem elektrischen Referenzsignal, einen
steuerbaren Oszillator, der mit dem Phasendetektor verbunden ist und ein Aus
gangssignal mit einer Frequenz liefert, die proportional zum Ausgangssignal des
Phasendetektors ist, und einen Frequenzteiler, der das Ausgangssignal des span
nungsgesteuerten Oszillators herunterteilt und das Referenzsignal erzeugt, wobei
der Frequenzteiler eine programmierbare Schaltungsanordnung für eine steuer
bare Phasenverschiebung des Referenzsignals aufweist. Ein digitaler Phasen
regelkreis mit Phasenschalt- und Frequenzteilern
wird in dem Beitrag "How to Use PLL-IC" von Masa
yasu Hata, Keisuke Furukawa, 10. Februar 1986, Akiba Shup
pan, Seite 139, beschrieben.
Fig. 2 ist ein Blockdiagramm, welches ein Beispiel die
ses Typs von herkömmlichem digitalen Phasenregelkreis
zeigt. In Fig. 2 ist ein Eingangsanschluß 1 gezeigt, ein
Phasenvergleicher 2, ein Tiefpaß-Filter 3, z. B. ein Mon
te-Carlo-Filter, eine Steuerschaltung 4, ein Oszillator
5, eine Verzögerungsschaltung 6 mit Abgriffen, eine Aus
wahlschaltung 7, eine Verzögerungsschaltung 8, ein Fre
quenzteiler 9 und ein Ausgabeanschluß 10.
An den Eingabeanschluß 1 angelegte digitale Signale wer
den dem Phasenvergleicher 2 eingegeben, und deren Phase
wird mit der Phase des Ausgangssignals des Frequenztei
lers 9 verglichen. Die Vergleichsausgabe des Phasenver
gleichers 2 wird durch das Tiefpaß-Filter 3 geleitet, wo
Hochfrequenz-Anteile entfernt werden, und wird an die
Steuerschaltung 4 angelegt. Das Ausgabesignal des Oszilla
tors 5 wird der Verzögerungsschaltung 6 mit Abgriffen ein
gegeben, welche das Ausgabesignal des Oszillators 5 im Be
reich von 360° verzögert, und die Signale, welche suk
zessive größere Phasenverzögerungen haben, werden von
einer Vielzahl von Zwischen-Abgriffspunkten ausgegeben.
Beispielsweise werden acht Signale erzeugt und die Diffe
renz in der Phasenverzögerung zwischen aufeinanderfolgen
den Signalen beträgt 45°. Die Abgriffspunkte der Ver
zögerungsschaltung 6 werden mit der Ausfallschaltung 7
verbunden. Gemäß der Steuerung von der Steuerschaltung 4
wählt die Auswahlschaltung 7 einen der Abgriffspunkte und
verbindet den ausgewählten Abgriffspunkt mit seinem Aus
gang, und das Ausgangssignal von dem ausgewählten Ab
griffspunkt wird dem Frequenzteiler 9 zugeführt. Das be
deutet, daß, wenn die Phase des digitalen Signals, wel
ches an den Eingangsanschluß 1 angelegt ist, relativ zum
Signalausgang von dem Ausgangsanschluß 10, d. h. zum Aus
gangssignal des Frequenzteilers 9 voreilt, um die Phase
des Ausgangssignals des Frequenzteilers 9 vorzustellen,
die Auswahlschaltung 7 auf einen Abgriffspunkt geschaltet
wird, der ein Signal mit einer kleineren Phasenverzöge
rung erzeugt als das Signal, welches gegenwärtig ausge
wählt ist. Damit wird ein Signal mit einer Phase, die dem
gegenwärtig ausgewählten Signal vorauseilt, von der Aus
wahlschaltung 7 dem Frequenzteiler 9 zugeführt. Wenn es
noch nötig ist, die Phase weiter vorzuziehen, auch wenn
der Abgriffspunkt mit der kleinsten Verzögerung erreicht
wurde, wird der Abgriffspunkt mit der größten Verzögerung
gewählt. Die Anzahl n von Abgriffspunkten ist in Bezie
hung mit der Phasendifferenz R zwischen benachbarten Ab
griffspunkten wie folgt:
n = 360°/R.
Das Schalten auf den Abgriffspunkt mit der größten Verzö
gerung (mit der Phase nR) hat das Ergebnis:
R - (nR) = R - 360° = R.
Somit ist die Differenz im Winkel wiederum R und die Kon
tinuität der Phasenänderung wird aufrechterhalten. Auf
diese Weise wird die Phase des Signals zum Frequenzteiler
9 um einen bestimmten Winkel zur Zeit vorgestellt, bis
die Phase des eingegebenen digitalen Signals und die Pha
se des Ausgangssignals des Frequenzteilers 9 miteinander
übereinstimmen. Die Operation zum Verzögern der Phase ist
ähnlich.
Während des Schaltens der Phase haben das gegenwärtig aus
gewählte Signal und das als nächstes auszuwählende Signal
verschiedene digitale Werte von "1" und "0", es entsteht
eine Störung in dem Ausgangssignal wegen der Phasenschal
tung, und der Betrieb des Frequenzteilers 9 ist gestört.
Beispielsweise werden in Fig. 3, (A), (B), (D) und (F)
gleichzeitig Kurvenformen von den Abgriffspunkten der Ver
zögerungsschaltung 6 ausgegeben. (A) und (D) sind Kurven
formen des gegenwärtig ausgewählten Signals vor der Pha
senschaltung (im folgenden als Kurvenformen vor dem Schal
ten bezeichnet). (B) und (E) sind Kurvenformen der Signa
le, die nach der Phasenschaltung ausgewählt werden sollen
(im folgenden als Kurvenformen nach dem Schalten bezeich
net). (C) und (F) sind Kurvenformen des Ausgangssignals
der Auswahlschaltung 7. T1 und T2 bezeichnen die Zeitga
be, bei der die Schalter der Auswahlschaltung betätigt
werden. Im Falle von Fig. 3 haben die Kurvenform vor dem
Schalten (A) und die Kurvenform nach dem Schalten (B) ver
schiedene digitale Werte "1" und "0", und die Ausgabe-Kur
venformen sind mit einer Störung vor und nach der Zeit T1
verbunden, wie bei (C) gezeigt. Wenn demgemäß der Fre
quenzteiler 9 die Frequenzteilung ausführt durch Zählen
der Vorderflanken der Eingabe-Kurvenform, wird eine feh
lerhafte Frequenzteilung aufgrund der Störung auftreten.
Wenn das Schalten zur Zeit T2 auftritt, wenn die Kurven
formen vor dem Schalten (D) und die Kurvenformen nach dem
Schalten (E) identische digitale Werte "1" und "0" haben,
wird keine Störung auftreten. Die Verzögerungsschaltung
8, welche in Fig. 2 gezeigt ist, ist vorgesehen zum Be
stimmen dieser Zeitpunkte. Wenn beispielsweise die Diffe
renz zwischen aufeinanderfolgenden Abgriffspunkten der
Verzögerungsschaltung 6 45° beträgt, eilen die Kur
venformen nach dem Schalten entweder 45° vor oder
45° nach, wie in Fig. 4 bei (H) und (I) gezeigt,
und zwar bezüglich der Kurvenform vor dem Schalten, die
bei (H) gezeigt ist. Wenn demgemäß das Schalten zu einem
Zeitpunkt von 90° Nacheilen nach der Vorderflanke der
Wellenform vor dem Schalten vorgenommen wird, kann die
Störung vermieden werden. In diesem Fall wird die
Verzögerungsschaltung 8 so eingestellt, daß sie eine
Phasenverzögerung von 90° des Eingangssignals hat. Die
Verzögerungsschaltung 8 ist normalerweise vom digitalen
Typ.
Wenn bei dem oben beschriebenen digitalen Phasenregel
kreis die Arbeitsfrequenz erhöht wird und ein sehr schnel
ler Betrieb erforderlich ist, stellt die Betriebs-Verzöge
rungszeit an jedem Teil eine Beschränkung dar. Beispiels
weise eilt aufgrund der Verzögerungszeit der Auswahlschal
tung 7, der Steuerschaltung 4 und der Verzögerungsschal
tung 8, wie in Fig. 2 gezeigt (diese gesamte Verzöge
rungszeit wird nachstehend als Schleifenverzögerungszeit
bezeichnet), der Phasen-Schaltzeitpunkt T3 nach, wie in
Fig. 4 gezeigt. Wenn in dem in Fig. 4 gezeigten Bei
spiel die Schleifenverzögerungszeit die 45° entsprechende
Zeit überschreitet, entsteht eine Störung, die bei (C) in
Fig. 3 gezeigt ist, der Frequenzteiler 9 arbeitet fehler
haft und der gesamte Betrieb wird unzureichend. Die maxi
male Arbeitsfrequenz des digitalen Phasenregelkreises ist
daher beschränkt durch die 45° entsprechende Schleifen
verzögerungszeit.
Aufgabe der vorliegenden Erfindung ist es, einen schnellen Phasenregelkreis zu
schaffen, bei dem durch das Schalten der Auswahlschaltung verursachte
Störungen im Ausgangssignal der Auswahlschaltung zuverlässig beseitigt werden,
wobei der zulässige Wert der Schleifenverzögerungszeit so erhöht ist, daß die
Arbeitsfrequenz erhöht ist.
Zum Erreichen dieser Aufgabe weist ein sehr schneller
digitaler erfindungsgemäßer Phasenregelkreis auf:
eine Verzögerungsschaltung mit Abgriffen, welche eine Vielzahl von Signalen erzeugt, die voneinander unter schiedliche Phasen haben;
eine Auswahlschaltung zum selektiven Ausgeben der Aus gangssignale der Verzögerungsschaltung;
einen Frequenzteiler zum Frequenzteilen des Ausgabesi gnals der Auswahlschaltung;
einen Phasenvergleicher zum Vergleichen der Phase des digitalen Eingangssignals und des Ausgangssignals des Frequenzteilers;
eine Steuerschaltung zum Steuern der Signalauswahl der Auswahlschaltung gemäß dem Ausgangssignal des Phasenvergleichers, um zu erreichen, daß die Phase des Ausgangssignals des Frequenzteilers mit dem digitalen Eingangssignal zusammenfällt;
ein Tiefpaß-Filter zum Entfernen der Störung, die in der Auswahlschaltung erzeugt wird; und
eine Kurvenform-Anpassungsschaltung zum Anpassen der Kurvenform des Ausgangssignals des Tiefpaß-Filters an eine rechteckige Kurvenform.
eine Verzögerungsschaltung mit Abgriffen, welche eine Vielzahl von Signalen erzeugt, die voneinander unter schiedliche Phasen haben;
eine Auswahlschaltung zum selektiven Ausgeben der Aus gangssignale der Verzögerungsschaltung;
einen Frequenzteiler zum Frequenzteilen des Ausgabesi gnals der Auswahlschaltung;
einen Phasenvergleicher zum Vergleichen der Phase des digitalen Eingangssignals und des Ausgangssignals des Frequenzteilers;
eine Steuerschaltung zum Steuern der Signalauswahl der Auswahlschaltung gemäß dem Ausgangssignal des Phasenvergleichers, um zu erreichen, daß die Phase des Ausgangssignals des Frequenzteilers mit dem digitalen Eingangssignal zusammenfällt;
ein Tiefpaß-Filter zum Entfernen der Störung, die in der Auswahlschaltung erzeugt wird; und
eine Kurvenform-Anpassungsschaltung zum Anpassen der Kurvenform des Ausgangssignals des Tiefpaß-Filters an eine rechteckige Kurvenform.
Die Phasen des eingegebenen digitalen Signals und des Aus
gabesignals des Frequenzteilers werden verglichen. Die
Steuerschaltung gibt einen Befehl an die Auswahlschaltung
dergestalt, daß, wenn als Ergebnis des Vergleichs die Phase
des Ausgabesignals des Frequenzteilers hinter dem ein
gegebenen digitalen Signal nacheilt, das Signal, welches
dem gegenwärtig ausgewählten Signal voreilt, zur Ausgabe
ausgewählt wird, und falls die Phase des Ausgabesignals
des Frequenzteilers dem eingegebenen digitalen Signal vor
eilt, das Signal, welches dem augenblicklich ausgewählten
Signal nacheilt, zur Ausgabe ausgewählt wird. In Überein
stimmung mit diesem Befehl betätigt die Auswahlschaltung
die Schalter, um das gewünschte Signal aus der Vielzahl
von Signalen auszuwählen, welche von der Verzögerungs
schaltung ausgegeben werden. Das Tiefpaß-Filter entfernt
jede Störung, die in dem Ausgangssignal der Auswahlschal
tung enthalten sein könnte. Die Kurvenform-Anpassungs
schaltung paßt das Ausgangssignal des Tiefpaß-Filters an
rechteckige Kurven an und liefert es an den Frequenztei
ler.
Mit der obigen Anordnung wird die Wirkung der Störung
eliminiert und die Vorrichtung arbeitet richtig, auch bei
einer hohen Arbeitsfrequenz.
Vorteilhafte Weiterbildungen der Erfindung
sind in den Unteransprüchen angegeben.
Weitere Vorteile und Anwendungsmöglichkeiten
der vorliegenden Erfindung ergeben sich aus der nachfol
genden Beschreibung von Ausführungsbeipielen in Verbin
dung mit den Zeichnungen.
Fig. 1 ist ein Blockdiagramm, welches eine Aus
führungsform der vorliegenden Erfindung
zeigt.
Fig. 2 ist ein Blockdiagramm, welches einen her
kömmlichen digitalen Phasenregelkreis
zeigt.
Fig. 3 zeigt Kurvenformen von Eingangssignalen
und Ausgangssignalen der Auswahlschal
tung.
Fig. 4 ist ein Kurvenform-Diagramm, welches die
Eingangssignale in die Auswahlschaltung
in dem Fall zeigt, wo die Ausgangssignale
der Verzögerungsschaltung 6 45° Pha
sendifferenzen hat.
Fig. 5 zeigt ein Kurvenform-Diagramm an ver
schiedene Teilen in Fig. 1.
Fig. 6 ist ein Schaltungsdiagramm, welches einen
analogen Tiefpaß-Filter zeigt.
Fig. 7 ist ein Schaltungsdiagramm, welches die
Kurvenform-Anpassungsschaltung zeigt.
Fig. 1 ist ein Blockdiagramm, welches eine Ausführungs
form der Erfindung zeigt. Es ist ein analoges Tiefpaß-Fil
ter (TPF) 11 gezeigt und eine Kurvenform-Anpassungsschal
tung 12. Weitere Elemente sind mit denselben Bezugszei
chen wie in Fig. 2 bezeichnet und sind äquivalent zu de
nen in Fig. 2.
Der Betrieb der vorliegenden Ausführungsform wird nun mit
Bezugnahme auf Fig. 5 beschrieben. Fig. 5 zeigt die
Kurvenformen an verschiedenen Teilen der Vorrichtung von
Fig. 1. (J) zeigt die Kurvenformen des Signals, welches
von der Auswahlschaltung 7 vor der Phasenschaltung ausge
wählt wurde. (K) zeigt die Kurvenformen des Signals, das
von der Auswahlschaltung 7 bei der Phasenschaltung aus
gewählt werden soll. (L) zeigt die Kurvenform des Ausgabe
signals der Auswahlschaltung 7 nach der Phasenschaltung.
(M) zeigt die Kurvenform des Ausgangssignals des Tief
paß-Filters 11. (N) zeigt die Kurvenform des Ausgabesig
nals der Kurvenform-Schaltung 12.
In der vorliegenden Ausführungsform, wie in Fig. 1 ge
zeigt, werden das Tiefpaß-Filter 11 und die Kurvenform-An
passungsschaltung 12 auf der Ausgabeseite der Auswahl
schaltung 7 des in Fig. 2 gezeigten herkömmlichen Phasen
regelkreises hinzugefügt. Die Grundoperation des Phasenre
gelkreises ist identisch wie im Fall von Fig. 2.
Wenn in Fig. 1 die Phase des Signalausgangs von dem Aus
gabeanschluß 10, d. h. des Ausgabesignals des Frequenztei
lers 9 dem digitalen Signal, welches in den Eingangsan
schluß 1 eingegeben wurde, nacheilt, gibt die Steuerschal
tung 4 der Auswahlschaltung den Befehl, die Phase des Aus
gangssignals vorzustellen. In Übereinstimmung mit diesem
Befehl wählt die Auswahlschaltung 7 aus der Vielzahl von
Signalen von der Verzögerungsschaltung 6 das in der Phase
dem gegenwärtig ausgewählten Signal voreilende Signal und
liefert es an das Tiefpaß-Filter 11. Wenn gleichermaßen
das Ausgangssignal von dem Ausgabeanschluß 10 dem eingege
benen digitalen Signal voreilt, liefert die Auswahlschal
tung 7 das Signal, welches in der Phase hinter gegenwär
tig ausgewählten Signal nacheilt, an das Tiefpaß-Filter
11. Auf diese Weise wird das Signal, welches von dem Aus
gangsanschluß 10 ausgegeben wird, in Phase mit dem digita
len Signal gehalten, welches in den Eingabeanschluß 1 ein
gegeben wird.
Wenn aufgrund der Schleifenverzögerungszeit die Arbeits
frequenz hoch wird, wird der Schaltzeitpunkt der Auswahl
schaltung 7 verzögert. Wenn das Schalten vorgenommen wird
zum Zeitpunkt T4 bezüglich des gegenwärtig ausgewählten
Signals, wie in Fig. 5 bei (J) gezeigt und des als
nächstes ausgewählten Signals, welches in Fig. 5 (K) ge
zeigt ist, entsteht eine Störung in der ausgegebenen Kur
venform der Auswahlschaltung 7. Das Signal, welches die
Störung enthält, wird in das Tiefpaß-Filter 11 eingege
ben. Das Tiefpaß-Filter 11 glättet den Störungsteil aus,
wie in Fig. 5 (M) gezeigt. Die Kurvenform-Anpassungs
schaltung 12 ändert das Ausgabesignal des Tiefpaß-Filters
11 in eine rechteckige Welle, die für den Digitalschal
tungsbetrieb geeignet ist und liefert es an den Frequenz
teiler 9 und die Verzögerungsschaltung 8.
Auch wenn der Schaltzeitpunkt der Auswahlschaltung 7 auf
grund der Schleifenverzögerungszeit verzögert ist, und
die Ausgabe-Kurvenform der Auswahlschaltung 7 eine Stö
rung enthält, entfernen das Tiefpaß-Filter 11 und die Kur
venform-Anpassungsschaltung 12 erfindungsgemäß, wie be
schrieben wurde, die Störung und die Schaltung arbeitet
nicht fehlerhaft. Die Arbeitsfrequenz ist daher nicht be
schränkt durch die Schleifenverzögerungszeit.
Zur Vereinfachung der Erklärung wird die Verzögerungs
schaltung 8 verwendet, um die feste Zeitgabe für das
Schalten zur Verfügung zu stellen. Es ist jedoch nicht
nötig, die Schalt-Zeitgabe konstant zu halten, und zwar
wegen der Wirkung des Tiefpaß-Filters 11 und der Kurven
form-Anpassungsschaltung 12, für das die Verzögerungs
schaltung 8 weggelassen werden kann.
Fig. 6 zeigt ein Beispiel des in Fig. 1 gezeigten analo
gen Tiefpaß-Filters (TFP) 11. Die Grenzfrequenz dieses
analogen Tiefpaß-Filters wird nun betrachtet. Wenn die
Phase des Ausgabesignals der Verzögerungsschaltung 6, wie
in Fig. 1 gezeigt, 45° beträgt, tritt ein Störungszyklus
innerhalb von 45° auf, wie in Fig. 5 bei (L) gezeigt.
Die Frequenzzerstörung ist daher:
360°/45° = 8.
Dies bedeutet, daß die Frequenz achtmal die Frequenz des
Signals beträgt, das von der Auswahlschaltung 7 ausgege
ben wird. Das analoge Tiefpaß-Filter ist erforderlich, um
die Frequenzanteile geeignet zu unterdrücken, die acht
mal höher sind. Daher kann die Grenzfrequenz auf vier bis
sechsmal die Frequenz des Ausgangs der Auswahlschaltung
7 eingestellt werden. Wenn die Phasendifferenz zwischen
den Ausgabesignalen der Verzögerungsschaltung 6 einen
anderen Wert als 45° hat, kann die Grenzfrequenz in
derselben Weise festgelegt werden, wie zuvor beschrieben.
Fig. 7 zeigt ein Beispiel der Kurvenform-Anpassungsschal
tung 12, wie in Fig. 1 gezeigt. Es ist ein analoger
Vergleicher 12-1 gezeigt, ein Eingangsanschluß 12-2, ein
Bezugs-Eingangsanschluß 12-3 und Ausgabeanschluß 12-4. An
dem Bezug-Eingangsanschluß 12-3 ist eine Spannung ange
legt mit einem Wert zwischen der oberen Grenzspannung und
der unteren Grenzspannung des Ausgabesignals des analogen
Tiefpaß-Filters (TPF) 11 wie in Fig. 5 bei (M) gezeigt.
Der analoge Vergleicher 12-1 erzeugt eine digitale "1" an
dem Ausgangsanschluß 12-4, wenn der Signaleingang an dem
Eingabeanschluß 12-2 die oben genannte Spannung über
steigt. Der analoge Vergleicher 12-2 erzeugt eine digita
le "0" an dem Ausgabeanschluß 12-4, wenn das Signal, wel
ches in den Eingangsanschluß 12-2 eingegeben ist, die
oben genannte Spannung nicht überschreitet. Somit paßt er
die Eingangskurve an die gewünschte Form an.
Erfindungsgemäß, wie beschrieben, wurden ein Tiefpaß-Fil
ter und eine Kurvenform-Anpassungsschaltung auf der Aus
gangsseite der Auswahlschaltung vorgesehen, mit denen das
Problem der Störung beim Schalten eliminiert ist, wobei
die Beschränkung bezüglich der Schleifenverzögerungs
zeit beseitigt wurde. Der digitale Phasenregelkreis kann
daher in sehr schnellen Anwendungen verwendet werden.
Claims (7)
1. Schneller digitaler Phasenregelkreis zum Erzeu
gen eines Signals synchron mit der Phase eines
digitalen Eingangssignals mit:
einer Verzögerungsschaltung (6) mit Abgriffen, die eine Viel zahl von Signalen erzeugt, die voneinander verschiedene Phasen haben;
einer Auswahlschaltung (7) zum selektiven Ausgeben der Ausgangs signale der Verzögerungsschaltung (6);
einen Frequenzteiler (9) zum Frequenzteilen des Ausgangssi gnals der Auswahlschaltung (7);
einem Phasenvergleicher (2) zum Vergleichen der Phasen des digitalen Eingangssignals und des Ausgangssignals des Frequenzteilers (9) und
einer Steuerschaltung (4) zum Steuern der Signalauswahl der Auswahlschaltung (7) gemäß dem Ausgangssignal des Phasenver gleichers (2), um zu erreichen, daß die Phase des Ausgangssi gnals des Frequenzteilers (9) mit dem digitalen Eingangssignal zusammenfällt; gekennzeichnet durch
ein Tiefpaß-Filter (11) zum Entfernen der Störung, die in der Auswahlschaltung (7) erzeugt wird; und
eine Kurvenform-Anpassungsschaltung (12) zum Anpassen der Kur venform des Ausgangssignals des Tiefpaß-Filters (11) an eine rechteckige Kurvenform.
einer Verzögerungsschaltung (6) mit Abgriffen, die eine Viel zahl von Signalen erzeugt, die voneinander verschiedene Phasen haben;
einer Auswahlschaltung (7) zum selektiven Ausgeben der Ausgangs signale der Verzögerungsschaltung (6);
einen Frequenzteiler (9) zum Frequenzteilen des Ausgangssi gnals der Auswahlschaltung (7);
einem Phasenvergleicher (2) zum Vergleichen der Phasen des digitalen Eingangssignals und des Ausgangssignals des Frequenzteilers (9) und
einer Steuerschaltung (4) zum Steuern der Signalauswahl der Auswahlschaltung (7) gemäß dem Ausgangssignal des Phasenver gleichers (2), um zu erreichen, daß die Phase des Ausgangssi gnals des Frequenzteilers (9) mit dem digitalen Eingangssignal zusammenfällt; gekennzeichnet durch
ein Tiefpaß-Filter (11) zum Entfernen der Störung, die in der Auswahlschaltung (7) erzeugt wird; und
eine Kurvenform-Anpassungsschaltung (12) zum Anpassen der Kur venform des Ausgangssignals des Tiefpaß-Filters (11) an eine rechteckige Kurvenform.
2. Phasenregelkreis nach Anspruch 1, gekennzeichnet durch
einen Oszillator (5), dessen Ausgangssignal der Verzögerungs
schaltung (6) zugeführt
wird.
3. Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Aus
gangssignale der Verzögerungsschaltung (6) sukzessive um die
selbe Phasendifferenz phasenverschoben sind.
4. Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, daß die
Steuerschaltung (4) die Auswahlschaltung (7) veranlaßt, das Aus
gangssignal der Verzögerungsschaltung (6) auszuwählen, das in
der Phase dem gegenwärtig ausgewählten Ausgangssignal vor
eilt, wenn festgestellt wird, daß das Ausgangssignal des
Frequenzteilers (9) der Phase des digitalen Eingangssignals nacheilt,
und daß die Steuerschaltung (4) die Auswahlschaltung (7) veranlaßt,
das Ausgangssignal der Verzögerungsschaltung (6) auszuwählen,
das in der Phase dem gegenwärtig ausgewählten Ausgangssi
gnal nacheilt, wenn festgestellt wird, daß das Ausgangssi
gnal des Frequenzteilers (9) der Phase des digitalen Eingangssignals
vorauseilt.
5. Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, daß die
Grenzfrequenz des Tiefpaß-Filters (11) höher als die maximale
Frequenz des Ausgangssignals der Auswahlschaltung (7) und
kleiner als die tiefste Frequenz der Störung ist.
6. Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Aus
gangssignale der Verzögerungsschaltung (6) sukzessiv um die
selbe Phasendifferenz verschobene Phasen haben, und die
Phasendifferenz zwischen aufeinanderfolgenden Ausgangs
signalen der Verzögerungsschaltung 45° beträgt, und daß die
Grenzfrequenz des Tiefpaß-Filters (11) vier- bis sechsmal so
hoch wie die maximale Frequenz der Ausgangssignale der
Auswahlschaltung (7) ist.
7. Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, daß
eine zusätzliche Verzögerungsschaltung (8), die auf
das Ausgangssignal der Kurvenform-Anpassungsschaltung (12) an
spricht und ein Signal erzeugt, das gegenüber dem Aus
gangssignal der Kurvenform-Anpassungsschaltung (12) phasenver
schoben ist; daß die Steuerschaltung (12) auf das Signal von
der zusätzlichen Verzögerungsschaltung (8) anspricht und von
einem Zustand, in dem eines der Ausgangssignale der Aus
wahlschaltung (7) ausgewählt ist, in einen anderen Zustand
schaltet, in dem ein anderes Ausgangssignal der Auswahl
schaltung (7) ausgewählt ist, und zwar zu einem Zeitpunkt,
der durch das Signal von der zusätzlichen Verzögerungs
schaltung (8) bestimmt ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1231489A JPH0396015A (ja) | 1989-09-08 | 1989-09-08 | 高速デジタルpll装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4028520A1 DE4028520A1 (de) | 1991-03-21 |
DE4028520C2 true DE4028520C2 (de) | 1995-05-11 |
Family
ID=16924293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4028520A Expired - Fee Related DE4028520C2 (de) | 1989-09-08 | 1990-09-07 | Schneller digitaler Phasenregelkreis |
Country Status (4)
Country | Link |
---|---|
US (1) | US5036297A (de) |
JP (1) | JPH0396015A (de) |
DE (1) | DE4028520C2 (de) |
GB (1) | GB2236223B (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5079519A (en) * | 1991-02-14 | 1992-01-07 | Notorola, Inc. | Digital phase lock loop for a gate array |
WO1993018580A1 (en) * | 1992-03-09 | 1993-09-16 | Cabletron Systems, Inc. | Digital phase locked loop for token ring networks |
US5416806A (en) * | 1992-06-15 | 1995-05-16 | International Business Machines Corporation | Timing loop method and apparatus for PRML data detection |
SE501190C2 (sv) * | 1993-04-28 | 1994-12-05 | Ellemtel Utvecklings Ab | Digitalt styrd kristalloscillator |
JPH0818414A (ja) * | 1994-04-26 | 1996-01-19 | Hitachi Ltd | 信号処理用遅延回路 |
US5546434A (en) * | 1995-05-16 | 1996-08-13 | Intel Corporation | Dual edge adjusting digital phase-locked loop having one-half reference clock jitter |
JP3487532B2 (ja) * | 1996-07-08 | 2004-01-19 | 株式会社東芝 | データ処理装置、半導体記憶装置、及びデータ処理方法 |
EP0869619B1 (de) * | 1997-04-02 | 2006-07-05 | Koninklijke Philips Electronics N.V. | Integrierte Schaltung mit Phasenregelschleife |
DE19713660A1 (de) * | 1997-04-02 | 1998-10-08 | Siemens Nixdorf Inf Syst | Phasenjustierung schneller paralleler Signale |
JP3388134B2 (ja) * | 1997-04-10 | 2003-03-17 | 富士通株式会社 | 位相比較回路、dll回路および半導体集積回路 |
FR2800951A1 (fr) * | 1999-11-10 | 2001-05-11 | Koninkl Philips Electronics Nv | Estimation de l'instant d'echantillonnage optimal dans un systeme de transmissions par paquets tdma |
US20030164784A1 (en) * | 2002-03-04 | 2003-09-04 | Amir Sagiv | System and method for noise approximation |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3509471A (en) * | 1966-11-16 | 1970-04-28 | Communications Satellite Corp | Digital phase lock loop for bit timing recovery |
CA936925A (en) * | 1971-03-26 | 1973-11-13 | Canadian Marconi Company | Phase locking circuit arrangements |
GB1425572A (en) * | 1972-03-14 | 1976-02-18 | Post Office | Digital signal regenerators |
DE2811636A1 (de) * | 1978-03-17 | 1979-09-20 | Tekade Felten & Guilleaume | Synchronisation eines lokalen oszillators mit einem referenzoszillator |
US4250454A (en) * | 1979-03-26 | 1981-02-10 | International Telephone And Telegraph Corporation | Electronic trigger for a radio frequency source |
US4336505A (en) * | 1980-07-14 | 1982-06-22 | John Fluke Mfg. Co., Inc. | Controlled frequency signal source apparatus including a feedback path for the reduction of phase noise |
JPS57104329A (en) * | 1980-12-22 | 1982-06-29 | Hitachi Ltd | Phase synchronizing circuit |
US4617679A (en) * | 1983-09-20 | 1986-10-14 | Nec Electronics U.S.A., Inc. | Digital phase lock loop circuit |
US4626796A (en) * | 1985-03-01 | 1986-12-02 | General Electric Company | Digital apparatus and method for programmably phase shifting an audio tone |
GB2197553A (en) * | 1986-10-07 | 1988-05-18 | Western Digital Corp | Phase-locked loop delay line |
JPS63304720A (ja) * | 1987-06-05 | 1988-12-13 | Nec Corp | 位相同期化ル−プ回路 |
US4873491A (en) * | 1987-10-19 | 1989-10-10 | Wilkins Jeffrey K | Phase shift circuit utilizing a variable time delay line |
JP2531742B2 (ja) * | 1988-05-17 | 1996-09-04 | 株式会社東芝 | 電圧制御発振回路 |
US4972444A (en) * | 1988-07-14 | 1990-11-20 | International Business Machines Corporation | Digital phase-locked device and method |
US4937846A (en) * | 1988-08-01 | 1990-06-26 | Allied Signal Inc. | Frequency counter-locked-loop apparatus for controlling digitally programmable oscillators |
DE3843262C2 (de) * | 1988-12-22 | 1994-04-28 | Ant Nachrichtentech | Verfahren und Schaltungsanordnung zum Regeln der Phasenlage eines Taktsignals |
-
1989
- 1989-09-08 JP JP1231489A patent/JPH0396015A/ja active Pending
-
1990
- 1990-09-04 GB GB9019255A patent/GB2236223B/en not_active Expired - Fee Related
- 1990-09-06 US US07/578,555 patent/US5036297A/en not_active Expired - Fee Related
- 1990-09-07 DE DE4028520A patent/DE4028520C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0396015A (ja) | 1991-04-22 |
GB9019255D0 (en) | 1990-10-17 |
DE4028520A1 (de) | 1991-03-21 |
US5036297A (en) | 1991-07-30 |
GB2236223A (en) | 1991-03-27 |
GB2236223B (en) | 1993-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0102598B1 (de) | Vorrichtung zur Phasensynchronisierung | |
DE2410881C3 (de) | Automatische Entzerrungsanordnung für einen Datenübertragungskanal | |
DE3826717C2 (de) | Signalphasenabgleichsschaltung | |
DE3604277A1 (de) | Vorrichtung zum einstellen der phasenlage von datensignalen | |
DE4028520C2 (de) | Schneller digitaler Phasenregelkreis | |
DE19849779C2 (de) | Taktgenerator und Takterzeugungsverfahren, die in der Lage sind, eine Taktfrequenz ohne Erhöhen der Anzahl von Verzögerungselementen zu ändern | |
DE2541163A1 (de) | Phasen- und/oder frequenzkomparator | |
DE69103769T2 (de) | Ausrichtung der phase eines taktsignals. | |
DE19709770B4 (de) | Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist | |
DE69300291T2 (de) | Frequenzregelschleife. | |
DE3022746A1 (de) | Digitale phasenkomparatorschaltung | |
DE2853927C3 (de) | Fernsehempfänger mit einer Horizontal-Synchronschaltung | |
DE19751269B4 (de) | Taktsignal-Synchronisierschaltung | |
DE2119091A1 (de) | Spannungsgesteuerter Taktgenerator | |
DE2951782A1 (de) | Synchronisierungssignal-generator fuer ein pal-fernsehsignal-verarbeitungssystem | |
DE3315372C2 (de) | ||
DE2803650A1 (de) | Vorrichtung zur erzeugung einer impulsbreitenmodulierten welle | |
DE2808762C2 (de) | ||
DE69127333T2 (de) | Phasensynchronisiertes Oszillatorsystem mit Ma nahmen gegen Unterbrechung des Eingangstakts | |
DE69214055T2 (de) | Verfahren und Schaltungsanordnung zur Synchronisierung eines Signals | |
DE3230329C2 (de) | ||
DE3435764A1 (de) | Schaltung zur ausblendung eines taktsignals | |
DE1537012A1 (de) | Netzwerksynchronisation in einem Zeitmultiplex-Vermittlungssystem | |
DE3601858C1 (de) | Schaltungsanordnung zur Frequenzteilung | |
EP0402711A1 (de) | Schaltungsanordnung zur phasenrichtigen Regenerierung eines Taktsignals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |