DE3604277A1

DE3604277A1 - Vorrichtung zum einstellen der phasenlage von datensignalen

Info

Publication number: DE3604277A1
Application number: DE19863604277
Authority: DE
Inventors: Lance A Glasser; Randall D Rettberg
Original assignee: Bolt Beranek and Newman Inc
Current assignee: Genuity Solutions Inc
Priority date: 1985-02-13
Filing date: 1986-02-12
Publication date: 1986-08-28
Anticipated expiration: 2006-02-13
Also published as: FR2590425A1; GB2171577A; JPS6223647A; GB2171577B; FR2590425B1; DE3604277C2; AU586664B2; CA1256168A; GB8603471D0; AU5271186A; US4700347A

Description

HOEGER₁ STELLRECHr & PARTNER 3 g Q ^ 2

PATENTANWÄLTE UHLANDSTRASSE 14 c D 7000 STUTTGART 1

A 46 907 b Anmelder: Bolt Beranek and Newman Inc,

k - 192 10 Moulton Street

7. Februar 1986 Cambridge, Mass. 02238

U.S.A.

Beschreibung

Vorrichtung zum Einstellen der Phasenlage von Datensignalen

Die Erfindung betrifft eine Vorrichtung zum Einstellen der Phasenlage von Datensignalen, die an einer Auswerteschaltung eintreffen,'insbesondere zum Abgleichen unkontrollierbarer Phasenverschiebungen von im Abstand von der Auswerteschaltung erzeugten externen Datensignalen.

Im Hinblick auf die Tatsache, daß Datenverarbeitungssysteme schneller und komplexer geworden sind, hat es sich als zunehmend schwierigeres Problem erwiesen, die verschiedenen Daten- und Taktsignale, die innerhalb des Systems verwendet werden, zu synchronisieren. Da die Daten- und Taktfrequenzen zunehmend erhöht werden, haben sich selbst die Verzögerungen, die sich bei kurzen Leitungslängen ergeben, wegen der dadurch hervorgerufenen Phasenverschiebung als wichtig erwiesen, die auf die endliche Ausbreitungsgeschwindigkeit der Impulssignale längs der Leiterdrähte bzw. -bahnen zurückzuführen ist. Bis zum heutigen Tage haben sich die meisten Bemühungen im Zusammenhang mit den vorstehend angesprochenen Problemen darauf

A 46 907 b - 9 -

k - 192

7. Februar 1986

konzentriert, die Leiterlängen so kurz wie möglich zu halten. Ferner hat es sich in gewissen schnellen Datenverarbeitungssystemen als erforderlich erwiesen, die Länge der Verbindungsdrähte oder Leiterbahnen empirisch sorgfältig abzustimmen., um sicherzustellen, daß die Daten- und die Taktsignale in der richtigen gegenseitigen Phasenlage an einer Auswerteschaltung eintreffen, um Fehler bei der Datenerkennung auszuschließen. Die Synchronisationsprobleme vervielfachen sich bei Multiprozessorsystemen, da es außerordentlich schwierig wird, die Laufzeiten zwischen allen Kombinationen von Untersystemen anzugleichen, obwohl verschiedene dieser Untersysteme als Bereiche mit einem im wesentlichen synchronen Betrieb angesehen werden können. Während es möglich ist, ein Taktsignal mit exakt gesteuerter Frequenz in dem gesamten System zu verteilen, ist es andererseits schwierig, die relative Phasenlage der Signale von einem Bereich zum anderen zu beherrschen. Eine weitere Quelle von Synchronisationsproblemen besteht darin, daß die Laufzeiten durch die verschiedenen Ein/Ausgabe-Pufferschaltungen, welche normalerweise jeder Datenleitung mit einer gewissen Länge zugeordnet sind, sich in Abhängigkeit von Temperaturschwankungen ändern.

Während das Bedürfnis für eine Phasenanpassung, insbesondere aufgrund hoher Datenübertragungsgeschwindigkeiten sowie aufgrund der im Vergleich dazu beträchtlichen Phasenverschiebungen, die durch unterschiedliche Längen der Signalwege hervorgerufen werden, entsteht, versteht es sich andererseits, daß Änderungen in den Laufzeiten typischerweise nur

- 10 -

A 46 907 b - 10 -

k - 192

7. Februar 1986

relativ langsam eintreten. Derartige Änderungen werden beispielsweise durch Aufheizen der Transistorübergänge in digitalen, logischen Gattern hervorgerufen, die der Erzeugung und dem Empfang von Datensignalen dienen,. Während die anfänglich erforderliche Anpassung möglicherweise nicht bekannt ist und außerdem die Ursachen für die Änderungen der Phasenverschiebung unbekannt und nicht vorhersagbar sein können, ist es also nicht erforderlich, den Abgleich mit einer relativ hohen Geschwindigkeit durchzuführen, da die Änderungen relativ langsam verlaufen, wenn das System erst einmal in Betrieb genommen ist und arbeitet.

Ausgehend vom Stande der Technik und der vorstehend aufgezeigten Problematik liegt der Erfindung die Aufgabe zugrunde, eine Vorrichtung für den automatischen Phasenabgleich von Datensignalen anzugeben, die einer Auswerteschaltung zugeführt werden, um unkontrollierbare Phasenverschiebungen zu kompensieren, die außerhalb der Auswerteschaltung eintreten. Dabei wird eine automatische Arbeitsweise der Vorrichtung angestrebt. Ferner soll die Vorrichtung einen sehr schnellen Betrieb erleichtern. Außerdem soll das Zusammenwirken mehrerer, in sich synchron arbeitender Bereiche in einem digitalen Datenverarbeitungssystem verbessert werden. Gleichzeitig wird angestrebt, daß die dafür vorgesehene Vorrichtung sehr zuverlässig arbeitet und gleichzeitig relativ einfach und billig aufgebaut ist.

- 11 -

A 46 907 b - 11 -

k - 192

7. Februar 1986

Die gestellte Aufgabe wird bei einer gattungsgemäßen Vorrichtung gemäß der Erfindung durch die Merkmale
des Kennzeichenteils des Anspruchs 1 bzw. durch die Merkmale des Kennzeichenteils eines der anderen unabhängigen Patentansprüche gelöst.

Vorteilhafte Ausgestaltungen der Erfindung sind
Gegenstand von Unteransprüchen.

Gemäß einer bevorzugten Ausführungsform arbeitet eine Vorrichtung gemäß der Erfindung mit einer einstellbaren Verzögerungsleitung, welche einem Datensignal eine Verzögerung wählbarer Dauer erteilt. Das verzögerte Datensignal wird mit einem intern erzeugten Standard verglichen, und zwar für mehrere unterschiedliche Verzögerungszeiten, und bei diesen Vergleichen werden Diskrepanzen festgestellt. Die Auswahl derjenigen speziellen Verzögerung, die für das Datensignal vorzusehen ist, welches schließlich der Auswerteschaltung zugeführt wird, wird dann erfindungsgemäß in Abhängigkeit von den ermittelten Diskrepanzen getroffen.

Weitere Einzelheiten und Vorteile der Erfindung
werden nachstehend anhand von Zeichnungen noch näher erläutert. Es zeigen:

Fig. 1 ein Blockdiagramm einer automatisch

arbeitenden Phasenabgleichvorrichtung gemäß der Erfindung;

- 12 -

A 46 907 b - 12 -

k - 192

7. Februar 1986

Fig. 2 detailliertere Diagramme bzw. bis 7 Schaltbilder einzelner Schaltkreise der Vorrichtung gemäß Fig. 1;

Fig. 8 ein Zeitdiagramm verschiedener Taktsignale für die Vorrichtung gemäß Fig. 1 bis 5;

Fig. 9 eine Tabelle zur Erläuterung der

verschiedenen in den Schaltbildern gemäß Fig. 1 bis 5 verwendeten Symbole für logische Schaltungen.

- 13 -

A 46 907 b - 13 -

Jc - 176

7. Februar 1986

Im einzelnen zeigt Fig. 1 eine Leitung 11/ auf der Daten von einer externen Datenquelle eintreffen, wobei diese Daten nach einer Korrektur ihrer Phasenlage über eine Leitung 13 einer Auswerteschaltung 15 zugeführt werden.

Zur Verzögerung der eintreffenden Daten in einem vorgegebenen Bereich von Verzögerungszeiten sind bei der dargestellten Schaltung mehrere Verzögerungsleitungen, und zwar beim Ausführungsbeispiel 5 Verzögerungsleitungen 21 bis 25 vorgesehen. Eine Wählschaltung 27, welche durch ein automatisches Justiersystem gesteuert wird, auf welches weiter unten noch näher eingegangen wird, dient dazu, die Datensignale, nachdem sie einer ausgewählten Verzögerung unterworfen wurden, auf die Leitung 13 zu geben.

Beim Ausführungsbeispiel sind die Verzögerungsleitungen 21 bis 25 getaktete, digitale Verzögerungsleitungen, deren Verzögerung mit Hilfe von vier Taktsignalen CL 1 bis CL 4 hoher Impulsfolgefrequenz gesteuert wird. Vorzugsweise haben die Taktsignale CL 1 bis CL 4 eine Frequenz, welche im wesentlichen dem Nenn- bzw. Sollwert der Breite der eintreffenden Datenimpulse entspricht, so daß vernünftigerweise erwartet werden kann, daß die Impulsflanken periodisch in dem Bereich von Verzögerungen auftreten, welche durch die verschiedenen Verzögerungsleitungen ermöglicht werden. Die relative Phasenlage der Taktsignale CL 1 bis CL 6 ist in Fig.

- 14 -

A 46 907 b - 14 -

k - 176

7. Februar 1986

gezeigt. Bezüglich der Verzögerungsleitungen in Fig.1 und gemäß der detaillierteren Darstellung gemäß Fig.3 erkennt man, daß eines der Taktsignale, das Signal CL 1, bei der Erzeugung zunehmender Verzögerungen zweimal verwendet wird.

Zusätzlich zu den symmetrischen Taktsignalen CL 1 bis CL 4 wird erfindungsgemäß mit zwei Taktsignalen CL 5 und CL 6 mit niedrigerer Frequenz gearbeitet. Die letztgenannten Taktsignale bestehen aus Impulsfolgen mit Einzelimpulsen, deren zeitliches Auftreten dem zeitlichen Auftreten von Einzelimpulsen der Taktsignale CL 1 bzw. CL 3 entspricht, wobei die Impulse der Impulsfolgen CL 5 und CL 6 jedoch mit einer Impulsfolgefrequenz auftreten, welche ein Bruchteil der Impulsfolgefrequenz der Taktsignale mit der hohen Impulsfolgefrequenz ist.

Wie nachstehend noch näher erläutert wird, bestimmt die Arbeitsweise der nachstehend beschriebenen Steuerschaltung, ob die Impulsflanken der Daten in dem Zeitintervall zwischen den Verzögerungszeiten auftreten, die durch ein benachbartes Paar von Verzögerungsleitungen erzeugt werden, wobei insgesamt vier derartige Intervalle vorhanden sind. Bezüglich der Verzögerung ergeben sich somit vier Wählmöglichkeiten. Die größte Verzögerung wird im wesentlichen nur verwendet, um einen Endpunkt für das definierte 'Intervall zu erhalten, welches der längsten der Verzögerungsleitungen entspricht, deren Auswahl noch in Betracht gezogen wird.

- 15 -

A 46 907 b - 15 -

k - 176

7. Februar 1986

Zu aufeinanderfolgenden Zeitpunkten, die durch die Impulsfolgefrequenz der Taktsignale CL 5 und CL 6 bestimmt werden, wird der Zustand des Ausgangssignals jeder der Verzögerungsleitungen 21 bis 25 in eine zugeordnete Speicherschaltung 31 bis 35 eingespeichert. Für jedes Paar benachbarter bzw. aufeinanderfolgender Verzögerungsleitungen ist ein EXCLUSIVE OR-(XOR-)Gatter 36 bis 39 vorgesehen, welchem die Ausgangssignale der den Verzögerungsleitungen 21 bis 25 zugeordneten Speicherschaltungen zugeführt werden und die der Erzeugung von AusgangsSignalen ST 1b bis ST 4b dienen (vgl. Fig.4). Wie der Fachmann sieht, wird jeweils eines dieser Gatterausgangssignale erhalten, wenn in dem Zeitintervall zwischen den aufeinanderfolgenden Verzögerungen, die durch die zwei dem betreffenden Gatter zugeordneten Verzögegerungsleitungen erzeugt werden, ein Datenübergang bzw. eine Impulsflanke auftritt. Mit anderen Worten wird also dann eines der Signale ST 1b bis ST 4b erzeugt, wenn ein Pegelunterschied zwischen den gespeicherten AusgangsSignalen der betreffenden Verzögerungsleitungen festgestellt wird, welcher durch das Auftreten einer Impulsflanke in dem Intervall verursacht wird, welches durch die beiden verschiedenen Verzögerungszeiten definiert wird. Wenn man ferner annimmt, daß die Folgefrequenz der Datensignale der Taktfrequenz der Taktsignale CL 1 bis CL 4 entspricht, dann kann in jedem Arbeitszyklus nicht mehr als ein Gatterausgangssignal auftreten.

- 16 -

A 46 907 b - 16 -

k - 176

7. Februar 1986

Wie der Fachmann weiß, kann die Definition für das Vorliegen eines digitalen Signals entweder so getroffen werden, daß das Signal den Pegel NULL (niedrig) hat oder den Zustand EINS (hoch), und zwar in Abhängigkeit von dem jeweils verwendeten Logikschema. Mit anderen Worten ist es also für das Vorliegen eines Signals erforderlich, daß die eine oder andere der beiden binären Bedingungen erfüllt ist. Bei den in Fig. 1 bis 5 verwendeten Signalbezeichnungen wird davon ausgegangen, daß die Signale mit dem Kennbuchstaben "b" vorliegen, wenn der Signalpegel "niedrig" ist, während die anderen Signale dann vorliegen, wenn ihr Pegel "hoch" ist.

Während die Pegeländerungen der eintreffenden Datensignale und das Takten der Verzögerungsleitungen mit einer sehr hohen Frequenz erfolgen, wird das Abtasten der Ausgangssignale der Verzögerungsleitungen durch die Speicherschaltungen und das Betätigen der übrigen Elemente der Steuerschaltung mit einer niedrigeren Taktfrequenz durchgeführt, um sicherzustellen, daß die verschiedenen, der Signalabtastung dienenden Speicherschaltungen einen stabilen Zustand erreichen, ehe eine Entscheidung getroffen wird. Dabei versteht der Fachmann, daß die Tatsache, daß die Verzögerungsleitungen für eine zunehmend stärkere Verzögerung sorgen, eine sehr hohe Wahrscheinlichkeit dafür bedeutet, daß eines der phasenverschobenen Datensignale an einer der Speicherschaltungen genau in dem Moment eintrifft, in dem diese getaktet wird. Folglich besteht eine gewisse Gefahr,

- 17 -

A 46 907 b - 17 -

k - 176

7. Februar 1986

daß die betreffende Speicherschaltung in einen metastabilen Zustand überführt wird, so daß eine beträchtlich verlängerte Zeit benötigt wird, ehe die Speicherschaltung in einen stabilen Zustand gelangt.

Die Ausgangssignale der XOR-Gatter 36 bis 39 werden einem Baugruppen-Untersystem zugeführt, welches der Einfachheit halber als Vierfach-Flop bezeichnet wird. Diese Schaltung ist insgesamt mit dem Bezugszeichen 41 bezeichnet und umfasst vier NAND-Gatter, die so miteinander verbunden sind, daß sie vier Signale erzeugen/ von denen zu jedem gegebenen Zeitpunkt nicht mehr als eines die Bedingung für die Aussage "Signal vorhanden" erfüllt.

Wie nachstehend noch näher erläutert wird, ist das eine "vorhandene" Ausgangssignal des Vierfach-Flops 41 ein Kriterium dafür, welche der vier verzögerten Datensignalfolgen für die weitere Verarbeitung bzw. Auswertung auszuwählen ist. Damit ein stabiler Betrieb erreicht wird, bei dem eine gute, langfristige (im relativen Sinne) Auswahl für eine kompensierende Verzögerung getroffen wird, umfasst die Schaltung gemäß Fig. 1 einen Schaltkreis 43 zum Vergleichen jeder neuen möglichen Auswahlmöglichkeit (hinsichtlich der Verzogerungszeit) mit einer zuvor ausgewählten Möglichkeit bzw. einer als "Kandidat" für die Auswahl vorgesehenen Möglichkeit. Das System umfasst ferner einen Zähler 45 zur Steuerung des Abspeicherns neuer möglicher Verzögerungszeit-

- 18 -

A 46 907 b - 18 -

k - 176

7. Februar 1986

Kandidaten und zum Ändern der tatsächlich getroffenen Wahl, jedoch erst dann, wenn eine derartige Änderung, d.h. der Übergang zu einer anderen Verzögerung aufgrund mehrerer ermittelter Ereignisse sinnvoll erscheint. Die endgültige Auswahl einer Verzögerung erfolgt also in Abhängigkeit von einer "Integration" bzw. Mittelwertbildung.

Der Vergleichsschaltkreis 4 3 ist in Fig. 6 als detailliertes Schaltbild dargestellt,und man erkennt, daß dieses Untersystem vier ähnliche Gatteranordnungen umfasst, von denen jede in ihrem unteren Teil einen Ringspeicher umfasst, der geeignet ist, einen ihm an seiner entsprechenden Eingangsleitung während aufeinanderfolgender Arbeitszyklen zugeführten Wert bzw. Pegel zu halten, sowie - in der oberen Serie von Gattern Einrichtungen zum Anlegen neuer Werte an das Speicherelement. Die Übertragung bzw. das Laden einer möglichen neuen Wahl (für die Verzögerungszeit) von dem Vierfach-Flop zu den Speicherschaltungen der Vergleichsschaltung 4 3 wird durch ein Signal LD (Laden) und durch dessen Komplement LDb gesteuert, wobei diese beiden Signale, wie nachstehend noch beschrieben wird, von dem Zähler 45 erzeugt werden. Für jede der vier Eingabe- und Speicherkomponenten ist außerdem ein entsprechendes XOR-Gattersystem vorgesehen, welches den neuen Wert mit dem alten Wert vergleicht. Die betreffenden XOR-Gatter sind mit den Bezugszeichen 51 bis 54 bezeichnet. In gewissem Sinne können die Ausgangssignale der XOR-

- 19 -

A 46 907 b - 19 -

k - 176

7. Februar 1986

Gatter 51 bis 54 kollektiv als ein Regelschleifen-Fehlersignal bezeichnet werden, welches zum automatischen Einstellen des ausgewählten Wertes der Verzögerung verwendet wird, wie dies nachstehend beschrieben wird.

Die Signale, die in den ersten beiden Abschnitten der Vergleichsschaltung erzeugt werden, werden in einem Feld 55 von Gattern logisch verknüpft, um die Signale UP, DOWN und HOLD (aufwärts, abwärts und halten) zu erzeugen, die dem Zähler 45 zugeführt werden, der eine Integration bzw. Mittelwertbildung durchführt, wie dies oben beschrieben wurde. Allgemein lässt sich feststellen, daß das UP-Signal erzeugt wird, wenn die neue, mögliche Wahlmöglichkeit mit dem gehaltenen bzw. geltenden (Verzögerungs-)Wert übereinstimmt. Das DOWN-Signal wird erzeugt, wenn die neue,mögliche Wahlmöglichkeit nicht mit dem geltenden Wert übereinstimmt; und das HOLD-Signal wird erzeugt, wenn innerhalb des laufenden Arbeitszyklus keine Signalflanke erfasst wurde.

Die Integrationsschaltung bzw. der Zähler 45 ist vorzugsweise in Form eines Schieberegisters ausgebildet, wie es in Fig. 7 detailliert gezeigt ist. Diese Schaltung ist so ausgebildet, daß im Endergebnis ein einziges Bit in einer linearen Anordnung von vier ähnlichen Stufen nach oben oder unten verschoben wird. Im allgemeinen wird das vorhandene Bit aufwärts ver-

- 20 -

A 46 907 b - 20 -

k - 176

7. Februar 1986

schoben, d.h. nach rechts, wenn das UP-Signal vorliegt, und nach links bzw. abwärts, wenn das DOWN-Signal vorliegt. Dabei ist jedoch anzumerken, daß die Gatter, welche das UP-Signal und das DOWN-Signal erzeugen (Fig. 6) auch das HOLD-Signal berücksichtigen, so daß während eines Zyklus,in dem das HOLD-Signal vorliegt, ein Bit weder nach oben noch nach unten verschoben wird. Wie aus Fig. 6 deutlich wird, wird das HOLD-Signal gemäß einer NOR-Verknüpfung in Abhängigkeit von den vier Signalen erzeugt, die das Vierfach-Flop liefert und die charakteristisch für eine neue Wahlmöglichkeit sind. Für den Fachmann ist es jedoch klar, daß ein Datenstrom mit einer Folge von Nullen oder Einsen nicht zu Übergängen bzw. Impulsflanken führt, welche mit der erfindungsgemäßen Schaltung geprüft werden können, um die Entscheidung zu unterstützen, welche Verzögerung zu einer guten Kompensation führen würde. Folglich werden bei der praktischen Realisierung der vorliegenden Erfindung diejenigen Arbeitszyklen, in denen keine Impulsflanken auftreten, bei dem Integrationsprozess ,in dessen Verlauf die logische Entscheidung getroffen wird, nicht mitgezählt.

Aus der vorstehenden Beschreibung wird deutlich, daß im allgemeinen die Bewegung des Bits nach rechts im Schieberegister anzeigt, daß hinsichtlich der nacheinander ermittelten Wahlmöglxchkeiten, die der Vergleichsschaltung angeboten werden, eine Übereinstimmung bzw. eine Stabilität vorliegt, während das

- 21 -

A 46 907 b - 21 -

k - 176

7. Februar 1986

Verschieben des Bits nach links die Reaktion auf einen Unterschied zwischen der Auswahlmöglichkeit und der als Kandidat (gespeicherten) Wahlmöglichkeit darstellt. Wenn das Bit vollständig nach rechts verschoben ist, dann wird der "Kandidat" als tatsächlich getroffene Auswahl akzeptiert, und das entsprechende Signal wird über die Auswähl-Speicherschaltung 57 an die Wählschaltung gegeben. Wenn andererseits das Bit in die äußerste linke Position verschoben ist, dann wird die neueste Auswahlmöglichkeit (dargestellt durch das Ausgangssignal des Vierfach-Flops 41) in die Speicher der Vergleichsschaltung übertragen und wird zum neuen "Kandidaten" für die Auswahl der Verzögerungszeit.

Wie oben beschrieben, bestimmt die Arbeitsweise der hier beschriebenen Steuerung, ob ein Datenübergang oder eine Diskrepanz in dem Intervall auftritt, welches durch die Verzögerungszeiten definiert ist, welche durch je zwei benachbarte Verzögerungsleitungen bewirkt werden, wobei insgesamt vier derartige Intervalle vorhanden sind. Dementsprechend gibt es auch vier Wahlmöglichkeiten für die Verzögerungszeit. Da die Periode der Taktsignale CL 1 bis CL 4 der erwarteten Breite bzw. Periode der Datenimpulse entspricht, wird deutlich, daß die vier Wahlmöglichkeiten in gewissem Sinne ein ringförmiges Feld bilden, welches im Endeffekt auf sich selbst zurückgefaltet ist. Wenn man diese Analogie zugrunde legt, wird ferner deutlich, daß die günstigste Wahlmöglichkeit in der Auswahl derjenigen

- 22 -

A 46 907 b - 22 -

k - 176

7. Februar 1986

Verzögerungsleitung besteht, welche innerhalb dieses kreisrunden Feldes demjenigen Verzögerungsintervall gegenüberliegt, in dem die meisten Übergänge bzw. Diskrepanzen auftreten. Mit anderen Worten ist also die am meisten erwünschte Verzögerungszeit diejenige, welche zeitlich für ein Abrücken von den Übergängen bzw. Impulsflanken sorgt und die Auswertung auf einen Zeitpunkt legt, in dem das Datensignal eindeutig den einen oder anderen seiner beiden stabilen binären Zustände einnimmt. Bei der zum Definieren der Schaltung verwendeten Signalnomenklatur wird diese Drehung bzw. die Wahl des gegenüberliegenden Sektors aus der Betrachtung des Vierfach-Flops gemäß Fig. 4 deutlich, wo man beispielsweise erkennt, daß das Zeitintervall T3 - T2 zum Erzeugen eines entsprechenden Ausgangssignals (einer entsprechenden Wahlmöglichkeit) ST 2b führt, während für das Intervall T1 - T2 ein Signal ST 4b erzeugt wird.

Im Hinblick auf die derzeit mögliche hohe Dichte von Halbleiterfunktionen bei VLSI-Schaltungen ist es möglich, die vorstehend beschriebene Schaltung in einem sehr kleinen Bereich der verfügbaren Chip-Fläche zu implementieren, so daß es möglich ist, ein automatisches Phasenkorrektursystem gemäß der Erfindung an jeder Eingangsleitung zu realisieren, auf welcher Daten von externen Datenquellen eintreffen, wobei eine ausreichende Chip-Fläche für die Hauptfunktionen übrig bleibt, nämlich für die eigentlichen Arbeitsfunktionen der Auswerteschaltung.

- 23 -

A 46 907 b - 23 -

k - 176

7. Februar 1986

Wie oben bereits erwähnt, muß das Abtasten, die Analyse und die Laufzeitjustierung bei einem erfindungsgemäßen System nicht mit einer hohen Geschwindigkeit erfolgen. Vielmehr muß lediglich das Takten der Verzögerungsleitungen und das erste Abspeichern mit Hochgeschwindigkeitsschaltkreisen erfolgen. Sobald dann aber eine erste Auswahl getroffen ist, sollte die Notwendigkeit , die getroffene Auswahl zu ändern, relativ selten und nur allmählich eintreten. Während bei dem vorstehend betrachteten Ausführungsbeispiel die einzelnen Schaltkreise aus diskreten Logikbausteinen und dergleichen aufgebaut sind₇ versteht es sich, daß die entsprechenden logischen Funktionen auch mit Hilfe eines entsprechend programmierten Mikroprozessors oder -Computers realisiert werden können. In einem solchen Fall können Teile der Auswerteschaltung im Time-sharing-Betrieb zusätzlich zur Erfüllung der Hauptfunktionen der Auswerteschaltung für die Phasenjustierung eingesetzt werden.

Bei dem vorstehend beschriebenen Ausführungsbeispiel werden ferner sämtliche Impulsflanken der Signale auf der Eingangsleitung ausgewertet. Es versteht sich jedoch, daß es einige Anwendungen gibt, bei denen es erwünscht ist, eine vorgegebene Datenfolge auf die Eingangsleitung zu geben und die gestaffelt verzögerten Varianten des Eingangssignals mit einem Bezugssignal bzw. einem Standard zu vergleichen, der ebenfalls ein vorgebebenes Datenmuster aufweist, statt den Vergleich

- 24 -

A 46 907 b - 24 -

k - 176

7. Februar 1986

einfach mit einem Taktsignal durchzuführen, wie dies beim Ausführungsbeispiel der Fall ist.

Aus der vorstehenden Beschreibung wird deutlich, daß die der Erfindung zugrunde liegende Aufgabe gelöst wird und daß zusätzliche weitere Vorteile erreicht werden. Weiterhin wird deutlich, daß dem Fachmann, ausgehend von dem speziell beschriebenen Ausführungsbeispiel, zahlreiche Möglichkeiten für Änderungen und/ oder Ergänzungen zu Gebote stehen, ohne daß er dabei den Grundgedanken der Erfindung verlassen müsste.

- Leerseite

Claims

Patentansprüche

Vorrichtung zum Einstellen der Phasenlage von Datensignalen, die an einer Auswerteschaltung eintreffen, insbesondere zum Abgleichen unkontrollierbarer Phasenverschiebungen von im Abstand von der Auswerteschaltung erzeugten externen Datensignalen,

dadurch gekennzeichnet, daß Verzögerungsleitungseinrichtungen vorgesehen sind, mit deren Hilfe ein Datensignal um unterschiedliche Verzögerungszeiten verzögerbar ist, daß Vergleichseinrichtungen zum jeweiligen Vergleichen des um unterschiedliche Verzögerungszeiten verzögerten Datensignals mit einem intern erzeugten Referenzsignal vorgesehen sind, daß Auswerteeinrichtungen zum Erfassen der Unterschiede der Vergleichsergebnisse für das unterschiedlich verzögerte Datensignal vorgesehen sind und daß Wähleinrichtungen vorgesehen sind, mit deren Hilfe in Abhängigkeit von den ermittelten Unterschieden der Vergleichsergebnisse dasjenige verzögerte Datensignal an die Auswerteschaltung anlegbar ist, bei dem der Unterschied auf ein Minimum reduziert ist.

A 46 907 b

k - 176 - 2 -

7. Februar 1986

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß mit Hilfe der Auswerteeinrichtungen ein Fehlersignal erzeugbar ist und daß Steuereinrichtungen
vorgesehen sind, die mit den Verzögerungsleitungseinrichtungen verbunden sind und mit deren Hilfe

in Abhängigkeit von dem Fehlersignal dasjenige
Datensignal an die Auswerteschaltung anlegbar ist, welches um eine Verzögerungszeit verzögert wurde,
die so gewählt ist, daß Unterschiede zwischen diesem verzögerten Datensignal und dem Referenzsignal vermieden werden.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß Mittelwertbildungseinrichtungen vorgesehen sind, mit deren Hilfe der Mittelwert des Fehlersignals
über mehrere Pegeländerungen des Datensignals erzeugbar ist.

4. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Verzögerungsleitungseinrichtungen mehrere Verzögerungsleitungen umfas-

. sen, die ein Datensignal zunehmend um eine jeweils größere Verzögerungszeit verzögern.

-3-

A 46 907 b - 3 -

k - 192

7. Februar 1986

5. Vorrichtung zum Einstellen der Phasenlage von Datensignalen, die an einer Auswerteschaltung eintreffen, insbesondere zum Abgleichen unkontrollierbarer Phasenverschiebungen von im Abstand von der Auswerteschaltung erzeugten externen Datensignalen, dadurch gekennzeichnet, daß eine Folge von Verzögerungsleitungen vorgesehen ist, die für eine zunehmend größere Verzögerungszeit sorgen, daß Einrichtungen vorgesehen sind, um das nicht abgeglichene Datensignal jeder der Verzögerungsleitungen zuzuführen und so entsprechend verzögerte Datensignale zu erhalten, daß Wähleinrichtungen vorgesehen sind, um eines der verzögerten Datensignale der Auswerteschaltung zuzuführen, daß Einrichtungen vorgesehen sind, um Diskrepanzen zwischen den verzögerten Datensignalen zu erfassen, die nacheinander von benachbarten Verzögerungsleitungen erhalten wurden, und daß Steuereinrichtungen vorgesehen sind, um die Wähleinrichtungen derart zu steuern, daß sie an die Auswerteschaltung ein verzögertes Datensignal anlegen, welches bezüglich der Folge von Verzögerungsleitungen einen Abstand von denjenigen verzögerten Datensignalen hat, welche Diskrepanzen zeigen.

6. Vorrichtung zum Einstellen der Phasenlage von Datensignalen, die an einer Auswerteschaltung eintreffen, insbesondere zum Abgleichen unkontrollierbarer Phasenverschiebungen von im Abstand von der Auswerteschaltung erzeugten externen Datensignalen, dadurch gekennzeichnet,

A 46 907 b - 4 -

k - 192

7. Februar 1986

daß eine Folge von Verzögerungsleitungen vorgesehen ist, die für eine zunehmend größere Verzögerungszeit sorgen, daß Einrichtungen vorgesehen sind, um das nicht abgeglichene Datensignal jeder der Verzögerungsleitungen zuzuführen und so entsprechend verzögerte Datensignale zu erhalten, daß Wähleinrichtungen vorgesehen sind, um eines der verzögerten Datensignale der Auswerteschaltung zuzuführen, und daß Vergleichseinrichtungen vorgesehen sind, um die verzögerten Signale während eines Zeitintervalls zu vergleichen und um die Wähleinrichtungen auf ein verzögertes Datensignal einzustellen, welches fern von denjenigen verzögerten Datensignalen ist, welche die meisten Ungleichheiten überbrücken .

7. Vorrichtung zum Einstellen der Phasenlage von Datensignalen, die an einer Auswerteschaltung eintreffen, insbesondere zum Abgleichen unkontrollierbarer Phasenverschiebungen von im Abstand von der Auswerteschaltung erzeugten externen Datensignalen, dadurch gekennzeichnet, daß eine Folge von Verzögerungsleitungen vorgesehen ist, die für eine zunehmend größere Verzögerungszeit sorgen, daß Einrichtungen vorgesehen sind, um das nicht abgeglichene Datensignal jeder der Verzögerungsleitungen zuzuführen und so entsprechend verzögerte Datensignale zu erhalten, daß Wähleinrichtungen vorgesehen sind, welche auf ein Wählwertsignal ansprechen, um eines der verzögerten Datensignale entsprechend diesem Wählwert der Auswerteschaltung zuzuführen,

A 46 907 b - 5 -

k - 192

7. Februar 1986

daß Speichereinrichtungen vorgesehen sind, um jeweils den Augenblickswert jedes der verzögerten Datensignale in Abhängigkeit von einem intern· erzeugten Taktsignal zu übernehmen und zu speichern/ daß Gattereinrichtungen vorgesehen sind, welche jeweils auf die gespeicherten Werte ansprechen, um ein Signal zu erzeugen, ob zwischen den jeweiligen Verzögerungen, .die durch die aufeinander folgenden benachbarten Verzögerungsleitungen erzeugt wurden, eine Änderung des Signalpegels eingetreten ist, wobei die Ausgangssignale der Gattereinrichtungen gemeinsam eine mögliche Auswahl von Verzögerungen darstellen und daß Vergleichseinrichtungen vorgesehen sind, um die erzeugten Signale während eines Zeitintervalls zu vergleichen, und um die Wähleinrichtungen auf ein verzögertes Datensignal einzustellen, welches von denjenigen verzögerten Datensignalen entfernt ist, die die meisten Signalpegeländerungen überbrücken.

8. Vorrichtung zum Einstellen der Phasenlage von Datensignalen, die an einer Auswerteschaitung eintreffen, insbesondere zum Abgleichen unkontrollierbarer Phasenverschiebungen von im Abstand von der Auswerteschaltung erzeugten externen Datensignalen, dadurch gekennzeichnet, daß eine Folge von Verzögerungsleitungen vorgesehen ist, die für eine zunehmend größere Verzögerungszeit sorgen, daß Einrichtungen vorgesehen sind, um das nicht abgeglichene Datensignal jeder der Verzögerungsleitungen zuzuführen

-

A 46 907 b - 6 -

k - 192

7. Februar 1986

und so entsprechend verzögerte Datensignale zu erhalten, daß Wähleinrichtungen vorgesehen sind, welche auf ein Wählwertsignal ansprechen, um eines der verzögerten Datensignale entsprechend diesem Wählwert der Auswerteschaltung zuzuführen, daß Speichereinrichtungen vorgesehen sind, um jeweils den Augenblickswert jedes der verzögerten Datensignale in Abhängigkeit von einem intern erzeugten Taktsignal zu übernehmen und zu speichern, daß kominatorische logische Schalteinrichtungen vorgesehen sind, um die gespeicherten Datensignalwerte zu kombinieren, um ein Signal zu erhalten, welches das Ausmaß der Übereinstimmung darstellt -und daß eine Geräte-Zustandslogik vorgesehen ist, um die Wählsignale in Abhängigkeit vom Ausmaß des Übereinstimmungssignals zu erzeugen und zu variieren, und zwar in dem Sinne, daß die Tendenz besteht, dasjenige verzögerte Datensignal auszuwählen, welches am weitesten von den Ungleichheiten in benachbarten Datensignalen entfernt ist.

9. Vorrichtung zum Einstellen der Phasenlage von Datensignalen, die an einer Auswerteschaltung eintreffen, insbesondere zum Abgleichen unkontrollierbarer Phasenverschiebungen von im Abstand von der Auswerteschaltung erzeugten externen Datensignalen, dadurch gekennzeichnet, daß eine Folge von Verzögerungsleitungen vorgesehen ist, die für eine zunehmend größere Verzögerungszeit sorgen, daß Einrichtungen vorgesehen sind, um das nicht abgeglichene Datensignal jeder der Verzögerungsleitungen zuzuführen

A 46 907 b - 7 -

k - 192

7. Februar 1986

und so entsprechend verzögerte Datensignale zu erhalten, daß Wähleinrichtungen vorgesehen sind, um eines der verzögerten Datensignale der Auswerteschaltung zuzuführen, daß entsprechende Gattereinrichtungen vorgesehen sind, welche ein Signal erzeugen, das anzeigt, ob zwischen den betreffenden Verzögerungen, die durch aufeinander folgende benachbarte Verzögerungsleitungen herbeigeführt wurden, eine Signalpegeländerung eingetreten ist, wobei die Ausgangssignale der Gattereinrichtungen gemeinsam eine mögliche Auswahl von Verzögerungen darstellen, daß Einrichtungen zum Vergleichen der Verzögerungssignale an den Ausgängen der Gattereinrichtungen für ein vorgegebenes Zeitintervall und zum Einstellen der Wähleinrichtungen auf ein verzögertes Datensignal vorgesehen sind, welches denjenigen verzögerten Datensignalen "gegenüberliegt", welche die meisten Ungleichheiten zwischen einem benachbarten Paar von aufeinander folgenden Verzöge~ rungsleitungen mit ihren zugeordneten Speicherschaltungen darstellen und daß Einrichtungen vorgesehen sind, um die mögliche Auswahl mit einem ausgewählten "Kandidaten" zu vergleichen, und um dann wenn diese beiden Wahlmöglichkeiten für ein Zeitintervall übereinstimmen, die Wahl entsprechend dem "Kandidaten" zu treffen, und daß ferner Einrichtungen vorgesehen sind, die dann wenn die Wahlmöglichkeiten während eines Zeitintervalls nicht übereinstimmen, als gewählten "Kandidaten" die mögliche Auswahl vorgeben .