DE2935353C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Einrichtung mit den im Oberbegriff des Patentanspruchs 1 genannten Merkmalen.

Eine derartige Einrichtung ist beispielsweise in der DE-OS 21 21 405 beschrieben. Die bekannte Einrichtung ent­ hält unter anderem: einen ersten Signalgeber für Taktsignale mit der N-fachen Nennbitrate von z. B. 200 bit/s des Daten­ signals, wobei N beispielsweise gleich 2000 ist; einen zweiten Signalgeber für zwei aus schmalen Impulsen mit jeweils unterschiedlicher Breite bestehende Korrektursignale, deren Frequenz kleiner ist als die Nennbitrate des Daten­ signals und z. B. 175 Hz beträgt, einen Frequenzteiler, dessen Ausgangssignal den Empfangsbittakt mit einer Frequenz liefert, die stets ein wenig kleiner oder größer als die Nennbitrate ist; einen digitalen Phasendetektor und eine Anzahl von logischen Verknüpfungsschaltungen.

Der Erfindung liegt die Aufgabe zugrunde, eine Einrichtung der genannten Gattung zu schaffen, die Taktsignale nur einer einzigen Frequenz und mit einfacher Signalform verwendet und es aufgrund ihrer Arbeitsweise ermöglicht, den Phasen­ diskriminator und alle logischen Verknüpfungsschaltungen durch ein einziges handelsübliches Bauelement zu ersetzen.

Dies wird dadurch erreicht, daß die erfindungsgemäße Ein­ richtung die im Patentanspruch 1 gekennzeichneten Merkmale aufweist.

Anhand der Zeichnung wird die Erfindung im folgenden näher erläutert. Es zeigt

Fig. 1 als Blockschaltbild ein Ausführungsbeispiel einer erfindungsgemäßen Einrichtung zum Synchronisieren des Empfangsbittaktes eines Datenempfängers,

Fig. 2 in den Darstellungen (Zeilen) a) bis k) den zeit­ lichen Verlauf der Signale bei verschiedenen Betriebszuständen dieser Einrichtung, und

Fig. 3 eine Tabelle über die Durchschaltung der einzelnen Eingangssignale des Multiplexers einer erfindungs­ gemäßen Einrichtung in Abhängigkeit vom Adreßwert der Steuersignale, und zwar sowohl für das Ausführungs­ beispiel der Fig. 1 und 2 als auch für ein abge­ wandeltes weiteres Ausführungsbeispiel.

Fig. 1 zeigt eine Einrichtung zum Synchronisieren des Empfangsbittaktes C eines Datenempfängers entsprechend den Bitübergängen eines an der Klemme D zugeführten und von der Klemme D′ an den Empfänger weitergegebenen Datensignals D. Ein Quarzoszillator 11 erzeugt ein Signal mit der N-fachen Frequenz der Nennbitrate des Datensignals, welches in einem Frequenzteiler 12 in ein erstes Taktsignal G (Fig. 2a) entsprechend der n-fachen Nennbitrate (z. B. n = N/64 = 32) des Datensignals umgesetzt wird.

Aus dem Taktsignal G wird in einer Umkehrstufe 13 ein zweites Taktsignal mit gegenüber G negiertem Signalwert gewonnen und über ein vom Quarzoszillator 11 getaktetes Durchlauf- Flipflop 14 ein drittes Taktsignal H gewonnen, welches gegen­ über dem zweiten Taktsignal phasenverschoben ist (Fig. 2b, c).

Wenn nicht anders angegeben, wird im Text und in Fig. 2 der Zeichnung davon ausgegangen, daß als Schaltflanke für die Triggerung des getakteten Schaltstufen bzw. die Erzeugung des Empfangsbittaktes die positive Flanke der betreffenden Signale wirksam ist. Die Taktsignale G, und H sind lediglich der Einfachheit halber mäanderförmig dargestellt. Sie können jedoch auch ein wesentlich hiervon abweichendes Impulsver­ hältnis aufweisen, da es im Rahmen der Erfindung nur auf die Lage der Schaltflanken der einzelnen Signale ankommt.

In einem durch das dritte Taktsignal H getakteten Durchlauf- Flipflop 15 wird ein erstes Hilfssignal A erzeugt, dessen Binärwert dem Bitwert des empfangenen Datensignals D mit der jeweils nächsten (positiven) Schaltflanke von H folgt (Zeitpunkte t 1 und t 2 in Fig. 2e). In einem weiteren, gleichfalls durch das Signal H getakteten Durchlauf-Flipflop 16 wird ein zweites Hilfssignal B erzeugt, dessen Binärwert dem Wert des am Eingang zugeführten Hilfssignal A mit einer Verzögerung von einer Taktperiode des Taktsignals H folgt (Zeitpunkte t 3 und t 4 in Fig. 2).

Als funktionswesentlichen zentralen Schaltungsbaustein enthält die Synchronisiereinrichtung schließlich einen Multiplexer 17, dessen Ausgangssignal Y dem Eingang eines Frequenzteilers 18 zugeführt wird. Dieser liefert nach Teilung der Taktfolge des Signals Y im Verhältnis n : 1 ein Signal C, das unmittelbar oder nach Anpassung an die speziellen Erfordernisse des Datenempfängers als Empfangs­ bittakt dient (Fig. 2g, 2i).

Der Ausgang Y des Multiplexers 17 ist in bekannter Weise jeweils mit demjenigen seiner Eingänge 0 bis 7 verbunden, der durch den Wert der an seinen Adreßeingängen eingespeisten Signale, nämlich des ersten Hilfssignals A, des zweiten Hilfssignals B und des Ausgangssignals C des Frequenzteilers 18 bestimmt ist. Dieser Zusammenhang ist in der Tabelle der Fig. 3 dargestellt. Man ersieht hieraus, daß beispielsweise jeweils dann, wenn die Signale C, B und A die der Binär­ adresse 3 entsprechenden Werte 0, 1 und 1 aufweisen, der Ausgang Y mit dem Eingang 3 des Multiplexers verbunden ist.

Die Eingänge 0 bis 7 des Multiplexers 17 sind nun in der in Fig. 1 dargestellten und aus Spalte I der Fig. 3 er­ sichtlichen Weise mit den Signalgebern 12 und 13 für das erste Taktsignal G und das zweite Taktsignal sowie mit einem dem Binärwert 0 entsprechenden festen Potential verbunden. Beim Ausführungsbeispiel liegt also an den Eingängen 0, 3, 4 und 7 das Taktsignal G, an den Eingängen 1 und 2 das Taktsignal und an den Eingängen 5 und 6 der Binärwert 0. Mit den obengenannten Augenblickswerten 0, 1 und 1 des Empfangsbittaktes C und der Hilfssignale A und B wäre also auf den Ausgang Y des Multiplexers das Taktsignal G (Fig. 2a) durchgeschaltet.

Aus dem beschriebenen Aufbau der Einrichtung und der genannten Beschaltung des Multiplexers 17 ergibt sich anhand der Fig. 2 und 3 die folgende Arbeitsweise:

Zum Synchronisieren des Empfangsbittaktes C in bezug auf das Datensignal D müssen die Frequenz und die Phasenlage des Empfangsbittaktes - hier unmittelbar durch das Ausgangssignal C des Frequenzteilers 18 verkörpert - jeweils so korrigiert werden, daß dessen positive Flanke 20, 21 sich in bezug auf die entsprechenden Bitübergänge (Flanken) des Datensignals innerhalb eines vorgegebenen zulässigen Phasenbereichs be­ findet. Die negative Flanke 22 (Fig. 2), die in einer nachgeschalteten Auswerteeinrichtung den Auswertezeitpunkt bestimmt, fällt dann ausreichend genau mit der Bitmitte zusammen. Der vorgenannte Phasenbereich ist beim Ausführungs­ beispiel durch die beiden Zeitintervalle S 1 = (t 3 - t 1) und S 2 = (t 4 - t 2) gegeben. Das jeweilige Betriebsverhalten der Einrichtung hängt deshalb von der relativen Lage des Zeit­ intervalls S 1 bzw. S 2 zu der entsprechenden Flanke des Empfangsbittaktes C ab.

Unter Zugrundelegung der bereits erläuterten Signalformen in den Zeilen a) bis f) der Fig. 2 seien zunächst die Vor­ gänge außerhalb der genannten Zeitintervalle S 1 und S 2 be­ trachtet, nämlich innerhalb der Zeitintervalle S 3, S 4 und S 5. Innerhalb von S 3 und S 5 liefern die Hilfssignale B und A an die entsprechenden Adreßeingänge des Multiplexers 17 stets den Binärwert 00, und innerhalb von S 4 den Binärwert 11. Dies hat zur Folge, daß unabhängig vom jeweiligen Wert des Empfangsbittaktes C während dieser Intervalle Y = G ist. Denn die durch C vervollständigten Adressen CBA = 011 und 111 führen zur Durchschaltung des Ausgangs des Multiplexers 17 auf seine Eingänge 3 bzw. 7, die gemäß Fig. 1 und Fig. 3 Spalte I beide an das erste Taktsignal G angeschlossen sind.

Es werde nunmehr der in Zeile g) der Fig. 2 dargestellte Fall betrachtet, daß die Flanken 20 und 21 des unkorrigierten Empfangsbittaktes C (gestrichelter Signalzug) den entsprechenden Zeitintervallen S 1 und S 2 nacheilen. Anhand der Zeilen e), f) und g) der Fig. 2 ist zu ersehen, daß während des oben de­ finierten Zeitintervalls S 1 die den Multiplexer steuernde Adresse CBA den Wert 001 hat, so daß gemäß Fig. 2 Spalte I der Ausgang Y mit dem Eingang 1 des Multiplexers 17 verbunden ist und deshalb das Taktsignal führt (Y = ).

Anhand von Fig. 2 ist zu erkennen, daß das Ausgangssignal Y infolge des Übergangs vom Wert des ersten Taktsignals G in den Wert des zweiten Taktsignals innerhalb des Zeitinter­ valls S 1 gegenüber gleich langen anderen Zeitintervallen einen zusätzlichen Impuls aufweist. Wegen der Taktteilung im Verhältnis n : 1 in 18 wird dadurch die Phase des Empfangs­ bittaktes C jeweils um ¹/ _n der Sollbitzeit in Richtung einer Voreilung (also nach links) nachgeregelt.

In Fig. 2 ist n der leichteren Darstellung halber mit einem relativ kleinen Betrag von n = 6 angenommen. Die positiven Flanken des korrigierten Empfangsbittaktes C werden somit jeweils mit der dritten Schaltflanke des Signals Y (Zeile h) gebildet, die auf eine negative Schaltflanke des Empfangsbit­ taktes C folgt und umgekehrt. In Fig. 2 ist dieser Zusammen­ hang durch Pfeile angedeutet, die von den Zeilen h) und k) zu den darüberliegenden Zeilen g) bzw. i) weisen.

Die Flanke 20′ des korrigierten Empfangsbittaktes C wird dem­ nach zu einem Zeitpunkt gebildet, der entsprechend einer Periode des Taktsignals G vor der Flanke des unkorrigierten Signals C liegt. Die negative Flanke 23′ folgt entsprechend der normalen Dauer einer Halbperiode von C mit der auf 20′ folgenden dritten Schaltflanke des Signals Y, das innerhalb des Zeit­ intervalls S 4, wie bereits erläutert, gleich dem Taktsignal G ist.

Mit dem Eintritt in das Zeitintervall S 2 ändert sich Y wegen des bestehenden Adreßwertes CBA = 010 in Y = . Dieses bildet, wie aus Fig. 2h zu ersehen, bereits innerhalb dieses Zeit­ intervalls die dritte Schaltflanke von C nach der Flanke 23′, so daß der nunmehr synchronisierte Empfangsbittakt C mit einer vorgezogenen Flanke 21′ den Wert 1 annimmt. Dadurch ändert sich aber die Adresse für den Multiplexer 17 in CBA = 110, worauf gemäß Fig. 3 Spalte I dessen Ausgang mit dem Eingang 6 verbunden wird und für die restliche Zeit des Zeitintervalls S 2 den Signalwert Y = 0 annimmt.

Dieser Signalwert ändert sich beim Übergang in das Zeitinter­ vall S 5 wegen des hier bestehenden Adreßwertes CBA = 100 in Y = G, so daß die nächste negative Flanke 24′ des Empfangs­ bittaktes C im Vergleich zu einer normalen Halbperiode von C um eine halbe Periode des Taktsignals G früher gebildet wird.

Als nächstes sei der Fall betrachtet, daß gemäß den Zeilen i) und k) der Fig. 2 die Flanken 20 und 21 des unkorrigierten Empfangsbittaktes C gegenüber den entsprechenden Zeitinter­ vallen S 1 und S 2 voreilen. Innerhalb des Zeitintervalls S 1 ist entsprechend dem Adreßwert CBA = 101 der Ausgang des Multiplexers 17 mit dem Eingang 5 verbunden und hat deshalb den Signalwert Y = 0. Wie in Zeile k) zu ersehen, hat dies den Ausfall eines Taktimpulses zur Folge, so daß die nächste negative Flanke 23′ des Empfangsbittaktes C gegenüber der ursprünglichen Flanke 23 um eine Taktperiode verzögert er­ zeugt wird.

Zu Beginn des Zeitintervalls S 2 hat die am Multiplexer 17 anliegende Adresse den Wert CBA = 010, so daß gemäß Fig. 3 Spalte I sein Ausgangssignal von Y = G in Y = übergeht und entsprechend dessen Signalwert sofort eine Schaltflanke bildet. Da es die dritte Schaltflanke nach der Flanke 23′ des Empfangsbittaktes C ist, entsteht mit ihr dessen nächste positive Flanke 21′. Der Empfangsbittakt ist jetzt synchro­ nisiert. Wegen des geänderten Signalwertes von C ändert sich auch die Adresse, und zwar in CBA = 110. Dadurch wird für den Rest der Zeitperiode S 2 Y = 0. In der anschließenden Zeitperiode S 5 nimmt es wieder den Wert Y = G an. Wie aus Fig. 2k zu ersehen, hat sich durch die Änderungen des Ausgangs­ signals Y entsprechend der Folge G--O-G die Anzahl der Schaltflanken dieses Signals nicht geändert.

Anhand der erläuterten Betriebsfälle läßt sich die allgemeine Vorschrift erkennen, nach der der Multiplexer 17 in die er­ findungsgemäß gestaltete Einrichtung eingefügt ist. Die Eingänge des Multiplexers 17 sind mit den Signalgebern für das erste Taktsignal G und das zweite Taktsignal sowie mit dem dem Binärwert 0 entsprechenden festen Potential so verbunden, daß das Signal am Ausgang Y des Multiplexers (in Abhängigkeit von den Augenblickswerten des ersten Hilfssignals A, des zweiten Hilfssignals B und des Ausgangssignals C des Frequenzteilers 18 den folgenden Bedingungen genügt:

• 1. Innerhalb zumindest eines der erläuterten Zeit­ intervalle S 1 und/oder S 2 ist Y = , soweit das Zeitintervall vor der entsprechenden Flanke des Ausgangssignals C liegt, und Y = 0, soweit das Zeitintervall auf die genannte Flanke folgt; und
• 2. außerhalb des betreffenden Zeitintervalls S 1 oder S 2 bzw. der beiden Zeitintervalle ist Y = G.

In Abweichung von dem beschriebenen und in seiner Funktion erläuterten Ausführungsbeispiel nach den Fig. 1 und 2 kann es sich als zweckmäßig erweisen, zur Nachregelung der Synchronisation nicht beide Zeitintervalle S 1 und S 2, sondern z. B. nur S 1, das die positive Flanke des Datensignals D kennzeichnet, auszuwerten.

Gemäß Spalte II in Fig. 3 läßt sich das in einfacher Weise dadurch erreichen, daß in der Einrichtung der Fig. 1 die Eingänge 2 und 6 des Multiplexers 17 nicht (wie mit ge­ strichelten Linien dargestellt) mit den Signalen bzw. 0, sondern statt dessen beide mit dem Taktsignal G beschaltet sind. Gemäß Fig. 2 bedeutet dies, daß alle während des Zeitintervalls S 2 möglichen Adreßwerte, nämlich CBA = 010 und CBA = 110, zu einem Ausgangswert Y = G führen, so daß also nur während des Zeitintervalls S 1 ein von G abweichender Ausgangswert Y auftreten kann.

In weiterer Abwandlung des Ausführungsbeispiels wäre es möglich, die Einrichtung so auszubilden, daß das Hilfssignal B dem Hilfssignal A nicht mit einer Verzögerung von einer Taktperiode des dritten Taktsignals H (Zeilen c, e und f in Fig. 2) folgt, sondern mit dem doppelten oder mehrfachen Betrag einer Taktperiode. Dadurch würde sich zwar ein für die Voreilung und die Nacheilung des Empfangsbittaktes C ungleiches (unsymmetrisches) Regelverhalten ergeben. Ein solches kann jedoch in Sonderfällen durchaus brauchbar bzw. zweckmäßig sein.

Claims (1)

1. Einrichtung zum Synchronisieren des Empfangsbittaktes eines Datenempfängers, mit einem ersten Signalgeber (12), der ein Taktsignal (G) entsprechend der n-fachen Nennbit­ rate des Datensignals (D) erzeugt, mit Mitteln zum Ein­ fügen oder Unterdrücken von Impulsen in dieses bzw. diesem Taktsignal je nach der Phasenlage des Empfangsbittaktes gegenüber den Bitübergängen des empfangenen Datensignals, wobei diese Mittel eine erste Schaltstufe (15) zur Erzeu­ gung eines ersten Hilfssignals (A) und eine zweite Schalt­ stufe (16) zur Erzeugung eines zweiten Hilfssignals (B) enthalten und einen Frequenzteiler (18), an dessen Aus­ gang durch Teilung des modifizierten Taktsignals im Ver­ hältnis n : 1 der Empfangsbittakt (C) entsteht, dadurch gekennzeichnet,
   daß ein zweiter Signalgeber (13) vorge­ sehen ist, welcher ein zweites Taktsignal () mit gegen­ über dem ersten Taktsignal (G) negiertem Signalwert er­ zeugt,
   daß ein dritter Signalgeber (14) vorgesehen ist, der ein drittes Taktsignal (H) erzeugt, dessen Phasenlage von der des zweiten Taktsignals () abweicht,
   daß der Binärwert des ersten Hilfssignals (A) dem Bitwert des empfangenen Datensignals (D) mit der jeweils nächsten Schaltflanke des dritten Taktsignals (H) folgt,
   daß der Binärwert des zweiten Hilfssignals (B) dem Wert des ersten Hilfssignals (A) mit einer Verzögerung von einer Taktperiode des dritten Taktsignals (H) oder einem Mehrfachen hiervon folgt und
   daß ein Multiplexer (17) vorgesehen ist, dessen Ausgang mit dem Eingang des Frequenzteilers (18) verbunden ist, dessen drei Adreßeingängen das erste Hilfssignal (A), das zweite Hilfssignal (B) und das Ausgangssignal (C) des Frequenzteilers (18) zugeführt werden und dessen Signal­ eingänge mit den Signalgebern für das erste Taktsignal (G) und das zweite Taktsignal () und mit einem dem Binärwert 0 entsprechenden festen Potential derart verbunden sind, daß das Ausgangssignal (Y) des Multiplexers

   • 1. zumindest innerhalb eines der Zeitintervalle (S 1, S 2) zwischen den einander entsprechenden Flanken des ersten (A) und zweiten Hilfssignals (B) in Abhängig­ keit von der Lage der entsprechenden Flanke des Ausgangssignals (C) des Frequenzteilers (18) gleich dem zweiten Taktsignal () ist, soweit das Zeit­ intervall vor der genannten Flanke liegt, und gleich dem festen Potential (0) ist, soweit das Zeitinter­ vall auf die genannte Flanke folgt, und
   • 2. außerhalb des betreffenden Zeitintervalls (S 1 oder S 2) bzw. beider Zeitintervalle (S 1, S 2) gleich dem ersten Taktsignal (G) ist.