DE3642785A1

DE3642785A1 - Verfahren zur erzeugung einer phasenverschobenen, rechteckfoermigen ausgangsspannung aus einer rechteckfoermigen eingangsspannung und schaltungsanordnung zur durchfuehrung des verfahrens

Info

Publication number: DE3642785A1
Application number: DE19863642785
Authority: DE
Inventors: Helmut Dipl Ing Schmidt
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1986-12-15
Filing date: 1986-12-15
Publication date: 1988-06-23

Description

Die Erfindung bezieht sich auf ein Verfahren zur Erzeugung einer phasenverschobenen, rechteckförmigen Ausgangsspannung aus einer rechteckförmigen Eingangsspannung mittels eines einstellbaren, digitalen Phasenschiebers und auf eine Schaltungsanordnung zur Durchführung des Verfahrens.

Im Handel ist ein analoger Phasenschieber erhältlich, der aus einem RC-Glied und einem nachgeschalteten, logischen Verknüpfungs glied besteht. Dieser Phasenschieber erzeugt aus einer rechteck förmigen Eingangsspannung eine um 90° el verschobene, rechteck förmige Ausgangsspannung. Dabei ist die Phasenverschiebung von den Bauteiltoleranzen abhängig. Außerdem ist die Phasenver schiebung temperaturabhängig. Ferner ist die Symmetrie der recht eckförmigen Ausgangsspannung von der Schaltschwelle des ange steuerten Schaltkreises abhängig. Unter der Symmetrie der Aus gangsspannung versteht man, daß sowohl seine Anstiegs- als auch seine Abstiegsflanke um 90° el zur Anstiegs- bzw. Abstiegs flanke der Eingangsspannung verschoben ist.

Es ist ein weiterer analoger Phasenschieber bekannt, der aus einem RC-Glied und einem nachgeschalteten Operationsverstärker besteht. Am invertierenden Eingang des Operationsverstärkers steht eine Referenzspannung an. Bei dieser Schaltungsanordnung zur Erzeugung einer rechteckförmigen Ausgangsspannung aus einer rechteckförmigen Eingangsspannung tritt das Problem der Symme trie der Ausgangsspannung nicht mehr auf. Dabei müssen aber be sondere Anforderung an die Stabilität der Referenzspannung bzw. an die Leckströme des Verstärkers gestellt werden.

Ferner ist auch ein digitaler Phasenverschieber bekannt (CMOS- Kochbuch von Don Lancaster, 1980, Seite 5-34, insbesondere Bild 5-25 B), der einen Ringzähler mit ungerader Länge enthält. Der Ringzähler ist aus zwei D-Flip-Flops dermaßen aufgebaut, daß der Q-Ausgang des ersten Flip-Flops mit dem D-Eingang des zweiten Flip-Flops und der -Ausgang des zweiten Flip-Flops mit dem D-Eingang des ersten Flip-Flops verknüpft sind. Dabei wird ein Taktsignal der vierfachen Frequenz der erhalteten Rechteck schwingung jedem Clockeingang des Flip-Flops des Ringzählers zugeführt. Jeweils am Q-Eingang des ersten und des zweiten Flip- Flops erhält man en Rechtecksignal einfacher Frequenz, die zueinander um 90° el phasenverschoben sind. Nachteilig bei die ser Schaltungsanordnung ist, daß man als Eingangssignal ein Taktsignal mit vierfacher Taktfrequenz benötigt, aus der zwei im 90° el phasenverschobene Ausgangssignale mittels dieser Schaltungsanordnung erzeugt werden.

Der Erfindung liegt nun die Aufgabe zugrunde, ein Verfahren zur Erzeugung einer phasenverschobenen, rechteckförmigen Ausgangs spannung aus einer beliebigen, rechteckförmigen Eingangsspannung und eine Schaltungsanordnung zur Durchführung des Verfahrens anzugeben, wobei die Phasenverschiebung beliebig einstellbar ist.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß jeweils mit der Anstiegsflanke der Eingangsspannung ein Vorwärts-Rück wärtszähler auf Vorwärtszählen gesetzt wird, wodurch ein erstes Steuersignal mittels eines ODER-Gatters generiert wird, dessen Eingänge jeweils mit den Ausgängen des Vorwärts-Rückwärtszählers verknüpft sind, und mit der Anstiegsflanke der Eingangsspannung wird ein zweiter Kanal einer Freigabeschaltung gesperrt und sein erster Kanal aktiviert, wodurch ein Taktsignal am Clock eingang des Vorwärts-Rückwärtszählers ansteht, daß beim Errei chen eines codierten Zählerstandes des Vorwärts-Rückwärtszäh lers ein zweites Steuersignal generiert wird, wobei zur Codie rung die Ausgänge des Vorwärts-Rückwärtszählers jeweils über einen Schalter mit einem Eingang eines UND-Gatters verknüpft sind, daß durch das zweite Steuersignal das Taktsignal im ersten Kanal der Freigabeschaltung unterdrückt und ein Flip-Flop ge setzt wird, daß jeweils mit der Abstiegsflanke der Eingangsspan nung der erste Kanal gesperrt, der Vorwärts-Rückwärtszähler auf Abwärtszählen gesetzt, das zweite Steuersignal auf Null gesetzt und der zweite Kanal aktiviert wird, wodurch das Taktsignal am Clockeingang des Vorwärts-Rückwärtszählers ansteht und daß beim Erreichen des Zählerstandes Null des Vorwärts-Rückwärtszählers das erste Steuersignal auf Null gesetzt wird, wodurch das Takt signal im zweiten Kanal der Freigabeschaltung unterdrückt und das Flip-Flop zurückgesetzt wird.

Bei diesem Verfahren wird die phasenverschobene, rechteckförmi ge Ausgangsspannung aus einer beliebigen, rechteckförmigen Ein gangsspannung mittels eines digitalen Phasenschiebers erzeugt, wobei die Phasenverschiebung beliebig mittels der Schalter an den Eingängen des UND-Gatters codiert werden kann. Dabei bildet dieser vorbestimmte Zählerstand des Vorwärts-Rückwärtszählers jeweils die Phasenverschiebung zwischen der Anstiegsflanke der Eingangs- und der Ausgangsspannung und zwischen der Abstiegs flanke der Eingangs- und der Ausgangsspannung. Durch die Ver wendung ein und desselben Zählerstandes für die Phasenver schiebung ist die Symmetrie der phasenverschobenen, rechteck förmigen Ausgangsspannung gewährt. Die Auflösung der Phasen verschiebung wird allein durch die Frequenz des Taktsignals bestimmt, wogegen die Phasenverschiebung an sich bei vorge gebener Frequenz des Taktsignals nur durch die Größe des Zählbereichs des Vorwärts-Rückwärtszählers bestimmt wird.

Bei einer vorteilhaften Schaltungsanordnung zur Durchführung des Verfahrens ist ein Taktgeber jeweils mit einem Takteingang eines Kanals einer Freigabeschaltung verknüpft, deren Ausgang mit einem Clockeingang eines Vorwärts-Rückwärtszählers verbunden ist, ist eine rechteckförmige Eingangsspannung jeweils mit einem Signaleingang eines Kanals der Freigabeschaltung und mit einem zweiten die Zählrichtung bestimmenden Eingang des Vorwärts- Rückwärtszählers verknüpft und sind die Ausgänge des Vorwärts- Rückwärtszählers einerseits mit einem ODER-Gatter, dessen Aus gang über einen Inverter mit einem rücksetzenden Eingang eines Flip-Flops und mit einem Steuereingang des zweiten Kanals ver knüpft ist, und andererseits über Schalter mit einem UND-Gatter verbunden, dessen Ausgang mit einem setzenden Eingang des Flip- Flops und mit einem Steuereingang des ersten Kanals verknüpft ist.

Bei dieser Schaltungsanordnung erhält man einen digitalen Phasenschieber, mit dem aus einer beliebigen, rechteckförmigen Eingangsspannung eine phasenverschobene, rechteckförmige Aus gangsspannung erzeugt wird. Dabei kann die Phasenverschiebung leicht über die Schalter an den Ausgängen des Vorwärts-Rück wärtszählers beliebig eingestellt werden, ohne daß dabei die Symmetrie der Ausgangsspannung dadurch beeinflußt wird. Außerdem ist die Phasenverschiebung weder von Bauteiletoleranz der im digitalen Phasenschieber verwendeten Bauteile noch von deren Temperatur abhängig. Die Größe der Phasenverschiebung ist allein von der Größe des Zählbereichs des Vorwärts-Rückwärtszählers bei vorgegebener Taktfrequenz abhängig. Dabei kann eine belie bige Taktfrequenz gewählt werden, d. h. sie muß kein bestimmtes Verhältnis zur Frequenz der Eingangs- oder Ausgangsspannung haben.

Zur weiteren Erläuterung der Erfindung wird auf die Zeichnung bezug genommen, in der ein Ausführungsbeispiel einer Schaltungs anordnung zur Durchführung des Verfahrens nach der Erfindung schematisch veranschaulicht ist.

Fig. 1 zeigt ein Blockschaltbild der Schaltungsanordnung zur Durchführung des erfindungsgemäßen Verfahrens, in

Fig. 2 ist eine rechteckförmige Eingangsspannung in einem Dia gramm über der Zeit aufgetragen, in den

Fig. 3 und 4 sind die Steuersignale in einem Diagramm über der Zeit aufgetragen, in

Fig. 5 ist die phasenverschobene, rechteckförmige Ausgangsspan nung in einem Diagramm über der Zeit aufgetragen und in

Fig. 6 ist das über eine Freigabeschaltung an einem Clockein gang eines Vorwärts-Rückwärtszählers anstehende Takt signal in einem Diagramm über der Zeit aufgetragen.

Die Fig. 1 zeigt ein Blockschaltbild einer Schaltungsanordnung zur Durchführung des erfindungsgemäßen Verfahrens zur Erzeugung einer phasenverschobenen, rechteckförmigen Ausgangsspannung aus einer beliebigen, rechteckförmigen Eingangsspannung. Diese Schaltungsanordnung, auch als digitaler Phasenschieber bezeich net, enthält eine Freigabeschaltung 2, einen Vorwärts-Rückwärts zählers 4, dessen Ausgänge jeweils mit einem ODER-Gatter 6 und mit einem UND-Gatter 8 versehen sind, und ein Flip-Flop 10. Da bei sind die Eingänge des UND-Gatters 8 jeweils über Schalter 12 mit den Ausgängen des Vorwärts-Rückwärtszählers 4 verknüpft. Die Freigabeschaltung 2 enthält einen ersten Kanal 14 und einen zweiten Kanal 16, deren Ausgänge über ein ODER-Gatter 18 mit dem Ausgang 20 der Freigabeschaltung 2 verknüpft sind. Dieser Aus gang 20 ist mit einem Clockeingang 22 des Vorwärts-Rückwärts zählers 4 verbunden, wodurch die Taktsignale U _c der Freigabe schaltung 2 zum Vorwärts-Rückwärtszähler 4 gelangen. Diese Taktsignale U _c sind in der Fig. 6 in einem Diagramm über der Zeit t näher dragestellt. Außerdem ist ein Signalgeber 26 mit einem zweiten Eingang 24 des Vorwärts-Rückwärtszählers 4 verbunden, mit dessen Hilfe man die Zählrichtung des Vorwärts-Rückwärts zählers 4 verändern kann. Am Ausgang 28 dieses Signalgebers 26 steht eine rechteckförmige Eingangsspannung U _e für den digita len Phasenschieber ab, die jeweils einem Signaleingang 30 bzw. 32 des ersten bzw. zweiten Kanals 14 bzw. 16 der Freigabeschal tung 2 zugeführt ist. Außerdem enthält dieser digitale Phasen schieber einen Taktgeber 34, an dessen Ausgang 36 ein Taktsignal ansteht, dessen Frequenz auf den Vorwärts-Rückwärtszähler 4 ab gestimmt ist. Dieser Taktgeber 34 ist jeweils mit einem Takt eingang 38 bzw. 40 des erste bzw. zweiten Kanals 14 bzw. 16 der Freigabeschaltung 2 verbunden. Der Ausgang 42 des UND-Gatters 8 ist einerseits mit einem Steuereingang 44 des ersten Kanals 14 der Freigabeschaltung 2 und andererseits mit einem setzenden Eingang S des Flip-Flops 10 verknüpft. Außerdem ist ein Ausgang 46 des ODER-Gatters 6 einerseits mit einem Steuereingang 48 des zweiten Kanals 16 der Freigabeschaltung 2 und andererseits über einen Inverter 50 mit einem rücksetzenden Eingang R des Flip- Flops 10 verknüpft. Das erste vom ODER-Gatter 6 generierte Steuersignal U _S ₁, das am Ausgang 46 ansteht, ist in Fig. 3 in einem Diagramm über der Zeit t und das zweite vom UND-Gatter 8 generierte Steuersignal U _S ₂, das am Ausgang 42 ansteht, ist in Fig. 4 in einem Diagramm über der Zeit t näher dargestellt. Am Ausgang 52 des Flip-Flops 10 steht eine aus der rechteckförmigen Eingangsspannung U _e entstandene phasenverschobene, rechteckför mige Ausgangsspannung U _a an. Diese phasenverschobene, rechteck förmige Ausgangsspannung U _a ist in Fig. 5 in einem Diagramm über der Zeit t näher dargestellt.

Die Kanäle 14 und 16 der Freigabeschaltung 2 enthalten jeweils ein UND-Gatter 54 und 56, deren Ausgänge mit den Eingängen des ODER-Gatters18 verknüpft sind. Die Eingänge des UND-Gatters 54 bzw. 56 sind jeweils mit dem Takteingang 38 bzw. 40, mit dem Signaleingang 30 bzw. 32 und mit dem Steuereingang 44 bzw. 48 verbunden. Dabei ist der Steuereingang 44 des ersten Kanals 14 über einen Inverter 58 mit einem Eingang des UND-Gatters 54 und ein Signaleingang 32 des zweiten Kanals 16 über einen Inver ter 60 mit einem Eingang des UND-Gatters 56 verknüpft.

In Fig. 2 ist die rechteckförmige Eingangsspannung U _e in einem Diagramm über der Zeit t aufgetragen, wobei das Tastverhältnis 1 : 1 ist. Die rechteckförmige Eingangsspannung U _e kann ein beliebiges Tastverhältnis in Abhängigkeit der Phaserverschie bung ϕ ₂ und eine beliebige Frequenz haben. Zum Zeitpunkt t ₀ befindet sich die Amplitude der Eingangsspannung U _e im Low- Zustand. Außerdem sind zu diesem Zeitpunkt t₀ die beiden Steuer signale U _S ₁ und U _S ₂, gemäß Fig. 3 und 4, die Ausgangsspannung U _a, gemäß Fig. 5, und das Taktsignal U _c, gemäß Fig. 6, im Low-Zustand.

Zum Zeitpunkt t ₁ geht die Amplitude der Eingangsspannung U _e in den High-Zustand, wodurch der Vorwärts-Rückwärtszähler 4 über den Eingang 24 auf Aufwärtszählen gesetzt wird. Außerdem wird der erste Kanal 14 der Freigabeschaltung 2 aktiviert und sein zweiter Kanal 16 gesperrt. Ferner geht am Ausgang 46 des ODER- Gatters 6 das erste Steuersignal U _S ₁ in den Low-Zustand. Mit Hilfe der Schalter 12 ist der Vorwärts-Rückwärtszähler 4 auf einen vorbestimmten Zählerstand codiert. Dieser Zählerstand entspricht bei einer vorbestimmten Frequenz des Taktsignals des Taktgebers 34 einer vorbestimmten Phasenverschiebung ϕ ₁. Mit der Anstiegsflanke A _n der Eingangsspannung U _e zum Zeitpunkt t ₁ steht am Clockeingang 22 des Vorwärts-Rückwärtszählers 4 das Taktsignal U _c an und veranlaßt diesen Vorwärts-Rückwärtszähler 4 zum Zählen.

Zum Zeitpunkt t ₂ hat der Vorwärts-Rückwärtszähler 4 diesen vor bestimmten durch die Schalter 12 codierten Zählerstand erreicht, wodurch das zweite Steuersignal U _S ₂ am Ausgang 42 des UND- Gatters 8 in den High-Zustand gelangt. Dadurch wird im ersten Kanal 14 der Freigabeschaltung 2 das Taktsignal des Taktgebers 24 unterdrückt, so daß am Clockeingang 22 des Vorwärts-Rück wärtszählers 4 keine Taktsignale U _c mehr anstehen. Außerdem wird durch die Anstiegsflanke des zweiten Steuersignals U _S ₂ zum Zeitpunkt t ₂ das Flip-Flop 10 gesetzt, wodurch am Ausgang 52 das Ausgangssignal U _a in den High-Zustand gelangt. Solange die recht eckförmige Eingangsspannung U _e im High-Zustand bleibt, verharrt der Vorwärts-Rückwärtszähler 4 im vorbestimmten Zählerstand, wo durch die Ausgangsspannung U _a ebenfalls im High-Zustand ver harrt.

Zum Zeitpunkt t ₃ geht die Eingangsspannung U _e in den Low-Zu stand. Mit dieser Abstiegsflanke A _b geht ebenfalls das zweite Steuersignal U _S ₂, gemäß Fig. 4, in den Low-Zustand. Außerdem wird durch diese Abstiegsflanke A _b der Eingangsspannung U _e der zweite Kanal 16 der Freigabeschaltung 2 aktiviert, wodurch das Takt signal des Taktgebers 34 als Taktsignal U _c am Clockeingang 22 des Vorwärts-Rückwärtszählers 4 ansteht. Außerdem wird durch diese Abstiegsflanke A _b der Vorwärts-Rückwärtszähler 4 mittels des Eingangs 24 auf Abwärtszählen gesetzt. Von diesem Zeitpunkt t ₃ zählt der Vorwärts-Rückwärtszähler 4 vom codierten Zähler stand abwärts auf Null.

Zum Zeitpunkt t ₄ ist der Zählerstand Null erreicht, wodurch das erste Steuersignal U _S ₁, gemäß Fig. 3, vom High-Zustand in den Low-Zustand übergeht, dadurch wird einerseits im zweiten Kanal 16 der Freigabeschaltung 2 das Taktsignal des Taktgebers 34 unterdrückt, wodurch am Clockeingang 22 des Vorwärts-Rückwärts zählers 4 keine Taktsignale u _c mehr anstehen, und andererseits das Flip-Flop 10 zurückgesetzt wird, wodurch am Ausgang 52 die Ausgangsspannung U _a in den Low-Zustand übergeht. Die Zeit differenz t ₂ - t ₁ ist gleich der Zeitdifferenz t ₄ - t ₃, weil der Vorwärts-Rückwärtszähler 4 einmal aufwärtszählt und dann von diesem erreichten Zählerstand rückwärtszählt. Dieser codierte Zählerstand entspricht einer vorbestimmten Phasenverschiebung zwischen der Anstiegsflanke A _n der Eingangsspannung U _e und der Ausgangsspannung U _a bzw. zwischen der Abstiegsflanke A _b der Eingangsspannung U _e und der Ausgangsspannung U _a. Da für beide Phasenverschiebungen ϕ ₁ und ϕ ₂ ein und derselbe Zählerstand benutzt wird, ist die Phasenverschiebung ϕ ₁ gleich der Phasen verschiebung ϕ ₂. Außerdem ist dadurch die Symmetrie der phasen verschobenen, rechteckförmigen Ausgangsspannung U _a gewährlei stet. Somit erzeugt man durch dieses Verfahren mittels der Schaltungsanordnung, gemäß Fig. 1, eine beliebig phasenverscho bene, rechteckförmige Ausgangsspannung U _a aus einer beliebigen rechteckförmigen Eingangsspannung U _e, die nicht von Bauteile toleranzen der verwendeten Bauteile oder deren Temperatur ab hängig ist.

Claims

1. Verfahren zur Erzeugung einer phasenverschobenen, rechteck förmigen Ausgangsspannung (U _a) aus einer rechteckförmigen Ein gangsspannung (U _e) mittels eines einstellbaren, digitalen Phasenschiebers, dadurch gekennzeichnet, daß jeweils mit der Anstiegsflanke (A _n) der Eingangsspannung (U _e) ein Vorwärts-Rückwärtszähler (4) auf Vorwärtszählen ge setzt wird, wodurch ein erstes Steuersignal (U _S ₁) mittels eines ODER-Gatters (6) generiert wird, dessen Eingänge jeweils mit den Ausgängen des Vorwärts-Rückwärtszählers (4) verknüpft sind, und mit der Anstiegsflanke (A _n) der Eingangsspannung (U _e) wird ein zweiter Kanal (16) einer Freigabeschaltung (2) gesperrt und sein erster Kanal (14) aktiviert, wodurch ein Taktsignal (U _c) am Clockeingang (22) des Vorwärts-Rückwärtszählers (4) ansteht, daß beim Erreichen eines codierten Zählerstandes des Vorwärts-Rückwärtszählers (4) ein zweites Steuersignal (U _S ₂) generiert wird, wobei zur Codierung die Ausgänge des Vorwärts- Rückwärtszählers (4) jeweils über einen Schalter (12) mit einem Eingang des UND-Gatters (8) verknüpft sind, daß durch das zweite Steuersignal (U _S ₂) das Taktsignal (U _c) im ersten Kanal (14) der Freigabeschaltung (2) unterdrückt und ein Flip-Flop (10) gesetzt wird, daß jeweils mit der Abstiegsflanke (A _b) der Eingangsspannung (U _e) der erste Kanal (14) gesperrt, der Vorwärts- Rückwärtszähler (4) auf Abwärtszählen gesetzt, das zweite Steuer signal (U _S ₂) auf Null gesetzt und der zweite Kanal (16) aktiviert wird, wodurch das Taktsignal (U _c) am Clockeingang (22) des Vor wärts-Rückwärtszählers (4) ansteht, und daß beim Erreichen des Zählerstandes Null des Vorwärts-Rückwärtszählers (4) das erste Steuersignal (U _S ₁) auf Null gesetzt wird, wodurch das Taktsignal (U _c) im zweiten Kanal (16) der Freigabeschaltung (2) unterdrückt und das Flip-Flop (10) zurückgesetzt wird.

2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß ein Taktgeber (34) jeweils mit einem Takteingang (38, 40) eines Kanals (14, 16) einer Freigabeschaltung (2) verknüpft ist, deren Ausgang (20) mit einem Clockeingang (22) eines Vorwärts- Rückwärtszählers (4) verbunden ist, daß eine rechteckförmige Eingangsspannung (U _e) jeweils mit einem Signaleingang (30, 32) eines Kanals (14, 16) der Freigabeschaltung (2) und mit einem zweiten die Zählrichtung bestimmenden Eingang (24) des Vorwärts- Rückwärtszählers (4) verknüpft ist und daß die Ausgänge des Vorwärts-Rückwärtszählers (4) einerseits mit einem ODER-Gatter (6), dessen Ausgang über einen Inverter (50) mit einem rück setzenden Eingang (R) eines Flip-Flops (10) und mit einem Steuereingang (48) des zweiten Kanals (16) verknüpft ist, und andererseits über Schalter (12) mit einem UND-Gatter (8) ver bunden sind, dessen Ausgang mit einem setzenden Eingang (S) des Flip-Flops (10) und mit einem Steuereingang (44) des ersten Kanals (14) verknüpft ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch ge kennzeichnet, daß jeder Kanal (14, 16) der Frei gabeschaltung (2) ein UND-Gatter (54, 56) enthält, deren Eingänge jeweils mit einem Takteingang (38, 40), einem Steuereingang (44, 48) und einem Signaleingang (30, 32) verknüpft sind, wobei der Steuereingang (44) des ersten Kanals (14) bzw. der Signaleingang (32) des zweiten Kanals (16) jeweils über einen Inverter (58 bzw. 60) mit einem Eingang des UND-Gatters (54 bzw. 56) verknüpft ist und daß die Ausgänge der UND-Gatter (54, 56) über ein ODER- Gatter (18) mit dem Ausgang (20) der Freigabeschaltung (2) verbunden sind.