DE19926358C1

DE19926358C1 - 90 DEG -Phasenspalter

Info

Publication number: DE19926358C1
Application number: DE19926358A
Authority: DE
Inventors: Christoph Zimolong
Original assignee: Fujitsu Electronics Europe GmbH
Current assignee: Fujitsu Electronics Europe GmbH
Priority date: 1999-06-10
Filing date: 1999-06-10
Publication date: 2001-03-01
Anticipated expiration: 2019-06-11

Abstract

Aufgabe der vorliegenden Erfindung ist es, einen 90 -Phasenspalter bereitzustellen, der bei Verwendung z. B. für IQ-Modulatoren in Telekommunikationssystemen eine gute Träger- und Spiegelfrequenzdämpfung erlaubt. Ein erfindungsgemäßer 90 -Phasenspalter weist eine Frequenzverdopplerschaltung (1) und eine in Reihe nachgeschaltete Frequenzteilerschaltung (2), die mindestens zwei um 90 gegeneinander phasenverschoben Ausgangssignale bildet, deren Phasendifferenz zu dem Eingangssignal der Frequenzverdopplerschaltung in Abhängigkeit vom internen Anfangszustand der Frequenzteilerschaltung eine zusätzliche Verschiebung um 180 aufweisen kann. Weiter ist er gekennzeichnet durch einen mit dem Eingang der Schaltung und einem der um 90 gegeneinander verschobenen Ausgänge der Frequenzteilerschaltung verbundenen Phasendetektor (3'), der die Phase des entsprechenden Ausgangssignals mit der Phase des Eingangssignals vergleicht und ein Steuersignal ausgibt, dessen Wert davon abhängt, ob eine zusätzliche Phasendifferenz von 180 vorliegt oder nicht, und zwei mit jeweils einem der um 90 gegeneinander verschobenen Ausgänge der Frequenzteilerschaltung und dem Ausgang des Phasendetektors verbundene Phasenkorrektur-Schaltungen (10, 11), die auf entsprechende Steuersignale des Phasendetektors hin beide den zugeführten Ausgangssignalen der Frequenzteilerschaltung entsprechende Ausgangssignale oder den invertierten zugeführten Ausgangssignalen der Frequenzteilerschaltung entsprechende ...

Description

Die Erfindung betrifft einen 90°-Phasenspalter zur Aufspaltung eines Eingangssignals in zwei um 90° gegeneinander verschobene Ausgangssignale.

Für verschiedene nachrichtentechnische Systeme werden 90°- Phasenspalter benötigt, d. h. Schaltungen, die ein Eingangs signal in zwei um 90° gegeneinander phasenverschobene Aus gangssignale aufspalten. Dabei sollte die Phasenverschiebung möglichst genau 90° betragen und die Amplituden der beiden Ausgangssignale der Schaltung sollten idealerweise genau gleich groß sein. Für integrierte Schaltungen, die im Fre quenzbereich des Eingangssignals zwischen 100 MHz und 3,5 GHz arbeiten, sind mehrere Konzepte bekannt (s. z. B. Challenges in Portable RF Transceiver Design; Behzad Razavi; Circuits and Devices, September 1996, Seite 14-25).

Polyphase Filter basieren im wesentlichen auf geeigneten RC- CR-Quadratur-Schaltungen. Bei diesen Schaltungen tritt zum ei nen das Problem auf, daß die Amplituden der Ausgangssignale ohne weitere Maßnahmen nur bei einer bestimmten Frequenz gleich sind. Zum anderen ergeben sich durch die bei Halblei terprozessen üblichen Prozeßschwankungen Ungenauigkeiten im Wert der Phasenverschiebung, die für viele nachrichtentechni sche Anwendungen nicht akzeptabel ist. Für Applikationen, bei denen eine hohe Phasen- und Amplitudengenauigkeit benötigt wird, wie z. B. I/Q-Demodulatoren oder I/Q-Modulatoren, ist zur Zeit keine in Serie gefertigte integrierte Schaltung bekannt, die nach diesem Konzept arbeitet.

Weiterhin sind Schaltungen bekannt (z. B. Fig. 12 in Bult, K., Wallinga, H.: "ACMOS Analog Continuous-Time Delay Line with adaptive Delay-Time Control", IEEE JSSC SC-23, Seiten 759-766, 1988), die eine PLL-Schaltung zur Stabilisierung der 90°- Phasenverschiebung verwenden. Diese Schaltungen weisen bei Frequenzen über 100 MHz einen zu hohen Stromverbrauch auf;

darüber hinaus ist der Schaltungsaufwand und die damit verbun dene Chipfläche sehr groß.

Der am weitesten verbreitete Schaltungstyp eines 90°- Phasenspalters mit besonderer Eignung für Anwendungen im Tele kommunikationsbereich beruht auf der Verwendung einer Fre quenzverdopplerschaltung und einem nachgeschalteten Frequenz teiler.

Bei der Frequenzverdopplerschaltung kann es sich um übliche, für die entsprechende Anwendung geeignete und dem Fachmann be kannte Schaltungen handeln, wie z. B. die in Seifart, M.: Digi tale Schaltungen; 3. Aufl.; VEB Verlag Technik, Berlin, 1988 beschriebene Verdopplungsschaltung mit CMOS-Gattern.

Der nachgeschaltete Frequenzteiler kann, wie z. B. in der DE 38 36 396 C1 gezeigt ist, durch Verwendung zweier Gatter und zweier D-Flip-Flops, oder aber offensichtlich gleichwirkend unter Verwendung eines Master-Slave-D-Flip-Flop realisiert sein. Als Ausgangssignale werden im ersten Fall die Q-Ausgänge der zwei D-Flip-Flops, im zweiten Fall hingegen ein Ausgangssignal der Master-Stufe und ein Ausgangssignal der Slave-Stufe benutzt. In beiden Fällen weisen die in der geschilderten Weise entnom menen Ausgangssignale eine Phasenverschiebung von entweder +90° oder -90° gegeneinander auf. Die Ausgangssignale sind al so in beiden Fällen um den erforderlichen Betrag von 90° ge geneinander verschoben, jedoch kann zwischen dem Eingangs- und dem nicht verschobenen Ausgangssignal bis auf Laufzeitunter schiede eine Phasendifferenz von 0° oder 180° bestehen. Diese Mehrdeutigkeit in der Phasenbeziehung geht darauf zurück, daß beim Start der Verdoppler-Teiler-Schaltung die beiden D-Flip- Flops oder der Master-Slave-D-Flip-Flop in zwei verschiedenen internen Zuständen sein können. Abhängig von dem internen Zu stand ergibt sich eine der zwei möglichen Phasenlagen von 0° oder 180°. Da sich der Anfangszustand der Schaltung durch den Betrieb bzw. durch Betriebsunterbrechungen ergibt und nicht ohne weiteres zu beeinflussen ist, bleibt die unerwünschte Folge, daß sich die Phasendifferenz bezogen auf das Eingangs signal für diese Schaltung nicht eindeutig festlegen läßt. Daraus ergibt sich der entscheidende Nachteil, daß die Schal tung entweder nur auf einen der möglichen zwei Werte der Pha sendifferenz oder auf einen mittleren Wert der Phasendifferenz hin optimiert werden kann, was wiederum in relativ geringen Spiegel- und Trägerfrequenzunterdrückung resultiert. Bei aus schließlicher Verwendung solcher Phasenspalter für IQ- Modulatoren in Telekommunikationssystemen sind daher in der Praxis Werte für die Spiegel- und Trägerfrequenzunterdrückung besser als 35 dB kaum zu erreichen.

Der beschriebene Nachteil einer mehrdeutigen Phasenbeziehung zwischen dem Eingangssignal einerseits und den Ausgangssigna len andererseits ist eine Eigenheit des Schaltungsaufbaus aus Frequenzvervielfacher und -teiler und entsteht, weil das zwi schen Frequenzvervielfacher und -teiler ausgetauschte Zwi schensignal mit einer gegenüber dem Eingangssignal und den Ausgangssignalen um einen Faktor erhöhten Frequenz einen Teil der Phaseninformation des Eingangssignals auslöscht. Wird zur Veranschaulichung dieser Überlegung die in der GB 2 228 838 A dargestellte Schaltung, die zur Anpassung auf eine von 90° ab weichende Phasenverschiebung des Ausgangssignals auch größere Faktoren als zwei zuläßt, gerade für den ausgewählten Faktor 2 betrachtet, ergibt sich auch dort die beschriebene Mehrdeutig keit der Phasenlage zwischen Eingangs- und Ausgangssignal der Schaltung von entweder 0° oder 180° zusätzlicher Phasendiffe renz, falls der Frequenzteiler aus einem unbekannten Anfangs zustand startet.

Es ist daher Aufgabe der vorliegenden Erfindung einen 90°- Phasenspalter bereitzustellen, der vorab eindeutig bestimmbare Phasenbeziehungen zwischen dem Eingangssignal einerseits und den Ausgangssignalen andererseits jederzeit einhält.

Diese Aufgabe wird gelöst durch eine Schaltung für einen 90°- Phasenspalter mit den Merkmalen in Anspruch 1.

Durch den Frequenzverdoppler und den nachgeschalteten Fre quenzteiler werden in bekannter Art zwei gegeneinander um 90° phasenverschobene Signale erzeugt. Wie bereits ausgeführt wur de, können dabei die Phasendifferenzen zwischen Ausgangssigna len und Eingangssignal am Frequenzverdoppler in Abhängigkeit vom internen Zustand der Frequenzteilerschaltung eine zusätz liche Verschiebung um 180° aufweisen. Der Phasendetektor ver gleicht die Phasen des ihm zugeführten Eingangssignals und ei nes ihm zugeführten Ausgangssignals des Frequenzteilers und gibt, je nachdem, ob der Phasenunterschied um 180° erhöht bzw. erniedrigt ist oder nicht, ein entsprechendes Signal aus, das die Phasenkorrekturschaltung steuert. Liegt eine zusätzliche Phasenverschiebung von 180° vor, so werden die der Phasenkor rekturschaltung zugeführten Ausgangssignale des Frequenztei lers von ihr invertiert, anderenfalls nicht. Dadurch ist die Phasendifferenz zwischen Eingangssignal und Ausgangssignalen unabhängig vom inneren Zustand der Frequenzteilerschaltung im mer gleich.

Durch die erfindungsgemäße Verwendung des Phasendetektors und der von dem Phasendetektor gesteuerten Phasenkorrekturschal tung ist demnach eine Schaltung geschaffen, die genau eine fe ste Phasendifferenz zwischen Eingangs- und Ausgangssignalen sicherstellt und damit eine wesentlich verbesserte Spiegel- und Trägerfrequenzunterdrückung erlaubt. Typischerweise lassen sich mit der erfindungsgemäßen Schaltung um 10-15 dB verbes serte Werte für die Spiegel- und Trägerfrequenzunterdrückung erreichen.

Die erfindungsgemäße Schaltung findet natürlich nicht nur An wendung bei IQ-Modulatoren, sondern auch in allen anderen Be reichen mit geeigneten Frequenzen, in denen ein 90°- Phasenspalter verwendet wird.

Die beiden Phasenkorrekturschaltungen in dem erfindungsgemäßen 90°-Phasenspalter müssen nicht gleich sein, sollten aber mög lichst gleiche Signallaufzeiten aufweisen, um eine Abweichung von der 90°-Phasenverschiebung zwischen den Ausgangssignalen zu vermeiden.

Grundsätzlich kann als eine, der Frequenzverdopplerschaltung nachge schaltete Frequenzteilerschaltung jede Frequenzteilerschaltung verwendet werden, deren Ausgangssignale um 90° gegeneinander phasenverschoben sind, und bei der nachteilig in manchen, nicht vorab bestimmbaren Betriebsfällen eine zusätzliche Pha sendifferenz von 180° zwischen den Ausgangssignalen und dem Eingangssignal zu der vorgeschalteten Verdopplerschaltung auf tritt.

Bei dem Phasendetektor kann es sich um an sich beliebige ge eignete Schaltungen, die die Phasen der Eingangssignale ver gleichen und ein dementsprechendes Ausgangssignal ausgeben, handeln. Insbesondere werden Schaltungen der Digitaltechnik eingesetzt. Eine dem Fachmann bekannte geeignete Schaltung kann z. B. auf einem Komparator bzw. einem gelatchten Kompara tor basieren.

Vorteilhafte Weiterbildungen der Erfindung sind in den Un teransprüchen gekennzeichnet.

Bevorzugt sind zur Vermeidung von Abweichungen von der 90°- Phasendifferenz der Ausgangssignale die Phasenkorrekturschal tungen gleich ausgebildet.

Mindestens eine der Phasenkorrekturschaltungen kann einen In verter und einen Demultiplexer mit je zwei Ausgängen aufwei sen, dessen Signaleingang eines der Ausgangssignale der Fre quenzteilerschaltung zugeführt werden, dessen Steuereingang die der Phasenkorrekturschaltung zugeführten Steuersignale zu geführt werden, dessen einer Ausgang über den Inverter und dessen anderer Ausgang direkt mit dem Ausgang der Phasenkor rekturschaltung verbunden ist. Dabei schaltet der Demultiple xer auf entsprechende Steuersignale des Phasendetektors hin seinen Eingang auf den Ausgang mit dem nachgeschalteten Inver ter oder auf den anderen Ausgang, so daß die gewünschte Pha senfixierung auftritt.

Bei dem Demultiplexer handelt es sich um eine Schaltung, die in Abhängigkeit von einem Steuersignal ein Eingangssignal auf einen von zwei Ausgängen schaltet. Hier können übliche, für die Anwendung geeignete, dem Fachmann bekannte Schaltungen verwendet werden.

Die Inverter sind Schaltungen die eine Phasenverschiebung von 180° erzeugen, und ebenfalls dem Fachmann bekannt.

Mindestens eine der Phasenkorrektur-Schaltungen kann einen In verter und einen Multiplexer aufweisen, dessen einem Si gnaleingang über den Inverter und dessen zweitem Signaleingang direkt ein Ausgangssignal des Frequenzteilers zugeführt wer den, dessen Steuereingang Steuersignale des Phasendetektors zugeführt werden und der auf entsprechende Steuersignale des Phasendetektors hin das Eingangssignal des Inverters oder des sen Ausgangssignal ausgibt. Damit wird die gewünschte Phasen fixierung erreicht.

Bei dem Multiplexer handelt es sich um eine Schaltung, die in Abhängigkeit von einem Steuersignal ein Eingangssignal auf ei nen von zwei Ausgängen schaltet. Hier können übliche, für die Anwendung geeignete, dem Fachmann bekannte Schaltungen verwen det werden.

Stellt die Frequenzteilerschaltung auch mindestens ein zu ei nem ersten der Ausgangssignale invertiertes erstes Ausgangs signal zur Verfügung, wird der Phasenkorrektur-Schaltung, der das erste Ausgangssignal zugeführt wird, bevorzugt auch das erste invertierte Ausgangssignal zugeführt; die Phasenkorrek turschaltung ist dann so ausgelegt, daß sie abhängig vom Steu ersignal des Phasendetektors das Ausgangssignal oder das in vertierte Ausgangssignal ausgibt, d. h. im wesentlichen als ein von dem Steuersignal des Phasendetektor gesteuerter Demulti plexer wirkt. Dadurch entfällt gegenüber den anderen Alterna tiven der Inverter.

Bevorzugt wird als Frequenzteilerschaltung ein Master-Slave-D- Flip-Flop eingesetzt, der in der für solche Schaltungen übli chen Weise betrieben wird; d. h., daß der invertierte Ausgang auf den D-Eingang zurückgekoppelt ist. Als Ausgänge der Ma ster- bzw. Slave-Stufe können sowohl die nicht invertierten Ausgänge der Master- bzw. Slave- Stufe als auch die invertier ten Ausgänge wie auch Kombinationen von diesen verwendet wer den.

Besonders bevorzugt wird als Frequenzteilerschaltung ein Ma ster-Slave-JK-Flip-Flop benutzt, dessen Ausgang auf den K- Eingang und dessen invertierter Ausgang auf den J-Eingang zu rückgekoppelt ist.

In beiden Fällen kann entweder ein Ausgangssignal der Master- Stufe oder ein Ausgangsignal der Slave-Stufe dem Phasendetek tor zugeführt werden.

Prinzipiell kann der erfindungsgemäße 90°-Phasenspalter ganz oder teilweise in beliebigen geeigneten Technologien, wie z. B. ECL oder CMOS, augebildet sein.

Bevorzugt wird ECL zumindest für die Phasenkorrekturschaltung verwendet, da die dabei verwendete differentielle Schaltungs technik immer auch die invertierten Signale liefert, sodaß In verter-Schaltungen nicht vorzusehen sind.

In diesem Fall kann eine Phasenkorrekturschaltung zum Beispiel vorteilhaft aus einem Multiplizierer bestehen, der auf Diffe renzverstärkern basiert. Besonders bevorzugt ist ein digital angesteuerter Multiplizierer auf der Basis einer Gilbert Zel le.

Vorzugsweise liefert der Phasendetektor nicht nur ein digita les Steuersignal, sondern auch das invertierte Steuersignal, wenn die Phasenkorrekturschaltung auf Differentialschaltungen basiert.

Bevorzugt kann die erfindungsgemäße Schaltung noch Schaltungen zur Laufzeitkorrektur enthalten. Dies hat den Vorteil, daß der Phasendetektor einfacher aufgebaut sein kann, da hierdurch er reicht werden kann, daß die Phasendifferenzen an den Eingängen des Phasendetektors z. B. im wesentlichen 0° oder 180° sind, so daß einfache bekannte Schaltungen verwendet werden können. Für solche Schaltungen zur Laufzeitkorrektur sind dem Fachmann ge eignete Schaltungen bekannt, z. B. Verstärker mit Verstärkung 1 oder, insbesondere bei CMOS-Technologie, 2 hintereinanderge schaltete langsame Inverter. Diese können zwischen Schaltungs eingang und den Frequenzverdoppler, zwischen Frequenzverdopp ler und Frequenzteiler und/oder zwischen Frequenzteiler und Phasendetektor geschaltet sein. Bevorzugt werden sie zwischen den Eingang der Schaltung und den Phasendetektor geschaltet. Dies ist insbesondere bei sehr hohen Frequenzen vorteilhaft, da einfachere Schaltungen für den Phasendetektor möglich sind.

Bevorzugt werden Phasendetektoren verwendet, die Phasendiffe renzen von 90° und 270° erkennen und entsprechende Signale ausgeben, besonders bevorzugt, da einfacher, solche, die Pha sendifferenzen von 0° und 180° erkennen. Dabei können noch Phasendifferenzen von Vielfachen von 360° unberücksichtigt bleiben, werden aber bevorzugt berücksichtigt.

Ausführungsbeispiele der Erfindung werden nun unter Bezugnahme auf die Zeichnungen beschrieben, in denen

Fig. 1 ein Blockschaltbild einer Schaltung nach einer ersten Ausführungsform der Erfindung zeigt,

Fig. 2 die schematische Signalverläufe an verschiedenen Stel len der Schaltung nach Fig. 1 bei einem Teilerstart im Zustand 1 zeigt,

Fig. 3 die schematische Signalverläufe an verschiedenen Stel len der Schaltung nach Fig. 1 bei einem Teilerstart im Zustand 0 zeigt,

Fig. 4 ein Blockschaltbild einer Schaltung nach einer zweiten Ausführungsform der Erfindung zeigt,

Fig. 5 ein Blockschaltbild nach einer dritten Ausführungsform der Erfindung zeigt,

Fig. 6 ein Blockschaltbild nach einer vierten Ausführungsform der Erfindung zeigt,

Fig. 7 ein Blockschaltbild nach einer fünften Ausführungsform der Erfindung zeigt und

Fig. 8 eine Schaltung für eine Phasenkorrekturschaltung für die erste, zweite oder dritte Ausführungsformen der erfin dungsgemäßen Schaltung zeigt.

In Fig. 1 enthält eine 90°-Phasenspalterschaltung einen Fre quenzverdoppler 1, der die Frequenz eines ihm zugeführten Ein gangssignals f_in verdoppelt und das resultierende Signal f_in2 einem ihm nachgeschalteten Master-Slave-D-Flip-Flop 2 zuführt, der als Frequenzteiler geschaltet ist. Der Master-Slave-D- Flip-Flop weist wie üblich einen D-Eingang und einen Takt- Eingang Ck, der mit dem Frequenzverdopplerausgang verbunden ist, einen nichtinvertierten Ausgang M der Master-Stufe sowie einen nichtinvertierten und einen invertierten Ausgang S bzw. S^* der Slave-Stufe auf; der invertierte Ausgang S^* der Slave- Stufe ist in an sich bekannter Weise auf den D-Eingang des Ma ster-Slave-D-Flip-Flop geschaltet. Die beiden Ausgänge des Frequenzteilers 2 geben als Ausgangssignale das Ausgangssignal des nichtinvertierten Ausgangs M der Masterstufe f_outQ' und das Ausgangssignal f_outQ' des nichtinvertierten Ausgangs S der Sla ve-Stufe aus.

Die Schaltung weist weiterhin einen Phasendetektor 3 auf, dem das Eingangssignal f_in sowie das Ausgangssignal f_outI' des nicht invertierten Ausgangs der Slave-Stufe des Master-Slave-D-Flip- Flops 2 zugeführt werden.

Schließlich weist die Schaltung zwei Phasenkorrekturschaltun gen 4 und 5 auf, denen jeweils ein Ausgangssignal f_outI' bzw. f_outQ' des Frequenzteilers 2 und das Steuersignal des Phasende tektors 3 zugeführt werden.

Die Phasenkorrekturschaltungen 4 und 5 weisen jeweils einen an den Eingang geschalteten Demultiplexer 6 bzw. 8 mit zwei Aus gängen und je einen Inverter 7 bzw. 9 auf; der Inverter 7 bzw. 9 ist jeweils hinter einen der Ausgänge der des Demultiplexers 6 bzw. 8 geschaltet. Der Ausgang der Phasenkorrekturschaltung 4 bzw. 5 ist sowohl mit dem Ausgang des Inverters 7 bzw. 9 als auch dem nicht mit dem Inverter verbundenen Ausgang des Demul tiplexers 6 bzw. 8 verbunden.

Der Phasendetektor 3 vergleicht die Phasen, der ihm zugeführ ten Signale und gibt abhängig davon, ob die Phasendifferenz eine zusätzliche Verschiebung von +180° oder -180° aufweist, ein Steuersignal det aus, das den Phasenkorrekturschaltungen 4 und 5, d. h. den Demultiplexern 6 und 8 als Steuersignal zuge führt wird.

Durch das Steuersignal werden die Eingänge der Demultiplexer 6 und 8 entweder beide auf den Ausgang geschaltet, der mit einem Inverter 7 bzw. 9 verbunden ist, oder zu den anderen Ausgän gen. Dabei erfolgt die Steuerung der Demultiplexer 6 und 8 durch den Phasendetektor so, daß die Phasendifferenz zwischen dem Ausgangssignal f_outI des der Slave-Stufe zugeordneten Pha senkorrektorschaltung 4 und dem Eingangssignal f_in fixiert, d. h. unabhängig vom internen Anfangszustand des Master-Slave- D-Flip-Flops ist. Dazu wird im Phasendetektor festgestellt, ob die Phasendifferenz zwischen dem Eingangssignal f_in und dem Si gnal f_outI' eine zusätzliche Verschiebung von 180° aufweist, und ein entsprechendes Steuersignal ausgegeben.

In Fig. 2 sind die Signalverläufe des Eingangssignals des Pha senspalters f_in, des Eingangssignals f_in2 und der Ausgangs signale des Master-Slave-D-Flip-Flops f_outI' und f_outQ', das Steu ersignal det des Phasendetektors und die Ausgangssignale der Phasenkorrekturschaltungen schematisch dargestellt für den Fall, daß der Teiler im Zustand 1 startet. Dabei werden der Übersichtlichkeit halber Laufzeitdifferenzen nicht darge stellt.

Der Frequenzverdoppler und der Master-Slave-D-Flip-Flop arbei ten in der bekannten Weise. Startet der Master-Slave-D-Flip- Flop in einem Zustand 1 der Slave-Stufe, ergeben sich in be kannter Weise aus dem Eingangssignal f_in2 die beiden um 90° phasenverschobenen Signale f_outI' und f_outQ', an den Ausgängen des Master-Slave-D-Flip-Flops.

Der Phasendetektor vergleicht die Phasen der Signale f_in und f_outQ' und gibt als Steuersignal det den Wert 0 aus, da keine zusätzliche Phasenverschiebung von +180° oder -180° vorliegt.

Die Demultiplexer schalten ihren Eingang auf das zugeführte Steuersignal hin auf die Ausgänge und geben die Signale f_outI und f_outQ aus, die gegenüber dem Eingang des Demultiplexers nicht phasenverschoben sind. Das Signal f_outI ist nicht gegen über dem Eingangssignal f_in verschoben.

In Fig. 3 sind die gleichen Signalverläufe wie in Fig. 2 dar gestellt, allerdings für den Fall, daß der Teiler im Zustand 0 startet.

Der Phasendetektor stellt nun eine Phasendifferenz von 180° fest und gibt als Steuersignal det 1 aus.

Die Demultiplexer schalten ihren Eingang auf das zugeführte Steuersignal hin auf die Inverter, die die Phase der Eingangs signale der Demultiplexer um 180° verschieben und geben die Signale f_outI und f_outQ aus. Dadurch ist das Signal f_outI nicht gegenüber dem Eingangssignal f_in verschoben.

Unabhängig vom Anfangszustand des Teilers ergibt sich also im mer eine feste Phasendifferenz zwischen dem Eingangssignal f_in des Phasenspalters und den Ausgangssignalen f_outIund f_outQ.

Bei der zweiten in Fig. 4 gezeigten Ausführungsform wird im Gegensatz zu der in Fig. 1 gezeigten Ausführungsform die Phase des Ausgangssignal f_outQ' der Master-Stufe mit der des Eingangs signals f_in im Phasendetektor 3' verglichen. Die Demultiplexer 4 und 5 werden entsprechend so angesteuert, daß das Ausgangs signal f_outI des der Slave-Stufe zugeordneten Phasenkorrektors 4 eine feste Phasenverschiebung gegenüber dem Eingangssignal f_in aufweist.

Offensichtlich können statt der nichtinvertierten Ausgänge der Master- bzw. Slavestufen auch die invertierten Ausgänge oder Kombinationen davon verwendet werden, wenn die Ansteuerung der Demultiplexer in für den Fachmann offensichtlicher Weise geän dert wird, so daß das Ausgangssignal f_outI des der Slave-Stufe zugeordneten Phasenkorrektors 4 eine fixierte Phasendifferenz zu dem Eingangssignal f_in hat.

In Fig. 5 ist ein Blockschaltbild einer weiteren Ausführungs form der Erfindung gezeigt, bei der auf die Inverter ganz ver zichtet wird. Für den Verdoppler 1 und den Master-Slave-D- Flip-Flop 2 gilt das für den Verdoppler bzw. den Master-Slave- D-Flip-Flop in Fig. 1 gesagte. Der Ausgang M der Master-Stufe und der entsprechende invertierte Ausgang M^* der Master-Stufe sind an die Eingänge eines als Phasenkorrekturschaltung die nenden Multiplexers 10 angeschlossen, während der Ausgang S und der invertierte Ausgang S^* der Slave-Stufe mit den Eingän gen eines zweiten, ebenfalls als Phasenkorrekturschaltung die nenden Multiplexers 11 verbunden sind. Bei dieser Ausführungs form werden die Signale von dem invertierten Ausgang M^* der Masterstufe und das Eingangssignal f_in einem Phasendetektor 3' zugeführt, der abhängig von der Phasendifferenz dieser Signale ein Steuersignal det erzeugt, das den Multiplexern 10 und 11 zugeführt wird. Der Phasendetektor und die Multiplexer sind so ausgebildet, daß die Phasendifferenz zwischen dem Eingangs signal f_in und dem Ausgangssignal des Multiplexers 11, f_outI, wie oben fixiert ist.

Bei anderen Ausführungsformen können bei entsprechender, of fensichtlicher Ausbildung des Phasendetektors statt des Aus gangssignals von M^* natürlich auch die Ausgangssignale der an deren Ausgänge des Master-Slave-D-Flip-Flops zum Phasenver gleich in dem Phasendetektor benutzt werden.

In Fig. 6 ist eine weitere Ausführungsform der Erfindung ge zeigt, bei dem der Master-Slave-D-Flip-Flop durch einen Ma ster-Slave-JK-Flip-Flop 12 ersetzt ist. Die Ausgänge S bzw. S^* des Master-Slave-JK-Flip-Flop 12 sind hier auf die Eingänge K bzw. J zurückgekoppelt, was eine gleiche Funktion wie bei ei nem Master-Slave-D-Flip-Flop ergibt. Entsprechende Ersetzungen sind auch für alle anderen Ausführungsformen möglich.

In Fig. 7 ist eine weitere Ausführungsform der Erfindung ge zeigt, bei der der Phasendetektor 3' neben dem Steuersignal det auch das invertierte Steuersignal det^* liefert, das eben falls den Phasenkorrekturschaltungen 13 und 14 zugeführt wird.

Weiterhin ist zwischen den Eingang der Schaltung f_in und den Eingang des Phasendetektors 3 eine Verzögerungsschaltung 15, die auf einem geeigneten Verstärker mit einer Verstärkung von 1 basiert, zum Ausgleich von Laufzeitunterschieden geschaltet.

Eine bevorzugte Ausführungsform der Phasenkorrekturschaltung bzw. des Multiplexers 14 für das f_outQ'-Signal ist in Fig. 8 dargestellt, die Phasenkorrekturschaltung 13 für das f_outI'- Signal ist analog aufgebaut. Einer Gilbert-Zelle 16 werden über den Eingang P das Signal f_outQ', über den Eingang NP das invertierte Signal f_outQ' ^* der Master-Stufe sowie über die Ein gänge PS und NPS das Steuersignal det bzw. das invertierte Steuersignal det^* des Phasendetektors zugeführt. Sie erhält ei ne Versorgungsspannung VDD. Drei mit einem Eingang REF für ei ne Referenzspannung verbundene Transistoren T1, T2 und T3 mit Widerständen R1, R2 und R3 dienen als Stromquellen. Die Aus gänge OUT' und NOUT' der Gilbert-Zelle werden den Transistoren T4 bzw. T5 zur Verstärkung zugeführt, die die erzeugten und ggf. verstärkten Signale an den Ausgängen OUT bzw. NOUT ausge ben.

Die Gilbert-Zelle 16 wirkt bekanntermaßen (s. z. B. Millman, J, Grabel, A, Microelectronics, New York 1987, S. 760-761) als Vier-Quadranten-Multiplizierer, der das Steuersignal und die Signale f_outQ' bzw. f_outQ' ^* mit den logischen Werten 0 und 1 mul tipliziert und so je nach logischem Wert eine Invertierung des Signals bewirkt.

Entsprechendes gilt natürlich für eine Phasenkorrekturschal tung für das f_outI'-Signal.

Claims

1. Schaltung zur Bildung von zwei um 90° gegeneinander ver schobenen Ausgangssignalen aus einem Eingangssignal ent haltend eine Frequenzverdopplerschaltung (1) und eine in Reihe nachgeschaltete Frequenzteilerschaltung (2), die mindestens zwei um 90° gegeneinander phasenverschobene Aus gangssignale bildet, wobei die Phasendifferenzen zwischen den um 90° gegeneinander phasenverschobenen Ausgangssignalen der Frequenzteilerschaltung einerseits und dem Eingangssignal der Fre quenzverdopplerschaltung (1) andererseits in Abhängigkeit vom internen Anfangszustand der Frequenzteilerschaltung (2) eine zu sätzliche Verschiebung um 180° aufweisen können, dadurch gekennzeichnet,
daß sie einen mit dem Eingang der Schaltung und einem der um 90° gegeneinander verschobenen Ausgänge der Frequenz teilerschaltung (2) verbundenen Phasendetektor (3) aufweist, der die Phase des entsprechenden Ausgangssignals mit der Phase des Eingangssignals vergleicht und ein Steuersignal aus gibt, dessen Wert davon abhängt, ob eine zusätzliche Pha sendifferenz von 180° vorliegt oder nicht, und
daß sie zwei mit jeweils einem der um 90° gegeneinander verschobe nen Ausgänge der Frequenzteilerschaltung (2) und dem Aus gang des Phasendetektors (3) verbundene Phasenkorrektur- Schaltungen (4, 5; 13, 14) aufweist, die beide auf entsprechende Steuer signale des Phasendetektors (3) hin Ausgangssignale ausgeben, die entweder den Ausgangssignalen der Frequenzteilerschaltung (2) entspre chen oder den invertierten Ausgangssignalen der Frequenzteilerschaltung (2) entspre chen.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß mindestens eine Phasenkorrektur-Schaltung (4, 5; 13, 14) einen Inverter (7, 9) und einen Demultiplexer (6, 8) mit je zwei Ausgängen aufweist, dessen Signaleingang eines der um 90° phasenverschobenen Ausgangssignale der Fre quenzteilerschaltung (2) zugeführt werden, dessen Steuer eingang die der Phasenkorrekturschaltung (4, 5; 13, 14) von der Phasendetektor (3) zugeführten Steuersignale zuge führt werden, dessen einer Ausgang über den Inverter (7, 9) und dessen anderer Ausgang direkt mit dem Ausgang der Phasenkorrekturschaltung (4, 5; 13, 14) verbunden ist, und der auf die Steuersignale des Phasendetektors (3) hin sei nen Eingang auf den Ausgang mit dem nachgeschalteten In verter (7, 9) oder auf den anderen Ausgang schaltet.

3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß mindestens eine Phasenkorrektur-Schaltung (4, 5; 13, 14) einen Inverter und einen Multiplexer aufweist, dessen einem Signaleingang über den Inverter und dessen zweitem Signaleingang direkt ein Ausgangssignal des Frequenztei lers (2) zugeführt werden, dessen Steuereingang Steuersi gnale des Phasendetektors (3) zugeführt werden und der auf entsprechende Steuersignale des Phasendetektors hin das Eingangssignal des Inverters oder dessen Ausgangssignal ausgibt.

4. Schaltung nach Anspruch 1, dadurch gekennzeichnet,
daß die Frequenzteilerschaltung (2) auch mindestens ein 2u einem ersten der um 90° phasenverschobenen Ausgangssignale invertiertes erstes Ausgangssignal ausgibt,
daß der Phasenkorrektur-Schaltung (4, 5; 13, 14), der das erste Ausgangssignal zugeführt wird, auch das erste inver tierte Ausgangssignal zugeführt wird, und daß diese Pha senkorrektur-Schaltung (4, 5; 13, 14) abhängig vom Steuer signal des Phasendetektors (3) das Ausgangssignal oder das invertierte Ausgangssignal ausgibt.

5. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Frequenzteilerschaltung (2) ein Master-Slave-D- Flip-Flop ist, dessen einer Slave-Ausgang (S^*) auf den D- Eingang zurückgekoppelt ist, dessen Takteingang (Ck) mit dem Frequenzverdoppler (2) verbunden ist und von dem ein Ausgang (M, M^*) der Master-Stufe und ein Ausgang (S, S^*) der Slave-Stufe als Ausgänge für der Frequenzteilerschal tung dienen.

6. Schaltung nach einem der Ansprüche 1 bis 4, dadurch ge kennzeichnet, daß die Frequenzteilerschaltung (2) ein Ma ster-Slave-JK-Flip-Flop ist, dessen einer Ausgang (S) auf den K-Eingang und dessen anderer Ausgang (S^*) auf den J- Eingang zurückgekoppelt ist, dessen Takteingang (Ck) mit dem Frequenzverdoppler (2) verbunden ist und von dem ein Ausgang (M, M^*) der Master-Stufe und ein Ausgang (S, S^*) der Slave-Stufe als Ausgänge für der Frequenzteilerschal tung dienen.

7. Schaltung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der Phasendetektor (3) mit einem Ausgang der Slave- Stufe des Master-Slave-Flip-Flops (2) verbunden ist.

6. Schaltung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der Phasendetektor (3) mit einem Ausgang der Master- Stufe des Master-Slave-Flip-Flops (2) verbunden ist.

9. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sie eine Schaltung zur Korrektur von Laufzeitunter schieden aufweist.

10. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Phasendetektor (3) zur Erkennung von Phasendiffe renzen von 0° und 180° ausgebildet ist.

11. Schaltung nach einem der Ansprüche 1 bis 9, dadurch ge kennzeichnet, daß der Phasendetektor (3) zur Erkennung von Phasendiffe renzen von 90° und 270° ausgebildet ist.