DE3127100A1 - Zeitverzoegerungsschalter - Google Patents

Zeitverzoegerungsschalter

Info

Publication number
DE3127100A1
DE3127100A1 DE19813127100 DE3127100A DE3127100A1 DE 3127100 A1 DE3127100 A1 DE 3127100A1 DE 19813127100 DE19813127100 DE 19813127100 DE 3127100 A DE3127100 A DE 3127100A DE 3127100 A1 DE3127100 A1 DE 3127100A1
Authority
DE
Germany
Prior art keywords
counter
time delay
gate
pulse
delay switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813127100
Other languages
English (en)
Other versions
DE3127100C2 (de
Inventor
Hans-Robert Dipl.-Ing. 8500 Nürnberg Schemmel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Te Ka De Felten & Guilleaume Fernmeldeanlagen 8500 Nuernberg GmbH
Tekade Felten and Guilleaume Fernmeldeanlagen GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Te Ka De Felten & Guilleaume Fernmeldeanlagen 8500 Nuernberg GmbH, Tekade Felten and Guilleaume Fernmeldeanlagen GmbH filed Critical Te Ka De Felten & Guilleaume Fernmeldeanlagen 8500 Nuernberg GmbH
Priority to DE19813127100 priority Critical patent/DE3127100A1/de
Publication of DE3127100A1 publication Critical patent/DE3127100A1/de
Application granted granted Critical
Publication of DE3127100C2 publication Critical patent/DE3127100C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Pulse Circuits (AREA)

Description

  • Z e itver zögerung ss chalter
  • Die Erfindung betrifft einen Zeltverzögerungsschalter mit einer Impuls-Zähleinrichtung ursd zugeordneten Logikbauteilen zum verzögerten Ein- oder Ausschalten einer vom Zeitverzögerungsschalter gesteuerten Einrichtung in Abhängigkeit vom Vorhanden- oder Nichtvorhandensein einer Impuls- -reihe am Eingang des Zeitverzögerungsschalters.
  • Aus der PCT-Anmeldung mit der deutschen Rollennummer 29 34 890 ist eine Verzögerungsschaltung mit einem Zähler, mit einer bistabilen Kippstufe und mit logischen Gatterschaltungen bekannt. Diese Verzögerungsschaltung bildet elektronisch eine Verzögerungsschaltung mit einem RC-Glied weitgehend nach.
  • Zur Realisierung des Zählers sind bistabile Kippstufen in Serie geschaltet. Ist ein Eingangssignal vorhanden, so werden die bistabilen Kippstufe des Zählers und die in Serie zum Zähler liegende bistabile Kippstufe im zurückgesetzten Zustand gehalten. Ein Taktpuls, einer vom Eingangssignal unabhängigen Taktquelle, wird einer ersten Stufe des Zählers zugeführt und bei fehlendem Eingangssignal gezählt.
  • Dieser Zählvorgang wird dadurch ermöglicht, daß über eine logische Gatterschaltung, im Aus führungsbei spiel eine NOR-Schaltung, die bistabilen Kippstufen dann nicht zurückgesetzt sind (Aufhebung des Rücksetzsignals>. Wird ein vorgebbarer maximaler Zählerstand des Zählers erreicht, so wird die bistabile Kippstufe gesetzt. Die eingestellte Verzögerungszeit (Verzögexungsintervall) entspricht der Zeitspanne zwischen 11Aufhebung des Rücksetzsignals" und aSetæsignal" für die bistabile Kippstufe.
  • Die bekannte Verzögerungsschaltung zur Realisierung einer Ausschaltzeitkonstante weist den Nachteil auf, daß das Auftreten kurzzeitiger Impulse im Eingangssignal nach 13Aufhebung des RUcksetzsignalsa jeweils den Zählvorgang unterbrechen und dadurch die Dauer des Verzögerungsinter- valls beeinflussen.
  • Aufgabe der Erfindung ist es, einen Zeitverzögerungsschalter der eingangs genannten Art so anzugeben, daß kurzzeitige Unterbrechungen einer Impulsreihe oder vereinzelt auftretende Impulse am Eingang des Zeitverzögerungsschalters keine Zustandsänderungen an dessen Ausgang hervorrufen.
  • Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Zeitverzögerungsschalter einen Impulsgenerator enthält, dessen Puls an den Takteingang eines ersten Zählers anliegt, daß die Impulsreihe an den Takteingang eines zweiten iählers angeschaltet ist, daß Ausgangssignale des ersten Zählers und die Impulsreihe einer Steuer schaltung mit logischen Gatterschaltungen zugeführt sind, daß mit Hilfe der Steuerschaltung die Zähler rückstellbar sind und daß die Steuerschaltung mit einem Schalter-Latch verbunden ist.
  • Der erfindungsgemäße Zeitverzögerungsschalter weist als Vorteil auf, daß auf die Verwendung von Kondensatoren verzichtet werden kann und daß keine Abgleiche des Zeitverzögerungsschalters erforderlich sind. Die gewünschte Zeitverzögerung für Ein-bzw. Ausschalten kann in einfacher Weise durch die vorbestimmbaren Zählwerte der beiden Zähler erreicht werden. Weiterhin ist von Vorteil, daß die Impulsreihe für ein erstes vorgebbares Zeitintervall (Einschaltzeitkonstante Tein) ohne Unterbrechungen (Lücken) vorhanden sein muß,bevor der Zeitverzögerungsschalter eine Einrichtung einschaltet. Diese Unempfindlichkeit gegen vereinzelt auftretende Impulse ist cür das Zeitverzögerungsintervall beim Einschalten gegeben. Für das Zeitintervall beim Ausschalten ist dementsprechend von kurzzeitigen Unterbrechungen der Impulsreihe auszugehen. Diese Unempfindlichkeit gegen "Störsignale" ist in gleicher Weise bei einem RC-Glied feststellbar. Die Impulsreihe muß mindestens während der Verzögerungsintervalle vorhanden bzw. nicht vorhanden sein, bevor der Zeitverzögerungsschalter die Einrichtung ein- bzw. ausschaltet.
  • Eine bevorzugte Ausführungsform des Zeitverzdgerungsschalters ist in den Unteransprüchen angegeben.
  • Diese Ausführungsform weist den Vorteil auf, daß die Schaltungsanordnung leicht integrierbar ist, wodurch die Herstellungskosten vermindert werden können.
  • Die Erfindung wird nachfolgend anhand der Zeichnung näher erläutert. Es zeigt Fig. 1 eine Ausführungsform für einen Zeitverzögerungsschalter gemäß der Erfindung und Fig.2a, 2b einen Phasenplan für die Ausführungsform nach Fig. 1.
  • In Fig. 1 wird einem Zeitverzögerungsschalter 1 eine Impulsreihe S:zugeführt. Aufgrund des Vorhanden- oder Nichtvorhandenseins der Impulsreihe 5 sollen in einer in der Zeichnung nicht dargestellten Einrichtung eine Vielzahl von Operationen in einer vorbestimmten zeitlichen Reihenfolge ausgeführt werden. Ist die Einrichtung beispielsweise bn elektrisches Gerät mit Programmsteuerung und Mikroprozessoren, so ist neben einer Verzögc rung des Beginns der Funktion des Gerätes auch eine Verzögerung bei der Beendigung der Funktion erfrderlich.
  • Andernfalls kann beispielsweise ein Mikroprozessor zur Ausführung unzulässiger Befehle veranlaßt werden. Am Ausgang des Zeitverzögerungsschalters 1 steht ein Signal A an, aus dem ein Einschalt- bzw. Ausschaltbefehl. für die Einrichtung ableitbar ist. Eine Zustandsänderung des Signals A ist entsprechend dem Vorhanden- oder Nichtvorhandensein der Impuls reihe S um ein Einschalt- bzw.
  • Ausschaltverzögerungsintervall im folgenden als Einschaltzeitkonstante Tein (Zeitintervall zwischen Vorder- flanken von S) bzw. Ausschaltzeitkonstante Taus (Zeitintervall zwischen Rückf.lanke von S und Vorderflanken von P) verzögert.
  • Die Impuls reihe S wird einem Takteingang T2 eines Vorwärtszählers 4 (zweiter Zähler) und einem ersten Eingang eines UND-Gatters 6 zugeführt. Der Zeitverzögerungsschalter 1 enthält einen Impulsgenerator 2, dessen Puls P an einen Takteingang T1 eines ersten Zählers 3 anliegt.
  • Der Puls P bzw. die Impulsreihe S werden im ersten Zähler 3 bzw. im zweiten Zähler 4 durch deren maximalen Zählwert heruntergeteilt. Mittels einer Steuerschaltung, bestehend aus einem NOR-Gatter 5, dem UND-Gatter 6 und einem ODER-Gatter 7, wird vermieden, daß "Störsignale" mit einem Zeit intervall kleiner der Einschaltzeitkonstante Tein bzw. kleiner der Ausschaltzeitkonstanten Taus zu Zustandsänderungen am Ausgang eines Schalter-Latch 8 und damit zu Zustandsänderungen im Ausgangssignal A des Zeitverzögerungsschalters 1 führen . Die Funktionsweise derartiger digitaler Verknüpfungsglieder wird als bekannt vorausgesetzt. Weiterhin werden Ausgänge QO, ... QN des ersten Zählers 3 an jeweils einen Eingang des NOR-Gatters 5 geführt. Der maximale Zählwert des Rückwärtszählers 3 ist mit N bezeichnet. Am Ausgang des R NOR-Gatters 5 erscheint bei nicht vorhandener Impulsreihe S (keine Rückstellung des ersten Zählers 3) eine Folge von Rückstellimpulsen im zeitlichen Abstand von NR PI (Impulsdauer P1). Das Schalter-Latch 8 ist beim bevorzugten Ausführungsbeispiel als bistabile Kippstufe 8 realisiert. Die Rückstellimpulse am Ausgang des NOR-Gatters 5 werden sowohl einem Rücksetzeingang R der bistabilen Kippstufe 8 als auch über einen ersten Eingang des ODER-Gatters 7 einem Rücksetzeingang R des zweiten Zählers 4 zugeführt. Bei vorhandener Impulsreihe S zählt der Vorwärts zähler 4 deren Impulse. Der zeitliche Abstand der Vorderflanken eines Signals am Ausgang U des Vorwärtszählers 4 ist ein Vielfachess entsprechend dem maximalen Zählwert des Vorwärtszählers 4, des zeitlichen Abstands der Vorderflanken der Impulse de.r Impulsreihe S. Dieses Signal, welches unter der Bedingung -kein Rtskstellimpuls am Rücksetzeingang R des Vorwärtszählers 4 - am Ausgang Ü entsteht, entspricht der Einschaltzeitkonstanten Tein und wird einem Takteingang T3 der bistabilen Kippstufe 8 zugeführt. Das Signal A des Zeitverzögerungsschalters 1 ist über einen zweiten Eingang des UND-Gatters 6 sowohl einem Rücksetzeingang R des Rückwärts zählers 3 als auch einem zweiten Eingang des ODER-Gatters 7 zugeführt.
  • Wird dem Zeitverzögerungsschalter 1 keine Impulsreihe S zugeführt, so wird der Rückwärts zähler 3 nicht zuxUckgesetzt und liefert eine Folge von Rückstellimpulsen an den Vorwärtszähler 4 und an die bistabile Kippstufe 8.
  • Die Rücksetzung der bistabilen Kippstufe 8 bewirkt, daß an deren Ausgang das Signal A dem Aus-Steuerbefehl des Zeitverzögerungsschalters 1 für die Einrichtung entspricht.
  • Eine Folge von Impulsen für ein Zeitintervall kleiner der Einschaltzeitkonstanten Tein, also ein Störsignal", bewirkt keine Zustandsänderung der bistabilen Kippstufe 8.
  • Die Zahl der Impulse wird zwar im Vorwärtszähler 4 festgestellt, der Zählerstand wird jedoch bei jedem Rückstellimpuls des Rückwärtszählers 3 gelöscht.
  • Wird während des Zeitintervalls zwischen zwei aufeinanderfolgenden Rückstellimpulsen der maximale Zählwert des Vorwärtszählers 4 erreicht, so tritt eine Zustandsänderung am Ausgang der bistabilen Kippstufe 8 auf. Diese Zustands änderung im Signal A des Zeitverzögerungsschalters 1 bewirkt das Einschalten der Einrichtung. Das Signal A erzeugt zusammen mit der Impulsreihe S über das UND-Gatter 6 bei jedem Impuls der Impulsreihe S einen Rückstellimpuls für den Rückwärtszähler 3.
  • Ist das Zeitintervall zwischen zwei aufeinanderfolgenden Impulsen der Impulsreihe S größer als die Ausschaltzeitkonstante Taue, so werden den Vorwärts zähler 3 und die bistabile Kippstufe 8 wieder zurückgesetzt. Im Ausgangs signal A des Zeitverzögerungsschalters 1 tritt eine Zustandsänderung auf, wodurch die Einrichtung ausgeschaltet wird. Die Ausschaltzeitkonstante Taus wird im wesentlichen, d.h. abgesehen von Gatter-Laufzeiten, durch die Frequenz des Pulses T geteilt durch den maximalen Zählwert des Rückwärtszählers 3 bestimmt. Bei der Festlegung des maximalen Zählwerts der Zähler 3,4 ist zu beachten, daß NR> N5 ist.
  • Im Phasenplan nach Fig.2a, 2b ist der zeitliche Verlauf der Impulsreihe S und des Signals A des Zeitverzögerungsschalters 1 dargestellt. Die Impulsreihe S bzw. das Signal A nehmen im zeitlichen Verlauf entweder einen logischen H-Pegel oder einen logischen L-Pegel an. Wie aus der Fig.2a, 2b zu entnehmenl, führen "Störsignale" mit einem Zeit intervall kleiner der Einschaltzeitkonstanten Tein bzw. der Ausschaltzeitkonstanten Taus nicht zu Zustandsänderungen im Signal A des Zeitverzögerungsschalters 1.
  • L e e r s e i t e

Claims (7)

  1. Patentansprüche 1. Zeitverzögerungsschalter mit einer Impuls-Zähleinrichtung und zugeordneten Logikbauteilen zum verzdgerten Ein- oder Ausschalten einer vom Zeitverzögerungsschalter gesteuerten Einrichtung in Abhängigkeit vom Vorhanden- oder Nichtvorhandensein einer Impulsreihe am Eingang des Zeitverzögerungsschalters, dadurch gekenn-..zeichnet, daß der Zeitverzögerungsschalter (1) einen Impulsgenerator (2) enthält, dessen Puls (P) an dem Takteingang (T1) eines ersten Zählers (3) anliegt, daß die Impulsreihe (S) an den Takteingang (T2> eines zweiten Zählers (4) angeschaltet ist, daß Ausgangssignale des ersten Zählers (3) und die Impulsreihe (S) einer Steuerschaltung (5, 6, 7) mit logischen Gatterschaltungen zugeführt sinda daß mit Hilfe der Steuerschaltung (5, 6, ?) die Zähler (3, 4) rückstellbar sind und daß die Steuerschaltung (5, 6, 7) mit einem Schalter-Batch (8) verbunden ist.
  2. 2. Zeitver2bgeruxlgsschallter nach Anspruch 1, dadurch gekennzeichnet, daß der erste Zähler (3) ein Rückwärtszähler und der zweite Zähler (4) ein Vorwärtszähler ist.
  3. 3. ZeitverzEigerungsschalter nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltung (5, 6, 7) ein NOR-Gatter (5), ein UND-Gatter t6) und ein ODER-Gatter (7) enthält.
  4. 4. Zeitverzögerungsschalter nach Anspruch 1 und 3, dadurch gekennzeichnet, daß die Eingänge des NOR-Gatters (5) mit jeweils einem Ausgang des ersten Zählers (3) verbunden sind und daß ein Ausgang des NOR-Gatters (5) an einen Steuereingang (R) des Schalter-Latch (8) und an einen ersten Eingang des ODER-Gatters (7) geführt ist.
  5. 5. Zeitverzögerungsschalter nach Anspruch 1 und 3, dadurch gekennzeichnet, daß ein zweiter Eingang des ODER-Gatters (7) sowohl mit einem Ausgang des UND-Gatters (6) als auch mit dem Rücksetzeingang (R) des ersten Zählers (3) verbunden ist und daß ein Ausgang des ODER-Gatters (7) an einen Rücksetzeingang (R) des zweiten Zählers (4) angeschlossen ist.
  6. 6. ZeitverzögerungsschaIter nach Anspruch 1 und 3, dadurch gekennzeichnet, daß einem ersten Eingang des UND-Gatters (6) die Impulsreihe (S) zugeführt ist und daß ein zweiter Eingang des UND-Gatters (6) mit einem Ausgang des Schalter-Latch (8) verbunden ist.
  7. 7. Zeitverzögerungsschalter nach Anspruch 1 und 4, dadurch gekennzeichnet, daß als Schalter-Latch (8) eine bistabile Kippstufe verwendet wird, deren Takteingang (T3) an einem Ausgang des zweiten Zählers (4) angeschlossen ist und daß der Steuereingang (R) zum Rücksetzen der bistabilen Kippstufe (8) verwendet wird.
DE19813127100 1981-07-09 1981-07-09 Zeitverzoegerungsschalter Granted DE3127100A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813127100 DE3127100A1 (de) 1981-07-09 1981-07-09 Zeitverzoegerungsschalter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813127100 DE3127100A1 (de) 1981-07-09 1981-07-09 Zeitverzoegerungsschalter

Publications (2)

Publication Number Publication Date
DE3127100A1 true DE3127100A1 (de) 1983-01-27
DE3127100C2 DE3127100C2 (de) 1989-08-10

Family

ID=6136492

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813127100 Granted DE3127100A1 (de) 1981-07-09 1981-07-09 Zeitverzoegerungsschalter

Country Status (1)

Country Link
DE (1) DE3127100A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3642785A1 (de) * 1986-12-15 1988-06-23 Siemens Ag Verfahren zur erzeugung einer phasenverschobenen, rechteckfoermigen ausgangsspannung aus einer rechteckfoermigen eingangsspannung und schaltungsanordnung zur durchfuehrung des verfahrens
DE4006694A1 (de) * 1990-03-01 1991-09-05 Licentia Gmbh Verfahren und anordnung zur digitalen ein- und ausschaltverzoegerung von rechtecksignalen

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1979000564A1 (en) * 1978-01-30 1979-08-23 Fujitsu Ten Ltd Delay circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1979000564A1 (en) * 1978-01-30 1979-08-23 Fujitsu Ten Ltd Delay circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3642785A1 (de) * 1986-12-15 1988-06-23 Siemens Ag Verfahren zur erzeugung einer phasenverschobenen, rechteckfoermigen ausgangsspannung aus einer rechteckfoermigen eingangsspannung und schaltungsanordnung zur durchfuehrung des verfahrens
DE4006694A1 (de) * 1990-03-01 1991-09-05 Licentia Gmbh Verfahren und anordnung zur digitalen ein- und ausschaltverzoegerung von rechtecksignalen

Also Published As

Publication number Publication date
DE3127100C2 (de) 1989-08-10

Similar Documents

Publication Publication Date Title
DE4230913C2 (de) Verfahren und Schaltungsanordnung für ein serielles Bus-System mit einer Eindrahtverbindung
DE2216123B2 (de) Verfahren und Anordnung zur Analog-Digital-Umsetzung unter mehrfacher Integration
DE2855724A1 (de) Verfahren und vorrichtung zur angleichung der unterschiedlichen signalverzoegerungszeiten von halbleiterchips
DE3032568C2 (de) Generator für Taktsignale mit durch Befehlssignale steuerbarer Periodenlänge
DE2059797B1 (de) Taktversorgungsanlage
EP0079971A1 (de) Digitalschaltung zur Abgabe eines Binärsignals beim Auftreten des Frequenzverhältnisses von Zeilen- und Bildfrequenz
DE2333187A1 (de) Statisches fernsteuerungsrelais
EP0519089B1 (de) Einlesen von Betriebsparametern in einen funktionsbereiten Näherungsschalter
DE1214276B (de) Schaltungsanordnung zum Auswerten von Kombinationssignalen
DE19960785A1 (de) Eingangsfilterstufe für einen Datenstrom und Verfahren zum Filtern eines Datenstroms
DE2321200B2 (de) Schaltungsanordnung zur Durchführung logischer Verknüpfungen
DE2608741A1 (de) Anordnung und verfahren zum anzeigen eines uebergangs von einem pegel zu einem anderen pegel in einem 2-pegel-logiksignal
DE3127100A1 (de) Zeitverzoegerungsschalter
DE19905053C2 (de) Komparatorschaltung
DE19739245C2 (de) Digitale Schaltung mit einer Filtereinheit zur Unterdrückung von Störimpulsen
DE2156873B2 (de) Verfahren und vorrichtung zur fernsteuerung mittels den einzelnen befehlen zugeordneten impulsbildern
DE3315683C1 (de) Schaltungsanordnung zum Abfragen einer Matrix aus Tastenkontakten
DE19601399A1 (de) Drehknopf-Betätigungseinrichtung für ein Steuergerät, insbesondere Lichtsteuergerät
DE1925917A1 (de) Binaere Impulsfrequenz-Multiplizierschaltung
DE2813451A1 (de) Einrichtung zur getakteten abfrage des schaltzustandes von schaltern
DE2506073A1 (de) Fernwirksystem zum selektiven ansteuern von verbrauchern, insbesondere in kraftfahrzeugen
DE2337107B1 (de) Empfangseinrichtung fuer ueber Fernmelde-,insbesondere Fernsprechleitungen uebertragene Wechselspannungsimpulse,z.B. 16-kHz-Zaehlimpulse
DE2059797C (de) Taktversorgungsanlage
DE2358915C3 (de) Schaltungsanordnung zur Störsignalunterdrückung bei digitaler Signalübertragung
DE2052967B2 (de) Rundsteuerempfänger

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: FELTEN & GUILLEAUME FERNMELDEANLAGEN GMBH, 8500 NU

8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: PHILIPS PATENTVERWALTUNG GMBH, 2000 HAMBURG, DE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee