DE2358915C3 - Schaltungsanordnung zur Störsignalunterdrückung bei digitaler Signalübertragung - Google Patents

Description

55

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Störsignalunterdrückung bei digitaler Signalübertragung mit einer von einem Eingangsimpuls vorgegebener Dauer beaufschlagten, ein Differenzierglied aufweisenden, zeitbestimmenden Stufe und einem Koinzidenzgatter, dessen Eingänge von dem Eingangsimpuls und der zeitbestimmenden Stufe beaufschlagt werden.

Aus der Zeitschrift »elektronikpraxis«, Heft 1 O/Oktober 1973, S. 82/83 ist eine Schaltungsanordung zur Störsignalunterdrückung am Ende von digitalen Datenübertragungsstrecken bekannt, bei welcher das ankommende Signal zwei parallelen Signalzweigen zugeleitet und die Ausgänge beider Zweige an die beiden Eingänge eines als Verknüpfungsschaltung dienenden und das entstörte Ausgangssignal liefernden Flip-Flops angeschlossen sind. Dabei wird in dem einen Zweig aus der Vorderflanke eines ankommenden Impulses durch Integration ein verzögerter Impuls und im anderen Signalzweig unter Verwendung eines Inverters aus der Rückflanke eines ankommenden Impulses ebenfalls durch Integration ein verzögerter Impuls abgeleitet. Diese beiden verzogenen Impulse gelangen an die beiden Schalteingänge des Flip-Flops. Infolge der dort verwendeten analogen Integration in beiden Signalzweigen besteht die Gefahr, daß dicht aufeinanderfolgende Störimpulse die Integrationsschwelle überschreiten und somit aus mehreren Störimpulsen am Eingang ein oder gegebenenfalls auch mehrere Störimpulse am Ausgang erzeugt werden. Dies kann in manchen Anwendungsfäller· solcher Störunterdrückungsfilter nicht hingenommen werden. Wenn die zu übertragende Information durch die Anzahl der übertragenen Impulse gekennzeichnet ist, bedeutet das Entstehen von Ausgangsstörimpulsen eine Verfälschung der Information, die in vielen Fällen, beispielsweise bei der Programmierung von Zeitgebern für Zünder, ausgeschlossen werden muß.

Weiterhin ist aus der DT-OS 2137 068 eine Schaltungsanordnung zur Unterdrückung von Störimpulsen bekannt, bei der eine ankommende Impulsfolge einmal direkt auf den einen Eingang eines Flip-Flops und zum anderen über ein Differenzierglied und ein nachgeschaltetes NAND-Gatter auf den anderen Eingang des Flip-Flops geschaltet ist. Der Schaltungseingang, der Ausgang des NAND-Gatters und der Ausgang des Flip-Flops sind auf ein eine entsprechende Anzahl von Eingängen aufweisendes Koinzidenzgatter geführt, welches an seinem Ausgang die von den Störimpulsen befreite Impulsfolge liefert. Diese bekannte Schaltungsanordnung ist jedoch nicht in der Lage, einen Störimpuls zu unterdrücken, der kurz nach einem Nutzimpuls folgt, bzw. sich als Unterbrechung des Nutzimpulses an dessen Ende bemerkbar macht. Ein solcher Störimpuls kann das zeitbestimmende Glied (RC-Differenzierglied) nicht voll umladen, so daß diese Störung die Schaltung passiert.

Es ist die Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung zur Störsignalunterdrückung anzugeben, bei der auch sich als Unterbrechung des Nutzsignales bemerkbar machende Störsignale unterdrückt werden. Die Lösung dieser Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Zur Erläuterung wird im folgenden auf ein in den Zeichnungen wiedergegebenes Ausführungsbeispiel Bezug genommen, worin

F i g. 1 ein Schaltbild und

Fig. 2 ein zur Erläuterung der Wirkungsweise dienendes Impulsdiagramm des erfindungsgemäßen digitalen Störunterdrückungsfilters wiedergeben.

Vom Signaleingang A wird das ankommende Impulssignal, welches sowohl das Nutzsignal als auch gegebenenfalls Störimpulse enthält, zwei parallelen Signalzweigen zugeführt, welche in einem UND-Gatter G1 wieder zusammentreffen, dessen Ausgang F zugleich den Filterausgang bildet. Das ankommende Signal wird in dem einen (unteren) Signalzweig zunächst einem Differenzierglied CVR1 zugeleitet, an dessen Ausgang einerseits der eine Eingang eines ODER-Gat-

ters G 2 und andererseits der Setzeingang 5 eines Flipflops FF angeschlossen ist Der Ausgang des Flipflops ist einerseits mit dem anderen Eingang des genannten ODER-Gatters G 2 und andererseits mit dem Auslöseeingang eines Oszillators OS verbunden, dem eine als Frequenzteiler diene ide Teilerkette FT nachgeschaltet ist Der Überlatiausgang dieser Teilerkette steht mit dem Rückstelleingang ffdes Flipflops FF in Verbindung, während der Ausgang des ODER-Gatters G 2 an den Rückstelleingang R der Teik-rkette FT angeschlossen ist An die einzelnen Stufen der Teile? kette FTist über Leitungen L ein Dekodierer DA' angeschlossen, dessen Ausgang an den zweiten Eingang des UND-Gatters G 1 geführt ist Andererseits wird das ankommende Signal über ein analoges Integrierglied R 2/C2 verzögert an den ersten Eingang des UND-Gatters G 1 gelegt

Zur Erläuterung der Wirkungsweise sei zunächst auf den Kurvenzug (a) in Fig.2 hingewiesen, welcher verschiedene Formen des am Eingang A stehenden Eingangssignals wiedergibt. Das Nutzsignal sei beispielsweise durch Rechteckimpulse Nl b/w. N2 von 20 ms Dauer gegeben. Das Gatter G 1 wird während dieser Dauer jedoch nur für die Dauer des Torimpulses (e) durchgeschaltet. Nur wenn während der Dauer des Torimpulses (e) das Nutzsignal am oberen Eingang des Gatters G 1 steht, gelangt ein Impuls zum Ausgang F. Ein Störimpuls STi, welcher zeitlich außerhalb des Nutzsignals auftritt, wird somit unterdrückt. Auch wenn das Nutzsignal gestört, d.h. der Nutzimpuls N2 beispielsweise durch einen Störimpuls ST2 unterbrochen ist, gelangt nur ein Impuls zum Ausgang, so daß die Anzahl der am Ausgang auftretenden Impulse, gleichgültig ob zusätzliche Störimpulse auftreten oder das Nutzsignal durch Störimpulse unterbrochen ist. stets gleich der Anzahl der ankommenden Nutzimpulse ist.

Zur Zeit /1 erscheint ein Nutzimpuls am Eingang A. Hierdurch wird über das Differenzierglied CMR 1 der Flipflop FF gesetzt und damit der Oszillator OS freigegeben. Das Oszillatorausgangssignal gelangt zur Teilerkette FT. Nach dem Abklingen des differenzierten Impulses (b) am Ausgang des Differenziergliedes wird über das Gatter G 2 auch die Teilkette FTfreigegeben. Sie erzeugt in Verbindung mit dem Dekodierer DK nach Ablauf der Verzögerungszeit, d. h. zur Zeit 13, einen Ausgangsimpuls (e), welcher bis zur Zeit 7 4 am unteren Eingang des Gatters G1 ansteht. Gelangt während dieser Zeitspanne ?4-f3 ein Signal (c) zum oberen Eingang des Gatters G 1, so wird es als Nutzsignal erkannt und an den Ausgang F durchgeschaltet. Die zur Zeit /5 auftretende Rückflanke des Nutzimpulses N1 hat keinen Einfluß auf die Schaltungsanordung. Sobald das Oszillatorsigna¹ die Teilerkette FT durchlaufen hat und an deren Ausgang ein Überlaufimpuls entsteht, stellt dieser am Rückstelleingang R den Flipfiop FF zurück. Damit wird über das Ausgangssignal des Flipflops der Oszillator OSangehalten und außerdem über das Gatter G 2 die Teilerkette FTzurückgestellt.

Ein Störsignal Sri zur Zeit r7 stößt zwar, wie zuvor beschrieben, den Oszillator OS und die Teilerkette FT an und läßt folglich zur Zeit 19 am unteren Eingang des Gatters G 1 einen Torimpuls (e) erscheinen. Jedoch ist bis zur Zeit /9 der Störimpuls STi abgeklungen, so daß am Ausgang Fdes UND-Gatters G 1 kein Ausgangssignal auftritt. Die Störung ist als solche erkannt und unterdrückt worden. Sollte jedoch in einem allerdings unwahrscheinlichen Fall ausgerechnet gerade zur Zeit f9 ein zweiter Störimpuls auf den ersten zuvor erwähnten Störimpuls folgen, so würde auch dies nicht zur Durchschaltung dieses Störimpulses zum Ausgang F führen, weil dieser zweite Störimpuls über das Differenzierglied C HR 1 und das ODER-Gatter G 2 die Teilerkette FTzurückstellt und damit den Torimpuls (e) löscht. Wegen der durch den Flipflop FF, das ODER-Gatter G 2 und die Teilerkette FT samt Dekodierer DK bedingten unvermeidlichen Signallaufzeit, in dem den Torimpuls (e) erzeugenden bzw. löschenden unteren Signalzweig ist in den oberen Signalzweig ein Verzögerungsglied R2IC2 eingeschaltet, so daß im zuvor erwähnten Fall zweier im Abstand gerade der Verzögerungszeit aufeinander folgender Slörimpulse der Torimpuls (e) am Gatter G1 mit Sicherheit gelöscht ist, bevor der zweite der beiden Störinipulse zum oberen Eingang des Gatters G1 gelangt. Tritt ein zweiter Störimpuls hingegen vor Ablauf der Verzögerungszeit auf, so stellt er die Teilerkette FT in der zuvor geschilderten Weise ohnehin zurück, so daß vom ersten Störimpuls gar kein Torimpuls (e) ausgelöst wird, während der vom zweiten Störimpuls ausgelöste Torimpuls wiederum erst nach Ablauf der Verzögerungszeit auftritt und somit inzwischen der Störimpuls abgeklungen ist. Geht man von einer erwarteten Nutzimpulsdauer von beispielsweise 20 ms aus, so ist die zeichnerische Darstellung im Impulsdiagramm gemäß Fig. 2 so gewählt, das die Verzögerungszeit f3-i 1 gleich der halben Nutzimpulsdauer, also = 10 ms ist, während der Torimpuls fe^eine Dauer von 5 ms hat.

Wird ein zur Zeit /12 beginnendes Nutzsignal N 2 zur Zeit 115 und für die Dauer bis zur Zeit t16 durch einen Störimpuls ST2 unterbrochen, so wird auch hier nur ein Impuls an den Ausgang F weitergegeben. Das Nutzsignal N2 stößt wiederum über das Differenzierglied C HR 1 und den Flipflop FFden Oszillator OS an, so daß nach Ablauf der Verzögerungszeit, d. h. zur Zeit 114. ein Torimpuls e an den unteren Eingang des Gatters G 1 gelangt. Die durch den Störimpuls ST2 hervorgerufene Abstiegsflanke in der Unterbrechung des Nutzinipulses Λ/2 ist, wie zuvor erwähnt, wirkungslos. Die zur Zeit /16 auftretende Anstiegsflanke setzt über das Gatter G 2 die Teilerkette FT zurück. Damit entsteht erst nach erneutem Ablauf der Verzögerungszeit, d. h. zur Zeit 118, wieder ein Torimpuls e. Inzwischen ist jedoch das Nutzsignal Λ/2 abgeklungen. Es entsteht folglich auch bei Unterbrechung des Nutzsignals am Ausgang kein Doppelimpuls oder Mehrfachimpuls. Andererseits würde die Weitergabe eines Nutzimpulses an den Ausgang nur dann vereitelt, wenn der Nutzimpuls die erforderliche Mindestlänge nicht erreicht. Diese ist durch den Frequenzteiler FT und die Dekodierung DK bestimmt und entsprechend der zu erwartenden Störungen vorwählbar.

Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Schaltungsanordnung zur Störsignalunterdrükkung bei digitaler Signalübertragung mit einer von einem Eingangsünpuls vorgegebener Dauer beaufschlagten ein Differenzierglied aufweisenden zeitbestimmenden Stufe und einem Koinzidenzgatter, dessen Eingänge von dem Eingangsimpuls und der zeitbestimmenden Stufe beaufschlagt werden, dadurch gekennzeichnet, daß die zeitbestimmende Stufe eine dem Differenzierglied (Al, Cl) nachgeschaltete, einen Torimpuls (e) mit einstellbarer Verzögerung und Dauer liefernde, rückstellbare digitale Verzögerungsschaltung (OS, FT, DK) aufweist, die am Ende der eingestellten Dauer oder bei Auftreten eines Störimpulses zurückgestellt wird, und daß zwischen das Eingangssignal und den einen Eingang der Gatterschaltung (G 1) ein Verzögerungsglied (R 2, C2) geschaltet ist, dessen Verzögerungszeit der Signallaufzeit der digitalen Verzögerungsschaltung entspricht.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die digitale Verzögerungsschaltung einen Oszillator (OS) mit nachgeschaltetem, rückstellbarem Frequenzteiler (FT) umfaßt.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Auslöseeingang des Oszillators (OS) an einen Ausgang eines mit seinem Setzeingang (S) an den Ausgang des Differenziergliedes (Cl, R\) angeschlossenen Flip-Flops (FF) angeschlossen ist, dessen Rückstelleingang (R) mit dem Überlaufausgang einer a s Frequenzteiler dienenden Teilerkette (FT) in Verbindung steht.

4. Schaltungsanordung nach Anspruch 3, dadurch gekennzeichnet, daß der Rückstelleingang (R) der Teilkette (/Trüber einODER-Gatter (C 2) einerseits mit dem Ausgang des Flip-Flops (FF) und andererseits mit dem Ausgang des Differenziergliedes (R 1, Cl) in Verbindung steht.

5. Schaltungsanordnung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Verzögerungsdauer der digitalen Verzögerungsschaltung sowie die maximale Dauer des Torsteuerimpulses durch den Frequenzteiler (FT) und einem diesem nachgeschalteten Decodierer (DK) einstellbar ist.

b. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Verzögerungszeit auf etwa 50% und die Torimpulsdauer auf etwa 25% der bekannten Nutzimpulsdauer eingestellt ist.