DE2358915A1 - Verfahren und schaltungsanordnung zur stoersignalunterdrueckung bei digitaler signaluebertragung - Google Patents

Description

.ν ..-■■. ;- ^; '■/ 2358M5 -ν τ;-^^-;-;-

■ν·- 07-0284 · 26,,·,. lfe^ember 1373.

.HONEYWELL
6000" Frankfurt" äk Main:

Verfahren und Sclialtungaanorclnui^j zur ßtörsignalunterdrücktmg bei digitaler Signalübertragung ". " " . ;

Die Erfindung betrifft ein Verfahren zuy: StörBignalunterdrückung bei digitaler Signalübertragung und hat sich die Aufgabe gestellt, eine zuverlässige Störsignalunterdrückung sowohl bei zviischen den Nutzimpulsen auftretenden Störsignalen als aixch bei sich als üriterbr-eehruig eines Nutz impulses darstellenden Störsi'gnalen aueh dann zu gewährleisten, wenn mehrere Störsignale kurz hintereinander auftreten«

Gelöst wird diese Aufgabe durch das ira Anspruch. 1 gekennzeichnete Verfahren. Die Er findung befaßt" s-ich ferner mit einer besonders vorteilhaften Schaltungsanordnung zur Durchführung dieses Verfäh<· rens, welche Gegenstand des Anspruchs 3 ist.

Aus der Zeitschrift "elektronikpraxis" Heft iO/Oktober 1973, Sei ten 82/83 ist 2war eine ".Schaltungsanordnung üür Störsignalunterdrückung ain Ende von digitalen Datenübertrcigungsstrecken bekannt , bei welcher das ankommende Signal zwei parallelen Signalzweigen, zugeleitet und die Ausgärige beider Zweige an die beiden Eingänge eines als Verknüpfungsschaltung dienenden und das entstörte Ausgangssignal liefernden Flipflops iingeschlossen sind. Dabei wird

5 0 9 824/0743 bad orksinal

in dem einen Zweig aus dar Vorderflanke eines ankommenden Impulses durch Integration ein verzögerter.Impuls und im anderen Signalzweig unter Verwendung eines Inverters aus der Rückflanke eines ankommenden Impulses ebenfalls diirch Integration ein verzögerter Impuls abgeleitet. Diese beiden verzögerten Impulse gelangen an die beiden Schalteingänge des Flipflops. Zur Durchführung des erfindungsgemäßen Verfahrens ist diese Schaltung ungeeignet. Infolge der dort verwendeten analogen Integration in beiden Signalzweigen Steht außerdem die Gefahr, daß dicht aufeinanderfolgende Störimpulse die Integrationsschwelle überschreiten und somit aus mehreren Storimpulsen am Eingang ein oder gegebenenfalls auch mehrere Störimpulse am Ausgang erzeugt werden. Dies kann jedoch in manchen Anwendungsfällen solcher Störunter« drückungsfilter nicht hingenommen werden. Wenn die zu übertragende Information durch die Anzahl der übertragenen Impulse gekennzeichnet ist, bedeutet das Entstehen von Äusgangsstörimpulsen eine Verfälschung der Information, die in vielen Fällen, beispielsweise bei der Programmierung von Zeitgebern für zünder , ausgeschlossen v.^Terden muß. Das Verfahren und die Schaltungsanordnung gemäß der Erfindung schaffen hier Abhilfe, indem die Störsignalunterdrückung nicht durch Integration, sondern durch gezielte vom Eingangssignal ausgelöste und verzögerte Durchschaltung eines zwi.schen Signaleingang und Signalausgang eingeschalteten Gatters nur für. eine bestimmte kurze Zeitspanne erzwungen wird.

Vorteilhafte Weiterbildungen der .Erfindung ergeben sich aus den Unteransprüchen. Zur Erläuterung wird im folgenden auf ein in den Zeichnungen wiedergegebenes Ausführungsbeispiel Bezug genommen, worin

Figur 1 ein Schaltbild und

Figur 2 ein zur Erläuterung der Wirkungsweise dienendes Impulsdiagramm des erfindungsgemäßen digitalen Störunterdrükkungsfilters wiedergeben«

509824/0743

BAD ORIGINAL

Vom Signaleingang h wird das ankömmende Impulssignal, welches sowohl das Nutzsignal als auch gegebenenfalls StörImpulse enthält , zwei parallelen Signalzweigen- zugeführt, welche in einem UND-Gatter G1 wieder zusammentreffen, dessen Ausgang F zugleich den Filterausgang bildet. Das ankommende Signal wird in dem einen (unteren) Signalzweig zunächst einem Dlfferenzierglied C1/R1 zugeleitet, an dessen Ausgang einerseits der eine Eingang eines ODER-Gatters G2 -und andererseits der "Setzeingang· S eines FlIpflops FF angeschlossen ist* Der Ausgang des■-.Flipflops ist einerseits mit dem anderen Eingang des genannten ODER-Gatters G2 und andererseits mit dem Auslöseeingang' eines' Oszillators OS verbunden, dem eine: als Frequenzteiler dienende'Telle'rkette FT nachgeschaltet ist. Der Über lauf aXisgang dieser Teilerkette steht mit dem. RÜGkstelleingang R des Fl.ipflpps FF in Verbindung, während der Ausgang des ODER-Gaitters -G2 an den Rück stell eingang R der Tellerkette FT angesclllossen ist^ An die einzelnen Stufen der Teilerkette FT ist über Leitungen L ein Dekodierer DK angeschlossen, dessen Ausgang an den -zweiten Eingang des UND-Gatters 'GT. geführt ist. / ■:.-,--'--■- ■■/■■■■ 7 ■■■'■..- "■:.■

Zur Erläuterung der Wirkungsweise sei zunächst auf den Kurvenzug (a) in Figur 2 hingewiesen,- welcher verschiedene. Formen des am Eingang A stellenden Eingangssignais'Wiedergibt.. Das Nutzslgiial. sei beispielsweise durch Rechteckimpulse Nt bzw. 1:J2 von 20 ms Dauer gegeben« Das Gatter G1 wird wahrend dieser Dauer jedoch -nur für die Dauer des Torimpulses (e) durchgeschaltet. Nur wenn, während der Dauer des: Törimpulses; (e) das Nutzsignal am oberen Eingang des Gatters GT steht, gelangt ein Impuls zum Ausgang F. Ein Störimpuls ST1, welcher zeitlich außerhalb des Nutzsignals auftritt, wird somit unterdrückt. Auch wenn das Nutzsignal gestört, d.h., der Nutzimpuls N2 beispielsweise durch einen Störimpuls ST2 unterbrochen ist, gelängt nur ein Impuls zürn Ausgang, so daß die Anzahl der am Ausgang auf tretenden Impulse·', gleichgültig ob zusätzliche Störimpulse auftreten oder das Nutzsignal durch Störimpulse unterbrochen ist, stets gleich der Anzahl der

5098^4/07 43 BAD OBKB]NAL

ankommenden Nutzimpulse ist.

Zur Zeit ti erscheint ein Nutzimpuls am Eingang A. Hierdurch wird über das Differenzierglied C1/R1 der Flipflop FF gesetzt und damit der Oszillator OS freigegeben. Das Oszillatorausgangs- , signal gelangt zur Teilerkette FT. Nach dem Abklingen des differenzierten Impulses (d) am Ausgang des Differenziergliedes wird über das Gatter G2 auch die Teilerkette FT freigegeben. Sie erzeugt in Verbindung mit dem Dekodierer DK nach Ablauf der Verzögerungszeit , d.h. - zur Seit t3, einen Aus gangs impuls (e) , welcher bis zur Zeit t 4 am unteren Eingang des Gatters G1 ansteht. Gelangt während dieser Zeitspanne t4 - t3 ein Signal (c) zum oberen Eingang des Gatters G1 , so wird es als Nutzsignal erkannt und an den Ausgang F durchgeschaltet. Die zur Zeit t5 auftretende Rückflanke des Nutzimpulses N1 hat keinen Einfluß auf die Schaltungsanordnung. Sobald das Oszillatorsignal die Teilerkette FT durchlaufen hat und an deren Ausgang ein Überlaufimpuls entsteht, stellt dieser am Rückstelleingang R den Flipflop FF zurück. Damit wird über das Ausgangssignal des Flipflops der Oszillator OS angehalten und außerdem über das Gatter G2 die Teilerkette FT zurückgestellt.

Ein Störsignal ST1 zur Zeit t7 stößt zwar, wie zuvor beschrieben, den Oszillator OS und die Teilerkette FT an und läßt folglich zur Zeit t9 am unteren Eingang des Gatters G1 einen Torimpuls (e) erscheinen. Jedoch ist bis zur Zeit t9 der Störimpuls ST1 abgeklungen, so daß am Ausgang F des UND-Gatters G1 kein Ausgangssignal auftritt. Die Störung ist als solche erkannt und unterdrückt worden. Sollte jedoch in einem allerdings unwahrscheinlichen Fall ausgerechnet gerade zur Zeit t9 ein zweiter Störimpuls auf den ersten zuvor erwähnten Störimpuls folgen, so würde auch dies nicht zur Durchschaltung dieses Störimpulses zum Ausgang F führen, weil dieser zweite Störimpuls über das Differenzierglied C1/R1 und das ODER-Gatter G2 die Teilerkette FT zurückstellt und damit den Torimpuls (e) löscht. Wegen der durch den Flipflop FF, das ODER-Gatter

BAD ORK₃INAlT 509824/0 7 43

:235BSI 5

Gl und Sie ieiiefkette FT'samt Deködierer DK bedingten unvermeidlichen SignäÜauf zeit," in dem den Tor impuls (ej erzeugend en bzw. löschenden unteren Signalzweig ist in .den oberen Sighaizweig ein Verzögerungsglied R2/C2 eingeschaltet/ so daß im zuvor erwähnten Fall zweier im Abstand gerade der Verzagerüngsziiit auf einander folgender Störimpüis'e der Törimpuls (ej am (Satter G1 mit Sicherheit gelöscht ist, bevor der zweite der beiden; Störimpiaise zum oberen' Eingang des Gatters Gi gelangt. Tritt ein zweiter Stör impuls" hiiigegferi vor Ablauf der Vex^Ögerungszeit auf ν so stellt er die Teilerkette FT ifi der suvor geschilderten Weise ohnehin zu- ' -ruble, so daß vom ersten S tor impuls gar kein .Tor impuls (ej ausgelöst wird* wahrendt&c voiti zweiten Stprimpuis ausgelöste Tor impuls wiederum erst nach'Ablauf der Verzögefüngszeit auftritt und somit inzwischen der Störimpuls abgeklungen ist. Geht man von einer erwarteten Nützimpulsdauer von beispielsweise 20 ms aus; so ist die zeichnerische Darstellung iiii Impülsdiägramm gemäß Fi-gür 2 so gewählt ; daß die Verzögerungszeit t3 "-."ti gleich der halben Nutziinpülsdauer, also =10 ms ist_f v/ährend der torimpuls (e) eine Dauer von 5 ms hat.

Wird ein zur Zeit t12 beginnendes Nutzsignal N2 zur Zeit ti 5 und für die Dauer bis zur Zeit t16 durch einen Störirnpuls ST2 unterbrochen _r so wird auch hier nur ein Impuls an den Ausgang F v/eitergegeben. Das Nutzsignai N2 stoßt v/iederum über das Differenzierglied C1/R1 und den Flipflop FE den Oszillator ÖS an, so daß nach Ablauf der Verzögerungszeit, d.h., zur Zeit ti4, ein Torimpuls e an den unteren Eingang des Gatters GT gelangt. Die durch den Störimpuls ST2 hervorgerufene Abstiegsflänke in der unterbrechung des Nut ζ impuls es N2 ist, v?ie zuvor erwähnt, wirkungslos. Die zur Zeit ti 6 auftretende Ämstiegsf iaiike setzt über das Gatter G2 die. Tei3_erkette FT zurück. Damit entsteht erst nach erneutem Ablauf der Verzögeruhgszeit, dih. zur Zeit t18, wieder ein. T.orimpüis. e. inzwischen ist jeäöch das Nutzsighal N2 abläkiungen. Es ehtsteht folglich auch bei Unterbrechung des Nutzsignais ajii Ausgang kein Doppelimpuls oder Mehrfächimpuis. Andererseits würde die Weitergabe eines Nütz-

BADOFöGINAt

impulses an den Ausgang nur dann vereitelt, wenn der Nutzimpuls die erforderliche Mindeötlänge nicht erreicht. Diese ist durch den Frequenzteiler FT und die Dekodierung DK bestimmt und entsprechend der zu erwartenden Störungen vorwählbar.

Claims (7)

-7 Ji 3 5 as 15 07-0284 ; ■". 26, November 1973 Patentansprüche

1. Verfahren zur StörSignalunterdrückung bei digitaler Signalübertragung f d a du r c h g e k & η η ζ e i c h η e t , daß die Vorderflanken eines ankommenden Impulses die Erzeugung eines gegenüber der Vorderflanke ura eine vorgegebene Zeitspanne verzögerten Torimpulses solcher Dauer auslöst, daß die Summe yon Verzögerungszeit und Torimpulsdauer kürzer ist als die Dauer eines Hutzimpulses, unddaß ein im.Leitungs zug zwischen Signaleingang und Signalausgang liegendes Gatter nur während der Dauer des Torirapulses durchgeschaltet wird.

2. Verfahren nach Anspruch 1, da d u r c h g e k e η η zeichne t , daß die Verzögerungszeit etvra 5O % und die Torimpulsdauer etwa 25 % der Kutzimpulsdauer entspricht.

3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 öder 2 mit zwei parallelen Signalzweigen und einer an deren Ausgänge angeschlossenen Verknüpfungsschaltung, d a d u r c h g e k e η η ζ e i c h η e t ,.daß der eine Signalzweig aus einem, Differenzierglied..(CI, Rt) und einer nachgeschalteten, nach der Verzögerungszeit den Torimpuls (e) erzeugenden digitalen Verzögerungsschaltüng (QS, FT,DK) besteht und d.ie Ausgänge beider Signalzweige an die Eingänge ei ner das Ausgangssignal (f) liefernden Koinzidenz-Gatterschaltung (Gl) angeschlossen sind»

4. Schaltungsanordnung nach Anspruch 3, da d u rc h ge k e η η ζ ei c h η e t , daß die digitale Verzögerungsschaltung einen Oszillator (OS) mit nachgeschaltetem Frequenzteiler (FT) umfaßt. _:

: 5Ö982^A0f4^ ; : ; bad

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet , daß der Auslöseeingang des Oszillators (OS) an einen Ausgang eines mit seinem Setzeingang (S) an den Ausgang des Differenziergliedes (C1, R1) angeschlossenen Flipflops (FF) angeschlossen ist, dessen Rückstelleingang

(R) mit dem Überlaufausgang einer als Frequenzteiler dienenden Teilerkette (FT) in Verbindung steht.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Rückstelleingang (R) der Teilerkette (FT)'übex" ein ODER-Gatter (G2) einerseits mit dem Ausgang des Flipflops (FF) und andererseits mit dem Ausgang des Differenziergliedes (R1, C1) in Verbindung steht.

7. Schaltungsanordnung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß im,anderen Signalzweig dem Eingang der Gatterschaltung (G1) ein analoges Verzögerungsglied (R2, C2) vorgeschaltet ist, dessen Verzögerungszeit der Signallaufzeit im erstgenannten Signalzweig entspricht.

.8. Schaltungsanordnung nach einem der Ansprüche .4 bis 7, dadurch gekennzeichnet, daß die Verzögerung sdauer der digitalen Verzögerungsschaltung durch den Frequenzteiler (FT) und einem diesem nachgeschalteten Dekodierer (DK) einstellbar ist.

509824/0743

BAD ORIGINAL

L e e rs e i t e