DE2753453B1 - Digitaler Frequenzteiler - Google Patents

Description

• Die Logikschaltung kann dabei aus einem Exklusiv-ODER-Gatter zweier NAND-Gatter und einem Inversionsgatter bestehen, daß an den beiden Eingängen des Exklusiv-ODER-Gatters die beiden Steuersignale anliegen und dessen Ausgang mit dem einen Eingang des ersten NAND-Gatters verbunden ist, daß der Ausgang des ersten NAND-Gatters mit dem Eingang eines zweiten NAND-Gatters verbunden ist und daß der zweite Eingang dieses zweiten NAND-Gatters mit dem Ausgang eines Inversionsgatters verbunden ist Der erste Teiler für das erste Steuersignal besteht aus zwei bistabilen Kippstufen, wobei der invertierte Ausgang der zweiten Kippstufe mit dem Eingang der ersten Kippstufe verbunden ist und die Set-Eingänge beider Kippstufen mit einem Ausgang des zweiten Teilers verbunden ist Der zweite Teiler besteht aus zwei Schieberegistern gleicher Bitzahl, wobei der Ausgang (4. Stufe) des zweiten Schieberegisters mit dem Reset-Eingang des ersten Schieberegisters und die dritte Stufe des ersten Schieberegisters mit dem Eingang der ersten Stufe des zweiten Schieberegisters verbunden ist Anhand des Blockschaltbildes nach F i g. 1 sowie der Diagramme nach den Fig. 2 und 3 wird die Erfindung näher erläutert.
• Dem aus einem 4-bit-Schieberegister bestehenden Zähler B werden die Eingangsimpulse über das Exklusiv-ODER-Gatter A zugeführt. Die Ausgänge der dritten und vierten Stufe des Zählers B führen an die Logikschaltung L Diese Logikschaltung besteht aus zwei NAND-Gattern C, Esowie einer Inversionsstufe D und einem Exklusiv-ODER-Gatter F. Die Verschaltung der einzelnen Gatter ist dabei so, daß der Ausgang der dritten Stufe des Zählers B mit dem einen Eingang des NAND-Gatters C und der Ausgang der vierten Stufe des Zählers B mit dem Eingang der Inversionsstufe D verbunden ist. Der zweite Eingang des ersten NAND-Gatters C wird über dem Ausgang des Exklusiv-ODER-Gatters F angesteuert. Die Ausgänge des NAND-Gatters C und der Inversionsstufe D sind jeweils an einen der Eingänge des zweiten NAND-Gatters E geführt, wobei der Ausgang dieses NAND-Gatters mit dem Reset-Eingang des Zählers B mit dem Eingang einer ersten bistabilen Kippstufe Hund mit den Eingängen der nachstehend noch näher beschriebenen digitalen Teiler T1, T2 verbunden ist. Die Ausgänge der beiden Teiler T1 und T2 sind außerdem mit den Eingängen des zweiten Exklusiv-ODER-Gatters F verbunden. Der Ausgang des zweiten Teilers T2 ist außerdem über ein weiteres Inversionsgatter l an die Steuereingänge einer zweiten bistabilen Kippstufe G geführt, deren Ausgang mit dem zweiten Eingang des ersten Exklusiv-ODER-Gatters A verbunden ist. Ein weiterer Eingang (Takteingang) dieser zweiten bistabilen Kippstufe C ist außerdem mit dem Ausgang der zweiten Stufe des Zählers B verbunden. Zwischen dem Ausgang der Logikschaltung L und den Eingängen (Takteingänge) des ersten Teilers Tl wird ein Verzögerungsglied 0 eingeschaltet, um die Ansteuerung dieses Teilers T1 gegenüber dem Teiler T2 zu verzögern.
• Der erste Teiler T1 besteht dabei aus zwei weiteren bistabilen Kippstufen K, L wobei die Kippstufen so miteinander verbunden sind, daß der invertierte Ausgang der zweiten Kippstufe L mit einem Steuereingang der ersten bistabilen Kippstufe K verbunden ist, während der nicht invertierte Ausgang der ersten weitern Kippstufe K und der invertierte Ausgang dieser Kippstufe jeweils mit einem Steuereingang der zweiten weiteren bistabilen Kipstufe Lverknüpft ist.
• Der zweite Teiler T2 besteht aus zwei weiteren 4-bit-Schieberegistern, wobei der Reset-Eingang des ersten Schieberegisters Mmit dem Ausgang der vierten Stufe des zweiten Schieberegisters N und der Ausgang der dritten Stufe des ersten Schieberegisters Mmit dem Steuereingang der ersten Stufe des zweiten Schieberegisters Nverbunden ist.
• Die Funktionsweise der Schaltung ist wie folgt.
• Der programmierbare Zähler B ist so programmiert, daß er 21/2, 3 und 3'/2 Eingangsimpulse zählen kann.
• Dabei entsprechen 2'/2 und 3 Eingangsimpulse einem Zählstand 3 und 3'/2 Eingangsimpulse einem von 4. Für die Programmierung sind zwei Steuersignale notwendig, wobei eines für die Zählzustände 3 und 4 und das andere für die halben und ganzen Eingangsimpulse der zu zählenden Eingangsimpulse zuständig ist.
• Der zyklische Wechsel zwischen einer Impulsgruppe von 21/2, 31/2 und 3 Impulsen in einer vorgegebenen Reihenfolge ermöglicht die Realisierung eines nicht ganzzahligen Teilungsfaktors, der es gestattet, die gewünschte Harmonische mit hoher Amplitude zu entnehmen, wobei die benachbarten Harmonischen sehr stark gedämpft werden.
• Die Steuersignale SI, Sll zur Umschaltung von Impulsgruppen mit halben Impulsen auf Impulsgruppen mit nur ganzen Impulsen werden dabei von den Frequenzteilern T1 und T2 geliefert. Das Steuersignal SI zeigt dabei den Wechsel in der Periode von beispielsweise 31/2 auf 21/2 oder 3 Impulse an, während das Steuersignal S ll maßgeblich ist für die Umschaltung von Gruppen mit halben Impulsen auf Gruppen mit reinen ganzen Impulsen.
• Das erste Exklusiv-ODER-Gatter A am Eingang des Zählers B bewirkt immer dann eine Inversion des Eingangssignals, wenn der Ausgang der zweiten bistabilen Kippstufe G ihren Ausgangszustand wechselt.
• Dieser Wechsel wird im vorliegenden Falle stets von dem eingangsseitig anliegenden Steuerimpuls, der von der zweiten Zählerstufe des Zählers Bkommt, ausgelöst, sofern nicht durch die Inversionsstufe 1 die bistabile Kippstufe blockiert wird. Beim Wechsel eines Zählstandes mit halben Eingangsimpulsen auf einen solchen mit nur ganzen, wird die bistabile Kippstufe G über die Inversionsstufe J vom Steuersignal Sll blockiert und damit die Inversion des Eingangssignals verhindert. Die Zählstände 3 und 4, die 2l/2 und 3 bzw. 3'/2 Eingangsimpulsen entsprechen, werden über dieLogikschaltung L bestimmt. Der Zählstand 3 wird über das Gatter C erkannt und damit Zähler B über den Reset-Eingang zurückgesetzt. Dabei ist der Ausgang des Exklusiv-ODER-Gatters F auf einer logischen 1, hervorgerufen durch die beiden auf den Eingängen anliegende Steuersignale SI und 511. Die Polarität von S l und S l l ist dabei immer entgegengesetzt.
• Beim Zählstand 4 wird über die Inversionsstufe Dder Reset-Impuls gebildet. Hierbei wird das Gatter Cüber das Exklusiv-ODER-Gatter F(logische 0 am Ausgang) blockiert. Hierbei besitzen die an den beiden Eingängen anliegenden Steuersignale S l und S ll gleiche Polarität.
• Die Erzeugung des Steuersignals I erfolgt mittels einer Zählschaltung, bestehend aus den Flip-Flops K und L Dabei handelt es sich um einen Teiler mit dem Teilungsfaktor 3 :1, der noch zusätzlich von der Zählschaltung - bestehend aus den 4-Bit-Schieberegistern Mund N - gesteuert wird. Die Zählschaltung (M und N) dient zur Erzeugung des Steuersignals II und ist als Teiler mit dem Teilungsfaktor all:1 (Puls/Pause=3/8) ausgebildet. Soll ganzzahlig gezählt werden (3 x 3 Eingangsimpulse), so wird der Zähler (K und L) über einen Set-Eingang auf »1« (»O« am Ausgang) von der Zählschaltung (M und N) gehalten. Damit wird gleichzeitig eine Synchronisierung beider Steuersignalerzeuger erzwungen. Dem Eingang der Teiler (K und L) ist eine Verzögerungsstufe 0 vorgeschatlet, da der Set-Impuls auf den Set-Eingängen des Teilers (K und L) schon auf »0« liegen muß, bevor die positive Flanke des Taktes am Eingang dieses Teilers anliegt.
• Die F i g. 2 zeigt in der ersten Reihe die Eingangsimpulse, die gruppenweise in jeweils 21/2, 3 und 31/2 Eingangsimpulse mit einem entsprechenden vorgegebenen Zyklus aufgeteilt sind, wobei der Einfachheit halber nicht die Einzelimpulse, sondern jeweils nur die Impulsgruppen dargestellt sind. In der zweiten Zeile sind dann die gewünschten Ausgangsimpulse, die am Ausgang der ersten bistabilen Kippstufe H erhalten werden, und im wesentlichen der Zahl der Löschimpulse am Reset-Ausgang des Zähler B entsprechen, aufgezeichnet, während in den Zeilen 3 und 4 die von den Teilern TI und T2 erzeugten Steuersignale S1 und S 11 dargestellt sind Das Steuersignal 5 ist dabei positiv, was einer logischen 1 entspricht, solange Impulsgruppen von 21/2 Impulsen am Eingang ansteht, während bei Impulsgruppen von 31/2 und 3 das Steuersignal sl negativ ist- was einer logischen 0 entspricht. Das Steuersignal Sll hingegen ist solange negativ, solange Impulsgruppen mit halben Impulsen am Eingang des Zählers B auftreten, und wird SI lediglich positiv, wenn Impulsgruppen mit reinen ganzzahligen Impulsen, im vorliegenden Fall mit jeweils drei Impulsen, erscheinen.
• Daraus ersieht man, daß am Ausgang des zweiten Exklusiv-ODER-Gatters F nur dann eine 0 ansteht, wenn die Impulsgruppe mit 31/2 Impulsen auftritt, weil nämlich nur für diesen Fall die beiden Eingänge des zweiten Exklusiv-ODER-Gatters Fmit einer logsichen 0 belegt sind Für diesen Fall ergibt sich dann eine Blockierung des NAND-Gatters C wie vorstehend beschrieben, so daß der Zähler Bbis 4 zählen kann.
• Eine detailliertere Darstellung der Impulsdiagramme zeigt die Fig.3 In der ersten Zeile sind dabei die Eingangsimpulse am Eingang A 1 des ersten Exklusiv-ODER-Gatters A gezeigt, während die zweite Zeile das Impulsdiagramm für den Eingang A 2 darstellt. In der dritten Zeile sind die Ausgangsimpulse am ersten Exklusiv-ODER-Gatter A mit A 3 bezeichnet, dargestellt. Bei jedem Polaritätswechsel der Impulse A 2 tritt eine Inversion am Ausgang des Exklusiv-ODER-Gatters A auf, wodurch die gezeigten Halbimpulse entstehen. Die vierte Zeile zeigt das Impulsdiagramm für die Ausgangsimpulse an der zweiten Zählerstufe Q 1 des Zählers B, während in der fünften Zeile die Löschimpulse am Ausgang des NAND-Gatters E gezeigt sind. Am Ende eines jeden Zählvorganges des Zählers B wird ein solcher Löschimpuls erzeugt. Die sechste Zeile zeigt die Ausgangsimpulse an der ersten bistabilen Kippstufe H, die aus den am Eingang der Kippstufe anliegenden reset-lmpulse durch Teilung 2:1 entstehen. In der siebten Zeile ist schließlich das Impulsdiagramm, wie man es am Inversionsausgang Q der ersten bistabilen Kippstufe K des Teilers T 1 erhält, dargestellt, während in der achten Zeile das Diagramm für den Ausgang der vierten Zählerstufe Q3 des ersten Zählers Mdes zweiten Teilers T2 erhält. Dieser zweite Teiler ist durch seine Beschaltung so gesteuert, daß zunächst im ersten Zähler M die logische 1 bis zur dritten Stufe durchgezählt, anschließend im zweiten Zähler N bis zur vierten Stufe und da nun der erste Zähler M auf Null gesetzt ist, viermal die logische 0 im zweiten Zähler N durchgezählt wird. Dadurch ergibt sich ein Teilungsverhältnis l l: I bei einem Impulspauseverhältnis 8 : 3.

Claims (1)

1. Patentansprüche: 1. Digitaler Frequenzteiler mit einem programmierbaren Zähler, dadurch gekennzeichn e t, daß der Zähler (B) auf einen vorgegebenen, sich wiederholenden Zyklus von Impulsgruppen, die sowohl aus einer Anzahl nur ganzer als auch ganzer und halber Impulse bestehen, programmierbar ist und der dadurch veranlaßt wird, halbe Impulse wie ganze zu zählen, daß dem ersten Eingang (1) einer Gatterschaltung (A) Eingangsimpulse zugeführt sind, und über deren zweiten Eingang (2) ein Signal zuführbar ist, das bei Anwesenheit eine Inversion am Ausgang (3) des Gatters (A) bewirkt, daß der Gatterausgang (A) mit dem programmierbaren Zähler (B) verbunden ist und daß Steuersignale (S 1, S II) einer Logikschaltung (L)zugeführt sind und daß der Ausgang der Logikschaltung (L) mit dem Reset-Eingang des Zählers (Bß mit dem Eingang einer bistabilen Kippstufe (H) sowie mit den Eingängen digitaler Teiler (T1, T2) zur Erzeugung der Steuersignale (sol, Sll) verbunden ist, daß das eine Steuersignal (S I) den Gruppenwechsel und das andere Steuersignal (Sll) den Wechsel von einer Gruppe mit halben und ganzen Impulsen auf eine Gruppe von nur ganzen Impulsen und umgekehrt signalisiert und daß die Ausgänge der digitalen Teiler (T1, T2) als auch des Zählers (B) mit der Logikschaltung (L)verbunden sind 2. Digitaler Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß das die Inversion bewirkende Steuersignal am Gatter (A) von einer weiteren bistabilen Kippstufe (G) erzeugt wird, deren einer Eingang mit einem Zählerausgang und deren zweiter Eingang von einer weiteren Inversionsstufe (» angesteuert wird, die abhängig vom Steuersignal (S II) gesteuert ist 3. Digitaler Frequenzteiler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Logikschaltung (L) aus einem Exklusiv-ODER-Gatter (F) zweier NAND-Gatter (C: E) und eines Inversionsgatters (D) besteht, daß an den beiden Eingängen des Exklusiv-ODER-Gatters (F) die beiden Steuersignale (ski, S11) anliegen und dessen Ausgang mit dem einen Eingang des ersten NAND-Gatters (C> verbunden ist, daß der Ausgang des ersten NAND-Gatters (C) mit dem Eingang eines zweiten NAND-Gatters (E)verbunden ist und daß der zweite Eingang dieses zweiten NAND-Gatters (E)mit dem Ausgang eines Inversionsgatters (D) verbunden ist 4. Digitaler Frequenzteiler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der erste Teiler (T1) für das erste Steuersignal (ski) aus zwei bistabilen Kippstufen (K, L) besteht, wobei der invertierte Ausgang der zweiten Kippstufe (L) mit dem Eingang der ersten Kippstufe (K) verbunden ist und die Set-Eingänge beider Kippstufen (K, L) mit einem Ausgang des zweiten Teilers (T2) verbunden ist 5. Digitaler Frequenzteiler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der zweite Teiler ( T2) aus zwei Schieberegistern (M, N) gleicher Bitzahl besteht, wobei der Ausgang des zweiten Schieberegisters (N) mit dem Reset-Eingang des ersten Schieberegisters (M) und die Stufe des ersten Schieberegisters mit einem Eingang des zweiten Schieberegisters verbunden ist.

   Die Erfindung betrifft einen digitalen Frequenzteiler mit einem programmierbaren Zähler.

   Aufgabe der vorliegenden Erfindung ist es, einen digitalen Frequenzteiler für nicht ganzzahlige Teilungsverhältnisse zu schaffen.

   Zur Lösung dieser Aufgabe wird gemäß derErfindung der digitale Frequenzteiler derart ausgebildet, daß der Zähler auf einen vorgegebenen, sich wiederholenden Zyklus von Impulsgruppen, die sowohl aus einer Anzahl nur ganzer als auch ganzer und halber Impulse bestehen, programmierbar ist und der dadurch veranlaßt wird, halbe Impulse wie ganze zu zählen, daß dem ersten Eingang einer Gatterschaltung Eingangsimpulse zugeführt sind, und über deren zweiten Eingang ein Signal zuführbar ist, das bei Anwesenheit eine Inversion am Ausgang des Gatters bewirkt, daß der Gatterausgang mit dem programmierbaren Zähler verbunden ist und daß Steuersignale einer Logikschaltung zugeführt sind und daß der Ausgang der Logikschaltung mit dem Reset-Eingang des Zählers, mit dem Eingang einer ersten bistabilen Kippstufe sowie mit den Eingängen digitaler Teiler zur Erzeugung der Steuersignale verbunden ist, daß das eine Steuersignal den Gruppenwechsel und das andere Steuersignal den Wechsel von einer Gruppe mit halben und ganzen Impulsen auf eine Gruppe von nur ganzen Impulsen und umgekehrt signalisiert und daß die Ausgänge der digitalen Teiler als auch des Zählers mit der Logikschaltung verbunden sin& Durch diese Maßnahmen erhält man den Vorteil, daß die erwünschten Harmonischen auch bei nicht ganzzahligen Teilungsverhältnissen direkt erzeugt werden können unter gleichzeitiger hoher Dämpfung der benachbarten unerwünschten Harmonischen.

   Vorzugsweise kann das die Inversion bewirkende Steuersignal am Gatter von einer weiteren bistabilen Kippstufe erzeugt werden, deren einer Eingang mit einem Zählerausgang und deren zweiter Eingang von einer weiteren Inversionsstufe angesteuert wird, die abhängig vom Steuersignal gesteuert ist.