DE2311386C2 - Datensignalerkennungsvorrichtung - Google Patents
DatensignalerkennungsvorrichtungInfo
- Publication number
- DE2311386C2 DE2311386C2 DE2311386A DE2311386A DE2311386C2 DE 2311386 C2 DE2311386 C2 DE 2311386C2 DE 2311386 A DE2311386 A DE 2311386A DE 2311386 A DE2311386 A DE 2311386A DE 2311386 C2 DE2311386 C2 DE 2311386C2
- Authority
- DE
- Germany
- Prior art keywords
- value
- pulse
- signal
- pulses
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 title description 6
- 230000015654 memory Effects 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manipulation Of Pulses (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Description
a) der Referenzdatenwert wird nicht überschritten,
b) der Referenzdatenwert wird überschritten,
c) der Referenzdatenwert ist größer,
d) der Referenzdatenwert ist nicht kleiner;
und daß ein mit den Ausgangssignalen des Komparators (B, 30,32,24) beaufschlagter Überwachungskreis
(34—38) vorgesehen ist, welcher nach vollständiger Übernahme des Eingangsdatensignales
durch die Schaltungsanordnung nur dann ein Ausgangssignal bereitstellt, wenn jeder der Eingangsdatenwerte
die gleiche vorgegebene Beziehung zu dem zugeordneten Referenzdatenwert aufweist.
2. Schaltungsanordnung nach Anspruch 1, zur Verwendung mit Eingangsdatensignalen, bei welchen
der Datenwert durch den zeitlichen Abstand zwischen aufeinanderfolgenden Impulsen des Impulszuges
vorgegeben ist, dadurch gekennzeichnet, daß der Komparator einen Taktgeber (B, 30, 32)
aufweist, der auf jeden Abstand zwischen Impulsen des Impulszuges anspricht und die Dauer der
entsprechenden Zeitspannen mit einem zugeordneten Zeitwert im Referenzdatensignal vergleicht.
3. Schaltungsanordnung nach Anspruch 1 zur Verwendung mit Eingangssignalen in Form von
ImpulszUgen, bei welchen der Datenwert durch die Amplituden der Impulse vorgegeben ist, dadurch
gekennzeichnet, daß der Komparator einen Amplitudenmeßkreis aufweist, der die Amplituden aufeinanderfolgender
Impulse mißt.
4. Schaltungsanordnung nach Anspruch 1 zur Verwendung mit Eingangsdatensignalen in Form
von Impulszügen, bei welchen jeder der Impulse ein Wechselsignal darstellt und das Signalelement durch
die Frequenz dieses Wechselsignales vorgegeben ist, dadurch gekennzeichnet, daß ein Frequenzmeßkreis
vorgesehen ist, welcher die Frequenz des Wechselsignales ermittelt, welches jeweils einen der
aufeinanderfolgenden Impulse des Impulszuges bildet.
5. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Taktgeber einen Impulszähler
(24) und einen Taktgeber (B) aufweist und daß zwischen den Taktgeber (B)und den Zähler (24) eine
Torschaltung (30) eingefügt ist, über welche dem Zähler (24) die Taktimpulse über diejenigen
Zeitspannen hinweg zugeführt werden, welche zwischen aufeinanderfolgenden Impulsen des Impulszuges
liegen.
fi. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß in dem Speicher (22) für die
Referenzdatenwerte die lmpuisabstandswerte für die Referenzdaten abgespeichert sind, daß die
Auswähleinrichtung (20) aus dem Speicner (22) die Abstandswerte alle nacheinander abruft und auf den
Zähler (24) gibt, daß der Komparator ferner einen Schaltkreis (30,32) aufweist, der dafür sorgt, daß die
auf den Zähler (24) gegebenen Taktimpulse den Zählerstand ausgehend von dem vom Speicher (22)
ausgelesenen Abstandswert in Richtung auf den Wert Null erniedrigen, und daß ein weiterer
Schaltkreis (34—38) vorgesehen ist, der auf die Ankunft weiterer Taktimpulse am Zähler (24)
anspricht, nachdem der Stand des Zählers (24) den Wert Null erreicht hat und bevor der Zähler (24)
zurückgestellt wird, wobei dieser letztgenannte Schaltkreis (34—38) an seinem Ausgang ein Signal
bereitsteüt, das anzeigt, daß die vorgegebene Beziehung zwischen dem Eingangsdatensignal und
dem Referenzdatensignal nicht erfüllt ist.
7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß der Zähler (24) ein Binärzähler
ist, dei eine Stelle mehr aufweist als zum Darstellen der vorgegebenen gespeicherten Abstandswerte
erforderlich ist, und so ausgebildet ist, daß er dann, wenn er nach Erreichen des Zählerstandes Null
einen weiteren Taktimpuls erhält, in den voll aufgefüllten Zählerstand übergeht, so daß das
Vorliegen einer logischen Eins bei der zusätzlichen Zählerstufe das Signal darstellt, das anzeigt, daß die
vorgegebene Beziehung zwischen Referenzdatensignal und Eingangsdatensignal nicht gegeben ist.
8. Schaltungsanordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß das Signal, das anzeigt,
daß die vorgegebene Beziehung nicht erfüllt ist, dazu verwendet wird, den Vergleich zwischen dem
einlauferden Impulszug mit dem gespeicherten Signal zu unterbrechen.
9. Schaltungsanordnung nach Anspruch 2 oder einem der Ansprüche 5 — 8 zur Verwendung mit
einem Signal, bei welchem der Abstand zwischen den Impulszügen größer ist als ein beliebiger
Abstand zwischen aufeinanderfolgenden Impulsen eines Impulszuges, dadurch gekennzeichnet, daß ein
weiterer Schaltkreis (40, 42) vorgesehen ist, der aktiviert wird, wenn ein Impulsabstand größer ist als
die Abstände zwischen Impulsen eines Impulszuges, und dann einen Rückstellimpuls erzeugt.
10. Schaltungsanordnung nach Anspruch 2 oder einem der Ansprüche 5-9, gekennzeichnet durch
einen weiteren Impulszähler (20), der die einlaufenden Impulse eines Impulszuges zählt und dessen
Zählerstand dazu verwendet wird, den Speicher (22) zu adressieren, in welchem die lmpulsabstandswerte
abgespeichert sind, welche das Referenzdatensignal bilden.
Die Erfindung betrifft eine Schaltungsanordnung zur Überprüfung eines Eingangsdatensignales nach dem
Oberbegriff des Hauptanspruchs.
Eine derartige Schaltungsanordnung ist in der britischen Patentschrift 11 82 115 beschrieben. Diese
betrifft einen seriellen Komparator für Binärzahlen. Dabei wird ein Fall betrachtet, in welchem ein Register
für einen oberen Grenzwert eine Binärzahl enthält, die der Dezimalzahl 13 entspricht, und :in Register für
einen unteren Grenzwert eine Binärzahl enthält, die der Dezimalzahl 2 entspricht Es werden drei Fälle
untersucht, in welchen der gemessene Wert das binäre Äquivalent der Zahlen 6, 14 bzw. 1 ist. Im ersten Falle
liegt der gemessene Wert (6) zwischen dem oberen Grenzwert und dem unteren Grenzwert; infolgedessen
läuft der Vergleich Stelle um Stelle weiter. Am Ende des Vergleiches wird ein »Weiter«-Signal abgegeben. Im
zweiten Falle sind dagegen die ersten beiden Stellen des gemessenen Wertes gleich den ersten beiden Stellen des
oberen Grenzwertes, und die dritte Stelle des gemessenen Wertes ist gleich eins und damit größer als
die dritte Stelle des Registers für den oberen Grenzwert (0). Infolgedessen wird ein »Halt«-Signal erzeugt; der
Vergleich wird abgebrochen. Ähnlich wird im dritten Falle beim Vergleich der dritten Stellen festgestellt, daß
der gemessene Wert kleiner ist als dem Inhalt des Registers für den unteren Grenzwert entspricht. Es wird
wieder ein »Halt«-Signal bereitgestellt; der Vergleich wird abgebrochen. Der Komparator sucht also entweder
nach einem identischen Signal oder er zeigt an, ob ein einer mehrstelligen Zahl entsprechendes Signal als
Ganzes numerisch einen mehrstelligen Referenzwert (wiederum als Ganzes genommen) überschreitet,
kleiner ist als dieser oder zwischen zwei mehrstelligen Referenzwerten liegt.
Die deutsche Offenlegungsschrift 14 62 709 beschreibt
eine Schaltungsanordnung, die im »Lernmodus« Signale bereitstellt, welche entweder einem
Minimum-Speicher oder einem Maximum-Speicher übermittelt werden, je nachdem, ob das betrachtete
Signal ein Zeichen oder einen Zeichenzwischenraum darstellt. Die Werte des Minimum-Speichers bzw. des
Maximum-Speichers werden dazu verwendet, Schaltschwellen für Schaltkreise vorzugeben. Eingangsdatensignale,
die von einem jeden Kanal eines Mehrkanallesekopfes bereitgestellt werden, werden mit diesen
Schaltwellen verglichen. Dabei wird festgestellt, ob das einlaufende Signal einem Zeichen oder einem Zeichenzwischenraum
zugeordnet ist oder ob es nicht zuordenbar ist.
In der deutschen Offenlegungsschrift 20 36 631 geht es um einen Schaltkreis, der das Verhältnis Zeichen/
Zwischenraum eines Signales ermittelt, wobei ein binärer Auf/Abzähler verwendet wird, der während der
Übermittlungsphase eines Zeichens nach oben zählt und während der Ubermittlungsphase eines Zwischenraumes
nach unten zählt.
In der belgischen Patentschrift 6 66 126 ist eine Leseeinrichtung offenbart, bei welcher ein Umschlag an
einem Lesekopf vorbeibewegt wird, der auf dem Umschlag angebrachte Codemarken liest. Die so
erhaltenen Daten werden in ein Schieberegister eingegeben; das Einlesen in das Schieberegister erfolgt
unter Steuerung durch einen Zähler, der seinerseits von einem Taktgeber angesteuert wird.
Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung gemäß dem Oberbegriff des
Anspruches 1 dahingehend weiterzubilden, das Eingangsdatensignal und Referenzdatensignal in vorgegebenen
Bestandteilen (stellenweise oder in Gruppen von Stellen) verglichen werden können.
Diese Aufgabe wird durch die im Kennzeichen des Hauptanspruchs beschriebene Erfindung gelöst; vorteilhafte
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Die erfindungsgemäße Art der Datenerkennung ist dann nützlich, wenn ein zunehmender (oder abnehmender)
Wert eines Signalbestandteiles eine zunehmend größere Generalisierung, z. B. eines Sachgebiets im
ίο Dokumentationswesen, darstellt. Stellt etwa die Zahl 9
des ersten Signalbestandteiles den Technologiebereich »Elektrozität« dar, so kann der Wert 8 für diesen
Signalbestandteil für die Sparte »elektronische Schaltungen« stehen; der Wert 7 für diesen Signalbestandteil
kann »Halbleiterschaltungen« charakterisieren, der Wert 6 dieses Signalbestandteiles kann »MOS-Schaltungen«
zugeordnet sein usw. Ein jeder der aufeinanderfolgenden Werte des betrachteten Signalbestandteiles
stellt somit eine speziellere Form des allgemeineren Sachgebietes »Elektrizität« dar, welches dem betrachteten
Datensignalelement zugeordnet ist.
Die verbleibenden Datensignalbestandteife würden
dann andere Arten von Daten wiedergeben, die mit dem ersten Datensignalbestandteil in einer durchzuführenden
Suchoperation verknüpft sind.
Zur Erläuterung der Erfindung sei angenommen, daß für das erste Datenelement eine Aufeinanderfolge durch
eine Impulsreihe dargestellter Datenelemente neun Werte möglich sind, daß diese neun Werte dargestellt
sind durch die Ziffern 1 bis 9 und daß eine niedrigere Ziffer eine verallgemeinerte Form von durch eine
höhere Ziffer dargestellten Daten darstellt. Erkennung sei angenommen für einen Wert nicht unter einer
gespeicherten Zahl (größer als oder gleich dieser gespeicherten Zahl). Dann würde, wenn der gespeicherte
Wert für dieses erste Datenelement 5 ist, die Vorrichtung nicht nur einen hereinkommenden Wert
von 5 in dieser ersten Datenstelle innerhalb einer Impulsreihe erkennen, sondern auch die hereinkommenden
Werte von 6,7,8 und 9, die besondere Fälle der
durch die Ziffer 5 dargestellten Daten darstellen.
Ein Signalelement kann ein Merkmal eines Impulses innerhalb der Impulsreihe oder ein Merkmal einer
Kombination der Impulse, beispielsweise des Intervalls zwischen zwei aufeinanderfolgenden Impulsen sein. Die
bevorzugte Art der Datendarstellung gemäß der Erfindung besteht in der Wahl der Zeitintervalle
zwischen aufeinanderfolgenden Impulsen innerhalb einer Impulsreihe; die Erfindung läßt sich jedoch auch in
anderer Weise ausführen. Beispielsweise kann ein hereinkommendes Signal die Impulsamplitude als
datentragendes Merkmal aufweisen und beiderlei Impulspolarität haben. Jeder Impuls kann auch aus einer
Wellenreihe bestehen und ein Datenelement durch eine geeignete Wahl der Frequenz der Wellenreihe innerhalb
des Impulses dargestellt sein. Zur Erkennung dieser Signale weist dann die Schaltungsanordnung Amplitudenmeßeinrichtungen
mit oder ohne Polaritätsmeßeinrichtungen oder frequenzabhängige Einrichtungen auf,
je nach der Art des Signals, das zur Anwendung kommen soll.
Wenn das hereinkommende Signal eine Impulsreihe ist, bei der die Datenelemente durch Zeitintervalle
zwischen aufeinanderfolgenden Impulsen dargestellt sind, können die Intervalle mittels eines Impulszählers
• und eines Taktgebers bestimmt werden. Die Impulse werden von dem letzteren für die Zeitdauer des
Intervalls zwischen zwei aufeinanderfolgenden Impulse
innerhalb der Impulsreihe auf den Zähler übertragen. Beim bevorzugten Ausführungsbeispiel der Erfindung
bildet der Zeitzähler auch einen Komparator; in dieser Ausführungsform ist wiederum jeder gespeicherte
Intervallwert aus dem Speicher herausgezogen und in den Zähler hineingegeben. Die Taktschritte leiten dann
das Abwärtszählen des Zählers von dem aus dem Speicher entnommenen Wert aus in Richtung auf Null
ein. Wenn der Zähler einen weiteren Taktimpuls empfängt, nachdem er den Zustand Null erreicht hat,
dann unterbricht die Schaltungsanordnung ihren Meßprozeß und bleibt bis zum Beginn der nächsten
Impulsreihe in Ruhe. Wie erwähnt, stellen sich die betrachteten Daten in spezifischer und allgemeinerer
Form dar. Beispielsweise kann eine bestimmte Zeit allgemeiner nur durch das Datum und noch allgemeiner
nur durch das Jahr dargestellt werden. Die Zuteilung von Daten zu codierten Signalen ist so organisiert, daß
beispielsweise kleinere Intervalle fortlaufend größere Verallgemeinerungen darstellen. In diesem Falle liefert
die erfindungsgemäße Schaltung ein Erkennungssignal nicht nur für eine Impulsreihe mit einer Aufeinanderfolge
von Intervallen, die mit denjenigen des gespeicherten Signals identisch sind, sondern auch für Impulsreihen,
welche näher spezifizierte Formen des durch das gespeicherte allgemeine Signal dargestellten besonderen
Musters sind
Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand der Zeichnung näher erläutert; es zeigt
F i g. 1 eine schematische Darstellung zur Erläuterung der Arbeitsweise der Schaltungsanordnung gemäß der
Erfindung,
F i g. 2 ein Blockschaltbild der Schaltungsanordnung gemäß der Erfindung,
F i g. 3 die Beziehung der Taktschritte im Betrieb der Schaltungsanordnung nach F i g. 2.
In F i g. 1 ist angenommen, daß vier Datenelemente A, B, Cund D vorhanden sind, welche vier ImpulsintervaHe
in einer Reihe von fünf Impulsen darstellen. Es ist außerdem angenommen, daß jedes Intervall neun
mögliche Werte hat und daß in diesem Beispiel zunehmende Digitalwerte fortschreitend näher spezifizierte
Formen der Daten darstellen, mit denen das betreffende Datenelement befaßt ist. Wenn das
gespeicherte Signal durch die Werte 5-4-7-2 dargestellt ist, dann erkennt die Vorrichtung jede Reihe von vier
Intervallen, die in den gestrichelten Bereich der Fig. 1 fällt.
Es ist klar, daß in einer wahlweise möglichen Ausführungsform die Schaltungsanordnung auf Intervalle
ansprechen könnte, die gleich dem gespeicherten Wert oder geringer als dieser sind, so daß der
gestrichelte Bereich jene Abschnitte der Säulen oberhalb der schraffierten Teile der F i g. 1 (die
gespeicherten Werte darstellend) wie auch die schraffierten Teile einnehmen würde.
Die beiden anderen möglichen Betriebsweisen bilden die logischen Ergänzungen der oben erwähnten, wobei
in einer ersten dieser Betriebsweisen der gestrichelte Bereich der F i g. 1 jene Abschnitte der Säule über den
schraffierten Teilen einnimmt und in der zweiten Möglichkeit dieser Bereich jene Abschnitte der Säulen
unterhalb der schraffierten Teile einnimmt
In der folgenden Beschreibung der in F i g. 2 gezeigten Schaltungsanordnung ist angenommen, daß
jede hereinkommende Impulsreihe aus siebzehn Impulsen besteht, so daß sechzehn Intervalle gebildet werden,
ledes Intervall kann einen von vier Werten annehmen.
nämlich vier, fünf, sechs oder sieben MikroSekunden. Zwischen den Impulsreihen befindet sich eine Lücke
von wenigstens zehn Mikrosekunden.
Die hereinkommenden Impulse werden auf eine Synchronisiereinheit 10 übertragen, welche zwei bistabile
//^-Schaltungen 12 und 14 enthält, die entsprechend der Darstellung miteinander verbunden sind. Da sich
der /-Eingang der bistabilen Schaltung 12 auf einem permanenten Wert »1« befindet, veranlaßt jeder Impuls
der Impulsreihe seinen ζί-Ausgang, den Wert »1«
anzunehmen und diesen Signalwert auf den /-Eingang der zweiten bistabilen Schaltung 14 zu übertragen.
Diese wird von der »positiven« Flanke getriggert. Infolgedessen führt die nachlaufende Flanke des
nächsten Impulses vom Taktgeber A (die über eine Inverterschaltung 15 wirksam ist) zu einen Wert »1« an
dem (^-Ausgang der zweiten bistabilen /K-Schaltung 14.
Dieses Ausgangssignal wird auf eine NAN D-Torschaltung 16 übertragen, die außerdem Impulse vom
Taktgeber A empfängt. Beim nächsten Impuls des Taktgebers A wechselt der Ausgang der NAND-Torschaltung
16 vom Wert »1« zum Wert »0« während der Dauer des Impulses des Taktgebers A. Die NAN D-Torschaltung
16 bildet somit an ihrem Ausgang einen Synchronimpuls, welcher unmittelbar oder nach Umkehrung
in einer Inverterschaltung 18 zur Durchführung einer Anzahl von Operationen benutzt wird. Eine dieser
Operationen besteht in der Rückstellung der ersten bistabilen ^/-Schaltung der Synchronisiereinrichtung
10 mit Hilfe der Vorderflanke des Impulses des Inverters 18, wodurch diese Einrichtung auf den
Empfang des nächsten Impulses vorbereitet wird. Die zweite bistabile Schaltung 14 wird bei der nachlaufenden
Flanke dieses nächsten im Kreis 15 invertierten Taktimpulses zurückgestellt.
Der Synchronimpuls von der NAND-Torschaltung 16 wird unmittelbar auf einen 4-Bit-Zähler 20 übertragen,
dessen Funktion darin besteht, die hereinkommenden Impulse zu zählen und einen 16-Wort-Speicher 22 zu
addressieren, bei dem jedes Speicherwort aus zwei Bits besteht. Der Speicher ist mit den 16 2-Bit-Wörtern
programmiert, wobei jedes Wort den Grenzwert des entsprechenden Impulsintervalls zur Erkennung der
Impulsreihe darstellt. Bei zunehmender Zählung in dem Zähler 20 wird jedes der sechzehn Wörter wiederum
ausgewählt und auf die beiden Stufen geringster Bedeutung eines vierstufigen parallelen Abwärts-Zählers
24 übertragen. Der Synchronimpuls an dem Ausgang des Inverters 18 verursacht eine Aufladung des
Zählers 24 mit dem Zwei-Bit-Wort von dem Speicher 22 zusammen mit einer »1« in seiner zweitbedeutendsten
Stufe und einer »0« in seiner bedeutendsten Stufe. Der Wert »1« in der dritten Stufe stellt den geringsten Wert
der Intervalle von vier Mikrosekunden dar; die beiden Stufen geringster Bedeutung des Zählers empfangen
dann »00« von dem Speicher für ein Intervall von vier Mikrosekunden, für ein Intervall von fünf Mikrosekunden
empfangen sie »01«, für ein Intervall von sechs Mikrosekunden »10« und für Intervall von sieben
Mikrosekunden »11«. Es ist ersichtlich, daß in der
Zeichnung der Vier-Stufen-Zähler 24 mit seiner bedeutendsten Stelle am rechten Ende dargestellt ist, so
daß diese binären Stellen in den beiden linken Stufen der Zeichnung umgekehrt sind.
Vor Beginn einer Impulsreihe befindet sich eine bistabile Schaltung 26, bestehend aus zwei quer
verbundenen N AN D-Torschaltungen, in einem Zustand, in dem sie einen »!«-Wert auf den Eingang / eines
bistabilen /K-Steuericreises 28 überträgt, wobei der
Steuerkreis 26 in dem Intervall zwischen den Impulsreihen zurückgestellt wurde. Infolgedessen geht, wenn der
erste Synchronimpuls die bistabile Schaltung 28 taktet, der (^-Ausgang dieser Schaltung auf den Wert »1«; zu
diesem Zeitpunkt stellt der Synchronimpuls die bistabile Schaltung 26 zurück, so daß der Wert »1« von dem
/-Eingang des bistabilen Steuerkreises 28 entfernt wird. Diese Situation hält an (weil bei einem Null-Wert auf
den /- und AT-Eingängen der bistabilen Schaltung sich
das Ausgangssignal nicht verändert, wenn Taktimpulse ankommen), bis der K-Eingang durch die Ankunft von
Nichterkennungsimpulsen auf einen »1«-Wert gedruckt wird, was im Anschluß hieran beschrieben wird.
Daher wird während des Messens ein »1«-Wert von den O-Ausgang des bistabilen Steuerkreises auf die
NAND-Torschaltungen 30 und 36 übertragen. Die NAND-Torschaltung 30 empfängt auch Taktgeberimpulse
B, die abwechselnd mit den Taktgeberimpulsen A auftreten, wie in F i g. 3 gezeigt. Die Taktgeberimpulse
B, welche von dem NAND-Torschaltungsausgang geführt werden, werden über einen Inverterkreis 32 auf
den Count-Down-Zähler 24 übertragen.
Unter der Annahme, daß der Count-Down-Zähler mit einem Wert von fünf vorgeladen wurde, führt bei einem
Impulsintervall von sechs MikroSekunden der fünfte Taktgeberimpuls B dazu, daß der Zähler den Zustand
0000 erreicht, und die Subtraktion des nächsten Taktgeberimpulses B verändert diesen Zustand auf
1111. Das Erscheinen einer »1« in der bedeutendsten Stufe des Zählers verursacht die Übertragung eines
eines Signalwertes »1« auf den K-Eingang des bistabilen Steuerkreises 28. Der nächste Synchronimpuls taktet
dann den bistabilen Schaltkreis 28, drückt seinen Ausgang Q auf den Null-Wert und bringt die Abtastung
zum Stillstand; der bistabile Schaltkreis 28 bleibt in diesem Zustand bis zum Ende der Impulsreihe, wodurch
die Übertragung weiterer Taktschritte Sauf den Zähler
24 verhindert wird.
Der Signal wert »1« von der bedeutendsten Stufe des Zählers 24 geht ebenso zu dem Eingang D einer
bistabilen Erkennung 34. Der Ausgang der NAND-Torschaltung 36, der ebenso die Synchronimpulse empfängt,
wird über einen Inverter 38 auf die bistabile Erkennung
κι übertragen und befragt diese bei jedem Synchronimpuls
nach dem ersten. Wenn somit der Zähler 24 negativ wird, dann wird die bistabile Erkennung 34 von dem
nächsten Synchronimpuls so eingestellt, daß sie Nichterkennung anzeigt. Unter der Voraussetzung, daß
dieser Zähler 24 nicht negativ wird, setzt sich das Verfahren fort, wobei die Intervalle wie oben beschrieben
gemessen werden, bis der letzte Impuls der Reihe hindurchgegangen ist.
Der erste Impuls jeder Impulsreihe betätigt einen monostabilen Schaltkreis 40 von zehn Mikrosekunden, der nicht in der Lage ist, während der Impulsreihe in seinen Anfangszustand zurückkehren, sondern währtnd der längeren Zeitdauer zwischen den Impulsreihen zurückkehrt. Er betätigt dann einen Stromkreis zur Erzeugung von Impulsen, der Rückstellimpulse bildet, wodurch der Vier-Bit-Impulszähler 20, der quer verbundene bistabile Schaltkreis 26 und die bistabile Steuerung 28 zurückgestellt werden. Die Übertragung des Rückstellimpulses über einen Inverter auf den quer verbundenen bistabilen Schaltkreis 26 führt zu der Übertragung eines »1«-Wertes auf den /-Eingang der bistabilen Steuerung 28.
Der erste Impuls jeder Impulsreihe betätigt einen monostabilen Schaltkreis 40 von zehn Mikrosekunden, der nicht in der Lage ist, während der Impulsreihe in seinen Anfangszustand zurückkehren, sondern währtnd der längeren Zeitdauer zwischen den Impulsreihen zurückkehrt. Er betätigt dann einen Stromkreis zur Erzeugung von Impulsen, der Rückstellimpulse bildet, wodurch der Vier-Bit-Impulszähler 20, der quer verbundene bistabile Schaltkreis 26 und die bistabile Steuerung 28 zurückgestellt werden. Die Übertragung des Rückstellimpulses über einen Inverter auf den quer verbundenen bistabilen Schaltkreis 26 führt zu der Übertragung eines »1«-Wertes auf den /-Eingang der bistabilen Steuerung 28.
Da in dem obigen Beispiel vier mögliche Intervalle und sechzehn Intervalle in einer Impulsreihe sind,
beträgt die Zahl möglicher Signalzustände 416.
Hierzu 2 Blatt Zeichnungen
Claims (1)
1. Schaltungsanordnung zur Überprüfung eines Eingangsdatensignales, welches die Form eines
Zuges von Impulsen aufweist, die einen Satz von Zahlenwerten vorgeben, mit einem Speicher für
einen Satz von Referenzdatenwerten, mit einem Komparator, der mit dem Satz von Impulsen
beaufschlagt ist, welche das Eingangsdatensignal bilden, und der eine Einrichtung zum Feststellen des
Wertes der Eingangsdaten aufweist, mit einer Auswähleinrichtung, welche auf die aufeinanderfolgenden
Impulse des einlaufenden Zuges so anspricht, daß sie einen jeden der gespeicherten Referenzdatenwerte
zum Vergleich mit dem zugeordneten der Eingangsdatenwerte auswählt, dadurch gekennzeichnet,
daß der Komparator (B, 30, 32, 24) dann ein Ausgangssignal bereitstellt, wenn ein
Eingangsdatenwert eine der nachstehenden vorgegebenen Beziehungen zu dem zugeordneten abgespeicherten
Referenzdatenwert aufweist:
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1136672A GB1425033A (en) | 1972-03-10 | 1972-03-10 | Data signal recogniion apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2311386A1 DE2311386A1 (de) | 1973-09-13 |
DE2311386C2 true DE2311386C2 (de) | 1982-10-21 |
Family
ID=9984929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2311386A Expired DE2311386C2 (de) | 1972-03-10 | 1973-03-08 | Datensignalerkennungsvorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US3832685A (de) |
JP (1) | JPS492451A (de) |
DE (1) | DE2311386C2 (de) |
GB (1) | GB1425033A (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3981440A (en) * | 1974-09-25 | 1976-09-21 | International Telephone And Telegraph Corporation | Digital signal detector |
US4142177A (en) * | 1976-08-12 | 1979-02-27 | Motorola, Inc. | Digital tone decoder system |
US4100532A (en) * | 1976-11-19 | 1978-07-11 | Hewlett-Packard Company | Digital pattern triggering circuit |
GB1599157A (en) * | 1976-12-24 | 1981-09-30 | Indep Broadcasting Authority | Digital recognition circuits |
JPS57106951A (en) * | 1980-12-23 | 1982-07-03 | Matsushita Electric Ind Co Ltd | Digital comparing circuit |
US4631695A (en) * | 1984-01-26 | 1986-12-23 | Honeywell Inc. | Detector of predetermined patterns of encoded data signals |
HU196125B (en) * | 1985-02-05 | 1988-10-28 | Sandoz Ag | Process for producing pharmaceutical comprising 3-(aminopropoxy)-indole derivatives combined with diuretic |
EP0253215B1 (de) * | 1986-07-10 | 1991-01-02 | Studer Revox Ag | Verfahren und Vorrichtung zur Verarbeitung von Impulsen eines Signals, das durch vorausgehende Uebertragung verzerrt ist |
US4771264A (en) * | 1986-07-28 | 1988-09-13 | Advanced Micro Devices, Inc. | INFO 1 detection |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3162857A (en) * | 1960-03-14 | 1964-12-22 | Space General Corp | Pulse-position modulation telemetry system |
US3241114A (en) * | 1962-11-27 | 1966-03-15 | Rca Corp | Comparator systems |
NL6407403A (de) * | 1964-06-30 | 1965-12-31 | ||
US3374470A (en) * | 1965-10-19 | 1968-03-19 | Ibm | Adaptive threshold circuits |
NL6700438A (de) * | 1966-02-21 | 1967-08-22 | ||
GB1182115A (en) * | 1966-07-21 | 1970-02-25 | British Aircraft Corp Ltd | Improvements relating to Automatic Test Equipment |
GB1273429A (en) * | 1969-08-01 | 1972-05-10 | Standard Telephones Cables Ltd | Improvements in or relating to measuring instruments |
US3624649A (en) * | 1969-10-10 | 1971-11-30 | Honeywell Inc | Period readout error checking apparatus |
US3660823A (en) * | 1970-07-20 | 1972-05-02 | Honeywell Inc | Serial bit comparator with selectable bases of comparison |
US3686634A (en) * | 1971-04-02 | 1972-08-22 | Esb Inc | Pulse rate monitor and indicator system utilizing a burst pulse counter and a pulse internal counter |
-
1972
- 1972-03-10 GB GB1136672A patent/GB1425033A/en not_active Expired
-
1973
- 1973-03-08 DE DE2311386A patent/DE2311386C2/de not_active Expired
- 1973-03-09 US US00339535A patent/US3832685A/en not_active Expired - Lifetime
- 1973-03-10 JP JP48027641A patent/JPS492451A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US3832685A (en) | 1974-08-27 |
GB1425033A (en) | 1976-02-18 |
DE2311386A1 (de) | 1973-09-13 |
JPS492451A (de) | 1974-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2361271C2 (de) | Elektronische Frequenzumwandlungsschaltung | |
DE3818546C2 (de) | ||
DE2162486B2 (de) | Digital gesteuerter Impulsgenerator | |
DE2220878B2 (de) | Schaltungsanordnung zur digitalen Frequenzmessung | |
DE2311386C2 (de) | Datensignalerkennungsvorrichtung | |
DE3329023C2 (de) | ||
DE2064513A1 (de) | Nach dem Impulszahlverfahren arbei tender, selbsteichender Analog Digital Umsetzer | |
DE2406485A1 (de) | Schaltungsanordnung zum vergleich der frequenzen von zwei impulszuegen | |
DE2828285A1 (de) | Verfahren und vorrichtung zur erzeugung und verarbeitung elektrischer impulse | |
DE2148977A1 (de) | Masskomparator | |
DE2703570C2 (de) | ||
DE2719147A1 (de) | Programmierbarer teiler | |
DE1474066A1 (de) | Verfahren zur Umsetzung von Zahlen in datenverarbeitenden Anlagen,insbesondere Fernmeldeanlagen | |
DE2704258C3 (de) | Digital-Analog-Wandler | |
DE3240891C2 (de) | Zählschaltung zum Messen von Zeitintervallen | |
DE2657404B2 (de) | Steuerwerk | |
DE2160697A1 (de) | Vorrichtung zur Festlegung eines be stimmten Verzogerungsmtervalls auf das Auftreten eines Start Anzeigesignais hin | |
DE1226629B (de) | Digital-Analog-Umsetzer | |
DE2156123C2 (de) | Frequenzselektiver Zeichenempfänger für Fernmelde-, insbesondere Fernsprechanlagen | |
DE1944058A1 (de) | Schaltung zum Zaehlen von Impulsen | |
DE2435279C2 (de) | Elektronischer Frequenzzähler | |
DE1524263B2 (de) | Schaltung zum pruefen eines binaerzaehlers | |
DE2306993C3 (de) | Verfahren zur Prüfung des ordnungsgemäßen Betriebes eines mehrteiligen Schieberegisters und Anordnung zu seiner Durchführung | |
DE1953255A1 (de) | Schaltung zur Ausschaltung von Fehlsignalen | |
DE1549388C (de) | Vorrichtung zur automatischen Berechnung und Anzeige des statistischen Fehlers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8125 | Change of the main classification |
Ipc: H03K 5/19 |
|
8126 | Change of the secondary classification |
Ipc: H03K 5/22 |
|
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |