DE3311896A1 - Frequenzbestimmungseinrichtung - Google Patents

Description

-A-

Frequenzbestimmungseinrichtung

BESCHREIBUNG

Die Erfindung betrifft eine Frequenzbestimmungseinrichtung. Insbesondere betrifft die Erfindung eine Verbesserung einer solchen Frequenzbestimmungseinrichtung, die bei einem Vielfachsystem-Fernsehempfänger anwendbar ist und zwischen verschiedenen Rasterwechselfrequenzen unterscheiden kann.

Ein Vielfachsystem-Fernsehempfänger weist solch eine Rasterwechself requenzbestimmungseinrichtung auf, die zwei Fernsehsignale, deren Rasterwechselfrequenzen verschieden sind, wie z.B. 50 Hz und 60 Hz, unterscheidet, wobei automatisch ein richtiger Vertikalablenkungsschaltkreis eingeschaltet wird. Im allgemeinen beziehen solche Rasterwechselfrequenzschaltkreise die Vertikalsynchronisierungsimpulse von dem Synchronisierungssignal, wodurch die Periode bestimmt wird. Die Perioden der Vertikalsynchronisierungsimpulse von 50 Hz und 60 Hz sind 20 Millisekunden bzw. 16,7 Millisekunden. In solchen Fällen, wo das Synchronisierungssignal beim Empfang eines Sendesignales von schwacher Feldintensität durch zugemischtes Rauschen gestört ist, oder wenn es durch Wiedereinführung eines Synchronisierungssignales bei Wiedergabe von einem Videobandrekorder in einer speziellen Betriebsart (z.B. schneller Suchlauf, Stillstandwiedergabe) gestört ist, wird es schwierig, zwischen den Rasterwechselfrequenzen mit den Perioden 20 Millisekunden und 16,7 Millisekunden zu unterscheiden.

Fig. 1 zeigt als Blockdiagramm ein Beispiel eines konventionellen Rasterwechselfrequenzbestimmungsschaltkreises. In der Zeichnung werden Vertikalsynchronisierungsimpulse aus dem Vertikalsynchronisierungsimpuls-Trennschaltkreis 1 an einen monostabilen Multivibrator 3 geleitet. Horizontalsynchronisierungsimpulse aus einem Horizontaloszillatorschaltkreis 2 werden an einen Binärzähler 4 geleitet. Der monostabile Multivibrator 3 ist so ausgelegt, daß er die empfangenen Vertikalsynchronisierungsimpulse in um 6 Milli-Sekunden verzögerte Impulse umwandelt. Das Ausgangssignal 10 (das zu bestimmende Signal) des monostabilen Multivibrators 3 wird an einen Binärzähler 4 gelegt. Der Binärzähler 4 weist einen l/64 Frequenzteiler 41 und einen 1/2 Frequenzteiler 42 auf. Das zu bestimmende Signal 10 liegt sowohl für den l/ö4 Frequenzteiler als auch für den l/2 Frequenzteiler als ein klares Signal vor. Gleichzeitig werden die dem Binärzähler 4 eingegebenen Horizontalsynchronisierungsimpulse an den l/64 Frequenzteiler 41 geleitet und werden dadurch der Frequenzbestimmung unterzogen. Der Ausgang des 1/64 Frequenzteilers 41 wird auf den l/2 Frequenzteiler gegeben und gleichzeitig an einen Eingang eines NAND-Gatters 5 als Ausgangssignal Q7 gegeben. Das Ausgangssignal des 1/2 Frequenzteilers 42 wird auf den anderen Eingang des NAND-Gatters 5 als Ausgangssignal Q8 gegeben. Das Ausgangssignal des NAND-Gatters 5 wird über einen Integratorschaltkreis 6 und einen Inverter 7 an einen Dateneingang (D) eines D-Flip-Flop 8 gegeben. Das zu bestimmende Signal 10 aus dem monostabilen Multivibrator 3 wird an den Clock-Eingang (CK) des D-Flip-Flop 8 gegeben, wodurch, da sowohl der Preset-Eingang (PR) und der Löscheingang (CL) geerdet sind, das D-Flip-Flop 8 so betrieben wird,daß sein Ausgangssignal Q bei Anstieg des Eingangssignales CK einen hohen

<# V I» 4

Pegel erreicht, wenn sein Eingangssignal D von hohem Pegel ist. Dieses Ausgangssignal Q wird als das bestimmte Signal 9 herausgeführt.

Fig. 2 ist eine zeitliche Darstellung des Signalverlaufes, die den Betrieb des Schaltkreises in Fig. 1 beim Bestimmen der Frequenz des Vertikalsynchronisierungsimpulses bei Abwesenheit von Rauschen erklärt. Mit Bezug auf Fig. 2 wird im folgenden der Normalbetrieb in dem Fall, bei dem die Vertikalsynchronisierungsimpulse frei von Rauschen sind, beschrieben. In dem Fall, bei dem die Frequenz der in Fig.

2 (a) gezeigten Vertikalsynchronisierungsimpulse 50 Hz ist, ist die Periode des zu bestimmenden Signales 10 20 Millisekunden. Der 1/64 Frequenzteiler 41 und der l/2 Frequenzteiler 42 werden ab dem Zeitpunkt des Abfalles des zu bestimmenden Signales 10 betrieben. Die Frequenz am Ausgang Q7 des l/64 Frequenzteilers 41 in Fig. 2 (b) wird ein 1/64 der Frequenz des Horizontalsynchronisierungsimpulses, nämlich 15,625 kHz. Infolgedessen liegen am Ausgang Q7 des l/64 Frequenzteilers Impulse von 244 Hz an, die nach 4,096 Millisekunden (64 H) ansteigen und nach weiteren 4,096 Millisekunden abfallen. Die Impulse am Ausgang Q8 des l/2 Frequenzteilers 42 in Fig. 2 (c) werden analog, infolge der Frequenzteilung von 1/64 χ 1/2 = 1/128, 8,19 Millisekunden nach dem Zeitpunkt des Abfalles des zu bestimmenden Signales 10 ansteigen und 16,38 Millisekunden danach abfallen. Da jedoch der Freigabeeingangsimpuls des zu bestimmenden Signales 10 schon vorher eintrifft, fällt in der Praxis das Ausgangssignal am Ausgang Q8 des 1/2 Frequenzteilers zusammen mit dem Anstieg des zu bestimmenden Signales 10. Der Ausgang des NAND-Gatters nimmt den niedrigen Pegel an, wenn beide Ausgänge Q7 und Q8 von hohem Pegel sind. (Fig. 2 (d)). Dieses Ausgangssignal des NAND-Gatters 5 wird, nach

Verzögerung um eine Zeit 'Cd durch den Integratorschaltkreis 6 von dem Inverter 7 invertiert. Wie oben beschrieben, arbeitet das D-Flip-Flop 8 so, daß, wenn sein Eingang D von hohem Pegel ist, sein Ausgang Q zum Zeltpunkt des Anstieges des Eingangssignales CK hohen Pegel annimmt. Wenn die Rasterwechselfrequenz 50 Hz ist, steigt, wie in Fig. 2 (e) und (f) gezeigt, das zu bestimmende Signal 10, nämlich der Eingang CK des D-Flip-Flop 8 während der Eingang D des Flip-Flop 8 auf hohem Pegel ist; deshalb ist der Ausgang Q des Flip-Flop 8 immer auf hohem Pegel. Infolgedessen ist das bestimmte Signal 9 immer auf hohem Pegel.

Im folgenden wird der Fall beschrieben, bei dem die Rasterwechselfrequenz 60 Hz ist, d.h., die Periode des zu bestimmenden Signales 10 ist 16,7 Millisekunden (Fig. 2 (g)). Während das Signal Q7 wie in Fig. 2 (h) gezeigt, sich ähnlich wie in dem oben beschriebenen Fall verhält, nimmt das Signal Q8, wie in Fig. 2 (i) gezeigt, zum Zeitpunkt des Anstieges des zu bestimmenden Signales 10, ehe Q7 erneut auf hohen Pegel ansteigt, den niedrigen Pegel an; dadurch wird der Ausgang des NAND-Gatters 5, oder Q7 χ Q8, wird ständig auf hohem Pegel gehalten. Infolgedessen nimmt in diesem Falle der nicht in der Zeichnung gezeigte Eingang D des D-Flip-Flop 8 immer den niedrigen Pegel an. Bei dem D-Flip-Flop 8, dessen Eingang D so auf niedrigen Pegel gehalten wird, nimmt der Ausgang Q zum Zeitpunkt des Anstieges des Eingangssignales CK den niedrigen Pegel an, und bleibt danach in diesem Zustand.

Wie bisher beschrieben, nimmt das bestimmte Ausgangssignal 9 einen hohen Pegel an, wenn die Rasterwechselfrequenz 50 Hz ist, und nimmt einen niedrigen Pegel an, wenn sie 60 Hz ist;

auf diese Weise weist der in Fig. 1 gezeigte Schaltkreis die gewünschte Bestimmungsfunktion auf.

Jedoch kann der in Fig. 1 gezeigte Schaltkreis beim Empfang

eines Signales von 50 Hz fehlerhaft arbeiten, während die

Wahrscheinlichkeit für fehlerhaftes Arbeiten beim Empfang

eines Signales von 60 Hz gering ist. Dies wird im folgenden beschrieben.

Fig. 3 ist eine zeitliche Darstellung von Signalverläufen zum Erklären einer wahrscheinlichen fehlerhaften Arbeitsweise des in Fig. 1 gezeigten Schaltkreises beim Empfang eines Signales von 50 Hz. Wenn von dem Vertikalsynchronisierungsimpuls-Trennschaltkreis 1 vertikale Synchronisierungsimpulse ohne zugemischte Störungen abgegeben werden, besteht das Ausgangssignal des monostabilen Multivibratos 3, nämlich das zu bestimmende Signal 10, aus solchen Pulsen, die 6 Millisekunden nach seinem oben beschriebenen Anstieg abfallen, wie in Fig. 3 (b) gezeigt. Es wird nun der Fall angenommen, bei dem die Vertikalsynchronisierungsimpulse mit zugemischten Rauschanteilen nl, n2 und n3 wie in Fig. 3

(c) gezeigt von dem Vertikalsynchronisierungsimpuls-Trennschaltkreis 1 abgegeben werden. Der monostabile Multivibrator 3 wird von dem Rauschanteil nl, der in die Verzögerungszeit 0 - Sl (Fig. 3 (d)) des monostabilen Multivibrators 3 fällt, überhaupt nicht beeinflußt, aber er wird von dem Rauschanteil n2, der nach Ende der Verzögerungszeit Sl zugemischt wird, beeinflußt, und er produziert einen Impuls von der Dauer 6 Millisekunden ab dem Zeitpunkt des Anstieges des Rauschanteiles n2. Da der Binärzähler 4 nach Ablauf der Verzögerungszeit, nämlich ab dem Zeitpunkt Sl, angesteuert wird falls kein Rauschen zugemischt wird, verhalten sich die

* mm * * « nm e * ο * λ * ο« «

Signale Q7, Q8 und Q7 χ Q8 (das logische Produkt von Q7 und QS) wie jeweils in Fig. 3 (e), (f) und (g) gezeigt; wenn es jedoch eine Störung wie den Rauschanteil n2 gibt, fängt der Binärzähler 4 wieder ab dem Zeitpunkt S2 zu laufen an, wodurch die Signale Q7, Q8 und Q7 χ Q8 sich wie in Fig. 3 (h), (i) und (j) verhalten. Deshalb erscheint kein Eingangssignal D des D-Flip-Flop. Infolgedessen ist der Zeitraum, während der ein fehlerhafter Betrieb der in Fig. 1 gezeigten Anordnung beim Empfang des Signales von 50 Hz auftritt, 192H ab dem Zeitpunkt 6 Millisekunden nach dem Anstieg des normalen Vertikalimpulses wie in Fig. 3 (k) gezeigt ist. Noch genauer tritt ein fehlerhafter Betrieb dann auf, wenn eine Störung innerhalb dieses Zeitraumes zugemischt wird.

Fig. 4 ist eine zeitliche Darstellung der Signalverläufe, die den Betrieb des Schaltkreises nach Fig. 1 bei der Bestimmung dels Vertikalsynchronisierungssignales bei 60 Hz zeigt. Wie im: vorhergehenden mit Bezug auf die Fig. 1 und 2 schon beschrieben wurde, tritt, sogar wenn solche oben mit Bezug auf Fig. 3 erklärte Störungen wie nl, η 2. und n3 vorhanden sind, keine fehlerhafte Betriebsweise auf, da das Signal Q8 den niedrigen Pegel beim Anstieg des zu bestimmenden Signales 10 annimmt, ehe das Signal Q7 den hohen Pegel annimmt. Genauer genommen gibt es für beide Signale Q7 und Q8 keine Möglichkeit gleichzeitig den hohen Pegel anzunehmen, sogar wenn der Störanteil n2 nach dem Ende (Sl) der Verzögerungszeit zugemischt wird, wordurch der Binärzähler 4 wieder zu laufen beginnt. Deshalb wird y7 χ Q8 auf hohem Pegel gehalten und von dem D-Flip-Flop 8 wird das Signal mit niedrigem Pegel abgegeben.

Fig. 5 ist ein Blockdiagramm mit einem anderen Beispiel eines

konventionellen RasterwechseIfrequenzbestimmungsschaltkreises. In dem Schaltkreis nach Fig. 5 wird das Ausgangssignal Q7 des l/64 Frequenzteilers 41 über den Inverter 11 an das NAND-Gatter 5 geführt. Deshalb gibt das NAND-Gatter 5 das Signal q7 χ Q8 ab und das Ausgangssignal Q wird am D-Flip-Flop 8 als das bestimmte Signal 9 abgenommen.

Fig. 6 ist eine Ablaufdarstellung zur Erklärung des Normalbetriebes des Schaltkreises in Fig. 5. Im folgenden wird der Normalbetrieb des Schaltkreises nach Fig. 5 mit Bezug auf Fig. 6 beschrieben.

Zuerst wird ein Fall betrachtet, bei dem das zu bestimmende Signal 10 60 Hz hat: Tritt ein ähnlicher Betrieb wie bei dem schon mit Bezug auf Fig. 2 beschriebenen Fall auf\ aber wenn der Eingang D des D-Flip-Flop 8 auf hohem Pegel ist, nämlich wenn das durch Verzögerung um eine Zeit Td und Inversion des Signales Q7 χ Q8 durch den Inverter 7 erhaltene Signal wie in Fig. 6 (e) gezeigt von hohem Pegel ist, führt der Anstieg des Einganges CK zu diesem Zeitpunkt dazu, den Ausgang Q wie in Fig. 6 (f) gezeigt,den hohen Pegel annehmen zu lassen, wodurch der Ausgang Q den niedrigen Pegel annimmt. Dadurch wird dieser Ausgang Q, nämlich das bestimmte Signal 9, auf niedrigem Pegel gehalten.

Weiter wird, wenn wie in Fig. 6 (j) gezeigt, ein Fall mit 50 Hz betrachtet wird, der Eingang CK ansteigen, wenn der Eingang D auf niedrigem Pegel ist; deshalb nimmt der Ausgang Q den niedrigen Pegel an und der Ausgang Q den hohen Pegel (nicht in der Zeichnung gezeigt).

Wie soweit beschrieben wurde, liefert der Schaltkreis in

Fig. 5 genau die gleichen Ergebnisse an den bestimmten Ausgang 9 wie der Schaltkreis nach Fig. 1. Wie noch beschrieben wird, kann der Schaltkreis in Fig. 5 jedoch, im Gegensatz zum Schaltkreis in Fig. 1, einen fehlerhaften Betrieb beim Empfang des 60 Hz Signales ausführen, wird jedoch beim Empfang eines 50 Hz Signales einen solchen fehlerhaften Betrieb nur unwahrscheinlich ausführen.

Fig. 7 ist eine zeitliche Darstellung zur Erklärung des Auftretens eines fehlerhaften Betriebes des Schaltkreises nach Fig. 5 beim Empfang des 50 Hz Signales. Fig. 8 ist eine zeitliche Darstellung zur Erklärung des Auftretens eines fehlerhaften Betriebes beim Empfang eines 60 Hz Signales.

In Fig. 7 ist der Zustand des Schaltkreises, bei dem eine fehlerhafte Betriebsweise beim Empfang eines 50 Hz Signales auftritt, ähnlich dem oben mit Bezug auf Fig. 3 beschriebenen Eine detaillierte Erklärung wird hier nicht vorgenommen; es wird nur festgestellt, daß eine fehlerhafte Betriebsweise dann auftritt, wenn ein Störanteil während der Zeitdauer, wenn das Signal Q7" χ Q8 beim Normalbetrieb von hohem Pegel ist, zugemischt wird, da diese Zeitdauer der Zeit für das Auftreten eines normalen Impulses bei einem 50 Hz Signal entspricht.

Was den fehlerhaften Betrieb des Schaltkreises in Fig. 5 beim Empfang eines 60 Hz Signales betrifft, ist der Zeitraum für sein Auftreten die Zeitdauer 128H, wie in Fig. 8 gezeigt.

Wie bisher beschrieben wurde, kann der Frequenzbestimmungsschaltkreis in Fig. 5 im Gegensatz zu dem Frequenzbestimmungsschaltkreis in Fig. 1 beim Empfang eines 60 Hz Signales

eine fehlerhafte Betriebsweise zeigen und ist für das Auftreten einer solchen fehlerhaften Betriebsweise beim Empfang eines 50 Hz Signales weniger anfällig. Deshalb hat sowohl der Frequenzbestimmungsschaltkreis nach Fig. 1 oder der nach Fig. 5 sowohl Vorteile als auch Nachteile, wodurch bis jetzt keine genaue Frequenzbestimmung möglich war.

Aufgabe der Erfindung ist es, eine Frequenzbestimmungseinrichtung zu schaffen, die beim Unterscheiden zwischen zwei verschiedenen Frequenzen weniger Möglichkeiten einer fehlerhaften Betriebsweise mit jeweils einer der beiden Frequenzen hat.

Die Erfindung ist gekennzeichnet durch eine erste Frequenzbestimmungseinrichtung zum Bestimmen einer ersten Frequenz, eine zweite Frequenzbestimmungseinrichtung zum Bestimmen einer zweiten Frequenz, eine Zweizustandsspeichereinrichtung, deren zwei Speicherzustände abhängig vom Ausgangssignal der ersten Frequenzbestimmungseinrichtung und der zweiten Frequenzbestimmungseinrichtung komplementär änderbar sind. Die erste Frequenzbestimmungseinrichtung wird vorzugsweise beim Bestimmen der ersten Frequenz gewählt und die zweite Frequenzbestimmungseinrichtung vorzugsweise beim Bestimmen der zweiten Frequenz.

Erfindungsgemäß kann deshalb durch Heranziehen des Ausganges der ersten Frequenzbestimmungseinrichtung beim Bestimmen der ersten Frequenz immer dann, wenn die zweite Frequenzbestimmungseinrichtung fehlerhaft arbeitet, oder umgekehrt, durch Heranziehen des Ausganges der zweiten Frequenzbestimmungseinrichtung beim Bestimmen der zweiten Frequenz immer dann wenn die erste Frequenzbestimmungseinrich-

ft Aff

- 13 -

tung fehlerhaft arbeitet, die Erfindung bei Anwendung auf die Unterscheidung zwischen der ersten und der zweiten Frequenz das gewünschte frequenzbestimmte Ausgangssignal ohne jede ungewünschte Störung als Folge einer solchen fehlerhaften Betriebsweise liefern.

In einer bevorzugten Ausführungsform der Erfindung werden die erste und die zweite Frequenzteileinrichtung durch das Vertikalsynchronisierungssignal von der Vertikalsynehronisierungssignalausgabeeinrichtung zurückgestellt, dann wird das Horizontalsynchronisierungssignal von der Horizontalsynchronisierungssignalausgabeeinrichtung zur ersten Frequenzteilereinrichtung zur Teilung der Frequenz mit dem ersten Frequenzteilungsverhältnis geleitet, und das geteilte Ausgangssignal wird durch die zweite Frequenzteileinrichtung durch ihr Frequenzteilverhältnis weiter frequenzgeteilt. Die Ausgangssignale sowohl der ersten und der zweiten Frequenzteilereinrichtung werden an eine erste Toreinrichtung gelegt, und deren Ausgang wird abhängig vom vertikalen Synchronisierungssignal durch die Speichereinrichtung für den ersten Zustand aufrechterhalten. Weiter wird das invertierte Signal des Ausganges der ersten Frequenzteilereinrichtung und des Ausganges der zweiten Frequenzteilereinrichtung an eine zweite Torschaltung gelegt, und deren Ausgang wird, abhängig vom vertikalen Synchronisierungssignal von der Speichereinrichtung für den zweiten Zustand aufrechterhalten. Abhängig von den Ausgangssignalen der Speichereinrichtung für den ersten und den zweiten Zustand ändert die Zweizustandsspeichereinrichtung ihren Zustand komplementär.

So kann gemäß dieser Ausführung die Zweizustandsspeichereinrichtung das normalfrequenzbestimmte Ausgangssignal lie-

fern, welches frei von einem unerwünschten Signal infolge der bei fehlerhaftem Betrieb erfolgten Frequenzbestimmung ist.

Diese und weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der folgenden Beschreibung anhand der Figuren. Von den Figuren zeigen:

Fig. 1 ein Blockdiagramm mit einem Beispiel eines konventionellen Frequenzbestimmungsschaltkreises;

Fig. 2 eine zeitliche Darstellung zur Erklärung des Betriebes des Frequenzbestimmungsschaltkreises nach Fig.l im Normalzustand;

Fig. 3 und 4

zeitliche Darstellungen zur Erklärung des Betriebes des Schaltkreises nach Fig. 1, wenn Störungen den Vertikalimpulsen zugemischt sind;

Fig. 5 ein Blockdiagramm mit einem anderen Beispiel des konventionellen Frequenzbestimmungsschaltkreises;

Fig. 6 eine zeitliche Darstellung zur Erklärung des Betriebes des Frequenzbestimmungsschaltkreises nach Fig. 5 im Normalbetrieb;

Fig. 7 und 8

zeitliche Darstellungen zur Erklärung des Betriebes des Schaltkreises nach Fig. 5, wenn Störanteile den vertikalen Impulsen zugemischt sind;

Fig. 9 ein Blockdiagramm einer Ausführungsform der Erfindung;

Fig.10 eine Verknüpfungstabelle mit Variationen des Zustandes

des R-S-Flip-Flop;
und

Fig.11 ein Diagramm mit der Darstellung von Betriebszuständen des Frequenzbestimmungsschaltkreises nach Fig.9 beim Überlagern der Vertikalimpulse durch Störungen während der Schaltkreis sowohl die 50 Hz als auch die 60 Hz Signale empfängt.

Fig. 9 ist ein Blockdiagramm mit einer Ausführungsform der Erfindung. Diese Ausführungsform ist in ihrer Gestaltung ähnlich dem entweder in Fig. 1 oder in Fig. 5 gezeigten Schaltkreis, außer, daß sie ein zusätzliches R-S-Flip-Flop, wie unten beschrieben, enthält. Vergleichbare Komponenten werden durch identische Bezugszeichen bezeichnet, deren Erklärung hier ausgelassen ist.

Allgemein gesagt, weist die Ausführungsform eine Kombination der Schaltkreise in Fig. 1 und Fig. 5 und zusätzlich ein R-S-Flip-Flop 13 auf, wodurch sie so gestaltet ist, daß in Übereinstimmung mit dem Schaltkreis nach Fig. 5 das bestimmende Ausgangssignal vorzugsweise beim Empfang eines 50 Hz Signales verarbeitet wird, oder in Übereinstimmung mit Fig. 1 das bestimmende Ausgangssignal vorzugsweise beim Empfang eines 60 Hz Signales verarbeitet wird.

Das NAND-Gatter 51 ist entsprechend dem NAND-Gatter 5 vorgesehen. Auf dieses NAND-Gatter 51 werden sowohl der Ausgang Q7 des 1/64 Frequenzteilers 41 über den Inverter 71 und der Ausgang Q8 des 1/2 Frequenzteilers 42 geführt. Das Ausgangssignal des NAND-Gatters 51 wird über den Integratorschaltkreis 61 und den Inverter 72 an den Eingang D des D~Flip-Flop 81 gelegt. Das zu bestimmende Signal 10 von dem monostabilen Multivibrator 3 wird an den Eingang CK des

D-Flip-Flop 81 gelegt. Der Ausgang Q des D-Flip-Flop 8 wird an den Eingang R des R-S-Flip-Flop 13 gelegt. Auch der Ausgang Q des D-Flip-Flop 81 wird an den Eingang S des R-S-Flip-Flop 13 gelegt. Der Ausgang Q des R-S-Flip-Flop 13 wird als das bestimmte Signal 9 erhalten.

Fig. 10 ist eine Kombinationstabelle, die Änderungen des Zustandes des R-S-Flip-F]op 13 anzeigt. Wie man aus dieser Tabelle ersehen kann, behält das R-S-Flip-Flop 13 den vorhergehenden Zustand bei, wenn beide Eingänge R und S auf hohem Pegel sind.

Fig. 11 ist ein Diagramm, das die Zustände bei fehlerhaftem Betrieb zeigt, die dann auftreten, wenn Störungen beim Empfang der 50 Hz und der 60 Hz Signale zugemischt wurden, wobei das D-Flip-Flop 8, wie in Fig. 9 gezeigt ist, die bestimmenden Ausgangssignale entsprechend jenen in dem Schaltkreis nach Fig. 1 an den Eingang R des R-S-Flip-Flop liefert, und das D-Flip-Flop 81 die bestimmenden Ausgangssignale entsprechend jenen in Fig. 5 zum Eingang S des R-S-Flip-Flop 13 liefert. Da jedoch das Ausgangssignal Q aus dem D-Flip-Flop 8, das sich von jenen in dem Schaltkreis nach Fig. 1 unterscheidet, stammt, ist die Polarität für 50 Hz Signale und 60 Hz Signale umgekehrt zu jenem des Ausgangssignales Q im D-Flip-Flop 81.

Der Betrieb der Ausführungsform nach Fig. 9 wird im folgenden beschrieben. Da der Betrieb der Schaltkreise vor dem R-S-Flip-Flop 13 leicht aus der früheren Beschreibung des Betriebes der in Fig. 1 und Fig. 5 gezeigten Schaltkreise folgt, wird eine solche Erklärung hier weggelassen; die Erklärung des Betriebes des R-S-Flip-Flop 13 erfolgt hauptsächlich mit Bezug auf Fig. 11. In Fig. 11 erreicht der Ausgang Q des D-Flip-Flop 8 den Hochpegelzustand infolge eines

gelegentlichen fehlerhaften Betriebes im Schaltkreis beim Empfang des 50 Hz Sighales wie in dem in Fig. 1 gezeigten Schaltkreis. Andererseits erreicht der Ausgang Q des D-Flip-Flop 81 den Hochpegelzustand infolge gelegentlicher fehlerhafter Betriebsweise im Schaltkreis beim Empfang eines 60 Hz Signales wie im Schaltkreis nach Fig. 5. Sogar wenn solch ein fehlerhafter Betrieb auftritt, verändert sich das Signal Q des R-S-Flip-Flop 13 nicht. Das genau bestimmte Signal 9 kann deshalb von dem R-S-Flip-Flop 13 erhalten werden.

Wenn Störungen beim Empfang eines 50 Hz Signales des Schaltkreises dem Signal zugemischt werden, kann das D-Flip-Flop 81 zufällig einen falschen Zustand an seinem Ausgang verursachen wie in Fig. 7 gezeigt; aber sogar dann muß das falsche Ausgangssignal nicht in dem bestimmten Ausgangssignal 9 erscheinen, falls nicht die Störung mit jener des D-Flip-Flop 8 zusammenfällt wie in Fig. 11 gezeigt. Deshalb ist die . Einfügung eines Schaltkreises mit einer geeigneten Zeitkonstanten zwischen dem Ausgang Qf des D-Flip-Flop 81 und dem Eingang S des R-S-Flip-Flop 13 zur Verringerung einer fehlerhaften Betriebsweise nützlich. Zur Verhinderung der fehlerhaften Betriebsweise ist es weiter nützlich, wie oben erwähnt einen Schaltkreis mit einer Zeitkonstanten zwischen dem bestimmten Ausgang 9 und dem Schalt-Schaltkreis für den nichtgezeigten Vertikalablenkungsschaltkreis einzufügen.

Die Erklärung wurde bisher hauptsächlich im Zusammenhang mit der Trennung zwischen den beiden verschiedenen Rasterwechselfrequenzen gegeben; die Erfindung kann aber auch zur Trennung von zwei anderen verschiedenen Frequenzen als jene Rasterwechselfrequenzen benutzt werden.

Claims (3)

pm—1LrUf=Si—■ PATENTANWALT DIPL.-PHYS. LUTZ H. PRÜFER · D-8OOO MÜNCHEN 9O FO 25-2726 P/M/hu Mitsubishi Denki Kabushiki Kaisha, Tokyo / Japan Frequenzbestimmungseinrichtung PATENTANSPRÜCHE

1.7 Frequenzbestimmungseinrichtung zum Unterscheiden zwischen verschiedenen ersten und zweiten Frequenzen, gekennzeichnet durch

eine erste Frequenzbestimmungseinrichtung (20) zum Bestimmen der ersten Frequenz,

eine zweite Frequenzbestimmungseinrichtung (30) zum Bestimmen der zweiten Frequenz, und

eine Zweizustandsspeichereinrichtung (13), deren zwei Speicherzustände abhängig vom Ausgangssignal der ersten Frequenzbestimmungseinrichtung (20) und der zweiten Frequenzbestimmungseinrichtung (30) komplementär austauschbar sind.

2. Frequenzbestimmungseinrichtung nach Anspruch 1, bei der
die beiden ersten und zweiten Frequenzen Rasterwechselfre-

PATENTANWALT DIPL.-PHYS. LUTZ H.PRÜFER ■ D-8O00 MÜNCHEN 90 . WILLROIDERSTR. 8 · TEL. (089) 640640

quenzen bei Fernsehsignalen sind mit Horizontalsynchronisierungssignalen und Vertikalsynchronisierungssignalen, und mit einer Vertikalsynchronisierungssignaleinrichtung (1) zum Liefern des in dem Fernsehsignal enthaltenen Vertikalsynchronisierungssignales, einer Horizontalsynchronisierungsignaleinrichtung (2) zum Liefern des im Fernsehsignal enthaltenen Horizontalsynchronisierungssignales, einer ersten Frequenzteilereinrichtung (41) zum Teilen der Frequenz des Horizontalsynchronisierungssignales der Horizontalsynchronisierungssignaleinrichtung (2) durch ein erstes Frequenzteilungsverhältnis, und eine zweite Frequenzteilereinrichtung (42) zum Teilen der Frequenz des Ausganges der ersten Frequenzteilungseinrichtung (41) durch ein zweites Frequenzteilungsverhältnis, dadurch gekennzeichnet, daß die erste Frequenzbestimmungseinrichtung (20) erste Bestimmungseinrichtungen (5, 8) zur Bestimmung der ersten Frequenz abhängig von vorherbestimmten frequenzgeteilten Ausgangssignalen der ersten und zweiten Frequenzteilereinrichtungen (30), die zweite Frequenzbestimmungseinrichtung eine zweite Be-Stimmungseinrichtung (51, 81) zur Bestimmung der zweiten Frequenz abhängig von weiteren vorherbestimmten frequenzgeteilten Ausgangssignalen der ersten und zweiten Frequenzteilereinrichtungen (41, 42), die verschieden von den vorherbestimmten frequenzgeteilten Ausgangcsignalen sind, aufweist.

3. Frequenzbestimmungseinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß

die erste Bestimmungseinrichtung eine erste Toreinrichtung (5) zum Toren des Ausgangssignales der ersten Frequenzteilereinrichtung und des Ausgangssignales der zweiten Frequenzteilereinrichtung und

eine erste Zustandsspeichereinrichtung (8) zum Aufrechter-

halten des Ausgangssignales der ersten Toreinrichtung (5) in Abhängigkeit von dem Vertikalsynchronisierungssignal von der Vertikalsynchronisierungssignaleinrichtung, und die zweite Bestimmungseinrichtung eine zweite Toreinrichtung (-51) zum Toren des invertierten Signales des Ausganges der ersten Frequenzteilereinrichtung (41) und des Ausganges der zweiten Frequenzteilereinrichtung (42), und die zweite Zustandsspeichereinrichtung (81) zur Aufrechterhaltung des Ausgangssignales der zweiten Toreinrichtung in Abhängigkeit vom Vertikalsynchronisierungsslgnal der Vertikalsynchronisierungssignaleinrichtung (1), aufweist.