DE3311896C2 - - Google Patents

Description

Die Erfindung geht aus von einer Einrichtung nach dem Oberbegriff des Patentanspruchs 1.

Eine solche Einrichtung zur Unterscheidung zweier unterschiedlicher Frequenzen ist zum Beispiel in der DD-PS 1 30 895 beschrieben. Eine weitere konventionelle Frequenzbestimmungseinrichtung zur Verwendung in einem Vielfachsystem-Fernsehempfänger wird im folgenden beschrieben.

Ein Vielfachsystem-Fernsehempfänger weist eine Rasterwechselfrequenzbestimmungseinrichtung auf, die zwei Fernsehsignale, deren Rasterwechselfrequenzen verschieden sind, wie z. B. 50 Hz und 60 Hz, unterscheidet, wobei automatisch ein richtiger Vertikalablenkungsschaltkreis eingeschaltet wird. Im allgemeinen beziehen solche Rasterwechselfrequenzschaltkreise die Vertikalsynchronisierungsimpulse von dem Synchronisierungssignal, wodurch die Periode bestimmt wird. Die Perioden der Vertikalsynchronisierungsimpulse von 50 Hz und 60 Hz sind 20 Millisekunden bzw. 16,7 Millisekunden. In solchen Fällen, wo das Synchronisierungssignal beim Empfang eines Sendesignales von schwacher Feldintensität durch zugemischtes Rauschen gestört ist oder wenn es durch Wiedereinführung eines Synchronisierungssignales bei Wiedergabe von einem Videobandrekorder in einer speziellen Betriebsart (z. B. schneller Suchlauf, Stillstandwiedergabe) gestört ist, wird es schwierig, zwischen den Rasterwechselfrequenzen mit den Perioden 20 Millisekunden und 16,7 Millisekunden zu unterscheiden.

Fig. 1 zeigt als Blockdiagramm ein Beispiel eines konventionellen Rasterwechselfrequenzbestimmungsschaltkreises. In der Zeichnung werden Vertikalsynchronisierungsimpulse aus dem Vertikalsynchronisierungsimpuls-Trennschaltkreis 1 an einen monostabilen Multivibrator 3 geleitet. Horizontalsynchronisierungsimpulse aus einem Horizontaloszillatorschaltkreis 2 werden an einen Binärzähler 4 geleitet. Der monostabile Multivibrator 3 ist so ausgelegt, daß er die empfangenen Vertikalsynchronisierungsimpulse in um 6 Millisekunden verzögerte Impulse umwandelt. Das Ausgangssignal 10 (das zu bestimmende Signal) des monostabilen Multivibrators 3 wird an einen Binärzähler 4 gelegt. Der Binärzähler 4 weist einen 1/64-Frequenzteiler 41 und einen 1/2- Frequenzteiler 42 auf. Das zu bestimmende Signal 10 liegt sowohl für den 1/64-Frequenzteiler als auch für den 1/2-Frequenzteiler als ein Rücksetzsignal vor. Gleichzeitig werden die dem Binärzähler 4 eingegebenen Horizontalsynchronisierungsimpulse an den 1/64-Frequenzteiler 41 geleitet und werden dadurch der Frequenzbestimmung unterzogen. Der Ausgang des 1/64-Frequenzteilers 41 wird auf den 1/2-Frequenzteiler und gleichzeitig an einen Eingang eines NAND-Gatters 5 als Ausgangssignal Q 7 gegeben. Das Ausgangssignal des 1/2-Frequenzteilers 42 wird auf den anderen Eingang des NAND-Gatters 5 als Ausgangssignal Q 8 gegeben. Das Ausgangssignal des NAND-Gatters 5 wird über einen Integratorschaltkreis 6 und einen Inverter 7 an einen Dateneingang (D) eines D-Flip-Flops 8 gegeben. Das zu bestimmende Signal 10 aus dem monostabilen Multivibrator 3 wird an den Clock- Eingang (CK) des D-Flip-Flops 8 gegeben, da sowohl der Preset-Eingang (PR) und der Löscheingang (CL) geerdet sind, das D-Flip-Flop 8 so betrieben wird, daß sein Ausgangssignal Q bei Anstieg des Eingangssignales CK einen hohen Pegel erreicht, wenn sein Eingangssignal D von hohem Pegel ist. Dieses Ausgangssignal Q wird als das bestimmte Signal 9 herausgeführt.

Fig. 2 ist eine zeitliche Darstellung des Signalverlaufes, die den Betrieb des Schaltkreises in Fig. 1 beim Bestimmen der Frequenz des Vertikalsynchronisierungsimpulses bei Abwesenheit von Rauschen erklärt. Mit Bezug auf Fig. 2 wird im folgenden der Normalbetrieb in dem Fall, bei dem die Vertikalsynchronisierungsimpulse frei von Rauschen sind, beschrieben. In dem Fall, bei dem die Frequenz der in Fig. 2 (a) gezeigten Vertikalsynchronisierungsimpulse 50 Hz ist, ist die Periode des zu bestimmenden Signales 10 20 Millisekunden. Der 1/64-Frequenzteiler 41 und der 1/2-Frequenzteiler 42 werden ab dem Zeitpunkt des Abfalles des zu bestimmenden Signales 10 betrieben. Die Frequenz am Ausgang Q 7 des 1/64-Frequenzteilers 41 in Fig. 2 (b) wird ein 1/64 der Frequenz des Horizontalsynchronisierungsimpulses, nämlich 15,625 kHz. Infolgedessen liegen am Ausgang Q 7 des 1/64-Frequenzteilers Impulse von 244 Hz an, die nach 4,096 Millisekunden (64 H) ansteigen und nach weiteren 4,096 Millisekunden abfallen. Die Impulse am Ausgang Q 8 des 1/2-Frequenzteilers 42 in Fig. 2 (c) werden analog, infolge der Frequenzteilung von 1/64 × 1/2 = 1/128, 8,19 Millisekunden nach dem Zeitpunkt des Abfalles des zu bestimmenden Signales 10 ansteigen und 16,38 Millisekunden danach abfallen. Da jedoch der Freigabeeingangsimpuls des zu bestimmenden Signales 10 schon vorher eintrifft, fällt in der Praxis das Ausgangssignal am Ausgang Q 8 des 1/2-Frequenzteilers zusammen mit dem Anstieg des zu bestimmenden Signales 10. Der Ausgang des NAND-Gatters nimmt den niedrigen Pegel an, wenn beide Ausgänge Q 7 und Q 8 von hohem Pegel sind. (Fig. 2 (d).) Dieses Ausgangssignal des NAND-Gatters 5 wird, nach Verzögerung um eine Zeit τ d durch den Integratorschaltkreis 6 vom Inverter 7 invertiert. Wie oben beschrieben, arbeitet das D-Flip-Flop 8 so, daß, wenn sein Eingang D von hohem Pegel ist, sein Ausgang Q zum Zeitpunkt des Anstieges des Eingangssignales CK hohen Pegel annimmt. Wenn die Rasterwechselfrequenz 50 Hz ist, steigt, wie in Fig. 2 (e) und (f) gezeigt, das zu bestimmende Signal 10, nämlich der Eingang CK des D-Flip-Flops 8, während der Eingang D des Flip-Flops 8 auf hohem Pegel ist; deshalb ist der Ausgang Q des Flip-Flops 8 immer auf hohem Pegel. Infolgedessen ist das bestimmte Signal 9 immer auf hohem Pegel.

Im folgenden wird der Fall beschrieben, bei dem die Rasterwechselfrequenz 60 Hz ist, d. h., die Periode des zu bestimmenden Signales 10 ist 16,7 Millisekunden (Fig. 2 (g)). Während das Signal Q 7 wie in Fig. 2 (h) gezeigt, sich ähnlich wie in dem oben beschriebenen Fall verhält, nimmt das Signal Q 8, wie in Fig. 2 (i) gezeigt, zum Zeitpunkt des Anstieges des zu bestimmenden Signales 10, ehe Q 7 erneut auf hohen Pegel ansteigt, den niedrigen Pegel an; dadurch wird der Ausgang des NAND-Gatters 5 oder ständig auf hohem Pegel gehalten. Infolgedessen nimmt in diesem Falle der nicht in der Zeichnung gezeigte Eingang D des D-Flip-Flops 8 immer den niedrigen Pegel an. Bei dem D-Flip-Flop 8, dessen Eingang D so auf niedrigen Pegel gehalten wird, nimmt der Ausgang Q zum Zeitpunkt des Anstieges des Eingangssignales CK den niedrigen Pegel an und bleibt danach in diesem Zustand.

Wie bisher beschrieben, nimmt das bestimmte Ausgangssignal 9 einen hohen Pegel an, wenn die Rasterwechselfrequenz 50 Hz ist, und nimmt einen niedrigen Pegel an, wenn sie 60 Hz ist; auf diese Weise weist der in Fig. 1 gezeigte Schaltkreis die gewünschte Bestimmungsfunktion auf.

Jedoch kann der in Fig. 1 gezeigte Schaltkreis beim Empfang eines Signales von 50 Hz fehlerhaft arbeiten, während die Wahrscheinlichkeit für fehlerhaftes Arbeiten beim Empfang eines Signales von 60 Hz gering ist. Dies wird im folgenden beschrieben.

Fig. 3 ist eine zeitliche Darstellung von Signalverläufen zum Erklären einer wahrscheinlichen fehlerhaften Arbeitsweise des in Fig. 1 gezeigten Schaltkreises beim Empfang eines Signales von 50 Hz. Wenn von dem Vertikalsynchronisierungsimpuls-Trennschaltkreis 1 vertikale Synchronisierungsimpulse ohne zugemischte Störungen abgegeben werden, besteht das Ausgangssignal des monostabilen Multivibrators 3, nämlich das zu bestimmende Signal 10, aus solchen Pulsen, die 6 Millisekunden nach seinem oben beschriebenen Anstieg abfallen, wie in Fig. 3 (b) gezeigt. Es wird nun der Fall angenommen, daß Vertikalsynchronisierungsimpulse mit zugemischten Rauschanteilen n 1, n 2 und n 3 wie in Fig. 3 (c) gezeigt von dem Vertikalsynchronisierungsimpuls-Trennschaltkreis 1 abgegeben werden. Der monostabile Multivibrator 3 wird von dem Rauschanteil n 1, der in die Verzögerungszeit 0-S 1 (Fig. 3 (d)) des monostabilen Multivibrators 3 fällt, überhaupt nicht beeinflußt, aber er wird von dem Rauschanteil n 2, der nach Ende der Verzögerungszeit S 1 zugemischt wird, beeinflußt, und er produziert einen Impuls von der Dauer 6 Millisekunden ab dem Zeitpunkt des Anstieges des Rauschanteiles n 2. Da der Binärzähler 4 nach Ablauf der Verzögerungszeit, nämlich ab dem Zeitpunkt S 1, angesteuert wird, falls kein Rauschen zugemischt wird, verhalten sich die Signale Q 7, Q 8 und Q 7 × Q 8 (das logische Produkt von Q 7 und Q 8) wie jeweils in Fig. 3 (e), (f) und (g) gezeigt. Wenn es jedoch eine Störung wie den Rauschanteil n 2 gibt, fängt der Binärzähler 4 wieder ab dem Zeitpunkt S 2 zu laufen an, wodurch die Signale Q 7, Q 8 und Q 7 × Q 8 sich wie in Fig. 3 (h), (i) und (j) verhalten. Deshalb erscheint kein Eingangssignal D des D-Flip-Flops. Infolgedessen ist der Zeitraum, während der ein fehlerhafter Betrieb der in Fig. 1 gezeigten Anordnung beim Empfang des Signales von 50 Hz auftritt, 192H ab dem Zeitpunkt 6 Millisekunden nach dem Anstieg des normalen Vertikalimpulses, wie in Fig. 3 (k) gezeigt ist. Noch genauer tritt ein fehlerhafter Betrieb dann auf, wenn eine Störung innerhalb dieses Zeitraumes zugemischt wird.

Fig. 4 ist eine zeitliche Darstellung der Signalverläufe, die den Betrieb des Schaltkreises nach Fig. 1 bei der Bestimmung des Vertikalsynchronisierungssignales bei 60 Hz zeigt. Wie im vorhergehenden mit Bezug auf die Fig. 1 und 2 schon beschrieben wurde, tritt sogar dann, wenn solche oben mit Bezug auf Fig. 3 erklärte Störungen wie n 1, n 2 und n 3 vorhanden sind, keine fehlerhafte Betriebsweise auf, da das Signal Q 8 den niedrigen Pegel beim Anstieg des zu bestimmenden Signales 10 annimmt, ehe das Signal Q 7 den hohen Pegel annimmt. Genauer genommen gibt es für beide Signale Q 7 und Q 8 keine Möglichkeit, gleichzeitig den hohen Pegel anzunehmen, sogar wenn der Störanteil n 2 nach dem Ende (S 1) der Verzögerungszeit zugemischt wird, wodurch der Binärzähler 4 wieder zu laufen beginnt. Deshalb wird auf hohem Pegel gehalten, und von dem D-Flip-Flop 8 wird das Signal mit niedrigem Pegel abgegeben.

Fig. 5 ist ein Blockdiagramm eines anderen Beispieles eines konventionellen Rasterwechselfrequenzbestimmungsschaltkreises. In dem Schaltkreis nach Fig. 5 wird das Ausgangssignal Q 7 des 1/64-Frequenzteilers 41 über den Inverter 11 an das NAND-Gatter 5 geführt. Deshalb gibt das NAND-Gatter 5 das Signal ab, und das Ausgangssignal wird am D-Flip- Flop 8 als das bestimmte Signal 9 abgenommen.

Fig. 6 ist eine Ablaufdarstellung zur Erklärung des Normalbetriebes des Schaltkreises in Fig. 5. Im folgenden wird der Normalbetrieb des Schaltkreises nach Fig. 5 mit Bezug auf Fig. 6 beschrieben.

Zuerst wird ein Fall betrachtet, bei dem das zu bestimmende Signal 10 60 Hz hat: Tritt ein ähnlicher Betrieb wie bei dem schon mit Bezug auf Fig. 2 beschriebenen Fall auf, aber wenn der Eingang D des D-Flip-Flops 8 auf hohem Pegel ist, nämlich wenn das durch Verzögerung um eine Zeit τ d und Inversion des Signales durch den Inverter 7 erhaltene Signal wie in Fig. 6 (e) gezeigt von hohem Pegel ist, führt der Anstieg des Einganges CK zu diesem Zeitpunkt dazu, den Ausgang Q wie in Fig. 6 (f) gezeigt, den hohen Pegel annehmen zu lassen, wodurch der Ausgang den niedrigen Pegel annimmt. Dadurch wird dieser Ausgang , nämlich das bestimmte Signal 9, auf niedrigem Pegel gehalten.

Weiter wird bei dem in Fig. 6 (j) gezeigten Fall mit 50 Hz der Eingang CK ansteigen, wenn der Eingang D auf niedrigem Pegel ist; deshalb nimmt der Ausgang Q den niedrigen Pegel und der Ausgang den hohen Pegel (nicht in der Zeichnung gezeigt) an.

Wie soweit beschrieben wurde, liefert der Schaltkreis in Fig. 5 genau die gleichen Ergebnisse an den bestimmten Ausgang 9 wie der Schaltkreis nach Fig. 1. Der in Fig. 5 gezeigte Schaltkreis kann aber im Gegensatz zum Schaltkreis in Fig. 1 einen fehlerhaften Betrieb beim Empfang des 60-Hz-Signales ausführen, während beim Empfang eines 50-Hz-Signales ein solcher fehlerhafter Betrieb unwahrscheinlich ist.

Fig. 7 ist eine zeitliche Darstellung zur Erklärung des Auftretens eines fehlerhaften Betriebes des Schaltkreises nach Fig. 5 beim Empfang des 50-Hz-Signales. Fig. 8 ist eine zeitliche Darstellung zur Erklärung des Auftretens eines fehlerhaften Betriebes beim Empfang eines 60-Hz-Signales.

In Fig. 7 ist der Zustand des Schaltkreises, bei dem eine fehlerhafte Betriebsweise beim Empfang eines 50-Hz-Signales auftritt, ähnlich dem oben mit Bezug auf Fig. 3 beschriebenen. Eine fehlerhafte Betriebsweise tritt dann auf, wenn ein Störanteil während der Zeitdauer, bei der das Signal × Q 8 beim Normalbetrieb von hohem Pegel ist, zugemischt wird, da diese Zeitdauer der Zeit für das Auftreten eines normalen Impulses bei einem 50-Hz-Signal entspricht.

Was den fehlerhaften Betrieb des Schaltkreises in Fig. 5 beim Empfang eines 60-Hz-Signales betrifft, ist der Zeitraum für sein Auftreten die Zeitdauer 128H, wie in Fig. 8 gezeigt.

Wie bisher beschrieben wurde, kann der Frequenzbestimmungsschaltkreis in Fig. 5 im Gegensatz zu dem Frequenzbestimmungsschaltkreis in Fig. 1 beim Empfang eines 60-Hz-Signales eine fehlerhafte Betriebsweise zeigen und ist für das Auftreten einer solchen fehlerhaften Betriebsweise beim Empfang eines 50-Hz-Signales weniger anfällig. Deshalb haben beide Frequenzbestimmungsschaltkreise nach Fig. 1 und Fig. 5 sowohl Vorteile als auch Nachteile, wodurch bis jetzt keine genaue Frequenzbestimmung möglich war.

Aufgabe der Erfindung ist es, eine Einrichtung zu schaffen, bei der die Sicherheit des Unterscheidens von zwei möglichen Frequenzen erhöht wird, indem der Einfluß von Störimpulsen vermindert wird.

Diese Aufgabe wird durch eine erfindungsgemäße Einrichtung gelöst, die durch die im kennzeichnenden Teil des Patentanspruches 1 angegebenen Merkmale gekennzeichnet ist.

Deshalb kann durch Heranziehen des Ausganges der ersten Frequenzbestimmungseinrichtung beim Bestimmen der ersten Frequenz immer dann, wenn die zweite Frequenzbestimmungseinrichtung fehlerhaft arbeitet, oder umgekehrt durch Heranziehen des Ausganges der zweiten Frequenzbestimmungseinrichtung beim Bestimmen der zweiten Frequenz immer dann, wenn die erste Frequenzbestimmungseinrichtung fehlerhaft arbeitet, das gewünschte frequenzbestimmte Ausgangssignal ohne jede ungewünschte Störung als Folge einer solchen fehlerhaften Betriebsweise geliefert werden.

In einer bevorzugten Ausführungsform der Erfindung werden die erste und die zweite Frequenzteileinrichtung durch das Vertikalsynchronisierungssignal von der Vertikalsynchronisierungssignalausgabeeinrichtung zurückgestellt, dann wird das Horizontalsynchronisierungssignal von der Horizontalsynchronisierungssignalausgabeeinrichtung zur ersten Frequenzteilereinrichtung zur Teilung der Frequenz mit dem ersten Frequenzteilungsverhältnis geleitet, und das geteilte Ausgangssignal wird durch die zweite Frequenzteileinrichtung durch ihr Frequenzteilverhältnis weiter frequenzgeteilt. Die Ausgangssignale sowohl der ersten als auch der zweiten Frequenzteilereinrichtung werden an eine erste Toreinrichtung gelegt, und deren Ausgang wird abhängig vom vertikalen Synchronisierungssignal durch die Speichereinrichtung für den ersten Zustand aufrechterhalten. Weiter wird das invertierte Signal des Ausganges der ersten Frequenzteilereinrichtung und des Ausganges der zweiten Frequenzteilereinrichtung an eine zweite Torschaltung gelegt, und deren Ausgang wird, abhängig vom vertikalen Synchronisierungssignal von der Speichereinrichtung für den zweiten Zustand aufrechterhalten. Abhängig von den Ausgangssignalen der Speichereinrichtung für den ersten und den zweiten Zustand ändert die Zweizustandsspeichereinrichtung ihren Zustand komplementär.

So kann gemäß dieser Ausführung die Zweizustandsspeichereinrichtung das normalfrequenzbestimmte Ausgangssignal liefern, welches frei von einem unerwünschten Signal infolge der bei fehlerhaftem Betrieb erfolgten Frequenzbestimmung ist.

Im weiteren wird ein Ausführungsbeispiel der Erfindung anhand der Figuren beschrieben. Von den Figuren zeigt

Fig. 1 ein Blockdiagramm mit einem Beispiel eines konventionellen Frequenzbestimmungsschaltkreises;

Fig. 2 eine zeitliche Darstellung zur Erklärung des Betriebes des Frequenzbestimmungsschaltkreises nach Fig. 1 im Normalzustand;

Fig. 3 und 4 zeitliche Darstellungen zur Erklärung des Betriebes des Schaltkreises nach Fig. 1, wenn Störungen den Vertikalimpulsen zugemischt sind;

Fig. 5 ein Blockdiagramm mit einem anderen Beispiel des konventionellen Frequenzbestimmungsschaltkreises;

Fig. 6 eine zeitliche Darstellung zur Erklärung des Betriebes des Frequenzbestimmungsschaltkreises nach Fig. 5 im Normalbetrieb;

Fig. 7 und 8 zeitliche Darstellungen zur Erklärung des Betriebes des Schaltkreises nach Fig. 5, wenn Störanteile den vertikalen Impulsen zugemischt sind;

Fig. 9 ein Blockdiagramm einer Ausführungsform der Erfindung;

Fig. 10 eine Verknüpfungstabelle mit Variationen des Zustandes des R-S-Flip-Flops; und

Fig. 11 ein Diagramm mit der Darstellung von Betriebszuständen des Frequenzbestimmungsschaltkreises nach Fig. 9 beim Überlagern der Vertikalimpulse durch Störungen, während der Schaltkreis sowohl die 50 Hz- als auch die 60-Hz-Signale empfängt.

Die in Fig. 9 gezeigte Ausführungsform ist in ihrer Gestaltung ähnlich dem entweder in Fig. 1 oder in Fig. 5 gezeigten Schaltkreis, außer, daß sie ein zusätzliches R-S-Flip-Flop enthält. Vergleichbare Komponenten werden durch identische Bezugszeichen bezeichnet.

Die Ausführungsform weist eine Kombination der Schaltkreise in Fig. 1 und Fig. 5 und zusätzlich ein R-S-Flip-Flop 13 auf, wodurch sie so gestaltet ist, daß in Übereinstimmung mit dem Schaltkreis nach Fig. 5 das bestimmende Ausgangssignal vorzugsweise beim Empfang eines 50-Hz- Signales verarbeitet wird oder in Übereinstimmung mit Fig. 1 das bestimmende Ausgangssignal vorzugsweise beim Empfang eines 60-Hz-Signales verarbeitet wird.

Das NAND-Gatter 51 ist entsprechend dem NAND-Gatter 5 vorgesehen. Auf dieses NAND-Gatter 51 werden sowohl der Ausgang Q 7 des 1/64-Frequenzteilers 41 über den Inverter 71 und der Ausgang Q 8 des 1/2-Frequenzteilers 42 geführt. Das Ausgangssignal des NAND-Gatters 51 wird über den Integratorschaltkreis 61 und den Inverter 72 an den Eingang D des D-Flip-Flops 81 gelegt. Das zu bestimmende Signal 10 von dem monostabilen Multivibrator 3 wird an den Eingang CK des D-Flip-Flops 81 gelegt. Der Ausgang des D-Flip-Flops 8 wird an den Eingang R des R-S-Flip-Flops 13 gelegt. Auch der Ausgang des D-Flip-Flops 81 wird an den Eingang S des R-S-Flip- Flops 13 gelegt. Der Ausgang Q des R-S-Flip-Flops 13 wird als das bestimmte Signal 9 erhalten.

Fig. 10 ist eine Kombinationstabelle, die Änderungen des Zustandes des R-S-Flip-Flops 13 anzeigt. Wie man aus dieser Tabelle ersehen kann, behält das R-S-Flip-Flop 13 den vorhergehenden Zustand bei, wenn beide Eingänge R und S auf hohem Pegel sind.

Fig. 11 ist ein Diagramm, das die Zustände bei fehlerhaftem Betrieb zeigt, die dann auftreten, wenn Störungen beim Empfang der 50-Hz- und der 60-Hz-Signale zugemischt wurden, wobei das D-Flip-Flop 8, wie in Fig. 9 gezeigt ist, die bestimmenden Ausgangssignale entsprechend jenen in dem Schaltkreis nach Fig. 1 an den Eingang R des R-S-Flip-Flops liefert und das D-Flip-Flop 81 die bestimmenden Ausgangssignale entsprechend jenen in Fig. 5 zum Eingang S des R-S-Flip-Flops 13 liefert. Da jedoch das Ausgangssignal aus dem D-Flip-Flop 8, das sich von jenen in dem Schaltkreis nach Fig. 1 unterscheidet, stammt, ist die Polarität für 50-Hz-Signale und 60-Hz-Signale umgekehrt zu jenem des Ausgangssignales im D-Flip-Flop 81.

Der Betrieb der Ausführungsform nach Fig. 9 wird im folgenden beschrieben. Da der Betrieb der Schaltkreise vor dem R-S-Flip-Flop 13 leicht aus der früheren Beschreibung des Betriebes der in Fig. 1 und Fig. 5 gezeigten Schaltkreise folgt, wird eine solche Erklärung hier weggelassen; die Erklärung des Betriebes des R-S-Flip-Flops 13 erfolgt hauptsächlich mit Bezug auf Fig. 11. In Fig. 11 erreicht der Ausgang des D-Flip-Flops 8 den Hochpegelzustand infolge eines gelegentlichen fehlerhaften Betriebes im Schaltkreis beim Empfang des 50-Hz-Signales wie in dem in Fig. 1 gezeigten Schaltkreis. Andererseits erreicht der Ausgang des D-Flip- Flops 81 den Hochpegelzustand infolge gelegentlicher fehlerhafter Betriebsweise im Schaltkreis beim Empfang eines 60-Hz- Signales wie im Schaltkreis nach Fig. 5. Sogar wenn solch ein fehlerhafter Betrieb auftritt, verändert sich das Signal Q des R-S-Flip-Flops 13 nicht. Das genau bestimmte Signal 9 kann deshalb von dem R-S-Flip-Flop 13 erhalten werden.

Wenn Störungen beim Empfang eines 50-Hz-Signales des Schaltkreises dem Signal zugemischt werden, kann das D-Flip-Flop 81 zufällig einen falschen Zustand an seinem Ausgang verursachen wie in Fig. 7 gezeigt; aber sogar dann muß das falsche Ausgangssignal nicht in dem bestimmten Ausgangssignal 9 erscheinen, falls nicht die Störung mit jener des D-Flip- Flops 8 zusammenfällt wie in Fig. 11 gezeigt. Deshalb ist die Einfügung eines Schaltkreises mit einer geeigneten Zeitkonstanten zwischen dem Ausgang des D-Flip-Flops 81 und dem Eingang S des R-S-Flip-Flops 13 zur Verringerung einer fehlerhaften Betriebsweise nützlich. Zur Verhinderung der fehlerhaften Betriebsweise ist es weiter nützlich, wie oben erwähnt einen Schaltkreis mit einer Zeitkonstanten zwischen dem bestimmten Ausgang 9 und dem Schalt-Schaltkreis für den nichtgezeigten Vertikalablenkungsschaltkreis einzufügen.

Die Erklärung wurde bisher hauptsächlich im Zusammenhang mit der Trennung zwischen den beiden verschiedenen Rasterwechselfrequenzen gegeben; die Erfindung kann aber auch zur Trennung von zwei anderen verschiedenen Frequenzen als jene Rasterwechselfrequenzen benutzt werden.

Claims (6)

1. Einrichtung zum Unterscheiden zwischen einer ersten und einer zweiten Frequenz von Signalen

• - mit einer ersten Frequenzteilereinrichtung (41) zum Teilen der Frequenz eines weiteren Signals, dessen Frequenz wesentlich größer ist als die erste oder die zweite Frequenz, durch ein erstes Frequenzteilungsverhältnis,
• - einer zweiten Frequenzteilereinrichtung (42) zum Teilen der Frequenz des Ausgangssignals der ersten Frequenzteilereinrichtung (41) durch ein zweites Frequenzteilungsverhältnis,
• - einer ersten Frequenzbestimmungseinrichtung (20) zum Feststellen des Vorliegens der ersten Frequenz unter Verwendung einer mit der ersten und zweiten Frequenzteilereinrichtung (41 und 42) verbundenen ersten Torschaltung (5)
• - einer zweiten Frequenzbestimmungseinrichtung (30) zum Feststellen des Vorliegens der zweiten Frequenz unter Verwendung einer mit der ersten und zweiten Frequenzteilereinrichtung (41 und 42) verbundenen zweiten Torschaltung (51) und
• - einer Zustandsspeichereinrichtung (13), deren Rücksetz- bzw. Setzeingang (R bzw. S) mit der ersten bzw. zweiten Frequenzbestimmungseinrichtung (20 bzw. 30) verbunden ist und die beim Auftreten der ersten bzw. zweiten Frequenz zurückgesetzt bzw. gesetzt wird und ein der ersten bzw. zweiten Frequenz zugeordnetes Ausgangssignal liefert,

dadurch gekennzeichnet, daß die erste Frequenzbestimmungseinrichtung (20) ein erstes Flipflop (8) enthält, das durch das Ausgangssignal der ersten Torschaltung (5) gesetzt wird, wenn die erste Frequenz auftritt, und dessen Ausgang mit dem Rücksetzeingang (R) der Zustandsspeichereinrichtung (13) verbunden ist und daß die zweite Frequenzbestimmungseinrichtung (30) ein zweites Flipflop (81) enthält, das durch das Ausgangssignal der zweiten Torschaltung (51) gesetzt wird, wenn die zweite Frequenz auftritt, und dessen Ausgang mit dem Setzeingang (S) der Zustandsspeichereinrichtung (13) verbunden ist.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Zustandsspeichereinrichtung (13) als RS-Flipflop ausgebildet ist und zwei miteinander verbundene NAND- Glieder (52, 53) enthält.

3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das erste und das zweite Flipflop (8, 81) als D-Flipflops ausgebildet sind, deren Dateneingänge (D) durch die erste bzw. zweite Torschaltung (5 bzw. 51) angesteuert werden und an deren Takteingängen (CK) die Signale anliegen.

4. Einrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zwischen der ersten bzw. zweiten Torschaltung (5 bzw. 51) und dem ersten bzw. zweiten Flipflop (8 bzw. 81) jeweils ein Verzögerungsglied (6 bzw. 61) angeordnet ist.

5. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Signale Fernsehsignale sind, daß die erste und die zweite Frequenz Vertikalsynchronisierungsfrequenzen sind, und daß das weitere Signal ein Horizontalsynchronisiersignal ist.