DE2855185A1

DE2855185A1 - Synchronisierschaltung fuer eine digitale einrichtung

Info

Publication number: DE2855185A1
Application number: DE19782855185
Authority: DE
Inventors: Loic Bernard Yves Guidoux
Original assignee: Telecommunications Radioelectriques et Telephoniques SA TRT
Current assignee: Telecommunications Radioelectriques et Telephoniques SA TRT
Priority date: 1977-12-28
Filing date: 1978-12-21
Publication date: 1979-07-12
Also published as: SE438227B; JPS54100615A; FR2413821A1; FR2413821B1; DE2855185C2; CA1123960A; US4229825A; SE7813308L

Description

T.R.T.

17.10.1978 S ■ PHF 77598

Synchronisierschaltung für eine digitale Einrichtung

Die Erfindung betrifft eine Synchronisierschaltvmg zur Synchronisation einer digitalen Einrichtung mit einem externen Tiiktsignal, welche digitale Einrichtung eine Recheneinheit enthält, die in jedem ihrer mit dem externen Taktsignal zu synchronisierenden Arbeitszyklen eine externe Information zum Einlesen in einen Pufferspeicher und anschliessend eine Koeffizientenfolge in einer vorgegebenen Reihenfolge erhält, die ein Umlaufspeicher liefert, der aus Schieberegistern aufgebaut ist, deren Anzahl gleich der Anzahl von Koeffi-

1¹O zienten ist und deren Inhalt durch die Impulse aus einem Haupttaktgeber verschoben wird.

Ein Problem der Synchronisation einer digitalen Einrichtung dieser Art mit einem externen Taktsignal ergib L sich zum Beispiel in einem Digital empfänger für ein Daten— übertragungssystem. Die betreffende Digitaleinheit kann in diesem Fall ein selbstanpassender Leitungsentzerrer sein, dor bekanntlich mit Hilfe der selbsttätig eingestellten Koeffizienten die erhaltenen Daten bearbeitet und durch die automatische Einstellung den Ausgleich der Verzerrungen im TJbertragungskanal erreicht.

In d ic· ρ ein Beispiel enthält der Empfänger eine Taktrückgev/innungsschaltnng, die ausgehend vom empfangenen Datensignal das erwähnte externe Taktsignal synchron zur Taktfrequenz der Daten erzeugt. Die ankommenden Daten werden im Takt, dos externen Taktsignals codiert und auf einen

909828/0694

17.10.78

Pufferspeicher übertragen. Während der Datenübertragung ist die Wirkung des Entzerrers einwandfrei, wenn nach jedem charakteristischen Übergang des externen Taktsignals ein Arbeitszyklus der Recheneinheit mit konstanter Dauer ausgelöst wird, der ein erstes Zeitintervall zum Einlesen einer externen Information in den Pufferspeicher und ein zweites Zeitintervall zum Ansteuern der Recheneinheit mit der im Umlaufspeicher abgespeicherten Koeffizientenfolge enthält, wobei die Koeffizienten in einer vorgegebenen Reihenfolge erscheinen, d.h. mit dem ersten vorgegebenen Koeffizient anfangend und endend mit dem letzten vorgegebenen Koeffizient,

Diese Synchronisation der Arbeitszyklen der Recheneinheit stellt ein Problem dar,' das bis heute noch nicht zufriedenstellend gelöst worden ist, wenn man einen Umlaufspeicher bestehend aus dynamischen Schieberegistern verwenden möchte. Bekanntlich müssen diese Register ununterbrochen mit den Schiebeimpulseri versorgt werden, um die darin abgespeicherten Daten nicht verlorengehen zu lassen. Die bekannten Synchronisierschaltungen enthalten einen auf herkömmliche Weise aufgebauten Umlaufspeicher mit kaskadengeschalteten Registern zur Bildung einer Schleife, go dass, wenn die Register ununterbrochen mit Schiebeimpulsen versorgt werden, die Koeffizientenfolge ununterbrochen am Ausgang des UmlaufSpeichers erscheint. Um in diesen bekannten Schaltungen bei jedem Arbeitszyklus der Recheneinheit die Koeffizientenfolge in der gewünschten vorbestimmten Reihenfolge, erscheinen zu lassen, tritt unausweichlich eine kürzere oder längere Unterbrechung in den Schiebeimpulsen auf. Beispielsweise werden bei einer be-³" kannten Schaltung die Schiebeimpulse am Ende jedes Zyklus . unterbrochen, d.h. wenn der letzte Koeffizient der Koeffizientenfolge angekommen ist, und kehren zum Anfang des folgenden Zyklus zurück, um zunächst den ersteriKoeffizient der Folge erscheinen zu lassen. Mit einer derartigen

^J Schaltung entsteht also eine Unterbrechung beim Zuführen der Schiebeinipulse zwischen jedem Zyklus während der Datenübertragung, 'und zum Verwirklichen der Synchronisation bei einer neuen Über tr ageing kann die Unterbrechungsdauer einen

ORIGINAL INSPECTED 909828/0694 ^!μ

17-10.78 p*_f PHF 77598

Wert in der Grössenordnung einer Taktimpulsdauer der Daten erreichen.

Der Erfindung liegt die Aufgabe zugrunde, eine Synchronisierschaltung zu schaffen, bei der die Synchronisation verwirklicht und aufrechterhalten werden kann, ohne das Auftreten der Schiebeimpulse zu den Registern des UmlaufSpeichers zu unterbrechen, so dass die Verwendung dynamischer Register ermöglicht wird, die den wesentlichen Vorteil einer einfachen Grossintegration bieten.

Erfindungsgemäss enthält diese Synchronisierschaltung imUmlaufspeicher vor bzw. nach jedem Register vorgesehene Schalter, um die Koeffizienten insgesamt seriell in den kaskadengeschalteten Registern oder je für sich wortweise umlaufen zu lassen, wobei jeder Koeffizient in einem Register umläuft, einen Generator zur Bildung eines Worttakts mit Hilfe des Haupttaktgebers entsprechend der Umlaufdauer eines Koeffizienten in einem Register und einen Generator zur Bildung von Arbeitszyklen der Recheneinheit mit konstanter Dauer synchron zum Worttakt sowie eines Lesesignals für den Pufferspeicher beim Beginn jedes Zyklus, der von einem UbergangsdeLektor gestartet wird, der beim Auftreten eines Worttaktimpulses den charakteristischen Übergang des externen Taktsignals nach dem Ende jedes Zyklus detektiert, wobei die Schalter so gesteuert werden, dass die Koeffizienten

7-5 wortweise nach, dem Ende jedes Zyklus bis zum Zeitpunkt umlaufen, zu dem während des folgenden Zyklus der Pufferspeicher gelesen ist, und dass anschliessend die erwähnte Koeffizientenfolge serienweise bis zum Ende des erwähnten folgenden Zyklus umläuft.

Da die Schilltung nach der Erfindung ebenfalls den Vorteil einer hohen Geschwindigkeit beim Erreichen der· Synchronisation und einer einfachen Anpassung an die. Frequenz des extei-nen Taktsignals bietet, kann es sogar vorteilhaft sein, sie zu verwenden, wenn der Umlaufspeicher aus statischen Kippstufenreglstern aufgebaut ist.

Ausführungsbeispiele der Erfindung werden nachstehend an Hand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 einen Blockschaltplan der Synchronisierschaltung

909828/0694

17.10.78 ^f ■ PHF 77598

nach der Erfindung,

Fig. 2 den Aufbau eines in den bekannten Synchronisierschaltungen verwendeten UmlaufSpeichers, Fig. 3 den Aufbau eines in der erfindungsgemässen Synchronisierschaltung verwendeten UmlaufSpeichers,

Fig. k mehrere Signaldiagramme für ein besseres Verständnis der Wirkungsweise der Schaltung nach der Erfindung.

Der Blockschaltplan nach Fig. 1 stellt die Synchronisierschaltung nach der Erfindung in einem Beispiel dar, bei dem sie in einen Datenübertragungsempfänger eingebaut ist. Das vom entfernten Sender übertragene Datensignal erscheint am Eingang 1 des Empfängers. Dieses ankommende Datensignal erreicht eine Taktuückgewinnungsschaltung 2, welche ununterbrochen an ihrem Ausgang 3 e±n externes Taktsignal HE erzeugt, wobei dieses Taktsignal synchron zum Datentakt ist, wenn Daten übertragen werden. Die Frequenz dieses externen Taktsignals beträgt zum Beispiel 2h00 Hz für eine Ubertragungsbiträte von 2^00 Bit pro Sekunde. Das ankommende Datensignal in analoger Form gelangt ebenfalls an einen Abtaster-Codex- k, der im Takt des externen - Taktsignals ax"beitet und in diesem Takt codiex-te Abtastwerte des erhaltenen Signals erzeugt, die sehr allgemein als externe Digitalinformationen bezeichnet werden. Diese externen Digitalinformationen werden in einer Digitaleinheit bearbeitet, die im vorliegenden

Fäll beispielsweise ein an sich bekannter selbstanpassender Leitungsentzerrer ist, der eine Recheneinheit 5 und einen Umlaufspeicher 6 enthält, der Koeffizienten zur Verwendung in der Recheneinheit speichert.

Die vom Abtast-Coder k erzeugten, externen Digitalinformationen gelangen zum Eingang 7 der Recheneinheit 5 mit Hilfe des Pufferspeichers 8, der, wie unten näher erläutert, zu geeigneten Zeitpunkten zum Erreichen der Synchronisation der Digitaleinrichtung gelesen werden muss.

Dazu wird ein Lesesignal dem Anschluss 9 des Pufferspeichers

zugeführt. Die Recheneinheit 5 erzeugt die bearbeiteten externen Informationen, die dem Ausgang 10 der Digitaleinrichtung über das UND-Gatter 11 zugeführt werden. Die Bearbeitung der externen· Informationen in dei* Recheneinheit 5

909828/0694

17.10.78

erfolgt unter Verwendung einer bestimmten Anzahl von in den Umlaufspeicher 6 abgespeicherten Koeffizienten, die einer nach dem anderen in einer vorbestimmten Reihenfolge am Ausgang 12 dieses Speichers erscheinen, wobei ihre Bits seriell auftreten. Im herangezogenen Beispiel, in dem die Digitaleinrichtung ein selbstanpassender Entzerrer ist, ist es bekannt, dass die Koeffizienten periodisch erhöht werden, und in Fig. 1 erscheinen die Erhöhungen der Koeffizienten, die als an anderer Stelle berechnet vorausgesetzt werden,

^ am Anschluss 13 und werden einem Eingang lh des Umlaufspeicher s 6 über das UND-Gatter 15 zugeführt.

Der Taktgeber· 16 erzeugt das Haupttaktsignal H, dessen Frequenz den Rhythmus der Bits in dex~ Digitaleinrichtung bestimmt und gegenüber der Frequenz des externen Taktsignals viel höher ist. Das Haupt takt signal H gelangt an die Taktrückgewinnungsschaltung 2 zum Synchronisieren der Vorderflanken des externen Taktsignals HE mit den Vorderflanken des Haupttaktsignals H. Es erreicht ebenfalls die Recheneinheit 5 und schliesslich den Anschluss 17 des Umlauf—

2" Speichers 6 zur Steuerung des Auftretens der Koeffizientenbits am Ausgang 12 dieses Speichers.

Zur Vereinfachung der Beschreibung sei im weiteren angenommen, dass die Digitaleinrichtung fünf Koeffizienten A-...Aj. von je drei Bits b-| , b und b„ benutzt. Um die

^^J Digitaleinrichtung während der Datenübertragung entsprechend arbeiten zu lassen, muss nach jedem charakteristischen Übergang des externen Taktsignals HE ein Arbeitszyklus der Recheneinheit 5 gestartet werden, der ein erstes Intervall zum Lesen einer externen Information in den Pufferspeicher

*" und ein zweites Zeitintervall zum Ansteuern des Ausgangs des UmJ. auf Speichers 6 mit der Koeffizientenfolge der fünf Koeffizienten A₁... A enthält, wobei die Folge dabei mit dem ersten Bit b.. des ersten Koeffizienten A₁ anfängt und mit dem letzten Bit b des letzton Koeffizienten A^ endet.

^J Dei' Umlauf speicher 6 hat oinen normalen Aufbau, wie in Fig. 2 dargestellt, in der die Anschlüsse 12, lh und entsprechend der Fig. 1 angegeben sind. Dieser Speicher enthält ein Schieberegister 18, dessen Aufbau aus fünf

909828/0694

17.10.78 ό^_Λ PHF 7759S

Elementarregistern mit der Reihensehaltung von je drei Elementen besteht, so dass diese Register die aus je drei Bits b.. , b„ und b„ aufgebauten fünf Koeffizienten A₁ . . ,A-speichern kann, die in der gewünschten Reihenfolge gemäss der Figur angeordnet sind. Der Ausgang des Registers 18 ist an seinen Eingang über einen Eingang des Addierers 19 angeschlossen, dessen anderer Eingang mit dem Anschluss 1^4 zum Erhalten der Koeffizientenerhöhungen verbunden ist. Wenn am Anschluss 17 das Haupttaktsignal H anliegt, erzeugt

^ es die Schiebeimpulse des Registers 18, und die Koeffizienten laufen serienweise im Register um und erscheinen am Ausgang des Speichers 6. .

Die Synchronisation der Arbeitszyklen der Recheneinheit nach obiger Beschreibung hat einen Nachteil, der bis jetzt

'^ noch nicht zufriedenstellend gelöst wurde, wenn 'als Umlaufspeicher 6 in der Organisation nach Fig. 2 ein Schiebregister 18 vom dynamischen Typ verwendet wird. Bekanntlich müssen bei einem solchen Registertyp, das beispielsweise mit MOS-Transistoren aufgebaut ist, die Unterbrechungen bei den Schiebeimpulsen vermieden und sogar diese Schiebeimpulse für die Hochleistungsregister ununterbrochen aufrechterhalten werden, weil sonst die gespeicherten Informationen durch unvermeidbare Verluste in den Speicherkondensatoren verloren gehen können.

Jedoch muss in den Synchronisierschaltungen bekannter Art mit einem Umlaufspeicher 6 in der Organisation gemäss Fig. 2 eine längere oder kürzere Unterbrechung in den Schiebe— impulsen berücksichtigt werden.

Deshalb wird in einer bekannten Synchronisierschaltung

"

bei jedem charakteristischen Übergang des externen Taktsignals HE ein Arbeitszyklus der Recheneinheit 5 mit konstanter Dauer gestartet, der synchron mit den Impulsen aus dem Haupttaktsignal H detektiert wird. Die Schiebeirtipulse werden am Ende des zweiten Zeitintervalls jedes Arbeits-

zyklus unterbrochen, d.h. wenn am Ausgang 12 des Speichers das letzte Bit b„ des letzten Koeffizienten A.. erschienen ist, und sie erscheinen erst am Ende des ersten Zeitintervalls des folgenden Zyklus, um am Ausgang 12 das erste

909828/069A

17.10.78 /^y/i PHF 77598

Bit b.. des ersten Koeffizienten A₁ erscheinen zu lassen. Die Synchronisierschaltung ax^beitet auf diese Weise für die Dauei' zwischen zwei Datenübertragungen mit einem externen Taktsignal HE, dessen Phase und Frequenz mangelhaft definiert sind, und während einer Datenübertragung mit einem synchron mit dem Datentakt laufenden externen Taktsignal. Die Dauer der Unterbrechungen in den Schiebeiinpulsen ist also ungefähr gleich dem notwendigen Unterschied zwischen der Arbeitszyklusdauer und der Periode des externen Taktsignals. Zum Erhalten der Synchronisation bei einer neuen Datenübertragung, die zu einem beliebigen Zeitpunkt des erwähnten Ablaufs auftreten kann, kann die Dauer der Unterbrechung der Schiebe-impulse einen Wert gleich einer Periode des externen Taktsignals HB erreichen.

^ Bei dem in Fig. 1 dargestellten Ausführungsbeispiel wird das Erreichen dei- Synchronisation der Digitaleinrichtung ohne Unterbrechung der Schiebeimpulse ermöglicht, so dass es möglich ist, die Technik der dynamischen Register, die für eine Grossintegration besonders vorteilhaft ist, ohne Vorbe— halt im Umlaufspeicher 6 zu verwenden.

Die Synchronisierschalturig gemäss dem Ausführungsbeispiel der Erfindung ist mit einem Koeffizientenspeicher 6 ausgerüstet, der gemäss Fig. 3 organisiert ist. Eine bestimmte Anzahl identischer Elemente aus Fig. 2 und 3 führen gleiche Bezugsziffern. Zum Abspeichern von 5 Koeffizienten von je 3 Bits ist dieser Speicher aus 5 einzelnen Schieberegistern R₁...Rj, aufgebaut, die je für einen Inhalt von 3 Bits eingerichtet sind. Zwischen den Registern R₁ und R„ ist ein Schalter Cr₁ angeordnet, der entsprechend der Steuerung in der Stellung r oder t den Eingang der Regis Lexⁿs R₁ mit dem Ausgang des Registers R„ oder mit dem Ausgang des Registers R₁ verbindet. Zwischen den Registern R„ und R„ , R„ und R. , R. und R_ sind die Schalter Cr,,, Cr,,, Cr, angeordnet, deren Funktion gleich der von Cr₁ ist. Schliessllch

' " -

ermöglichL es der Schalter· Cr,-, den Eingang des Registers R-

. lnit dem Ausgang dieses Registers oder mit dem Ausgang des Registers R₁ über den Addier ei- 19 zu verbinden. Der Ausgang" des Registers R₁ ist mit dem Koeffizientenausgang 12 des

909828/0694

17.10.78

PHF 77598

Speichers 6 verbunden. Die Schiebeimpulse der fünf Register R₁...R- werden durch das Haupttaktsignal H gebildet, das am Anschluss 17 erscheint. Schliesslich werden die fünf Schalter Cr₁...Cr^ gleichzeitig durch ein binäres Steuersignal CM gesteuert, das am Anschluss 20 erscheint. In der Figur ist der Inhalt des Speichers 6 zu einem Zeitpunkt angegeben, zu dem die Register R₁ . . .R die 3 Bits b.. , b_?, b der Koeffizienten A₁...A- enthalten. Wenn das Steuersignal CM die Schalter Cr₁...Cr in die Stellung r bringt, ist ersichtlich, dass- die zur Bildung einer Schleife die in Reihe geschaltete Gesamteinheit der 5 Register R₁...R_ sich wie das Register 18 in Fig. 2 verhält, und der Speicher 6 arbeitet dabei als ein Umlaufspeicher, der seinen Ausgang 12 die Folge der fünf Koeffizienten A₁...A- für die Dauer des erneuten Umlaufs aller dieser Koeffizienten zuführt. Venn das Steuersignal CM die Schalter Cr₁...Cr- in die Stellung t bringt, ist jedes Register R₁ . . .R,. mit sich selbst verbunden, und somit läuft jeder Koeffizient in jedem Register um; diese Art des Koeffizientenumlaufs wird im weiteren mit Einzelwort-Umlauf bezeichnet.

Die Synchronisierschaltung nach der Erfindung ist also mit einem Speicher 6 gemäss Fig. 3 versehen und besteht aus verschiedenen Schaltungen, die in Fig. 1 dargestellt sind und deren Wirkung und Anordnung mit Hilfe der Signaldiagramme in Fig. ^l näher erläutert werden.

Das Diagramm ka. stellt das externe Taktsignal HE dar, das am Ausgang 3 der Taktrückgewinnungseinrichtung 2 entnommen wird. Die charakteristischen Übergänge dieses Taktsignals HE sind ansteigende, mit Pfeilspitzen angegebene Übergänge. Die Taktrückgewinnungseinrichtung 2 enthält einen frequenzgesteuerten Oszillator kO, der insbesondere das Haupttaktsignal H empfängt und auf herkömmliche Weise mit einer Phasenverriegelungsschleife verbunden 1st (nicht dargestellt), um den Anschluss des Ausgangs 3 ein externes

Taktsignal HE zuzuführen, bei dem die charakteristischer»

i Signalübergänge mit denen des Haupttaktsignals H gleich- 1

phasig sind. Wenn nun tatsächlich kein Signal am Anschluss 1 j erscheint, erzeugt der Oszillator ^O ein Signal HE, dessen \

909828/0694 ' j

17.10.78

PHF 77598

Frequenz und Phase nicht auf andere Weise geregelt worden sind. Die Taktrückgewinnungseinrichtung 2 ist ausserdem mit einer Einrichtung zum Erhalten der Synchronisation des externen Taktsignals HE mit dem Datentakt vom Erscheinen eines Datensignals am Anschluss 1 an bis zu einer neuen Übertragung versehen. Diese Einrichtung besteht aus einer Schaltung Ηλ , die die Übergänge des erhaltenen Signals am Anschluss 1 detektiert, und einer Schaltung kZ, die sofort den Empfang eines Datensignals am Anschluss 1 unter Erzeu-

'" gung eines schnellen Synchronsignals SR detektiert. Die Schaltung ^H detektiert zunächst die Übergänge des Dateritaktsignals, das vor der übertragung der eigentlichen Daten ausgesandt wird, und danach die Übergänge des Datensignals wähx-end der Übertragung. Die von den Schaltungen 41 und k2 erzeugten Signale gelangen zum frequenzgesteuerten Oszillator kO, der also vom Zeitpunkt des Erscheinens eines Datensignals am Anschluss 1 an ein externes Taktsignal HE synchron mit dem Datentakt· erzeugt. Ein derartiger Zeitpunkt ist im Diagramm 4a mit den Pfeilspitzen t„ dargestellt.

Vor dem Zeitpunkt t„ hat das externe Taktsignal HE, bei welchem Signal der charakteristische Übergang Tr zum Zeitpunkt t angegeben ist, eine beliebige Phase. Zum Zeitpimkt t₂, zu dem die Datenübertragung erfolgt, ändert sich die Phase des externen Taktsignals HE sprunghaft und

2b zeigt dessen charakteristischen Übergang Tr₁, der mit dem Datentakt synchron 1 auf.ü... Nach, dem Zeitpunkt t„ weist das externe Taktsignal HE während der Datenübertragung nacheinander die charakteristischen Übergänge Tr„, Tr_, usw. auf. Die schraffierten Zonen im Diagramm ka. stellen die Zeit-Intervalle anschliessend an die charakteristischen Übergänge Ti'.j , Tr₂, Tr„ ... usw. dar, bei denen der Lesevorgang für die Daten in den Pufferspeicher 8 erfolgen muss, die am Anschluss 1 erhalten, vom Abtaster-Coder h codiert und anschliessend in den Pufferspeicher übertragen sind.

Das Haupttaktsignal H, das vom Generator 16 erzeugt ist, ist iin Diagramm '(b dargestellt. Die ansteigenden Übergänge dienen dabei als SchiebeimpuJse in den Registern, die den Speicher 6 bilden, und sie dienen ebenfalls wie erläutert

909828/0694

17.10.78 \af PHF 77598

zur Synchronisation des externen Taktsignals HE im Oszillator

Das Haupttaktsignal H gelangt ebenfalls zum Impuls- z'ähler 21, der als Frequenzteiler ausgebildet ist und das Worttaktsignal HM nach dem Diagramm 4c erzeugt. Eine Periode des Worttaktsignals HM ist gleich der Umlaufzeit eines Koeffizienten in einem der Speicher 6 bildenden Register R₁...R₁-. Im gewählten Beispiel, in dem jeder Koeffizient aus drei Bits besteht, ist eine Periode des Worttaktsignals HM gleich drei Perioden des Haupttaktsignals H.

Das Worttaktsignal HM eri-eicht den Impulszähler 22, der durch einen Impuls des Nullstellsignals an seinem Anschluss 23 auf Null gestellt wird und eine bestimmte Anzahl von Impulsen des Worttaktsignals zählt, bis er seine Endstellung erreicht. Der Zähler 22 bleibt danach in dieser Endstellung, bis ein folgender Impuls des NullstelJLsignals erscheint, das gemäss nachstehender Erläuterung erzeugt worden ist. Am Ausgang Zh des Zählers 22 erscheint ein Signal, das das Ende des Zyklus FC angibt imd das Erreichen der Endstellung bedeutet. Dieser Zyklus FC ist im Diagramm hd dargestellt. Zu den Zeitpunkten t.. , t,,, die mit den abfallenden Übergängen bestimmter Impulse des Signals HM zusammenfallen, wird der Zähler 22 auf Null gestellt, und das Signal FC wird ebenfalls gleich Null. Der Zähler 22 zählt anschliessend die ansteigenden Übergänge des Worttaktsignals HM, und das Signal FC bleibt gleich "0", bis der Zähler seine Endstellung erreicht, die im ausgewählten Beispiel 6 gezählten Übergängen entspricht. Zu den Zeitpunkten wie t„ und t~ wird das Signal FC gleich "1". Die Zeltintervalle, bei denen das Signal FC "O" wird, haben die gleiche Dauer T wie die eines Arbeitszyklus der Recheneinheit 5· Ks ist klar, dass nach den erwähnten Vorgängen bei erfolgtem Start ein Arbeitszyklus immer bis zu seinem Ende fortläuft. In einem jeden dieser Arbeitszyklen liegt ein erstes Zeitintervall mit der Dauer *X ₁ , das parallel zu einer schraffierten Zone

^JJ verläuft und sich vom Zeitpunkt erstreckt, zu dem der Zähler 22 auf Null gestellt wird, bis zum Zeitpunkt, zu dem am Eingang des Zählers 22 der erste ansteigende Übergang des Worttaktsignals HM erscheint. Der Zähler 22 enthält

909828/0694

,7.10.78 / Sf₅Ff f

einen Dekoder, der-.an seinem Ausgang 25 ein Signal erzeugt, das während jedes Zeitintervalls T. den Lesevorgang einer externen Information in den Pufferspeicher 8 steuert. Jeder Arbeitszyklus hat ein zweites Zeitintervall mit einer Dauer T das sich vom Zeitpunkt, zu dem der Zähler 22 einen ersten ansteigenden Übergang des Worttaktsignals HM erhält, bis zum Zeitpunkt erstreckt, zu dem dieser Zähler seine Endstellung erreicht, die im gewählten Beispiel 6 ansteigenden Übergängen des Worttaktsignals entspricht. Jede Dauer T hat den Wert von 5 Perioden des Worttaktsignals, und während dieser Zeitintervalle mit einer Dauer von ^„ erscheint die Folge der fünf Koeffizienten A₁...A_ am Ausgang 12 des Speichers 6 zur Verwendung bei der Bearbeitung der externen, im Intervall Ύ gelesenen Information. Weiter unten wird erläutert, wie das Signal CM erhalten wird, das am Ausgang des Zählers 22 erscheint, um auf geeignete Welse den Koeffizientenunilauf in den Registern des Speichers 6 zu steuern.

Nachstehend wird beschrieben, wie das Hauptstellsignal zum Anschluss 23 des Zählers 22 zum Rückstellen des Zählers auf Null ei-zeiigt wird, nachdem dieser seine Endstellung erreicht hat, d.h. wenn das Signal des Endes des Zyklus FC gle:ich "1" ist. Zum Erzeugen dieses Nullstellsignals werden das Worttaktsignal HM und das Zyklusablaufsignal FC an das UND—Geitter 27 angelegt, das ein im Diagramm ^e dargestelltes Signal EHE erzeugt. Dieses Signal EHE, das also die Impulse des Worttaktsignals ausserhalb der Arbeitszyklen enthält, gelangt zum Ubergangsdetektor 28 für Übergänge in einer vorgegebenen Richtung, wobei der Detektor 28 ebenfalls das externe Taktsignal HE erhält. Das Signal EHE dient im Ubergangsdetektor 28 zum Abtasten des externen Taktsignals HE, und jeder charakteristische Übergang des externen Taktsignals HE erzeugt am Ausgang 29 des Ubergangsdetektors 28 einen IinpuLs des Signals EHE. Das an diesem Ausgang 29 erhaltene Signal ist im Diagramm hf dargestellt und ist das Nulls 1 ellsigiiciL zum Anschluss 23 des Zählers 22, tim diesen Zähler auf Null zurückzustellen, welcher Vorgang durch die abfallenden Übergänge des Nullstellsignals zu den Zeitpunkten wie t.. und fc_r gesteuert werden.

909828/0694

17.10.78 γ£ ?HF 77598

Das Diagramm kg stellt das Signal CM dar, das am Ausgang 26 des Zahlers 22 erzeugt wiz-d, um den Anschluss des Speichers 6 zugeführt zu werden, um gemäss Fig. 3 die Schalter Cr,...Cr_ zu steuern, d.h. den Umlaufbetrieb der

1 5
Koeffizienten in den Registern R₁...R-. Das Signal CM wird

"0" während der Zeitintervalle mit der Dauer Ύ die mit einer Impulsdauer in bezug auf die Intervalle gleicher Dauer f_p aus dem Diagramm kd verschoben werden. Mit Rücksicht auf die obigen Erläuterungen in bezug auf das Dia-.gramm kd ist es leicht ersichtlich, wie das Signal CM erzeugt werden kann. In einem jeden der Zeitintervalle T„, bei denen das Signal CM "0" wird, werden die Schalter Cr₁...Cr₁, des Speichers 6 in die Stellung r derart geschaltet, dass die Koeffizienten A₁ ...A- serienweise in den Registern R₁...R_ umlaufen und die fünf Koeffizienten A₁ . . .A₁. mit ihren BXtSb₁, b„, b_ in Sei-ie nacheinander am Ausgang 12 des Speichers 6 erscheinen. Wie im Diagramm ^h ersichtlich, erfolgt dieses Auftreten der fünf Koeffizienten in Serie am Ausgang 12 während der im Diagramm kd dargestellten Intervalle ^?» wobei mit dem ersten Bit b₁ des ersten Koeffizienten A₁ angefangen und mit dem letzten

Bit b„ des letzten Koeffizienten A_ beendet wird. Das 3 0

Signal CM wird "1" in den Zeitintervallen, deren variable Dauer immer ein Mehrfaches einer Periode des Worttaktsignals ist. In diesen Zeitintervallen, in denen das Signal CM "1" wird, nehmen die Schalter Cr. . . .Cr,. derart die Stellung t ein, dass die Koeffizienten A₁...A_ wortweise umlaufen, d.h. ein jeder in einem der Register R₁...R , und am Ausgang 12 des Speichers 6 erscheinen nur die 3 Bits b₁, b_p und b_ des Koeffizienten A₁. Im Diagramm 4h erscheint dieser Koeffizient A₁ am Ausgang 12 in den Zeitintervallen ausserhalb der Dauer t"„ gemäss dem Diagramm kd, wobei als erstes das Bit b.. des Koeffizienten A₁ und als letztes das letzte Bit b„ dieses Koeffizienten A₁ ankommt.

Schliesslich ist im Diagramm ki. das Signal MC dargestellt, das in der Schaltung 30 erzeugt ist und einerseits dem UND-Gatter 15, um die Änderung in den Koeffizienten im Spei-cher 6 durch die Erhöhung am Anschluss 13 vorzunehmen,

909828/0694

17.10.78 yi . FHP 77598

.und zum anderen dem UND-Gatter 11 zugeführt wird, um die Übertragung der Informationen aus der Recheneinheit 5 zum Anschluss 10 der Digitaleinrichtung auszulösen. Der Zustand dieses Signals MC geht von "0" nach "1", wenn die Digitaleinrichtung synchronisiert ist, d.h. wenn nach dem Empfang eines Datensignals am Anschluss 1 für eine neue Übertragung am Ausgang 12 des Speichers 6 die Folge der 5 Koeffizienten A₁...A_r erscheint. Aus den vorangehenden Erläuterungen geht hervor, dass die Schaltung 30 beispielsweise mit Hilfe einer Kippschaltung verwirklicht werden kann, deren Zustand sich am Ende des Lesesignals des Pufferspeichers ändert, das am Anschluss 25 des Zählers· erscheint, wobei diese Änderung im Zxistand nur einmal nach dem Erscheinen des schnellen Synchronsignals SR am Ausgang des Signaldetektors k2 erfolgt.

An Hand der Diagramme nach Fig. h lässt sich wie folgt die Wirkungsweise der Gesamtanordnung der erfindungsgemässen Synchronisierschaltung beschreiben. Vor dem Zeitpunkt t₂ wird kein einziges Datensignal dem Eingang 1 zugeführt, und anschliessend an den charakteristischen Übergang Tr (zum Zeitpunkt t ) des externen Taktsignal HE wird keine einzige externe Information vom Abtaster-Coder k codiert und auf den Pufferspeicher 8 übertragen. Aber durch den vorbescliriebenen Vorgang startet der Übergang Tr einen Arbeitsyklus mit der Dauer T- , der zum Zeitpunkt t.. anfängt und zum Zeitpunkt t„ abläuft und in einem Wert "0" des Signals FC zum Ausdruck kommt. Wie im Diagramm kh. angegeben, laufen die Koeffizienten vor dem Zeitpunkt t und während des Zeitintervalls C₁ des Zyklus wortweise im Speicher 6 um; sie laufen anschliessend serienweise bis zum Zeitpunkt t,, des Zyklusendes um. Wenn davon ausgegangen wird, dass das Signal MC (Diagramm 4i) gleich "0" ist, werden die im Speicher 6 umlaufenden Koeffizienten nicht geändert und die Informationen, die die Recheneinheit 5 erzeugen kann, werden ausser Betracht gelassen.

Wenn ein Datensignal am Eingang 1 erscheint, bestimmt das .im Signaldetektor ^42 erzeugte schnelle Synchronsignal SR das Erscheinen des charakteristischen Übergangs Tr₁ des externen Taktsignals HE zum Zeitpunkt t„, welcher synchron

909828/0694

-¹J

17.10.78 yi PHF 77598

mit dem Datentakt verlaufende Übergang Tr₁ beispielsweise

im Laufe des Zyklus zwischen t.. und t„ erscheint. Anschliessend ·· · j

an diesen Übergang Tr₁ wird eine externe Information im Abtaster-Coder K codiert und auf den Pufferspeicher 8 übertragen, in den sie nur im Zeitintervall anschliessend an den Übergang Tr „ und im Diagramm 4a als schraffierte Zone dargestellt eingelesen werden kann.

Nach diesem Zeitpunkt t„, zu dem der erste Zyklus nach obiger Beschreibung abläuft, laufen die Koeffizienten im

1" Speicher 6 wortweise um, und ein neuer Zyklus wird erst nach dem Erscheinen des charakteristischen Übergangs Tr„ des Signals HE zum Zeitpunkt tr ausgelöst. Dieser Übergang Tr„ löst die Codierung einer zweiten externen Information aus, die auf den Pufferspeicher 8 übertragen wird. Die Detektion des Übergangs Tr„ durch den obigen "Vorgang startet einen zweiten Zyklus mit einer Dauer "2" , der zum Zeitpunkt t_ anfängt, zum Zeitpunkt t~ abläuft und in einem Wert "O¹⁵ für das Signal FC zum Ausdruck kommt. Die Koeffizienten laufen noch wortweise um im ersten Zeitintervall ^₁ des

^iU zweiten Zyklus, das zum Zeitpunkt t,- abläuft. In diesem Intervall ~C .. wird die externe Information, die nach dem Übergang Tr₁ codiert und in den Pufferspeicher 8 eingespeist wurde, -dort aLisgelesen, um der Recheneinheit 5 zugeführt zu werden. Vorn Zeitpunkt t^ und bis zum Ende t„ des

nc '

zweiten Zyklus laufen die Koeffizienten serienweise im Speichel· 6 um und erscheinen in dieser Form am Ausgang zum Anlegen an die Recheneinheit 5· Ebenfalls vom Zeitpunkt t^ wird das Signal MC gleich "1" derart, dass die Koeffizienten im Speicher 6 geändert werden können und

die in der Recheneinheit 5 behandelten Informationen berücksichtigt werden können.

Am Ende t„ des zweiten Zyklus wiederholen sich die neuen Arbeitszyklen der Recheneinheit 5 auf gleiche Weise und werden nach je einem chai'akteristischen Übergang des

externen Taktsignals HE gestartet, wobei das Signal MC zur Auslösung der Änderung der Koeffizienten und zur Berücksichtigung der behandelten Information gleich "1" bleibt.

909828/0694

17.10.78 ?ζ FHF 77598

Es ist klar, dass mit der Synchronisierschaltung, die hier beschrieben wurde, die Schiebeimpulse in den Registern, die den Speicher 6 bilden, niemals unterbrochen werden, wodurch es möglich ist, auf sehr einfache Weise dynamische Register in Grossintegration zu verwenden. Jedoch kann die erfindungsgemässe Schaltung auch vorteilhaft in Umlaufspeichern bestehend aus statischen Kippstufenregistern verwendet werden, denn sie weist auf jede Weise den Vorteil einer hohen Geschwindigkeit in der Herbeiführung der Synch.ronisation auf, die in weniger als einer Periode des externen Taktsignals HE erfolgt. Ausserdem passt sich diese Schaltung selbsttätig an jede beliebige Frequenz des externen Taktsignals an, wobei vorausgesetzt sei, dass die erwartete Dauer eines Arbeitszyklus kürzer als die Periode dieses externen Taktsignals ist.

Das Ausführungsbeispiel wurde für den Fall beschrieben, dass sie in einem Datenübertragungsempfanger zum Synchronisieren einer Digitaleinrichtung, z.B. eines Entzerrers, verwendet wird. Es wird jedoch klar sein, dass sie auch in jeder anderen digitalen Bearbeitungseinheit benutzt werden kann, die die zu bearbeitenden Informationen mit einem Takt empfängt, der von seinem internen Taktsignal unabhängig ist.

909828/0694

Claims

17.10.78. / PHF 77598

PATENTANSPRÜCHE

Synchronisierschaltung zur Syncliror?isation einer digitalen Einrichtung mit einem externen Taktsignal, welche digitale Einrichtung eine Recheneinheit enthält, die in jedem ihrer mit dem externen Taktsignal zu synchronisierenden A.rbeitszyklen eine externe Information zum Einlesen in einen Pufferspeicher und anschliessend eine Koeffizientenfolge in einer vorgegebenen Reihenfolge erhält, die ein Umlaufspeicher liefert, der aus Schlebez*egis tern aufgebaut ist, deren Anzahl gleich der Anzahl von Koeffizienten ist und deren Inhalt durch die Impulse aus einem Haupttaktgeber verschoben wird, dadurch gekennzeichnet, dass ±ri Umlauf speicher vor bzw. nach jedem Register Schalter vorgesehen sind, um die Koeffizienten insgesamt seriell in den kaskadengeschalteten Registern odei' je für sich worüweise umlaufen zu lassen, wobei jeder Koeffizient in einem' Register* umläuft, dass ein Generator zur Bildung eines· Worttakts mit Hilfe des Haupttaktgebers entsprechend der Umlaufdauer eines Koeffizienten in einem Register und ein Generator zur Bildung von Arbeitszyklen der Recheneinheit mit konstanter Dauer sj'nohron zum Wort— takt sowie·eines Lesesignals für den Pufferspeicher beim Beginn jedes Zyklus vorgesehen sind, der von einem Uberga.ngsdetektor gestartet wird _s der bo.i.Jii Auftreten eines Worttakt-Impulses den charakteristischen Übergang des externen Taktsignals nach dem Ende jedes Zykliis detektiert, wobei die Schalter so gesteuert werden, daws die Koeffizienten wortweise

909828/0694

ORIQINA (WSPECTED

17-10.78 . 2 ■

nach dem Ende jedes Zyklus bis zum Zeitpunkt umieBÄie« zu» während des folgenden Zyklus der Pufferspeicher gelesen ist-, und dass anschliessend die erwähnte Koeffizientenfolge serienweise bis zum Ende des erwähnten folgenden Zyklus umläuft.

2. Synclironisierschaltung nach Anspruch 1, dadurch gekennzeichnet, dass zur Bildung der Arbeitszyklen der Recheneinheit ein Impulszähler für das Worttalctsignal vorgesehen ist, der durch die Impulse eines Nullstellsignals auf Null zurückgestellt wird und der zählt, bis er seine Endstellung mit einer vorgegebenen Anzahl von Impulsen dos Worttaktsignals entsprechend der Dauer eines Zyklus erreicht, wobei

die Impulse des Nullstellsignals am Ausgang eines Ubergangs- * ·*

detektors für Impulse einer vorgegebenen Übergangs-Richtung ankommen, in dem das externe Taktsignal mit Hilfe von Impulsen abgetastet wird, die ein UND-Gatter erzeugt, das die Impulse des Worttaktsignals und ein Zyklusablaufsignal empfängt, das angibt, dass die Endstellung des Zählers erreicht ist, welcher Zähler mit einem Dekodierer versehen

?.O ist zur Bildimg des Lesesignals für den erwähnten Pufferspeicher von jedem Zeltpunkt, zu dem der Zähler auf Null gestellt ist, bis zum Zeitpunkt, zu dem er eine Zwischenstellung erreicht, und zur Steuerung der Schalter des UmlaufSpeichers derart, dass die Koeffizienten wortweise von jenem Zeitpunkt umlaufen, zu dem der Zähler seine Endstellung am Ende eines Zyklus erreicht, bis zum Zeitpunkt, zu dem er die erwähnte Zwischenstellung im folgenden Zyklus erreicht, und dass die erwähnte vorgegebene Koeffizientenfolge serienweise zwischen den Zeitpunkten umläuft, zu denen in jedem Zyklus der Zähler die erwähnte Zwischenstellung und seine Endstellung erreicht.

3. Synclironisierschaltung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der Umlaufspeicher aus dynamischen Schieberegistern aufgebaut ist.'

3^J «l-, ,Synchronisierschaltung mich einem der Ansprücfie 1 bis für einen Datenempffinger mit e.inem Datenrückgewinnungskreis der das Signal des externen Taktgebers erzeugt, mit einem Abtaster-Coder, der die codierten Abtastwerte der ankommenden

0 9828/069 4 ORIGiNAUNSPECTED

17.10,78 3 . PHF 77598

285518$

Daten einem Pufferspeicher zuführt, sowie mit einer Digital-einriclitung zum Bearbeiten der erwähnten codierten Abtastwerte mit Hilfe durch einen Umlaufspeicher gelieferter Koeffizienten, dadurch gekennzeichnet, dass der erwähnte Rückge-

S winnuiigskreis einen frequenzgesteuerten Oszillator enthält, der ununterbrochen ein externes Taktsignal erzeugt und mit einem Detektor für die Übergänge im ankommenden Signal sowie mit einem Detektor für das Datensignal verbunden ist, um einen charakteristischen Übergang des externen Taktsignals

^ synchron mit dem Datentaktsignal zu erzeugen, sobald ein Datensignal erhalten wird.

5. Synclironisxerschaltung nach Anspruch k mit einem Umlaufspeicher für einstellbaren Koeffizienten, dadurch gekennzeichnet, dass eine Schaltung zum Detektieren des

*° Zeitpunkts vorgesehen ist, zu dem der erste serielle Umlauf der Koeffizientenfolge gestartet wird, der dem Erscheinen eines Datensignals am Eingang des Empfängers folgt, und zum Auslösen der Änderung in den Koeffizienten bzw. der Berücksichtigung der bearbeiteten Informationen von diesem

Z e i tpunkt an.

909828/0694