DE2012819C3

DE2012819C3 - Anordnung zum Umsetzen digitaler Daten von Parallel- in Seriendarstellung

Info

Publication number: DE2012819C3
Application number: DE2012819A
Authority: DE
Inventors: Roger C. Palo Alto Calif. Dahlberg (V.St.A.)
Original assignee: Singer Co
Current assignee: Singer Co
Priority date: 1969-03-21
Filing date: 1970-03-18
Publication date: 1974-08-29
Also published as: GB1259268A; JPS4947571B1; US3631464A; DE2012819A1; DE2012819B2

Description

)ie Erfindung betrifft eine Anordnung zum Um- :en digitaler Daten von Parallel- in Scriendarstelg mit einem Register zur Aufnahme der Information in Paralleldarstellung mit einer vorbestimmten Geschwindigkeit, an dessen Ausgängen eine Mehrzahl von Übertragungsgliedern angeschlossen sind, die durch Steuersignale aufeinanderfolgend wirksam gemacht werden, wobei die Steuersignale in einer einen Oszillator, einen Binärzähler und einen Dekodierkreis enthaltenden Einrichtung so erzeugt werden, daß die im Register gespeicherte parallele Information in Seriendarstellung am Ausgang der Übertragungsglieder

ίο auftritt. Eine solche Anordnungsoll die digitalen Daten aus einer Anzahl Binärbits in einen kontinuierlichen Strom von Serienbinärbits umformen, und zwar unabhängig von einer Änderung der Folgegeschwindigkeit der ankommenden Informationen.

Eines der Hauptprobleme bei solchen Anordnungen zum Umsetzen digitaler Daten von Parallel- in Seriendarstellung ist die zeitliche Steuerung der Übertragung einer Anzahl Bits, die auf einer gleichen Anzahl Leitungen gleichzeitig erscheinen, in einen

ao Serien-Strom von Bits auf einer einzige.! L^i.ung. Aus der deutschen Auslegeschrift 1 162408 ist eine Anordnung bekannt, bei der ein freilaufender Oszillator die Einrichtung zur Erzeugung der Steuersignale für die Übertragungsglieder gnsteuert. Dabei tritt aber

das Problem auf, einen kontinuierlichen Strom von Informationen in Serienform zu schaffen, ohne daß darin irgendwelche Diskontinuitäten vorhanden sind. Diese Schwierigkeiten ergeben sich aus der Tatsache, daß die Folgegeschwindigkeit der ankommenden

Wörter sich über einen kleinen Bereich ändert, wobei diesr Änderung hauptsächlich auf eine Änderung der Geschwindigkeit der Speichermedien zurückzuführen ist, aus welchen die ankommenden Wörter zurückgewonnen werden.

Wegen dieser Probleme der bekannten Parallel-Serien-Umsetzer ergeben sich offensichtlich verschiedene Nachteile bei bestimmten Anwendungen solcher Umsetzer. Ein Beispiel für eine derartige Anwendung ist das Umsetzen von Binärdaten, dh in einem umlaufenden magnetischen Speicher in !"ärallelfoirm aufgezeichnet sind, in einen Serienstrom von Binärbits für die Darstellung auf einem Fernsehraslcr. Ein Video-Signal für die Fernschrasterdarstellung wird aus dem Serienstrom von Bits gebildet, "sr unabhängig von irgendeincr Änderung der Geschwindigkeit des umlaufenden Speichers kontinuierlich bleiben muß, weil sonst jede Diskontinuität in dem Video-Signal als sich wiederholendes Muster in der Darstellung erscheint.

Aufgabe der Erfindung ist, einen Umsetzer anzugeben, bei dem trotzzeitlicher Schwankungen der Geschwindigkeit dci parallelen Eingangsinformation die ausgegebene Scricninformation keine Diskontinuitäten aufweist. Diese Aufgabe löst die Erfindung bei einer Anordnung der eingangs angegebenen ArI dadurch, daßdie die Steuersignale für die Übcrlragungsgliedcr erzeugende Einrichtung einen Zeitgeberkreis zum Erzeugen von Zeitsteucrimpulsen mit der vorbestimmten Geschwindigkeit und eine Vcrglcichscinrichtung enthält, die einen Ausgang des Oszillators mit den Zeitsteucrimpulsen vergleicht, und mit dem erhaltenen Fehlersignal die Frequenz des Oszillators steuert.

Der Oszillator kann einen Flip-Flop-Kreis, ein erstcs Tor, das einen mit einem Ausgang des Flip-Flop-Krciscs verbundenen Eingang und einen mit einem Eingang des Flip-Flop-Kreises verbundenen Ausgang besitzt, und ein zweites Tor aufweisen, das einen mit

einem anderen Ausgang des Flip-Flop^Kreises verbundenen Eingang und einen mit einem anderen EtngangdesFlipjFlop-ICreises verbundenen Ausgang besitzt, wobei der andere Eingang jedes Tores an eine Spannungsquelle zum Steuern der Frequenz des Os zillators angeschlossen ist,

Ausführungsbeispiele der Erfindung werden nachstehend an Hand der Zeichnung näher erläutert Es zeigt

Fig. 1 ein Blockschaltbild einer Anordnung zur Umsetzung digitaler Daten von Parallel- in Seriendarstellung,

Fig. 2 verschiedene Wellenformen an der Vergleichseinrichtung,

c if',⁸U-If!? ^tei!r?!f ^aIs Blockschaltbild dargestelltes Schaltbild des Oszillators,

Fig. 4 ein Blockschaltbild des Zählers
Fi g. 5 ein teilweise als Blockschaltbild dargestelltes Schaltbild des Zeitgeberkreises und der einen Flip-Flop-Kre.is enthaltenden Vergleichseinrichtung

Fig. 6 ein Schaltbild des Filterkreises der Vergleichseinrichtung,

Fig. 7 ein Blockschaltbild des Dekodierkreises Fig. 8 ein Blockschaltbild des Datentjswertkreises,

Fig. 9 ein Blockschaltbild des Registers

Fig. 10 ein Blockschaltbild der Übertragungsglie-

Fig. 11 einige Wellenformen zur Erläuterunii der Funktionier Anordnung nach Fig. 1 bei der Umsetzung in Paralleldarstellung vorliegenden Datenwörtern in einen kontinuierlichen Strom von Serienbinürbits.

Der in Fig. 1 dargestellte Umformer, der eine Anordnung zur Umsetzung digitaler Daten von Parallelin Senendarstellung bildet, enthält eine Speichervorrichtung 12, die eine magnetische Trommel od dgl sein kann und die Digitalwörter in Parallelform einem N-Bits-Registcr 14zuführt. Ein Datenauswertkreis 16 ermöglicht dem Register 14, die Digitaldaten aus der Speichervorrichtung 12 aufzunehmen. Sobald einmal die Informationen in dem Register 14 aufgenommen sind, stehen sie auf Ausgangsleiti-ngen 14<j, 146... 14/1 zur Verfügung, um in einen Serienstrom von Informationen übertragen zu werden. i

Es ist eine Mehrzahl von Übertragungsgliedern Ul vorgesehen (es sind N-Glieder dargestellt), die als UND-Tore ausgebildet find und deren Signaleiiigiingc jeweils mit den Ausgangsleitungen 14α...14/ι verbunden sind. Durch aufeinanderfolgendes Wirksam machen der einzelnen Übertragungsglieder 18 werden die auf den Leitungen Ua... 14 η befindlichen Inforimationen auf einer Ausgangsleitung 20 in einem Sei rienstrom verfügbar gemacht. Es ist leicht zu erken nen, daß die zeitliche Steuerung der den betreffenden Übertragungsgliedern 18 zugeführlen Wirksamma· chungs- oder Steuerimpulsen von kritischer Wichtig keit ist, wenn gewünscht wird, einen kontinuierlichen Strom von Serienbinärbits auf der Aiisgangsleitiing 20 zu erhalten. Wie bereits oben erwithnl, kann die FoI-gegeschwindigkeit der von der Speichervorrichtung 12 ankommenden Wörter sich etwas ändern, was zu einer Diskontinuität in dem Strom der Serienbinärbits führt, die am Ausgang der Übertragungsglieder 18 verfügbar sind.

Die Erfindung behebt oder vermindert dieses Diskontinuitätsproblcm, indem eine phasenverriegelte Schleife in dem Stromkreis vorgesehen ist, welche die Steuerimpulse den Übertragungsgliedern 18 zuführt Insbesondere ist ein spannungsgesteuerter Oszillatoi 22 mit einem Zähler 24 verbunden, welcher den Aus gang des Oszillators 22 effektiv durch einen vorbe

s stimmten Faktor teilt. Ein Ausgang des Zählers %<■ ist mit einem Decodierkreis 26 verbünden, der der einzelnen Übertragungstoren 18 Steuerimpulse zu führt, und ein anderer Ausgang des Zählers 24 wire zum Triggern des Datenauswertkreiseslö verwendet

ίο Eine der Speicherspuren in der Speichervorrichtung 12 enthält Zeitsteuerinformationen, die einerr Zeitgeberkreis 28 (dock circuit) zugeführt werder und die mit der Übertragung der Informationen aus der Speichervorrichtung 12 in das Register 14 syn-

chronisiert sind. Der Zeitgeberkreis 28 erzeugt eine Reihe von Zeiisteuerimpulsen im Ansprechen auf die aus der Speichervorrichtung 12 erhaltenen Zeitsteuerinformationen.

Es ist ein Flip-Flop-Kreis 30 vorgesehen, der aul

ao einen von dem Zähler 24 erhaltenen Ausgang und auf die von dem Zeitgeberkreis 28 erzeugten Zeitsteuerimpulse anspricht, und "'s Ergebnis davon isi die Ausgangswellenform des Flin-Flop-Kreises 30 eine Rechteckwelle, deren mittlerer Gleichstromwert dem Phasenfehler zwischen den von dem Zeitgeherkreis 28 ankommenden Zeitsteuerimpulsen und den ins Positive gehenden Flanken der Signale der letzten Zählstufc des Zahlers 24 proportional ist. Der Rechteckwellenausgang des Flip-Flop-Kreises 30 wird mittels eines Filterkreises 32 gefildet, der eine Fehlergleichspannung erzeug!, die dem Oszillator 22 zum Steuern seiner Frequenz zugeführt wird.

Die in Fig. 2 dargestellten Wellenformen sind für das Verständnis des gemäß einem offenen Stromkreis erfolgenden Arbeitens der phasenverriegelten Schleife nützlich, die den Oszillator 22, den Zähler 24, den Zeitgeberkreis 28, den Flip-Flop-Kreis 30 und den Filterkreis 32 enthalt. Der Zähler 24 führt dem Flip-Flop-Kreis 30ein Signal zu, welches die in Fig. 2 dargestellte Wellenform 34 hat. Der Zeitgeberkreis 28 führt dem Flip-Flop-Kreis 30 Zeitsteuerimpulse zu, welche di<: Wellenform 36 haben. Der Eingang zu dem Filterkreis. 32 ist ein offener Stromkreis. Der Ausgang des Flip-Flop-Kieises 30 ist eine Rechteckwelle, welche die in Fig. 2 dargestellte Wellenform 38 hat und einen mittleren (jleichslromwcrt besitzt, der dem Phasenfehler zwischen dem von dem Zeilgeberkreis 28 ankommenden Zeiistcuerimpuls und den ins Positive gehenden Flanken des aus dem Zähler 24 erhaltenen Signals proportional ist.

Wie aus Fig. 2 ersichtlich ist. wird der Flip-Flop-Kreis 30 durch jeden positiven Übergang der V'cllenfi./m 34 ergänzt und durch jeden aus dem Zeitgeberkreis 28 erhaltenen Impuls eingestellt (»SET«)- Die beiden ersten positiven Impulse 38(7 und 38/; der Wellenform 38 demonstrieren die Impulsbreite, die wahrend der Bedingung erhalten wird, unter welcher der Oszillator 12 einen Ausgang von der gewünschten Fiequenz liefert. Die positiven Impulse 38r und 38</ der Wellenform 38 demonstrieren die Impulsbreite, die während einer Bedingung erhallen wird, unter welcher die Frequenz des Ausgangs des Oszillators 22 kleiner als die gewünschte Frequenz ist, und die positiven Impulse 38c und 38/ der Wellenform 38 uemonstrieren die Impulsbreite, die während Bedingungen erhalten wird, unter welchen die Frequenz des Ausgangs des Oszillators 22 größer als die gewünschte Frequenz ist.

Fig. 3 zeigt ein teilweise in Blockform und teilweise in schcmatischer Form gehaltenes Diagramm des Oszillators'22des Umformers gemäß Fig. 1. Der Oszillator 22 ist grundsätzlich ein astabilcr Multivibrator, der von einem Flip-Flop-Kreis 40 und zwei logischen NOR-Torcn 42 gebildet ist. Die Schaltschwcllc, und damit die Verzögerungszeit der Tore 42, wird durch die an einen Eingang 44 angelegte Spannung gesteuert. Die Spannung an dem Eingang 44 wird teilweise von einem Spannungstcilcrnetzwerk, welches ein Potentiometer 46 enthält, dessen Schieber mit dem Eingang 44 verbunden ist, und teilweise von einer Spannung entwickelt, die dem mittleren Cilcichstromwert des Signals am Ausgang des Flip-Flop-Krciscs 30 proportional ist, das von dem Filterkreis 32 entwickelt wird und einem Anschluß 48 zugeführt wird, der mit dem Eingang 44 verbunden ist.

Das eine Tor 42 hat einen Ausgang, der mit dem Einstell-Eingang »5« des Flip-Flop-Krcises 40 verbunden ist, und einen Eingang, der über einen Widerstand 49 mit dem »1 «-Ausgang des Flip-Flop-Kreises 40 verbunden ist. Das andere Tor 42 hat einen Ausgang, der mit dem Rückstellcingang »Ä« des Flip-Flop-Kreises 40 verbunden ist, und einen Eingang, der über einen Widerstand 50 mit dem »0«-Ausgang des Flip-Flop-Kreises 40 verbunden ist. Ein weiteres Tor 52 überträgt den Ausgang des Flip-Flop-Krcises 40 auf eine Ausgangsleitung 54.

Die Tore 42 sind von emittergckoppelten integrierten logischen Stromkreiselemcnten gebildet, die von der nichtsättigenden Art sind, so daß der Oszillator 22 des Umformers gemäß F ig. 1 bei Verwendung von Digitalelementen einen linearen Funktionsausgang liefert.

Der Zähler 24 des Umformers gemäß Fig. 1 ist in Fig. 4 in Form eines Blockdiagramms dargestellt, und er enthält drei Flip-Flop-Kreise 56, 58, 60 und ein Tor 62. Zwei Eingänge jedes der Flip-Flop-Kreise 56, 58, 60 sind mit einem Eingangsanschluß 64 verbunden, der an einen Ausgang des Oszillators 22 angeschlossen ist. Ausgänge 56a, 58a, όθα des Flip-Flop-Kreises 56 ist mit dem einen Eingang des Tores 62 und mit zwei Eingängen des Flip-Flop-Kreises 58 verbunden.

Die Flip-Flop-Kreise 56,58.60 sind von der gepufferten JK-Type, so daß. wenn an dem Ausgang 56fr des Flip-Flop-Krciscs 56 ein »0«-Pegel erscheint, der Flip-Flop-Kreis 58 so konditioniert wird, daß er beim Auftreten eines Impulses an dem Anschluß 64 seinen Zustand ändert. Ein Ausgang 58fr des Flip-Flop-Kreises 58 ist mit dem anderen Eingang des Tores 62 verbunden, so daß, wenn an den beiden Eingängen des Tores 62 ein »0«-Pegel erscheint, eine am Ausgang des Tores 62 auftretende »0« den Flip-Flop-Kreis 60 derart konditioniert, daß er beim Auftreten eines Impulses an dem Anschluß 64 seinen Zustand iindert. Ein Ausgang 60b des Flip-Flop-Kreises 60 ist mit einem Eingang des Datenauswertkreises 16 und mit einem Eingang des Flip-Flop-Kreises 30 des Umformers gemäß Fig. 1 verbunden.

Der Zeitgeberkreis 28 und der Flip-Flop-Kreis 30 des Umformers gemäß Fig. 1 sind im einzelnen in Fig. 5 dargestellt. Wie aus Fig. 5 ersichtlich ist, umfaßt der Zeitgeberkreis 28 zwei Fiip-Flop-Kreise 66 und 68, die von der gepufferten JK-Typc sind. Ein von der Speichervorrichtung 12 des Umformers gemäß Fig. 1 erhaltenes Zeitsteuersignal wird einem Eingang des Zeitgeberkreises an einem Anschluß 70 zugeführt, der mit einem Eingang des Flip-Flop-Kreiscs 66 verbunden ist. Der Flip-Flop-Kreis 66 wird beim Auftreten einer ins Negative gehenden Flanke des Signals konditioniert und bei dem nachfolgenden Auftreten einer ins Positive gehenden Flanke des Signals gciriggcrt.

Ein RC-Zeitkonstantenkreis72ist mit einem Ausgang des Flip-Flop-Kreises 66 verbunden und erzeugt an einem Rückstclleingang 74 einen Zcitverzögerungs-Rückstcllimpuls. Durch einen aus dem Flip-Flop-Kreis 66 erhaltenen zweckentsprechenden Ausgang wird der Flip-Flop-Kreis 68 konditioniert und getriggert, um einen Ausgangsimpuls an den Einstelleingang »S« des Flip-Flop-Krciscs 30 zu liefern. Ein RC-Zeitkonstantenkreis 76, der zwischen einem Ausgang des Flip-Flop-Kreises 68 und dessen Rückstell-Eingang »/?« geschaltet ist, steuert die Impulsbreite des dem Flip-Flop-Kreis 30 zugeführten Signals. Die JK-Eingängc des Flip-Flop-Kreises 30 sind mit dem

ao Ausgang 60b des Zählers 24 (F i g. 4) verbunden, und ein Ausgang des Flip-Flop-Kreises 30 ist über eine Leitung 78 mit dem Filterkreis 32 des Umformers gemäß Fig.1 verbunden.

In Fig. 6 ist der Filterkreis 32 dargestellt, bei dem

»5 mit einem Eingangsanschluß 80 die Ausgangsleitung 78 des Ftip-Flop-Kreises 30 (Fig. 5) verbunden ist. Der Filterkreis 32 bildet im wesentlichen einen Arbeitsverstärker, der mit einer kapazitiven Rückkopplung zur Durchführung einer Integration versehen ist.

Im besonderen ist der Eingangsanschluß 80 über einen Widerstand 82 mit der Basis eines Transistors 84 verbunden. Der Kollektor des Transistors 84 ist über einen Widerstand 85 an Erde angeschlossen, und sein Emitter ist über einen Widerstand 86 mit dem negativen Pol einer Spannungsquelle verbunden. Ein Transistor 87 ist zwischen Erde und den Emitter des Transistors 84 geschaltet, und die Basis des Transistors 87 ist mit dem positiven Pol der Spannungsquelle verbunden.

Der Kollektor des Transistors 84 ist mit der Basis eines Transistors 88 verbunden, dessen Kollektor an Erde angeschlossen ist. Der Emitter des Transistors 88 ist über einen Widerstand 89 mit dem negativen Pol der Spannungsquelle verbunden. Außerdem ist der Emitter des Transistors 88 über einen Widerstand 90 und einen diesem parallelgeschalteten Kondensator 92 mit der Basis des Transistors 84 ver'. nnden. Zwischen den Emitter des Transistors 88 und den negativen Pol der Spannungsquelle ist ein Kondensator 93 geschaltet. Der Ausgang aus dem Filterkreis 32 wird über einen Widerstand 94 erhalten. Im Betrieb entwickelt das dem Eingangsanschluß 80 zugeführte Rechteckwellensignal am Ausgang des Filterkreises 32 ein Gleichstromsignal, welches dem Mittelwert des Rechteckwellen-Eingangssignals proportional ist.

Der in Fig. 7 dargestellte Decodierkreis 26 des Umformers gemäß Fig. 1 enthält mehrere Tore 95 96 und 97. Die Ausgänge 56a, 58a und 60a des ir Fig. 4 dargestellten Zählers sind mit Eingangsan Schlüssen 95a bzw. 96a, 97a des Decodierkreises ver bunden. Die auf Leitungen 95b, 96b und 97b erschei nenden Ausgänge haben die gleiche Polarität wie da: den betreffenden Toren zugeführte Eingangssignal während die auf Leitungen 95c, 96c und 97c erschei nenden Ausgänge eine Polarität haben, die derjenigei des den Eingängen der betreffenden Tore zugeführtei Signals entgegengesetzt ist. Das Ergebnis ist, daß di< an den Ausgängen der Tore 95,96 und 97 erscheinen

den Singale ein aus drei Bits bestellendes Digitalwort liefern, welches dazu verwendet wird, die Übcrlragungstore 18 (Fig. I) wirksam zu machen.

In Fig. 8 ist der Datenauswertkreis 16 des Umformers gemäß Fig. 1 dargestellt. Ein Tor 98 ist mit drei Eingängen versehen, die mit der¹. Ausgangsleitungen 95c, 96c und 97c des in Fig. 7 dargestellten Decodierkreises verbunden sind. Nur wenn jeder der dem Tor 98 zugeführten Eingänge eine »0« ist, ist der Ausgang auf einer Leitung 100 ebenfalls eine »0«. Der Datenauswertkreis 16 enthält ferner einen Flip-Flop-Kreis 102, der einen Eingang hat. welcher mil der Ausgangsleiuing 60b des in Fig. 4 dargestellten Zählers verbunden ist. Ein R('-Zeilkonstantenkreis 104 ist zwischen einen Ausgang und einen Rüekstell-Eingangdcs Flip-Flop-Kreises 1102 geschallet, um die Impulsbreite an dem Ausgang zu steuern. Der Ausgang des Flip-Flop-Kreises 102 ist mil zwei Toren 106 verbunden, die eine Umkehrung des Signals durchführen und einen Ausgang auf Leitungen 106« und 106/? liefern.

In Fig. 9 ist das Register 14des Umformers gemäß Fig. 1 im einzelnen dargestellt. Mine Mehrzahl von Torpaaren 108 bis 115 ist so angeordnet, daß sie ein entsprechendes Informationsbit an ihrem betreffenden Eingangsanschluß 108«, 109« usw. und das Kompli ment eines entsprechenden HiIs an ihrem Eingangsanschluß 108/j. 109/) usw. empfangen. Jedes Tor 108 wird durch einen Impuls wirksam gemacht, der einem Anschluß 107 zugeführt wird, welcher mit der Alisgangsleitung 100(Fig. 8) verbunden ist. Die Torpaare 109, 110 und 111 werden durch einen Impuls wirksam gemacht, der einem Anschluß 116 zugeführt wird, welcher tnit der Ausgangsleitung 106« (Fig. 8) verbunden ist. Die Torpaare 112. 113, 114 und 115 werden durch einen Impuls wirksam gemacht, der einem Anschluß 125 zugeführt wird, welcher mit der Ausgangsleitung 106b (Fig. S) verbunden ist.

Das Digitalwort, das den Eingangsanschlüssen der Torpaare 108 bis 115 zugeführt wird, wird auf eine Mehrzahl von Flip-Flop-Kreisen 117 bis 124 übertragen, wenn ein Wirksammachungsimpuls am Eingang eines entsprechenden Tores der Tore 108 bis 115 auftritt. Sobald die Informationen in die Flip-Flop-Kreise 117 bis 124 eingegeben sind, stehen sie an deren Ausgangsanschlüssen 126 bis 133 zur Verfügung.

In Fig. 10 sind die Übertragungsglieder 18 des Umformers gemäß F ig. 1 im einzelnen dargestellt. Es ist eine Mehrzahl von Toren 135 bis 142 vorgesehen, deren jedes mit vier Eingängen versehen isl, von denen drei Eingänge mit den betreffenden Ausgängen des Dccodicrkrcises 26 (Fig. 7) verbunden sind, während der vierte Eingang mit einem betreffenden Ausgangsanschluß der Ausgangsanschliisse 126 bis 133 des Registers 14 (F i g. 9) verbunden ist. Die Ausgänge der Tore 135 bis 142 werden jeweils über entsprechende Tore 145 bis 152 übertragen, wenn einem Anschluß 154 ein Wirksammachiingssignal zugeführt wird. Die Ausgänge der Tore 145 bis 152 sind miteinander verbunden und an einen Eingang eines Tores 156 angeschlossen, welches einen wahren Wert der Informationen auf einer Ausgangsleitung 158 und einen Komplementweri der Informationen auf einer Ausgangsicitung 160 liefert.

Zur Erläuterung der Arbeitsweise des hier aufgezeigten Digilal-Parallcl-Scrien-l!informers wird auf Fig. 11 Bezug genommen, in der mehrere in der Sehaliuim auftretende Wellenformen wiedergegeben sind, die mit A bis N bezeichnet sind. Die Wellenformcn A bis // stellen acht typische Informalionsbits dar. die der Speichervorrichtung 12 entnommen und dem Register 14 zugeführt werden. Demgemäß würde das dem Register 14 zugeführte erste Informationswort aus den Minärbits 10 10 1 10 0 bestehen. Der Ausgang des Datenauswertkreises 16 hat die in Fig. 11 wiedergegebene Wellenform /, und er tritt während der ersten Zahlung in einem Zählz.yklus des

ίο Zählers 24 auf. Dieser Ausgang erscheint auf den Leitungen 106« und 106/) (Fig. 8). Wegen der besonderen Verbindungsart des Tores 98 des Kreises 16 mil dem Ausgang des Dccodierkreises 26 (Fig. 7) wird auf der Leitung 100 des Kreises 16 (F ig. 8) ein Ausgangsimpuls während der achten Zählung eines Zählzyklus des Zählers 24 erhalten.

Gemäß Fig. 11 werden Informationen in Aufeinanderfolge von den Toren 135 bis 142 durchgelassen (gated), wobei das Tor 135 Informationen während eines ersten Zählz.yklus durchläßt, das Tor 136 Informationen während eines zweiten Zählz.yklus durchläßt, das Tor 137 Informationen während eines drillen Zählz.yklus durchläßt usw. Demgemäß werden Informationen, wenn sie von dem Tor 142 während der achten Zählung durchgelassen werden, in den Flip-Flop-Kreis 117des Registers 14 (Fig. 9) eingegeben. Außerdem werden Informationen, wenn sie von dem Tor 135 während der ersten Zählung des Zählzyklus durchgelassen werden, in die Flip-Flop-Kreise 118 bis 124 des Registers 14 (Fig. 9) eingegeben.

Die in Fig. 11 wiedergegebenen Wellenformen J, L und M entsprechen den in Fig. 2 dargestellten Wellenformen. Der Ausgang des Oszillators 22 hat die in Fig. 11 wiedergegebene Wellenform K, und der Serienstrom der Informationen auf der Ausgangsleitung 158 (Fig. 10) hat die in Fig. 11 wiedergegebene Wellenform N.

Aus einer Betrachtung der in Fig. 11 wiedergegebenen Wellenformen geht hervor, daß der Serienslrom der Informationen auf den Ausgangslcitungen 158 und 160 (Fig. 10) beim Auftreten eines Datenauswerlimpulses eingeleitet wird. Der Datcnauswertimpuls auf den Ausgangslcitungen 106a und 106/) (F ig. 8) tritt in einem ersten Zcitspalt eines Zählzyklus des Zählers 24 auf, während der Datenausvvcrtimpuls auf der Ausgangsleitung 100 (Fig. 8) in dem vorhergehenden Zcitspalt des Zählzyklus auftritt. Demgemäß werden Informationen während eines ersten Zeitspaltes des Zählz.yklus in die Tore 109 hi; 115 (Fig. 9) eingegeben, und Informationen werder von dem Tor 135 (Fig. 10) auf die Ausgangsleitungei 158 und 160 während des gleichen Zeitspaltes de: Zählz.yklus übertragen. Während der nächsten sech: Zeitspalte des Zählz.yklus werden Informationen voi den Flip-Flop-Kreisen 109 bis 114 über entspre chende der Tore 136 bis 141 in Aufeinanderfolge au die Ausgangsleitiingen 158 und 160 übertragen Während des achten Zeitspaltcs des Zählz.yklus wer den Informationen über die Tore 108 in den Flip Flop-Kreis 117 und über das Tor 142 auf die Aus iiangsleitungen 158 und 160 übertragen, .led Änderung der Zählfrequenz zufolge einer Änderun der Geschwindigkeit der Speichervorrichtung wir durch die phasenvcrriegelte Schleife korrigiert, di den Oszillator 22, den Zähler 24. den Zcitgeberkrei 28. den Flip-Flop-Kreis 30 und den Filterkreis 32 ent hält.

Der oben beschriebene Digital-Parallel-Serier

^09 635'12

iformcr ist in der Lage, einen kontinuierlichen im von Serienhiniirbits zu liefern, und zwar unabigig von einer kleinen Änderung der Folgegcwindigkeit des ankommenden Wortes, und er ist ier geeignet, eine Fcrnsehrasterdarstellung von di-

10

gitalcn Video-InlOrmationen zu liefern. Auf Grund der phasenverriegelten Schleife, die auf einen Ausgang aus dem Bezugsoszillator und weiterhin auf Zeitsteuerimpulsc anspricht, wird die Ausgangsfrequenz des Oszillators gesteuert.

Hierzu 5 Blatt Zeichnungen

Claims

Patentansprüche:

1. Anordnung *ur Umsetzung digitaler Daten von Parallel- in Seriendarstellung mit einem Register zur Aufnahme der Information in Paralleldarstellung mit einer vorbestimmten Geschwindigkeit, an dessen Ausgängen eine Mehrzahl von Übertragungsgliedern angeschlossen sind, die durch Steuersignale aufeinanderfolgend wirksam gemacht werden, wobei die Steuersignale in einer einen Oszillator, einen Binärzähler und einen Dekodierkreis enthaltenden Einrichtung so erzeugt werden, daß die im Register gespeicherte parallele Information in Seriendarstellung am Ausgang der Übertragungsglieder auftritt, dadurch gekennzeichnet, daß die die Steuersignale für die Übertragungsglieder (18) erzeugende Ein richtung (16,22,24,26,28,30, 32) einen Zeitgeberkreis (28) zum Erzeugen von Zeitsteuerimpulsen mit der vorbestimmten Geschwindigkeit und eine Vergleidisdnrichtung (30, 32) enthält, die einen Ausgang des Oszillators (22) mit den Zeitsteuerimpulsen vergleicht, und mit dem erhaltenen Fehlersignal die Frequenz des Oszillators (22 steuert.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Verglcichseinrichtung (30, 32) ein der Phasendifferenz z>vischen einem Ausgangsimpuis des Oszillators (22) und einem der Zeitsteuerimpulse proportionales Signal erzeugt.

3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß dir. VerHeichseiniichtung (30,32) einen Flip-Flop-Kreis (30) enthält, dessen einer Eingang mit dem Ausgang des Oszillators (22) verbunden ist und dessen anderer Eingang die Zeitsteuerimpulsc empfängt und an dessen Ausgang ein Filterkreis (32) angeschlossen ist, der eine Gleichspannung erzeugt, deren Wert der mittleren Spannung an diesem Ausgang proportional ist.

4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Oszillator (22) einen Flip-Flop-Kreis (40), ein erstes NOR-Tor (42), das einen Eingang besitzt, der mit einem Ausgang (»1«) des Flip-Flop-Kreises (40) verbunden ist, und einen Ausgang besitzt, der mit einem Eingang (»S«) des Flip-Flop-Kreises (40) verbunden ist, und ein zweites NOR-Tor (42) aufweist, das einen Eingang besitzt, der mit einem anderen Ausgang (»0«) des Flip-Flop-Kreiscs (40) verbunden ist, und einen Ausgang besitzt, der mit einem anderen Eingang (»/?«) des Flip-Flop-Kreises (40) verbunden ist, wobei der andere Eingang jedes der beiden Tore (42) an eine Spannungsquelle (46) angeschlossen ist.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Spannungsquelle (46) einstellbar ist, um die Ausgangsfrequenz des Flip-Flop-Kreises (40) zu ändern.