DE2114733C3 - Vorrichtung zum Dekodieren eines Vierpegelsignals - Google Patents
Vorrichtung zum Dekodieren eines VierpegelsignalsInfo
- Publication number
- DE2114733C3 DE2114733C3 DE2114733A DE2114733A DE2114733C3 DE 2114733 C3 DE2114733 C3 DE 2114733C3 DE 2114733 A DE2114733 A DE 2114733A DE 2114733 A DE2114733 A DE 2114733A DE 2114733 C3 DE2114733 C3 DE 2114733C3
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- pair
- base
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/02—Channels characterised by the type of signal
- H04L5/04—Channels characterised by the type of signal the signals being represented by different amplitudes or polarities, e.g. quadriplex
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
Die Erfindung bezieht sich auf eine Vorrichtung zum Dekodieren eines Vierpegelsignals und kann in
Empfangsvorrichtungen Anwendung finden, wie sie in Übertraguriigssystemen verwendet werden, bei denen
die Sendevorrichtung, um die Informationsgeschwindigkeit im vorgeschriebenen Frequenzband um einen
Faktor 2 oder 3 zu steigern, zur Übertragung von durch Umwandlung zweiwertiger Impulsreihen erhaltenen
mehrwertigen !iVipu!sr£iu£n, innerhalb deren die !mpu!-
se ζ. B. vier oder acht Amplitudunpcgcl annehmen,
eingerichtet ist
Da durch die Umwandlung in mehrwertige Impulsreihen die Impulstrennbarkeit herabgesetzt und die
Störanfälligkeit vergrößert wird, soll der in der Empfangsvorrichiung verwendeten Dekodiervorrichtung besondere Aufmerksamkeit gewidmet werden;
diese Dekodiervorrichtung soil die vier Amplitudenpegel mit großer Genauigkeit unterscheiden können,
ίο damit die ursprüngliche zweiwertige Impulsreihe
wiedergewonnen werden kann.
Die Erfindung hat den Zweck, eine Dekodiervorrichtung der eingangs erwähnten Art zu schaffen, die mit
großer Genauigkeit wirkt und die außerdem derart
is einfach aufgebaut ist, daß sie in einem Halbleiterkörper
integriert werden kann.
Nach der Erfindung ist eine solche Vorrichtung zum Dekodieren eines Vierpegelsignals aus zwei Digitalkreisen aufgebaut, die mit je einer Stromquelle und mit
einem zugehörigen Schaltglicd versehen sind, mittels welcher Schaltgliedcr die betreffende Stromquelle mit
einer zu dem betreffenden Digi talkreis gehörigen Ausgangsimpedanz verbunden wird, während ein
gemeinsamer Eingangskreis, über den das zu dekodie
rende Vierpegelsignal den beiden Digitalkreisen zuge
führt wird, und ein Verbindungskreis, der die beiden Digitalkreise miteinander verbindet, vorgesehen sind,
wobei das zu einem Digitalkreis gehörige Schaltglied auf einen vorher bestimmten Amplitudenwert des
Eingangssignals anspricht, während das zu dem anderen Digitalkreis gehörige Schaltglied, je nach der Lage des
Schaltgliedes des ersten Digitalkreises, auf einen bestimmten ersten oder zweiten Amplitudenwert des
Eingangssignals anspricht.
Die Erfindung und ihre Vorteile werden nachstehend an Hand der Zeichnungen näher erläutert Es zeigt
F i g. 1 das Prinzipschaltbild einer Dekodiervorrichtung nach der Erfindung,
F i g. 2 eine Anzahl von Diagrammen zur Erläuterung
der Wirkungsweise der Vorrichtung nach der Erfindung
und
Fig.3 eine praktische Ausführungsform einer solchen Vorrichtung.
derfolgenden Bit-Perioden, innerhalb deren das Signal in Abhängigkeit von dem Pegel den Wert »1« oder »0«
annehmen kann. Wenn aufeinanderfolgende Gruppen von zwei Bit-Perioden betrachtet werden, sind dabei die
nachstehenden Kombinationen möglich: 0,0; 0,1; 1,0 und
1,1. Wenn nun ein zweiwertiges Datensignal als ein
vierwertiges Signal übertragen wird, bedeutet dies, daß jeder der vier Pegel des vierwertigen Signals für eine
bestimmte der vier möglichen Konbinationen kennzeichnend ist. Zur Verdeutlichung ist in Fig.2b ein
vierwertiges Signal in idealisierter Form dargestellt. Dieses vierwertige Signal entspricht dem auf der
Empfangsseite mit Hilfe einer Dekodiervorrichtung wiederzugewinnenden ursprünglichen zweiwertigen
Datensignal nach F i g. 2a.
Nach der Erfindung enthält eine für diesen Zweck besonders geeignete und vorteilhafte Dekodiervorrichtung nach Fig. 1 zwei Digitalkreise 1, 2, die mit je einer
Stromquelle 3 bzw. 4 und mit einem zugehörigen Schaltglied 5 bzw. 6 versehen sind, mittels welcher
(,5 Schaltglieder die betreffende Stromquelle mit einer zu
dem betreffenden Digitalkreis gehörigen Ausgangsimpedanz 7 bzw. 8 verbunden werden kann, während ein
insamer Eingangskreis 9 vorgesehen ist. über den
2i 14
1 2 3
das zu dekodierende Vicrpegelsignal den beiden
Digitalkreisen I, 2 zugeführt wird, welche beiden Digitalkreise mittels eines Verbindungskreises IO
miteinander verbunden werden, wobei cias zu einem Digitalkreis 1 gehörige Schaltglied 5 auf einen vorher S
bestimmten ersten Amplitudenwert des Eingangssignals anspricht, während das zu dem anderen Digitalkreis 2
gehörige Schaltglied 6. je nach der Lage des Schaltgliedes S des ersten Digitalkreises 1. auf einen
bestimmter zweiten oder dritten Amplitudenwert des Eingangssignals anspricht. Wie in der Figur dargestellt
ist, werden die Schaltglieder 5 und 6 dabei je durch ein Transistorenpaar Γι, Tjbzw. Tj, T, gebildet.
Die Transistoren T\ und T4 sind über die als
Kollekiorwiderständc wirkenden Ausgangsimpedanzen 7 bzw. 8 mit Erde verbunden, während die Transistoren
Ti und Γ) über die Kollektorwiderslände 11 bzw. 12
gleichfalls mit Erde verbunden sind. Die Stromquellen 3, 4 sind je in einem der gemeinsamen Emiwerkreise der
Transistorenpaare 7i, Tj bzw. Γί. T4 angeordnet.
Die Basis des Transistors Ti liegt an einem festen
Bezugspegel, der in Fig. 1 und in Fig.2b mit Vrcyii
angedeutet ist. Die Basis des Transistors Tj ist über den
erwähnten Verbindungskreis 10 an den Kollektor des Transistors Ti angeschlossen, wobei die Spannung über
dem Kollektorwick-rstand Il als Bezugspegel an der Pegel
Basis des Transistors Ti auftritt. Der letztere Ek-zugspegel
nimmt dabei einen der beiden möglichen in Fig. 1
und Fig.2b mit Vr<vi bzw. VWm angedeuteten Werte
an, je nachdem, ob der Transistor Ti stromführend oder 3C
nichtstromführend ist. Über den gemeinsamen Eingangskreis 9 wird das vierwertige Eingangssignal
(F i g. 2b) den Basen der Transistoren Tj und T*
zugeführt. Die Wirkungsweise der Dekodiervorrichtung ist dabei wie folgt:
Wenn der Pegel des Eingangssignal den in Fig. 2b
mit »3« bezeichneten augenblicklichen negativen Wert aufweist, sind die Transistoren Ti und Ti gesperrt und
fließt ein Strom lediglich über die Transistoren Ti und
Tj, weil einerseits der Pegel an der Basis von Γι
negativer als der der Basis von T> zugeführte Bezugspegcl Vr^ii und andererseits der Pegel an der
Basis von T4 negativer als der der Basis von Tj
zugeführte Bezugspegel Vr^x ist, wie durch die negative
Spannung bestimmt wird, die über dem Kollektorwiderstand 11 auftritt, wenn T: stromführend ist.
Die an den Ausgängen c und d auftretenden Spannungen sind in diesem Falle praktisch gleich Null.
Wenn der Pegel des Eingangssignals den in Fig. 2b mit »2« bezeichneten augenblicklichen negativen Wert
aufweist, d. h., wenn der Pegel des Eingangssignals zwischen den Bezugspegeln VWi und VWu liegt, sind
die Transistoren Γι und T\ gesperrt und fließt ein Strom
lediglich über die Transistoren Ti und Ta, weil einerseits
der Pegel an der Basis von Ti negativer als der der Basis von Ti zugeführte Bezugspegel VWm und andererseits
der Pegel an der Basis von Tt weniger negativ als der an
der Basis von T1 auftretende Bezugspegel VWi ist, was
der Spannung entspricht, die über dem Kollektorwiderstand 11 auftritt, wenn Ti stromführend ist. Die
Spannung am Ausgang c bleibt in diesem Fall gleich Null, während die Spannung am Ausgang d einen
negativen Wen annimmt. Wenn der Pegel des Eingangssignals den in Fig. 2b mit »I« angedeuteten
augenblicklichen Wert annimmt, bedeutet dies, daB der t>s
Pegel des Eingangssignals weniger negativ als der Bezugspegel VKein ist; T\ wird dann stromführend,
während Ti gesperrt wird. Die Sperrung von Tj hat zur
Folge, daß der der B<s<.is von Tj zugefuhrte Hciugspcgcl
sich von Vh,-/1 zu V«,,ni ändert, weil die Spannung am
Kollektorwiderstand Il erheblich weniger negativ wird.
Da das der Basis von T4 zugeführte Eingangssignal
negativer als der an der Basis von T, auftretende Bezugspegel V«,/in ist, wird T>
stromführend und wild T4 gesperrt.
Die Spannung am Ausgang c ist i.i diesem Falle
negativ, während die Spannung am Ausgang d gleich Null ist.
Wenn der Pegel des Eingangssignals den in F i g. 2b mit »0« angedeuteten Wert annimmt, bedeutet dies, 6M
der Pegel des Eingangssignals weniger negativ als die beiden Bezugspegel Vnc/u und Vk.-πιι ist: dann ergibt
sich die Situation, in der Ti und T, stromführend und Γ»
und Ti gesperrt sind. Die Spannungen an den Ausgängen c-und c/sind in diesem Falle negativ.
Wenn nun für eine negative Ausgangsspannung eine »0« und für eine Ausgangsspannung mit einem Wert
gleich Null eine »1« geschrieben wird, können die für die
unterschiedlichen Pegel des Eingangssignals an den Ausgängen c und d auftretenden Spannungen in der
nachstehenden Tabelle zusammengefaßt werden:
1
0
Aus dieser Tabelle geht deutlich hervor, daß die Ausgangsspannungen an c und d den vier möglichen
Kombinationen entsprechen, wie sie in je zwei Bit-Perioden des ursprünglichen zweiwertigen Signals
vorkommen können.
Dadurch, daß einer der Digitalkreise in der oben beschriebenen Vorrichtung mit zwei verschiedenen
Bezugspegcln arbeitet, sind zwei statt drei Digitalkreisc genügend, was besonders vorteilhaft ist. insbesondere
wenn die Vorrichtung in einem Halbleiterkörper integriert wird.
In der in Fig. 3 gezeigten praktischen Ausfiihrungsform
sind die denen der F i g. 1 entsprechenden Teile mit den gleichen Bezugsziffern bezeichnet. Die letztere
Ausführungsform unterscheidet sich von dem Prinzipschaltbild nach F i g. 1 nur darin, daß die Ausgangsimpedanz
7 einen Teil eines zwischen den Speiseklemmen liegenden Spannungsteilerkreises mit Widerstanden 13
und 14 bildet, wobei der Verbindungspunkt dieser Widerstände an die Basis von Ti angeschlossen ist,
während weiter in dem Verbindungskreis 10. der den Kollektor von T2 mit der Basis von Ts verbindet, ein
Widerstand 15 angeordnet ist, der zugleich einen Teil des den Transistoren r4und Ti gemeinsamen Kollektorkreises
bildet.
Dadurch, daß auf diese Weise der Kollektor von Ti
über den erwähnten Widerstand 13 mit der Basis von Ti
und der Kollektor von T4 über den erwähnten
Widerstand 15 mit der Basis von Tj verbunden ist, haben
die Schaltglieder 5 und 6 die Eigenschaft einer »SchrnittK-Kippschaltung und werden die F.mpfindlichkeit
und die genaue Wirkung gesichert, weil das Umschalten dabei sehr schnell erfolgt und der
Bezugspegel für den Digitalkreis 2 praktisch sofort vorhanden ist.
In bezug auf F i g. 3 sei weiter noch bemerkt, daß die
Ausgangsimpedanz 8 stall in den Kollcktorkreis von Γ«
in den Kollcktorkreis von 7Ί aufgenommen ist. Dies ist
jedoch kein wesentlicher Unterschied, weil es nur bedeutet, daß das am Ausgang d auftretende Signal
invertiert ist.
Zur weiteren lllustricrung der günstigen Eigenschaften
der crfindiingsgeinäßen Dekodicrvorrichlung sind
in der Figur außerdem die Mittel gezeigt, mit deren Hilfe aus den an den Ausgängen c und d auftretenden
Signalen das ursprüngliche zweiwertige Datensignal to regeneriert werden kann.
Die an den Ausgängen c und d auftretenden Signale werden zu diesem Zweck dem Eingang D eines ersten
b?w. eines zweiten Schicberegisterelemcnts 16 bzw. 17^
mit eingängen Dund 7"und je einem Ausgang ζ)und Q
zugeführt. Diese Schiebercgisterelemcnie werden von
den in F i g. 2c dargestellten Taktimpulsen gesteuert, die mit Hilfe eines auf übliche Weise synchronisierten
Taktimpulsgenerators 18 erzeugt werden. Diese Taktimpulse werden einerseits als Einschreibinipulse den
Schieberegisterelementen 16, 17 und andererseits dem Gatterimpulsgenerator 19 zugeführt, welcher Generator
die in Fig.2f und 2g dargestellten Galterimpulsreihen
liefert.
In jedes der Schieberegisterelemente wird nun jeweils zu den Einschreibzeitpunkten eine »I« oder eine
»0« eingeschrieben, je nachdem, ob das dem Ausgang D /ugeführlc Signal gleich Null oder negativ ist. Zur
Verdeutlichung sind die dabei am Ausgang Q des Schieberegistcrelcments 16 und am Ausgang Q des
Schiebcregisterclements 17 auftretenden Signale in
Fi g. 2c und 2d dargestellt. Diese Signale werden dann
zwei »Und«-Gattern 20, 21 zugeführt, die von den in
Fig. 2f bzw. 2g dargestellten Gatteriiiipiilsen abwechselnd
geöffnet werden, wobei am Ausgang des an die beiden Gatter 20 und 21 angeschlossenen »Oder« Gatters
22 das in Fig. 2h dargestellte Signal auftritt, das dem ursprünglichen zweiwertigen Signal nach F i g. 2a
entspricht.
Da im allgemeinen gilt, daß die für die Regeneration
benötigte Anzahl von Schieberegisterelemcntcn und Gattern direkt mit der Anzahl von der Dekodiervorrichtung
gelieferter Ausgangssignale zusammenhängt, weist die Dekodiervorrichtung nach der Erfindung
neben der bereits erwähnten besonders einfachen Bauart und der großen Genauigkeit außerdem noch den
Vorteil auf. daß die für die Regeneration des ursprünglichen Signals benötigten Mittel, wie dargestellt
ist, besonders einfach sein können, weil diese Dekodiervorrichtung, im Gegensatz zu den bekannten
Dekodiervorrichtungen, nur zwei Ausgangssignale liefert.
Hierzu 2 Blatt Zeichnungen
Claims (5)
1. Vorrichtung zum Dekodieren eines Vierpegelsignals, dadurch gekennzeichnet, daß sie
zwei Digitalkreise enthalt, die mit je einer Stromciuellc und einem zugehörigen Schaltglied
versehen sind, mittels welcher Schaltglieder die betreffende Stromquelle mit einer zu dem betreffenden Digitalkreis gehörigen Ausgangsimpedanz verbunden wird, wahrem! ein gemeinsamer Eingangskreis, über den das zu dekodierende Viernegelsignal
den beiden Digitalkreisen zugeführt wird, und ein Verbindungskrcis, der die beiden Digitalkreise
miteinander verbindet, vorgesehen sind, wobei das zu einem Digitalkreis gehörige Schaltglied auf einen
vorher bestimmten Amplituden wert des Eingangssignals anspricht, während das zu dem anderen
Digitalkreis gehörige Schaltglied, je nach der Lage des Schaltgliedes des ersten Digitalkreises, auf einen
bestimmten ersten oder zweiten Amplitudenwert des Eingangssignal anspricht
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das zu jedem der Digitalkreise
gehörige Schahglied durch ein in gemeinsamer Emitterkonfiguration geschaltetes Transistorenpaar
gebildet wird, wobei die zu dem betreffendem Digitalkireis gehörige Ausgangsimpedanz mit dem
Kollektor eines der Transistoren in Reihe geschaltet ist.
3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erwähnte gemeinsame
Eingangskreis sowohl an die Bas.s eines Transistors des ersiien Paares als auch an die Basis eines
Transistors des zweiten Paares angeschlossen ist, während die Basis des anderen Transistors des
erwähnten ersten Paares an einem festen Bezugspegel liegt und die Basis des ärmeren Transistors des
erwähnten zweites Paares an einem Bezugspegel liegt, der sich mit dem stromführenden oder
gesperrten Zustand der Transistoren des erwähnten ersten Paares ändert.
4. Vorrichtung nach Ansprüchen t und 2 oder 3, dadurch gekennzeichnet, daß der erwähnte Verbindungskreis, um den erwähnten veränderlichen
Bezugspegel zu erhalten, den Kollektor des Transistors, dessen Basis an einem festen Bezugspegel
liegt, mit der Basis des erwähnten anderen Transistors des erwähnten zweiten Paares verbindet.
5. Vorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß jedes
Transistorenpaar mit einem Kreis versehen ist, der den Kolllektor eines Transistors mit der Basis des
anderen Transistors verbindet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL7005644A NL7005644A (de) | 1970-04-18 | 1970-04-18 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2114733A1 DE2114733A1 (de) | 1971-11-04 |
DE2114733B2 DE2114733B2 (de) | 1977-09-08 |
DE2114733C3 true DE2114733C3 (de) | 1978-05-11 |
Family
ID=19809882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2114733A Expired DE2114733C3 (de) | 1970-04-18 | 1971-03-26 | Vorrichtung zum Dekodieren eines Vierpegelsignals |
Country Status (11)
Country | Link |
---|---|
US (1) | US3688128A (de) |
AT (1) | AT318260B (de) |
BE (1) | BE765904A (de) |
CA (1) | CA933659A (de) |
CH (1) | CH524932A (de) |
DE (1) | DE2114733C3 (de) |
DK (1) | DK129549B (de) |
FR (1) | FR2086174B1 (de) |
GB (1) | GB1289799A (de) |
NL (1) | NL7005644A (de) |
SE (1) | SE368494B (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4006400A (en) * | 1975-03-26 | 1977-02-01 | Honeywell Information Systems, Inc. | Reference voltage regulator |
DE2605498C3 (de) * | 1976-02-12 | 1983-11-03 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur Erzeugung eines stufenförmigen Impulses |
GB1595451A (en) | 1976-11-26 | 1981-08-12 | Solartron Electronic Group | Multi function patch pin circuit |
DE2808008C3 (de) * | 1978-02-24 | 1982-02-25 | Siemens AG, 1000 Berlin und 8000 München | Schneller Amplitudenentscheider für digitale Signale |
FR2469836A1 (fr) * | 1979-11-16 | 1981-05-22 | Hennion Bernard | Systeme de codage et decodage a multiniveaux en courant |
GB2082411B (en) * | 1980-08-13 | 1985-07-10 | Hitachi Ltd | Parallel comparator and analogue-to-digital converter |
US5075567A (en) * | 1989-06-26 | 1991-12-24 | Nec Corporation | Electronic switch circuit |
FI97262C (fi) * | 1994-10-03 | 1996-11-11 | Nokia Mobile Phones Ltd | Tulosignaalin kynnysarvon ylityksen virtaa säästävä ilmaisu |
US8519744B2 (en) * | 2011-06-28 | 2013-08-27 | General Electric Company | Method of utilizing dual comparators to facilitate a precision signal rectification and timing system without signal feedback |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3267459A (en) * | 1962-12-18 | 1966-08-16 | Ibm | Data transmission system |
US3459892A (en) * | 1965-09-14 | 1969-08-05 | Bendix Corp | Digital data transmission system wherein a binary level is represented by a change in the amplitude of the transmitted signal |
FR1559698A (de) * | 1967-12-14 | 1969-03-14 | ||
US3585507A (en) * | 1968-08-30 | 1971-06-15 | Burroughs Corp | Pulse discrimination circuitry |
US3599096A (en) * | 1969-01-17 | 1971-08-10 | Bendix Corp | Infinite resolution multiple voltage window comparator |
US3597626A (en) * | 1969-04-01 | 1971-08-03 | Bell Telephone Labor Inc | Threshold logic gate |
-
1970
- 1970-04-18 NL NL7005644A patent/NL7005644A/xx unknown
-
1971
- 1971-03-25 US US128341A patent/US3688128A/en not_active Expired - Lifetime
- 1971-03-26 DE DE2114733A patent/DE2114733C3/de not_active Expired
- 1971-04-14 CA CA110258A patent/CA933659A/en not_active Expired
- 1971-04-15 SE SE04901/71A patent/SE368494B/xx unknown
- 1971-04-15 CH CH551471A patent/CH524932A/de not_active IP Right Cessation
- 1971-04-15 AT AT318571A patent/AT318260B/de not_active IP Right Cessation
- 1971-04-15 DK DK179771AA patent/DK129549B/da unknown
- 1971-04-16 BE BE765904A patent/BE765904A/xx unknown
- 1971-04-16 FR FR7113484A patent/FR2086174B1/fr not_active Expired
- 1971-04-19 GB GB1289799D patent/GB1289799A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3688128A (en) | 1972-08-29 |
NL7005644A (de) | 1971-10-20 |
DE2114733A1 (de) | 1971-11-04 |
DK129549C (de) | 1975-04-21 |
FR2086174A1 (de) | 1971-12-31 |
DE2114733B2 (de) | 1977-09-08 |
GB1289799A (de) | 1972-09-20 |
DK129549B (da) | 1974-10-21 |
CA933659A (en) | 1973-09-11 |
AT318260B (de) | 1974-10-10 |
BE765904A (fr) | 1971-10-18 |
CH524932A (de) | 1972-06-30 |
FR2086174B1 (de) | 1976-03-19 |
SE368494B (de) | 1974-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2021943B2 (de) | Elektrisches bauelement | |
DE1045450B (de) | Verschiebespeicher mit Transistoren | |
DE1023613B (de) | Binaere Trigger- und Zaehlerkreise unter Verwendung magnetischer Speicher | |
DE2114733C3 (de) | Vorrichtung zum Dekodieren eines Vierpegelsignals | |
DE2203456C3 (de) | Aus Transistoren aufgebaute bistabile Multivibratorschaltung vorn Master/Slave-Typ | |
DE2618633C3 (de) | PCM-Decodierer | |
DE1762407B1 (de) | Analog digital umsetzerstufe | |
DE1265786B (de) | Sicherheits-UND-Gatter, welches im Falle einer Stoerung der Gatterschaltung ein im Sinne der groessten Sicherheit wirkendes vorgegebenes Ausgangssignal liefert | |
DE2605919B2 (de) | Verfahren und einrichtung zur bildung eines bipolaren signals mit dem tastverhaeltnis einhalb | |
DE1039768B (de) | Logisches magnetisches Element | |
DE1474495B2 (de) | Anordnung zur Umformung der Ausgangssignale doppelter Polarität eines Lese-Magnetkopfes | |
DE3650123T2 (de) | Elektronisches Speicherelement mit einem Lambda Transistor. | |
DE2555260B2 (de) | Treiberschaltung zur Umsetzung der Übergänge eines nichtsymmetrischen Datencode in eine Folge abwechselnd positiver und negativer, je einen Übergang anzeigender Impulse | |
DE1268676B (de) | Magnetkernspeicher | |
DE1449719C3 (de) | Anordnung zum Wiedergeben von digitalen Daten | |
DE2240428A1 (de) | Elektronisches signaluebermittlungstor | |
DE1574759B2 (de) | Magnetkernspeicher mit gemeinsamer Schreib- und Leseleitung | |
DE1141673B (de) | Dekodierer mit einer mit Magnetkernen aufgebauten Matrixschaltung, bei der die Kernewenigstens eine Eingangs-windung und eine Anzahl von Ausgangswindungen aufweisen, zur UEbertragung einer Binaerzahl von N Bits | |
DE1170175B (de) | Verfahren und Einrichtung zur Erkennung von Wellenzuegen | |
DE1574759C (de) | Magnetkernspeicher mit gemeinsamer Schreib und Leseleitung | |
DE1549035C (de) | Digitaler Leseverstärker | |
DE1449426C (de) | Leseschaltung fur eine magnetische Speichereinrichtung | |
DE2406352C3 (de) | Statisches MOS-Speicherelement und Verfahren zu dessen Betrieb | |
DE1257201B (de) | Elektronischer Schalter | |
DE2253328C2 (de) | Einrichtung zur Erkennung von Daten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BI | Miscellaneous see part 2 | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |