DE2855185C2 - Synchronisierschaltung für eine digitale Einrichtung - Google Patents
Synchronisierschaltung für eine digitale EinrichtungInfo
- Publication number
- DE2855185C2 DE2855185C2 DE2855185A DE2855185A DE2855185C2 DE 2855185 C2 DE2855185 C2 DE 2855185C2 DE 2855185 A DE2855185 A DE 2855185A DE 2855185 A DE2855185 A DE 2855185A DE 2855185 C2 DE2855185 C2 DE 2855185C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- clock signal
- cycle
- word
- coefficients
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 72
- 230000007704 transition Effects 0.000 claims description 43
- 238000011084 recovery Methods 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 24
- 230000005540 biological transmission Effects 0.000 description 17
- 238000000034 method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Information Transfer Systems (AREA)
Description
Die Erfindung betrifft eine Synchronisierschaltung zur Synchronisation einer digitalen Einrichtung mit
einem externen Taktsignal, welche digitale Einrichtung eine Recheneinheit enthält, die in jedem ihrer mit dem
externen Taktsignal zu synchronisierenden Arbeitszyklen eine externe Information zum Einlesen in einen
Pufferspeicher und anschließend eine Koeffizientenfolge in einer vorgegebenen Reihenfolge erhält, die ein
Umlaufspeicher liefert, der aus Schieberegistern aufgebaut ist, deren Anzahl gleich der Anzahl von
Koeffizienten ist und deren Inhalt durch die Impulse aus einem Haupttaktgeber verschoben wird.
Ein Problem der Synchronisation einer digitalen
Ein Problem der Synchronisation einer digitalen
so Einrichtung dieser Art mit einem externen Taktsignal ergibt sich zum Beispiel in einem Digitalempfänger für
ein Datenübertragungssystem. Die betreffende Digitaleinheit kann in diesem Fall ein selbstanpassender
Leitungsentzerrer sein, der bekanntlich mit Hilfe der selbsttätig eingestellten Koeffizienten die erhaltenen
Daten bearbeitet und durch die automatische Einstellung den Ausgleich der Verzerrungen im Übertragungskanal erreicht.
In diesem Beispiel enthält der Empfänger eine Taktrückgewinnungsschaltung, die ausgehend vom emfpangenen Datensignal das erwähnte externe Taktsignal synchron zur Taktfrequenz der Daten erzeugt. Die ankommenden Daten werden im Takt des externen Taktsignals codiert und auf einen Pufferspeicher übertragen. Während der Datenübertragung ist die Wirkung des Entzerrers einwandfrei, wenn nach jedem charakteristischen Übergang des externen Taktsignals ein Arbeitszyklus der Recheneinheit mit konstanter
In diesem Beispiel enthält der Empfänger eine Taktrückgewinnungsschaltung, die ausgehend vom emfpangenen Datensignal das erwähnte externe Taktsignal synchron zur Taktfrequenz der Daten erzeugt. Die ankommenden Daten werden im Takt des externen Taktsignals codiert und auf einen Pufferspeicher übertragen. Während der Datenübertragung ist die Wirkung des Entzerrers einwandfrei, wenn nach jedem charakteristischen Übergang des externen Taktsignals ein Arbeitszyklus der Recheneinheit mit konstanter
Dauer ausgelöst wird, der ein erstes Zeitintervall zum
Einlesen einer externen Information in den Pufferspeicher und ein zweites Zeitintervall zum Ansteuern der
Recheneinheit mit der im Umlaufspeicher abgespeicherten Koeffizientenfolge enthält, wobei die Koeffizienten
in einer vorgegebenen Reihenfolge erscheinen, d. h. mit dem ersten vorgegebenen Koeffizient anfangend
und endend mit dem letzten vorgegebenen Koeffizient
Diese Synchronisation der Arbeitszyklen der Recheneinheit sw!lt ein Problem dar, das bis heute noch nicht
zufriedenstellend gelöst worden ist, wenn man einen Umlaufspeicher bestehend aus dynamischen Schieberegistern
verwenden möchte. Bekanntlich müssen diese Register ununterbrochen mit den Schiebeimpulsen
versorgt werden, um die darin abgespeicherten Daten nicht verlorengehen zu lassen.
Die bekannten Synchronisierschaltungen enthalten einen auf herkömmliche Weise aufgebauten Umlaufspeicher
mit kaskadengeschalteten Registern zur Bildung einer Schleife, so daß, wenn die Register
ununterbrochen mit Schiebeimpulsen versorgt werden, die Koeffizientenfolge ununterbrochen am Ausgang des
Umlaufspeichers erscheint. Um in diesen bekannten Schaltungen bei jedem Arbeitszyklus der Recheneinheit
die Koeffizientenfolge in der gewünschten vorbestimmten Reihenfolge erscheinen zu lassen, tritt unausweichlich
eine kürzere oder längere Unterbrechung in den Schiebeimpulsen auf. Beispielsweise werden bei einer
bekannten Schaltung die Schiebeimpulse am Ende jedes Zyklus unterbrochen, d. h. wenn der letzte Koeffizient
der Koeffizientenfolge angekommen ist, und kehren zum Anfang des folgenden Zyklus zurück, um zunächst
den ersten Koeffizient der Folge erscheinen zu lassen. Mit einer derartigen Schaltung entsteht also eine
Unterbrechung beim Zuführen der Schiebeimpulse zwischen jedem Zyklus während der Datenübertragung,
und zum Verwirklichen der Synchronisation bei einer neuen Übertragung kann bei Unterbrechungsdauer
einen Wert in der Größenordnung einer Taktimpulsdauer der Daten erreichen.
Der Erfindung liegt die Aufgabe zugrunde, eine Synchronisierschaltung zu schaffen, bei der die Synchronisation
verwirklicht und aufrechterhalten werden kann, ohne das Auftreten der Schiebeimpulse zu den
Registern des Umlaufspeichers zu unterbrechen, so daß die Verwendung dynamischer Register ermöglicht wird,
die den wesentlichen Vorteil einer einfachen Großintegration bieten.
Erfindungsgemäß enthält diese Synchronisierschaltung im Umlaufspeicher vor bzw. nach jedem Register
vorgesehene Schalter, um die Koeffizienten insgesamt seriell in den kaskadengeschalteten Registern oder je
für sich wortweise umlaufen zu lassen, wobei jeder Koeffizient in einem Register umläuft, einen Generator
zur Bildung eines Worttakts mit Hilfe des Haupttaktgebers entsprechend der Umlaufdauer eines Koeffizienten
in einem Register und einen Generator zur Bildung von Arbeitszyklen der Recheneinheit mit konstanter Dauer
synchron zum Worttakt sowie eines Lesesignals für den Pufferspeicher beim Beginn jedes Zyklus, der von einem
Übergangsdetektor gestartet wird, der beim Auftreten eines Worttaktimpulses den charakteristischen Übergang
des externen Taktsignals nach dem Ende jedes Zyklus detektiert, wobei die Schalter so gesteuert
werden, daß die Koeffizienten wortweise nach dem Ende jedes Zyklus bis zum Zeitpunkt umlaufen, zu dem
während des folgenden Zyklus der Pufferspeicher gelesen ist, und daß anschließend die erwähnte
Koeffizientenfolge serienweise bis zum Ende des erwähnten folgenden Zyklus umläuft
Da die Schaltung nach der Erfindung ebenfalls den Vorteil einer hohen Geschwindigkeit beim Erreichen
dei Synchronisation und einer einfachen Anpassung an die Frequenz des externen Taktsignals bietet, kann es
sogar vorteilhaft sein, sie zu verwenden, wenn der Umlaufspeicher aus statischen Kippstufenregistern
aufgebaut ist
Ausführungsbeispiele der Erfindung werden nachstehend an Hand der Zeichnung näher erläutert Es zeigt
F i g. 1 einen Blockschaltplan der Synchronisierschaltung nach der Erfindung,
F i g. 2 den Aufbau eines in den bekannten Synchronisterschaltungen
verwendeten Umlaufspeichers,
F i g. 3 den Aufbau eines in der erfindungsgemäßen Synchronisierschaltung verwendeten Umlaufspeichers,
Fig.4 mehrere Signaldiagramme für ein besseres
Verständnis der Wirkungsweise der Schaltung nach der Erfindung.
Der Blockschaltplan nach F i g. 1 stellt die Synchronisierschaltung
nach der Erfindung in einem Beispie! dar, bei dem sie in einen Datenübertragungsempfänger
eingebaut ist Das vom entfernten Sender übertragene Datensignal erscheint am Eingang 1 des Empfängers.
Dieses ankommende Datensignal erreicht ein Taktrückgewinnungsschaltung 2, welche ununterbrochen an
ihrem Ausgang 3 ein externes Taktsignal HE erzeugt, wobei dieses Taktsignal synchron zum Datentakt ist
wenn Daten übertragen werden. Die Frequenz dieses externen Taktsignals beträgt zum Beispiel 2400 Hz für
eine Übertragungsbitrate von 2400 Bit pro Sekunde. Das ankommende Datensignal in analoger Form
gelangt ebenfalls an einen Abtaster-Coder 4, der im Takt des externen Taktsignals arbeitet und in diesem
Takt codierte Abtastwerte des erhaltenen Signals erzeugt, die sehr allgemein als externe Digitalinformationen
bezeichnet werden. Diese externen Digitaiinformationen werden in einer Digitaleinheit bearbeitet, die
im vorliegenden Fall beispielsweise ein an sich bekannter selbstanpassender Leitungsentzerrer ist, der
eine Recheneinheit 5 und einen Umlaufspeicher 6 enthält der Koeffizienten zur Verwendung in der
Recheneinheit speichert.
Die vom Abtast-Coder 4 erzeugten, externen Digitalinformationen gelangen zum Eingang 7 der
Recheneinheit 5 mit Hilfe des Pufferspeichers 8, der, wie unten näher erläutert, zu geeigneten Zeitpunkten zum
Erreichen der Synchronisation der Digitaleinrichtung gelesen werden muß. Dazu wird ein Lesesignal dem
Anschluß 9 des Pufferspeichers 8 zugeführt. Die Recheneinheit 5 erzeugt die bearbeiteten externen
Informationen, die dem Ausgang 10 der Digitaleinrichtung über das UND-Gatter 11 zugeführt werden. Die
Bearbeitung der externen Informationen in der Recheneinheit 5 erfolgt unter Verwendung einer
bestimmten Anzahl von in den Umlaufspeicher 6 abgespeicherten Koeffizienten, die einer nach dem
anderen in einer vorbestimmten Reihenfolge am Ausgang 12 dieses Speichers erscheinen, wobei ihre Bits
seriell auftreten. Im herangezogenen Beispiel, in dem die Digitaleinrichtung ein selbstanpassender Entzerrer
ΐί,ί, ist es bekannt, daß die Koeffizienten periodisch
erhöht werden, und in F i g. 1 erscheinen die Erhöhungen der Koeffizienten, die als an anderer Stelle
berechnet vorausgesetzt werden, am Anschluß 13 und werden einem Eingang 14 des Umlaufspeichers 6 über
das UND-Gatter 15 zugeführt.
Der Taktgeber 16 erzeugt das Haupttaktsignal H, dessen Frequenz den Rhythmus der Bits in der
Digitaleinrichtung bestimmt und gegenüber der Frequenz des externen Taktsignals viel höher ist. Das
Haupttaktsignal /-/gelangt an die Taktrückgewinnungsschaltung
2 zum Synchronisieren der Vorderflanken des externen Taktsignals HE mit den Vorderflanken des
Haupttaktsignals H. Es erreicht ebenfalls die Recheneinheit 5 und schließlich den Anschluß 17 des
Umlaufspeichers 6 zur Steuerung des Auftretens der Koeffizientenbits am Ausgang 12 dieses Speichers.
Zur Vereinfachung der Beschreibung sei im weiteren angenommen, daß die Digitaleinrichtung fünf Koeffizienten
Ai... A5 von je drei Bits b\, tu und O3 benutzt. Um
die Digitaleinrichtung während der Datenübertragung entsprechend arbeiten zu lassen, muß nach jedem
charakteristischen Übergang des externen Taktsignals HE ein Arbeitszyklus der Recheneinheit 5 gestartet
werden, der ein erstes Intervall zum Lesen einer externen Information in den Pufferspeicher 8 und ein
zweites Zeitintervall zum Ansteuern des Ausgangs 12 des Umlaufspeichers 6 mit der Koeffizientenfolge der
fünf Koeffizienten A\ ... A5 enthält, wobei die Folge
dabei mit dem ersten Bit b\ des ersten Koeffizienten a\ anfängt und mit dem letzten Bit A3 des letzten
Koeffizienten A5 endet.
Der Umlaufspeicher 6 hat einen normalen Aufbau, wie in F i g. 2 dargestellt, in der die Anschlüsse 12,14 und
17 entsprechend der Fig. 1 angegeben sind. Dieser Speicher enthält ein Schieberegister 18, dessen Aufbau
aus fünf Elementarregistern mit der Reihenschaltung von je drei Elementen besteht, so daß diese Register die
aus je drei Bits b\, bi und bz aufgebauten fünf
Koeffizienten A\ ... A5 speichern kann, die in der
gewünschten Reihenfolge gemäß der Figur angeordnet sind. Der Ausgang des Registers 18 ist an seinen
Eingang über einen Eingang des Addierers 19 angeschlossen, dessen anderer Eingang mit dem
Anschluß 14 zum Erhalten der Koeffizientenerhöhung verbunden ist
Wenn am Anschluß 17 das Haupttaktsignal //anliegt,
erzeugt es die Schiebeimpulse des Registers 18, und die Koeffizienten laufen serienweise im Register um und
erscheinen am Ausgang 12 des Speichers 6.
Die Synchronisation der Arbeitszyklen der Recheneinheit 5 nach obiger Beschreibung hat einen Nachteil,
der bis jetzt noch nicht zufriedenstellend gelöst wurde, wenn als Umlaufspeicher 6 in der Organisation nach
Fig.2 ein Schieberegister 18 vom dynamischen Typ verwendet wird. Bekanntlich müssen bei einem solchen
Registertyp, das beispielsweise mit MOS-Transistoren aufgebaut ist, die Unterbrechungen bei den Schiebeimpulsen
vermieden und sogar diese Schiebe'impulse für die Hochleistungsregister ununterbrochen aufrechterhalten
werden, weil sonst die gespeicherten Informationen durch unvermeidbare Verluste in den Speicherkondensatoren
verlorengehen können.
Jedoch muß in den Synchronisierschaltungen bekannter Art mit einem Umlaufspeicher 6 in der Organisation
gemäß F i g. 2 eine längere oder kürzere Unterbrechung in den Schiebeimpulsen berücksichtigt werden.
Deshalb wird in einer bekannten Synchronisierschaltung bei jedem charakteristischen Übergang des
externen Taktsignals //Fein Arbeitszyklus der Recheneinheit
5 mit konstanter Dauer gestartet, der synchron mit den Impulsen aus der Haupttaktsignal //detektiert
wird. Die Schiebeimpulse werden am Ende des zweiten Zeitintervalls jedes Arbeitszyklus unterbrochen, d. h.
wenn am Ausgang 12 des Speichers 6 das letzte Bit 63
des letzten Koeffizienten A5 erschienen ist, und sie
erscheinen erst am Ende des ersten Zeitintervalls des folgenden Zyklus, um am Ausgang 12 das erste Bit b\ des
ersten Koeffizienten A\ erscheinen zu lassen. Die Synchronisierschaltung arbeitet auf diese Weise für die
Dauer zwischen zwei Datenübertragungen mit einem externen Taktsignal HE, dessen Phase und Frequenz
mangelhaft definiert sind, und während einer Datenübertragung mit einem synchron mit dem Datentakt
laufenden externen Taktsignal. Die Dauer der Unterbrechungen in den Schiebeimpulsen ist also ungefähr
gleich dem notwendigen Unterschied zwischen der Arbeitszykiusdauer und der Periode des externen
Taktsignals. Zum Erhalten der Synchronisation bei einer neuen Datenübertragung, die zu einem beliebigen
Zeitpunkt des erwähnten Ablaufs auftreten kann, kann die Dauer der Unterbrechung der Schiebimpulse einen
Wert gleich einer Periode des externen Taktsignals HE erreichen.
Bei dem in F i g. 1 dargestellten Ausführungsbeispiel wird das Erreichen der Synchronisation der Digitaleinrichtung
ohne Unterbrechung der Schiebeimpulse ermöglicht, so daß es möglich ist, die Technik der
dynamischen Register, die für eine Großintegration besonders vorteilhaft ist, ohne Vorbehalt im Umlaufspeicher
6 zu verwenden.
Die Synchronisierschaltung gemäß dem Ausführungsbeispiel der Erfindung ist mit einem Koeffizientenspeicher
6 ausgerüstet, der gemäß Fig.3 organisiert ist.
Eine bestimmte Anzahl identischer Elemente aus F i g. 2 und 3 führen gleiche Bezugsziffern. Zum Abspeichern
von 5 Koeffizienten von je 3 Bits ist dieser Speicher aus 5 einzelnen Schieberegistern R\... Rs aufgebraut, die je
für einen Inhalt von 3 Bits eingerichtet sind. Zwischen den Registern /?i und R2 ist ein Schalter Cn angeordnet,
der entsprechend der Steuerung in der Stellung roder t
den Eingang des Registers R\ mit dem Ausgang des Registers Ri oder mit dem Ausgang des Registers R\
verbindet Zwischen den Registern R2 und R3, R3 und Ä*.
Ra und Rs sind die Schalter Cr2, Cr3, Cn angeordnet,
deren Funktion gleich der von Cn ist Schließlich ermöglicht es der Schalter Cr5, den Eingang des
Registers Rs mit dem Ausgang dieses Registers oder mit
dem Ausgang des Registers R\ über den Addierer 19 zu verbinden. Der Ausgang des Registers R\ ist mit dem
Koeffizientenausgang 12 des Speichers 6 verbunden. Die Schiebeimpulse der fünf Register R\ ... A5 werden
durch das Haupttaktsignal //gebildet, das am Anschluß
17 erscheint Schließlich werden die fünf Schalter Cr\...
Cr5 gleichzeitig durch ein binäres Steuersignal CM
gesteuert das am Anschluß 20 erscheint In der Figur ist der Inhalt des Speichers 6 zu einem Zeitpunkt
angegeben, zu dem die Register R]... R5 die 3 Bits b\, bi,
bi der Koeffizienten A\ ...As enthalten. Wenn das
Steuersignal CAi die Schalter Ch ... Cr5 in die Stellung r
bringt ist ersichtlich, daß die zur Bildung einer Schleife die in Reihe geschaltete Gesamteinheit der 5 Register
R] ...Rs sich wie das Register 18 in Fig.2 verhält und
der Speicher 6 arbeitet dabei als ein Umlaufspeicher, der seinen Ausgang 12 die Folge der fünf Koeffizienten A\
... A5 für die Dauer des erneuten Umlaufs aller dieser
Koeffizienten zuführt. Wenn das Steuersignal CM die Schalter Cn ■■■ Cr5 in die Stellung f bringt ist jedes
Register R\ ... Rs mit sich selbst verbunden, und somit läuft jeder Koeffizient in jedem Register um; diese Art
des Koeffizientenumlaufs wird im weiteren mit Einzel-
wort-Umlauf bezeichnet.
Die Synchronisierschaltung nach der Erfindung ist also mit einem Speicher 6 gemäß F i g. 3 versehen und
besteht aus verschiedenen Schaltungen, die in F i g. 1 dargestellt sind und deren Wirkung und Anordnung mit s
Hilfe der Signaldiagramme in Fig.4 näher erläutert werden.
Das Diagramm 4a stellt das externe Taktsignal HE dar, das am Ausgang 3 der Taktrückgewinnungseinrichtung 2 entnommen wird. Die charakteristischen
Übergänge dieses Taktsignals HE und ansteigende, mit
Pfeilspitzen angegebene Übergänge. Die Taktrückgewinnungseinrichtung 2 enthält einen frequenzgesteuerten Oszillator 40, der insbesondere das Haupttaktsignal
H empfängt und auf herkömmliche Weise mit einer Phdseriverriegeiungssehleife verbunden ist (nicht dargestellt), um den Anschluß des Ausgangs 3 ein externes
Taktsignal HF zuzuführen, bei dem die charakteristischen Signalübergänge mit denen des Haupttaktsignals
H gleichphasig sind. Wenn nun tatsächlich kein Signal am Anschluß 1 erscheint, erzeugt der Oszillator 40 ein
Signal HE, dessen Frequenz und Phase nicht auf andere Weise geregelt worden sind. Die Taktrückgewinnungseinrichtung 2 ist außerdem mit einer Einrichtung zum
Erhalten der Synchronisation des externen Taktsignals 2s HE mit dem Datentakt vom Erscheinen eines
Datensignal am Anschluß 1 an bis zu einer neuen Übertragung versehen. Diese Einrichtung besteht aus
einer Schaltung 41, die die Übergänge des erhaltenen Signals am Anschluß 1 detektiert, und einer Schaltung
42, die sofort den Empfang eines Datensignals am Anschluß 1 unter Erzeugung eines schnellen Synchronsignals SR üetektiert Die Schaltung 41 detektiert
zunächst die Übergänge des Datentaktsignals, das vor der Übertragung der eigentlichen Daten ausgesandt
wird, und danach die Übergänge des Datensignals während der Übertragung. Die von den Schaltungen 41
und 42 erzeugten Signale gelangen zum frequenzgesteuerten Oszillator 40, der also vom Zeitpunkt des
Erscheinens eines Datensignals am Anschluß 1 an ein externes Taktsignal HE synchron mit dem Datentakt
erzeugt Ein derartiger Zeitpunkt ist im Diagramm 4a mit den Pfeilspitzen t2 dargestellt Vor dem Zeitpunkt h
hat das externe Taktsignal HE, bei welchem Signal der charakteristische Übergänge Tm zum Zeitpunkt ίο «
angegeben ist, eine beliebige Phase. Zum Zeitpunkt t2,
zu dem die Datenübertragung erfolgt, ändert sich die Phase des externen Taktsignals WEsprunghaft und zeigt
dessen charakteristischen Übergang 7h, der mit dem Datentakt synchron läuft Nach dem Zeitpunkt t2 weist
das externe Taktsignal HE während der Datenübertragung nacheinander die charakteristischen Obergänge
Tr2, Tr3, usw. auf. Die schraffierten Zonen im Diagramm
4a stellen die Zeitintervalle anschließend an die charakteristischen Übergänge Tn, Tr2, Tr3-- usw. dar,
bei denen der Lesevorgang für die Daten in den Pufferspeicher 8 erfolgen muß, die am Anschluß 1
erhalten, vom Abtaster-Coder 4 codiert und anschließend in den Pufferspeicher übertragen sind.
Das Haupttaktsignal H, das vom Generator 16 erzeugt ist, ist im Diagramm Ab dargestellt Die
ansteigenden Übergänge dienen dabei als Schiebeimpulse in den Registern, die den Speicher 6 bilden, und sie
dienen ebenfalls wie erläutert zur Synchronisation des externen Taktsignals HE'xm Oszillator 40.
Das Haupttaktsignal H gelangt ebenfalls zum Impulszähler 21, der als Frequenzteiler ausgebildet ist
und das Worttaktsignal HM nach dem Diagramm 4c
erzeugt. Eine Periode des Worttaktsignals HM ist gleich
der Umlaufzeit eines Koeffizienten in einem der Speicher 6 bildenden Register R, ... R5. Im gewählten
Beispiel, in dem jeder Koeffizient aus drei Bits besteht, ist eine Periode des Worttaktsignals HM gleich drei
Perioden des Haupttaktsignals H.
Das Worttaktsignal HM erreicht den Impulszähler 22, der durch einen Impuls des Nullstellsignals an seinem
Anschluß 23 auf Null gestellt wird und eine bestimmte Anzahl von Impulsen des Worttaktsignals zählt, bis er
seine Endstellung erreicht Der Zähler 22 bleibt danach in dieser Endstellung, bis ein folgender Impuls des
Nullstellsignals erscheint, das gemäß nachstehender Erläuterung erzeugt worden ist Am Ausgang 24 des
Zählers 22 erscheint ein Signal, das das Ende des Zyklus FC angibt und das Erreichen der Endstellung bedeutet.
Dieser Zyklus FC ist im Diagramm 4d dargestellt. Zu den Zeitpunkten ti, fs, die mit den abfallenden
Übergängen bestimmter Impulse des Signals HM zusammenfallen, wird der Zähler 22 auf Null gestellt,
und das Signal FC wird ebenfalls gleich Null. Der Zähler 22 zählt anschließend die ansteigenden Übergänge des
Worttaktsignals HM, und das Signal FC bleibt gleich »0«, bis der Zähler seine Endstellung erreicht, die im
ausgewählten Beispiel 6 gezählten Übergängen entspricht Zu den Zeitpunkten wie h und ti wird das Signal
FCgleich ,1«. Die Zeitintervalle, bei denen das Signal FC »0« wird, haben die gleiche Dauer τ wie die eines
Arbeitszyklus der Recheneinheit 5. Es ist klar, daß nach den erwähnten Vorgängen bei erfolgtem Start ein
Arbeitszyklus immer bis zu seinem Ende fortläuft In einem jeden dieser Arbeitszyklen liegt ein erstes
Zeitintervall mit der Dauer τι, das parallel zu einer
schraffierten Zone verläuft und sich vom Zeitpunkt erstreckt, zu dem der Zähler 22 auf Null gestellt wird, bis
zum Zeitpunkt, zu dem am Eingang des Zählers 22 der erste ansteigende Übergang des Worttaktsignals HM
erscheint. Der Zähler 22 enthält einen Dekoder, der an seinem Ausgang 25 ein Signal erzeugt das während
jedes Zeitintervalls τϊ den Lesevorgang einer externen
Information in den Pufferspeicher 8 steuert Jeder Arbeitszyklus hat ein zweites Zeitintervall mit einer
Dauer T2, das sich vom Zeitpunkt, zu dem der Zähler 22
einen ersten ansteigenden Übergang des Worttaktsignals HM erhält, bis zum Zeitpunkt erstreckt zu dem
dieser Zähler seine Endstellung erreicht, die im gewählten Beispiel 6 ansteigenden Übergängen des
Worttaktsignals entspricht Jede Dauer τ2 hat den Wert
von 5 Perioden des Worttaktsignals, und während dieser Zeitintervalle mit einer Dauer von τ2 erscheint
die Folge der fünf Koeffizienten Ai ... Λ5 am Ausgang
12 des Speichers 6 zur Verwendung bei der Bearbeitung der Externen, im Intervall η gelesenen Information.
Weiter unten wird erläutert wie das Signal CAf erhalten
wird, das am Ausgang 26 des Zählers 22 erscheint um auf geeignete Weise den Koeffizientenumlauf in den
Registern des Speichers 6 zu steuern.
Nachstehend wird beschrieben, wie das Hauptstellsignal zum Anschluß 23 des Zählers 22 zum Rückstellen des
Zählers auf Null erzeugt wird, nachdem dieser seine Endstellung erreicht hat d. h. wenn das Signal des Endes
des Zyklus FC gleich »1« ist Zum Erzeugen dieses Nullstellsignals werden das Worttaktsignal HM und das
Zyklusablaufsignal FC an das UND-Gatter 27 angelegt das ein im Diagramm 4e dargestelltes Signal EHE
erzeugt Dieses Signal EHE, das also die Impulse des Worttaktsignals außerhalb der Arbeitszyklen enthält
gelangt zum Übergangsdetektor 28 für Übergänge in
einer vorgegebenen Richtung, wobei der Detektor 28 ebenfalls das externe Taktsignal HE erhält. Das Signal
EHE dient im Übergangsdetektor 28 zum Abtasten des externen Taktsignals HE, und jeder charakteristische
Übergang des externen Taktsignals HE erzeugt am Ausgang 29 des Übergangsdetektors 28 einen Impuls
des Signals EHE. Das an diesem Ausgang 29 erhaltene Signal ist im Diagramm AF dargestellt und ist das
Nullstellsignal zum Anschluß 23 des Zählers 22, um diesen Zähler auf Null zurückzustellen, welcher
Vorgang durch die abfallenden Übergänge des Nullstellsignals zu den Zeitpunkten wie fi und fs gesteuert
werden.
Das Diagramm Ag stellt das Signal CM dar, das am Ausgang 26 des Zählers 22 erzeugt wird, um den
Anschluß 20 des Speichers 6 zugeführt zu werden, um gemäß F i g. 3 die Schalter Cn... Cn zu steuern, d. h. den
Umlaufbetrieb der Koeffizienten in den Registern R\... Rs. Das Signal CM wird »0« während der Zeitintervalle
mit der Dauer τ-ι, die mit einer Impulsdauer in bezug auf
die Intervalle gleicher Dauer η aus dem Diagramm Ad
verschoben werden. Mit Rücksicht auf die obigen Erläuterungen in bezug auf das Diagramm Ad ist es
leicht ersichtlich, wie das Signal CM erzeugt werden kann. In einem jeden der Zeitintervalle T2, bei denen das
Signal CM »0« wird, werden die Schalter Cr\... Cr$ des
Speichers 6 in die Stellung r derart geschaltet, daß die Koeffizienten A^ ...As serienweise in den Registern R\
...Rs umlaufen und die fünf Koeffizienten A\... As mit
ihren Bits b\, bi, tn in Serie nacheinander am Ausgang 12
des Speichers 6 erscheinen. Wie im Diagramm Ah ersichtlich, erfolgt dieses Auftreten der fünf Koeffizienten
in Serie am Ausgang 12 während der im Diagramm Ad dargestellten Intervalle Ti, wobei mit dem ersten Bit
b\ des ersten Koeffizienten A\ angefangen und mit dem letzten Bit O3 des letzten Koeffizienten As beendet wird.
Das Signal CM wird »1« in den Zeitintervallen, deren variable Dauer immer ein Mehrfaches einer Periode des
Worttaktsignals ist. In diesen Zeitintervallen, in denen das Signal CM »1« wird, nehmen die Schalter Cn ... Crs
derart die Stellung f ein, daß die Koeffizienten Ai ...As
wortweise umlaufen, d. h. ein jeder in einem der Register R\... Rs, und am Ausgang 12 des Speichers 6
erscheinen nur die 3 Bits b\, bz und 63 des Koeffizienten
A1. Im Diagramm Ah erscheint dieser Koeffizient A\ am
Ausgang 12 in den Zeitintervallen außerhalb der Dauer T2 gemäß dem Diagramm Ad, wobei als erstes das Bit b\
des Koeffizienten A\ und als letztes das letzte Bit bz
dieses Koeffizienten A\ ankommt.
Schließlich ist im Diagramm Ai das Signal MC dargestellt, das in der Schaltung 30 erzeugt ist und
einerseits dem UND-Gatter 15. um die Änderung in den
Koeffizienten iir Speicher 6 durch die Erhöhung am Anschluß 13 vorzunehmen, und zum anderen dem
UND-Gatter 11 zugeführt wird, um die Übertragung der Informationen aus der Recheneinheit 5 zum
Anschluß 10 der Digitaleinrichtung auszulösen. Der Zustand dieses Signals Λ/Cgeht von »0« nach »1«, wenn
die Digitaleinrichtung synchronisiert ist, d. h. wenn nach dem Empfang eines Datensignals am Anschluß 1 für
eine neue Übertragung am Ausgang 12 des Speichers 6 die Folge der 5 Koeffizienten A, ...As erscheint. Aus
den vorangehenden Erläuterungen geht hervor, daß die Schaltung 30 beispielsweise mit Hilfe einer Kippschaltung
verwirklicht werden kann, deren Zustand sich am Ende des Lesesignals des Pufferspeichers ändert, das am
Anschluß 25 des Zählers erscheint, wobei diese Änderung im Zustand nur einmal nach dem Erscheinen
des schnellen Synchronsignals SR am Ausgang des Signaldetektors 42 erfolgt.
An Hand der Diagramme nach F i g. 4 läßt sich wie folgt die Wirkungsweise der Gesamtanordnung der
erfindungsgemäßen Synchronisierschaltung beschreiben. Vor dem Zeitpunkt h wird kein einziges
Datensignal dem Eingang 1 zugeführt, und anschließend an den charakteristischen Übergang Tn, (zum Zeitpunkt
ίο) des externen Taktsignals HE wird keine einzige
externe Information vom Abtaster-Coder 4 codiert und auf den Pufferspeicher 8 übertragen. Aber durch den
vorbeschriebenen Vorgang startet der Übergang Tr<t>
einen Arbeitszyklus mit der Dauer τ, der zum Zeitpunkt ii anfängt und zum Zeitpunkt f3 abläuft und in einem
Wert ,0« des Signals FC zum Ausdruck kommt Wie im Diagramm Ah angegeben, laufen die Koeffizienten vor
dem Zeitpunkt /b und während des Zeitintervalls ri des
Zyklus wortweise im Speicher 6 um; sie laufen anschließend serienweise bis zum Zeitpunkt /3 des
Zyklusendes um. Wenn davon ausgegangen wird, daß das Signal AiC(Diagramm Ai)gleich »0« ist, werden die
im Speicher 6 umlaufenden Koeffizienten nicht geändert und die Informationen, die die Recheneinheit
5 erzeugen kann, werden außer Betracht gelassen.
Wenn ein Datensignal am Eingang 1 erscheint, bestimmt das im Signaldetektor 42 erzeugte schnelle
Synchronsignal SR das Erscheinen des charakteristischen Übergangs Tn des externen Taktsignals HEzum
Zeitpunkt f2, welcher synchron mit dem Datentakt verlaufende Übergänge Tn beispielsweise im Laufe des
Zyklus zwischen ii und ft erscheint Anschließend an
diesen Übergang Tn wird eine externe Information im Abtaster-Coder 4 codiert und auf den Pufferspeicher 8
übertragen, in den sie nur im Zeitintervall anschließend an den Übergang Tn und im Diagramm Aa als
schraffierte Zone dargestellt eingelesen werden kann.
Nach diesem Zeitpunkt tj, zu dem der erste Zyklus
nach obiger Beschreibung abläuft, laufen die Koeffizienten im Speicher 6 wortweise um, und ein neuer Zyklus
wird erst nach dem Erscheinen des charakteristischen Übergangs Tn des Signals HE zum Zeitpunkt £4
ausgelöst Dieser Übergang Tn löst die Codierung einer zweiten externen Information aus, die auf den
Pufferspeicher 8 übertragen wird. Die Detektion des Übergangs Tn durch den obigen Vorgang startet einen
zweiten Zyklus mit einer Dauer r, der zum Zeitpunkt f5
anfängt, zum Zeitpunkt ti abläuft und in einem Wert »0« für das Signal FC zum Ausdruck kommt Die
Koeffizienten laufen noch wortweise um im ersten Zeitintervall ri des zweiten Zyklus, das zum Zeitpunkt fe
abläuft In diesem Intervall r, wird die externe Information, die nach dem Übergang Th codiert und in
den Pufferspeicher 8 eingespeist wurde, dort ausgelesen, um der Recheneinheit 5 zugeführt zu werden. Vom
Zeitpunkt fe und bis zum Ende ti des zweiten Zyklus
laufen die Koeffizienten serienweise im Speicher 6 um und erscheinen in dieser Form am Ausgang 12 zum
Anlegen an die Recheneinheit 5. Ebenfalls vom Zeitpunkt fc wird das Signal MC gleich »1« derart, daß
die Koeffizienten im Speicher 6 geändert werden können und die in der Recheneinheit 5 behandelten
Informationen berücksichtigt werden können.
Am Ende ti des zweiten Zyklus wiederholen sich die
neuen Arbeitszyklen der Recheneinheit 5 auf gleiche Weise und werden nach je einem charakteristischen
Übergang des externen Taktsignals HEgestartet, wobei
das Signal MC zur Auslösung der Änderung der Koeffizienten und zur Berücksichtigung der behände!-
ten Information gleich »1« bleibt.
Es ist klar, daß mit der Synchronisierschaltung, die hier beschrieben wurde, die Schiebeimpulse in den
Registern, die den Speicher 6 bilden, niemals unterbrochen werden, wodurch es möglich ist, auf sehr einfache
Weise dynamische Register in Großintegration zu verwenden. Jedoch kann die erfindungsgemäße Schaltung
auch vorteilhaft in Umlaufspeichern bestehend aus statischen Kippstufenregistern verwendet werden, denn
sie weist auf jede Weise den Vorteil einer hohen Geschwindigkeit in der Herbeiführung der Synchronisation
auf, die in weniger als einer Periode des externen Taktsignals HE erfolgt. Außerdem pakt sich diese
Schaltung selbsttätig an jede beliebige Frequenz des externen Taktsignals an, wobei vorausgesetzt sei, daß
die erwartete Dauer eines Arbeitszyklus kürzer als die Periode dieses externen Taktsignals ist
Das Ausführungsbeispiel wurde für den Fall beschrieben, daß sie in einem Datenübertragungsempfänger
zum Synchronisieren einer D!gitaleinrichtung, z. B. eines
Entzerrers, verwendet wird. Es wird jedoch klar sein, daß sie auch in jeder anderen digitalen Bearbeitungseinheit
benutzt werden kann, die die zu bearbeitenden Informationen mit einem Takt empfängt, der von
seinem internen Taktsignal unabhängig ist
Hierzu 3 Blatt Zeichnungen
Claims (5)
1. Synchronisierschaltung zur Synchronisation einer digitalen Einrichtung mit einem externen
Taktsignal, weiche digitale Einrichtung eine Recheneinheit enthält, die in jedem ihrer mit dem externen
Taktsignal zu synchronisierenden Arbeitszyklen eine externe Information zum Einlesen in einen
Pufferspeicher und anschließend eine Koeffizientenfolge in einer vorgegebenen Reihenfolge erhält, die
ein Umlaufspeicher liefert, der aus Schieberegistern aufgebaut ist, deren Anzahl gleich der Anzahl von
Koeffizienten ist und deren Inhait durch die Impulse aus einem Haupttaktgeber verschoben wird, dadurch
gekennzeichnet, daß im Umlaufspeicher vor bzw. nach jedem Register Schalter
vorgesehen sind, um die Koeffizienten insgesamt seriell in den kaskadengeschalteten Registern oder
je für sich wortweise umlaufen zu lassen, wobei jeder Koeffizient in einem Register umläuft, daß ein
Generator zur Bildung eines Wortakts mit Hilfe des Haupttaktgebers entsprechend der Umlaufdauer
eines Koeffizienten in einem Register und ein Generator zur Bildung von Arbeitszyklen der
Recheneinheit mit konstanter Dauer synchron zum Worttakt sowie eines Lesesignals für den Pufferspeicher
beim Beginn jedes Zyklus vorgesehen sind, der von einem Übergangsdetektor gestartet wird, der
beim Auftreten eines Worttaktimpulses den charakteristischen Übergang des externen Taktsignals
nach dem Ende jedes Zyklus detektiert, wobei die Schalter so gesteuert werden, daß die Koeffizienten
wortweise nach dem Ende jedes Zyklus bis zum Zeitpunkt umlaufen, zu dem während des folgenden
Zyklus der Pufferspeicher gelesen ist, und daß anschließend die erwähnte Koeffizientenfolge serienweise
bis zum Ende des erwähnten folgenden Zyklus umläuft.
2. Synchronisierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung der Arbeitszyklen
der Recheneinheit ein Impulszähler für das Worttaktsignal vorgesehen ist, der durch die
Impulse eines Nullstellsignals auf Null zurückgestellt wird und der zählt, bis er seine Endstellung mit einer
vorgegebenen Anzahl von Impulsen des Worttaktsignals entsprechend der Dauer eines Zyklus
erreicht, wobei die Impulse des Nullstellsignals am Ausgang eines Übergangsdetektors für Impulse
einer vorgegebenen Ubergangs-Richtung ankommen, in dem das externe Taktsignal mit Hilfe von
Impulsen abgetastet wird, die ein UND-Gatter erzeugt, das die Impulse des Worttaktsignals und ein
Zyklusablaufsignal empfängt, das angibt, daß die Endstellung des Zählers erreicht ist, welcher Zähler
mit einem Dekodierer versehen ist zur Bildung des Lesesignals für den erwähnten Pufferspeicher von
jedem Zeitpunkt, zu dem der Zähler auf Null gestellt ist, bis zum Zeitpunkt, zu dem er eine Zwischenstellung
erreicht, und zur Steuerung der Schalter des Umlaufspeichers derart, daß die Koeffizienten
wortweise von jenem Zeitpunkt umlaufen, zu dem der Zähler seine Endstellung am Ende eines Zyklus
erreicht, bis zum Zeitpunkt, zu dem er die erwähnte Zwischenstellung im folgenden Zyklus erreicht, und
daß die erwähnte vorgegebenen Koeffizientenfolge serienweise zwischen den Zeitpunkten umläuft, zu
denen in jedem Zyklus der Zähler die erwähnte Zwischenstellung und seine Endstellung erreicht.
3. Synchronisierschaltung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, <laß der
Umlaufspeicher aus dynamischen Schieberegistern aufgebaut ist
4. Synchronisierschaltung nach einem der Ansprüche 1 bis 3, für einen Datenempfänger mit einem
Datenrückgewinnungskreis der das Signal des externen Taktgebers erzeugt, mit einem Abtaster-Coder,
der die codierten Abtastwerte der ankommenden Daten einem Pufferspeicher zuführt, sowie
mit einer Digitaleinrichtung zum Bearbeiten der erwähnten codierten Abtastwerte mit Hilfe durch
einen Umlaufspeicher gelieferter Koeffizienten, dadurch gekennzeichnet, daß der erwähnte Rückgewinnungskreis
einen frequenzgesteuerten Oszillator enthält, der ununterbrochen ein externes Taktsignal
erzeugt und mit einem Detektor für die Übergänge im ankommenden Signal sowie mit einem Detektor
für das Datensignal verbunden ist, um einen charakteristischen Übergang des externen Taktsignals
synchron mit dem Datentaktsignal zu erzeugen, sobald ein Datensignal erhalten wird.
5. Synchronisierschaltung nach Anspruch 4, mit einem Umlaufspeicher für einstellbaren Koeffizienten,
dadurch gekennzeichnet, daß eine Schaltung zum Detektieren des Zeitpunkts vorgesehen ist, zu
dem der erste serielle Umlauf der Koeffizientenfolge gestartet wird, der dem Erscheinen eines Datensignals
am Eingang des Empfängers folgt, und zum Auslösen der Änderung in den Koeffizienten bzw.
der Berücksichtigung der bearbeiteten Informationen von diesem Zeitpunkt an.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7739424A FR2413821A1 (fr) | 1977-12-28 | 1977-12-28 | Dispositif de synchronisation d'un dispositif numerique |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2855185A1 DE2855185A1 (de) | 1979-07-12 |
| DE2855185C2 true DE2855185C2 (de) | 1982-12-30 |
Family
ID=9199423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2855185A Expired DE2855185C2 (de) | 1977-12-28 | 1978-12-21 | Synchronisierschaltung für eine digitale Einrichtung |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4229825A (de) |
| JP (1) | JPS54100615A (de) |
| CA (1) | CA1123960A (de) |
| DE (1) | DE2855185C2 (de) |
| FR (1) | FR2413821A1 (de) |
| SE (1) | SE438227B (de) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2026796B (en) * | 1978-07-14 | 1982-09-29 | Fujitsu Ltd | Clock synchronization circuit |
| US4931986A (en) * | 1989-03-03 | 1990-06-05 | Ncr Corporation | Computer system clock generator for generating tuned multiple clock signals |
| EP0813321A3 (de) * | 1996-06-14 | 2001-05-09 | TEMIC TELEFUNKEN microelectronic GmbH | Verfahren und Steuersystem zum Übertragen von Daten |
| US7333570B2 (en) * | 2000-03-14 | 2008-02-19 | Altera Corporation | Clock data recovery circuitry associated with programmable logic device circuitry |
| US7227918B2 (en) * | 2000-03-14 | 2007-06-05 | Altera Corporation | Clock data recovery circuitry associated with programmable logic device circuitry |
| US6721372B1 (en) | 2000-03-17 | 2004-04-13 | Lucent Technologies Inc. | Intelligent software controlled correction of frequency tracking for a local oscillator of a receiver of a wireless device |
| US7638150B2 (en) * | 2002-08-02 | 2009-12-29 | Simply Thick Llp | Process for preparing concentrate thickener compositions |
| JP4110081B2 (ja) * | 2002-12-06 | 2008-07-02 | ザインエレクトロニクス株式会社 | 位相選択型周波数変調装置及び位相選択型周波数シンセサイザ |
| ES2319990T3 (es) * | 2003-01-31 | 2009-05-18 | Simply Thick Llc | Bebidas espesadas mejoradas para disfagia. |
| CA2685936C (en) * | 2007-05-07 | 2016-07-12 | Clearly Superior, Inc. | Food thickening agent, method for producing food thickening agent |
| US9101156B2 (en) | 2013-03-15 | 2015-08-11 | Kent Precision Foods Group, Inc. | Thickener composition, thickened nutritive products, methods for preparing thickened nutritive products, and methods for providing nutrition |
| US11751594B2 (en) | 2020-10-22 | 2023-09-12 | Grain Processing Corporation | Food thickener composition and method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3071739A (en) * | 1961-04-21 | 1963-01-01 | Bell Telephone Labor Inc | Digital phase equalizer, automatically operative, in accordance with time-inverted impulse response of the transmission circuit |
| US3188569A (en) * | 1962-12-14 | 1965-06-08 | Bell Telephone Labor Inc | Receiver input unit-synchronizing circuit |
-
1977
- 1977-12-28 FR FR7739424A patent/FR2413821A1/fr active Granted
-
1978
- 1978-11-13 US US05/960,369 patent/US4229825A/en not_active Expired - Lifetime
- 1978-12-21 CA CA318,357A patent/CA1123960A/en not_active Expired
- 1978-12-21 DE DE2855185A patent/DE2855185C2/de not_active Expired
- 1978-12-25 JP JP15873278A patent/JPS54100615A/ja active Pending
- 1978-12-27 SE SE7813308A patent/SE438227B/sv unknown
Non-Patent Citations (1)
| Title |
|---|
| NICHTS-ERMITTELT |
Also Published As
| Publication number | Publication date |
|---|---|
| SE7813308L (sv) | 1979-06-29 |
| JPS54100615A (en) | 1979-08-08 |
| US4229825A (en) | 1980-10-21 |
| FR2413821A1 (fr) | 1979-07-27 |
| FR2413821B1 (de) | 1982-03-05 |
| DE2855185A1 (de) | 1979-07-12 |
| SE438227B (sv) | 1985-04-01 |
| CA1123960A (en) | 1982-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3604277C2 (de) | Vorrichtung zum Einstellen der Phasenlage von Datensignalen | |
| DE2855185C2 (de) | Synchronisierschaltung für eine digitale Einrichtung | |
| DE2426179B2 (de) | Dekodierschaltung zum Erkennen digitaler Worte innerhalb einer Signalfolge mittels einer Abtastimpulsfolge | |
| DE1952926B2 (de) | Verfahren zur Synchronisierung zweier parallel arbeitender Datenverarbeitungseinheiten | |
| DE2633330A1 (de) | Schaltungsanordnung zur synchronisation von daten an der schnittstelle zweier mit unterschiedlichem uebertragungstakt betriebenen datenstrecken | |
| DE3032568C2 (de) | Generator für Taktsignale mit durch Befehlssignale steuerbarer Periodenlänge | |
| DE1537127C3 (de) | Anordnung zur Rastersynchronisiening bei der Übertragung digitaler Signale | |
| DE1251378B (de) | ||
| DE2930586A1 (de) | Schaltungsanordnung zur synchronisierung einer untergeordneten einrichtung, insbesondere einer digitalen teilnehmerstation, durch eine uebergeordnete einrichtung, insbesondere eine digitale vermittlungsstelle eines pcm-fernmeldenetzes | |
| DE68919211T2 (de) | Empfänger für seriellen Daten. | |
| DE1908031A1 (de) | Datenmultiplexer | |
| DE1149925B (de) | Verfahren und Anordnung zum UEbertragen von Daten | |
| DE3327114A1 (de) | Pulsgenerator zur erzeugung von abtastimpulsen | |
| DE2345491C3 (de) | Codewortdetektor | |
| DE2456178A1 (de) | Schaltungsanordnung fuer eine automatische verstaerkungsreglung fuer codierte daten | |
| DE2428444A1 (de) | Einrichtung zur codierung bzw. decodierung von binaerdaten | |
| DE2620059C3 (de) | Anordnung zur gleichzeitigen Überwachung von Digital- und Taktsignalen | |
| DE2203408B2 (de) | Verfahren und Vorrichtung zur Übertragung von relativ langsam einlaufenden digitalen Datenbits auf einen relativ schnell übertragenden, impulskodierten Signalübertragungskanal | |
| DE3202945C2 (de) | Verfahren und Anordnung zur Erzeugung von Fensterimpulsen (Daten- und gegebenenfalls Taktfensterimpulsen) für eine Separatorschaltung zur Trennung der Datenimpulse von Begleitimpulsen beim Lesen von Magnetband- oder Plattenspeichern, insbesondere von Floppy-Disk-Speichern | |
| DE2935353C2 (de) | ||
| DE2036557C (de) | Taktgeber Synchromsierungsanordnung fur den Empfang von isochron binar itioduherten Signalen | |
| DE2417149C2 (de) | Dynamische, logische Zählschaltung | |
| DE3924907A1 (de) | Redundante taktgeberanordnung | |
| DE2110232A1 (de) | Aktive Filterschaltung fur Impulsfolgen | |
| DE2508915A1 (de) | Einrichtung zur synchronisierung einer uhr |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| 8128 | New person/name/address of the agent |
Representative=s name: MEIER, F., DIPL.-ING., PAT.-ANW., 2000 HAMBURG |
|
| D2 | Grant after examination | ||
| 8339 | Ceased/non-payment of the annual fee |