DE2345491C3

DE2345491C3 - Codewortdetektor

Info

Publication number: DE2345491C3
Application number: DE19732345491
Authority: DE
Inventors: Byrg Dipl.-Ing. 7151 Heutensbach Bonnelycke
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Bosch Telecom GmbH
Priority date: 1973-09-08
Filing date: 1973-09-08
Publication date: 1981-10-01
Also published as: DE2345491B2; DE2345491A1

Description

Die Erfindung betrifft einen digital arbeitenden Codewortdetektor züfii Erkennen bestimmter, aus η Bits bestehender Cödewörter, z. B. von Synchronisier* Oder Ädreß-Codewörleffi in einer Folge von Binärzel· chen und geeignet für sehr hohe Bitraten von 100 Mbit/s

und darüber.

Bei den bekanntgewordenen Codewortdetektoren durchläuft die empfangene Binärzeichenfolge ein durch den Takt der empfangenen Binärzeichen getaktetes Schieberegister mit einer der Anzahl π der Bitstellen des zu erkennenden Codewortes gleichen Anzahl von Verzögerungsstufen. Jedes Codewort steht vollständig nur während der Dauer eines Schrittaktes im Schieberegister und muß in dieser Zeit erkannt werdvn. Mit steigenden Bitraten nimmt die zum Erkennen des Codewortes zur Verfügung stehende Zeit ab.

Zum Feststellen des bestimmten Codewortes dient — vereinfacht beschrieben — im einfachsten Fall eine UND-Schaltung mit π E.ngängen, wobei je nach dem Muster des zu erkennenden Codewortes die einzelnen Eingänge in vorgegebener Weise entweder mit den negierenden bzw. den nichtnegierenden Ausgängen oder unmittelbar bzw. über Inverter mit immer demselben Ausgang der einzelnen Stufen des Schiebereigsters verbunden sind. Die UND-Schaltung liefert ein Ausgangssignal nur dann, wenn sie das Codewort im Schieberegister festgestellt hat

Bei einer Abart der beschriebenen, bekannten Art von Codewortdetektoren ist zwischen die Ausgänge der einzelnen Stufen des Schieberegisters und die Eingänge der UND-Schaltung je eine Vergleichsschaltung, d.h. entweder eine Äquivalenz- oder eine Exklusiv-ODER-Schaltung eingefügt, wobei jeder dieser Vergleichsschaltungen eines von zwei Vergleichspotentialen zugeführt wird. Dies erlaubt ein rasches Umstellen des Codewortdetektors auf ein anderes Codewort. Ein solcher Codewortdetektor, bei dem die Vergleichspotentiale durch einen Festwertspeicher geliefert werden, ist genannt in einem Aufsatz von Kaul, P.: »An All-Digital Variable Threshold Codeword Correlator« im Bericht über die Tagung »Telecommunications Numeriques Par Satellite« der COMSAT, Paris, 1972, Seite 33,2. Absatz, dargestellt auf Seite 36 in Fig. 1.

Die bisher genannten, bekannten Codewortdetektoren geben ein Kennzeichen für ein erkanntes Codewort nur dann ab, wenn das vollständige Codewort im Schieberegister steht; sie arbeitet »hart«. Das bestimmte Codewort ist in der empfangenen Binärzeichenfolge als solches um so sicherer zu erkennen, je größer die Anzahl η der das Codewort bildenden Bits ist. Mit steigender Anzahl oder Bits eines Codewortes und mit abnehmender Dauer eines Bits bei steigender Bitrate nimmt jedoch die Wahrscheinlichkeit dafür zu, daß durch Störungen in einem im übrigen richtig empfangenen Codewort einzelne Bits gestört und dadurch verstümmelt sind. Unter den genannten Umständen wird daher ein »hart« arbeitender Codewortdetektor an sich noch brauchbare Codewörter nicht mehr als solche kennzeichnen.

Diesen Nachteil vermeiden die »weich« arbeitenden Codewortdetektoren, bei denen die in den genannten harten Codewortdetektoren enthaltene UND-Schaltung ersetzt ist durch eine die beschriebenen Leitungen zu den Eingängen der UND-Schaltungen zyklisch nacheinander abfragende Abtasteinrichtung mit einem nachgeschalteten Zähler, der nach dem Feststellen des Übereinsummens einer vorgegebenen Mindestanzahl k (k<n) Von empfangenen Bits mit dem Codewort das Kennzeichen für dieses ausgibt, k*= η wäre gleichbedeutend mit »hart« arbeiten, Nachteilig bei dieser Art von CodewortdeleKloren ist die für die Abtasteinrichtung notwendige sehr hohe Taktfrequenz, die mindestens η-mal größer sein muß als die Bitrale der empfangenen

Binärzeichen. Diese Art von Codewortdetektoren ist daher für die Verwendung bei höheren Bitraten weniger geeignet

Ein den wesentlichen Nachteil der genannten »weich« arbeitenden Codewortdetektoren, die sehr ϊ hohe Arbeitsgeschwindigkeit der Abtasteinrichtung vermeidender, ebenfalls weich arbeitender Codewortdetektor ist in dem genannten Aufsatz von Kaul beschrieben. In diesem werden die in den einzelnen Stufen des η-stufigen Schieberegisters enthaltenen in empfangenen Binärzeichen durch je eine von η Vergleichsschaltungen mit dem Inhalt der einzelnen Stufen eines das zu erkennende Codewort enthaltenden Festwertspeicher verglichen. Insoweit stimmt die Anordnung überein mit der eines schon genannten, hart ι ί arbeitenden Codewortdetektors. Anstelle der UND-Schaltung des hart arbeitenden Codewortdetektors enthält dieser weich arbeitende Codewortdetektor ein der Anzahl η angepaßtes Netzwerk aus Summierschaitungen und mit π Eingängen. Das Netzwerk, in der >n Veröffentlichung als adder tree bezeichnet, liefert an seinen Ausgängen in Form eines Zifferncodes f'ir jeden Takt eine Aussage darüber, in wievielen der η Stufen des Schieberegisters und des Festwertspeichers der Inhalt zweier gleichgeordneten Stufen übereinstimn... und erlaubt damit eine Entscheidung darüber, ob und wie weit das im Schieberegister stehende Wort mit dem bestimmten Codewort übereinstimmt.

Allen genannten Codewortdetektoren zum Erkennen bestimmter, aus π Bit bestehenden Codewöriern ist gemeinsam ein n-stufiges Schieberegister, in dem während der Dauer eines Taktes η aufeinanderfolgende Binärzeichen aus der empfangenen Zeichenfolge stehen, und da3 innerhalb der Dauer eines Taktes festzustellen ist, ob oder wieweit der Inhalt des Schieberegisters dem zu erkennenden Codewort entspricht oder nicht. Die diese Entscheidung treffenden Schaltungen haben eine begrenzte Arbeitsgeschwindigkeit, die bei den derzeit bekannten Mitteln für die anstehenden Forderungen an die Übertragungsgeschwindigkeit unzureichend ist.

Es bestand daher die Aufgabe, eine für sehr hohe Übertragungsgeschwindigkeiten oder Bitraten von 100 Mbit/s und darüber geeigneten Codewoi (detektor anzugeben. Die Lösung hierfür ist eine Anordnung, bei der die Zeit zur Entscheidung über das Auftreten des bestimmten n-Bit-Codewortes das o-fache der Dauer eines Taktes ist.

Der erfindungsgemäße Codewortdetektor zum Erkennen bestimmter, aus η Bits bestehender Codeworter. z. B. von Synchronisier- oder Adreß-Codewörtern in ίο einer Folge von Binärzeichen, ist gekennzeichnet durch einen ein dem zu erkennenden Codewort gleiches Codewort fortlaufend erzeugenden, auf die Taktfrequenz der empfangenen Binärzeichen synchronisierten Codewortgenerator ein als Codewortverteiler dienendes, das örtlich erzeugte Codewort aufnehmendes, durch die Taktfrequenz der empfangenen Binärzeichen getaktetes Schieberegister mit π Verzögerungsstufen, π logische Vergleichsschaltungen, von denrn jeweils ein erster Eingang mit dem Ausgang einer der η Stufen des Schieberegisters verbunden ist, und deren zweiten Eingängen jedes empfangene Binärzeichen parallel und gleichzeitig zugeführt wird, η jeweils einer der Vergleichsschaltungen nachgeschaltete, durch die Taktfrequenz der empfangenen Binärzeichen getaktete Binärzähler mit einer Zählkapazität bis n, einer die einzelnen Zähler mit der Periode η nacheinander und zum Zeitpunkt des letzten* Bits des der dem einzelnen Zähler vorgeschalteten Vergleichsschaltung zugeführten örtlich erzeugten Codewortes abfragende und auf das Erreichen einer vorgegebenen Zählerstellung prüfende Abfrageeinrichtung und einer die einzelnen Zähler zyklisch und jeweils nach dem Abfragen in eine Anfangsstellung setzende Rückstelleinrichtung, wobei das Ausgangssignal der Abfrageeinrichtung das Ende eines empfangenen Codewortes kennzeichnet.

Die Erfindung wird an Hand eines schematisierten und beispielhaften Übersichtsschaltplans näher erläutert.

Der Codewortdetektor besteht im wesentlichen aus einem Schieberegister SR mit π Verzögerungsstufen, wobei η gleich der Anzahl der Bitstellen des zu erkennenden Codewortes ist, ferner aus λ Vergleichsschaltungen VX ... Vn, aus π Binärzählern Zl ...Zn, von denen jeweils einer jeder der Vergleichsschaltungen nachgeschaltet ist, und einer Abfrageeinrichtung MI für die Ausgänge der Binärzähler.

Das Schieberegister SR, die Binärzähler ZX ... Zn und die Abfrageeinrichtung M2 werden mit der Taktfrequenz Γ der empfangenen Binarz :ichen getaktet, die in an sich bekannter Weise gewonnen wird. Die Ausgänge jeder der Verzögerungsstufen des Schieberegisters SR sind verbunden mit einem der zwei Eingänge je einer ier Vergleichsschaltungen Kl... Vn. Die über den Eingang ffeinlaufenden, empfangenen Binärzeichen gelangen parallel und gleichzeitig an die zweiten Eingänge aller Vergleichsschaltungen. Jeder der Vergleichsschaltungen V1... V π ist ein Binarzähler Z1... Z π nachgeschaltet.

Das Schieberegister SR enthält das vollständige zu erkennende Codewort mit durch den Takt laufend veränderter Phasenlage.

Von der Grundlage der Anordnung her wäre es denkbar und möglich, d&s Schieberegister zu einem Ring zu schließen, in dem das einmal eingespeicherte Codewort getaktet umläuft. Aus dieser Erstform der Anordnung, in der Codewortgenerator und au·, als Codewortverteiler dienende Schieberegister als Einheit angesehen werden können, ergaben sich die Bezeichnungen »Umlaufkorrelator« und englisch »water-wheel correlator«. Bei dem zum Ring geschlossenen Schieberegister besteht jedoch die Möglichkeit, daß durch Störungen das gespeicherte Codewort verstümmelt wird

Um diese Möglichkeit weitgehend auszuschließen, wird in der dargestellten Anordnung das Codewort durch einen Codewortgenerator G fortlaufend neu erzeugt und in ein normales »offenes« Schieberegister SR eingespeist.

Der Aufbau des Codewortgenerators ist nicht erfindungswesentlich. Notwendig ist nur, daß das erzeuge Codewort auf die Taktfrequenz der empfangenen Binärzeichen synchronisiert ist. In der dargestellten schematisierten Fo, in besteht der Codeworipenerator aus einem Festwertspeicher, in dem die einzelnen Speicherstellen durch die Kontakte eines umlaufenden Schalters MX wiedergegeben sind, die nach einem vorgegebenen Muster entweder fest verdrahtet oder durch Schalter wählbar mit einem von zwei unterschiedlichen Potentialen H bzw. L verbunden sind., Der umlaufende Schalter MX fragt im Takt T der empfangenen Binärzeichen die einzelnen Speicherslei· len ab und bildet dabei nach Art einer Zeitvielfachanordnung das zu erkennende Cödewort.

Durch das Schieberegister SR werden die η einzelnen Bitstellen des zu erkennenden Codewortes in gleicher

Weise wie bei einem Serien-/Parallelumseizer auf die ersten Eingänge der η Vergleichsschallungen verteilt. Dabei liefert das Schieberegister während der Periode des örtlich erzeugten Codewortes in π Taktzeiten das Codewort in η verschiedenen Phasenlägen. Arn ersten Eingang jeder der Vergleichsschaltungen Kl ... Vn liegt während jeder Taktzeit eines der η Bits des Codewortes.

Auf das erste, den einzelnen Vergleichsschaltungen zu verschiedenen Zeiten zugeführte Bit des Codewortes folgt jeweils das vollständige festliche Codewört.

Bei jedem Bit der empfangenen Bitfolge liefert nur die Gruppe der Vergleichsschaltungen ein Ausgangssignal an die ihnen nachgeschalteten Zähler, bei denen die an den zwei Eingängen liegenden Werte des empfangenen Bits mit dem vom Schieberegister gelieferten Bit übereinstimmen.

Die Anzahl der jeweils ein Ausgangssignal liefernden

»r»r»*»r» lot

Uiiguo in ι

Anzahl der L- und O-Stellen im Codewort, bei von I : I abweichendem Verhältnis zudem vom Wert des jeweils empfangenen Bits. Sind die Anzahlen von L- und O-Stellen im Codewort gleich, so liefert unabhängig vom Wert des empfangenen Bits die Hälfte aller Vergleichsschaltungen ein Ausgangssignal.

Die Aufteilung der π Vergleichsschaltungen auf die zwei Gruppen der ein bzw. kein Ausgangssignal liefernden Vergleichsschaltungen ändert sich von Taktzeit zu Taktzeit. Beim Empfang des vollständigen Codewortes mit η Bits ist nur eine der η Vergleichsschaltungen während der Dauer von π Takten immer in der Gruppe der ein Ausgangssignal liefernden Vergleichsschaltungen und liefert daher während η aufeinanderfolgenden Takten ein Ausgangssignal. Während des Empfangs des Codewortes liefern die restlichen Vergleichsschaltungen und beim Nichtempfangen des Codewortes alle Vergleichsschaltungen während der Dauer von π Takten Ausgangssignale nur während eines Teiles der π Takte.

Die den einzelnen Vergleichsschaltungen VI ... Vn nachgeschalteten Zähler Z\ ..Zn zählen die ihnen während der Dauer einer Zählperiode von π Takten zugeführten Ausgangssignale der Vergleichsschaltung. Sie werden hierzu vor dem Beginn einer Zählperiode einzeln nacheinander im Abstand der Dauer eines Taktes durch die Rückstelleinrichtung R auf eine Ausgangsstellung zurückgesetzt. Nach dem Ablauf der Zählperiode jedes der Zähler stellt die die Zähler periodisch prüfende Abfrageeinrichtung M 2 fest, ob einer der Zähler eine vorgegebene Zählersteliung erreicht hat oder nicht und gibt über den Ausgang A ein Signal ab, wenn die vorgegebene Stellung erreicht öder überschritten wurde. Dieses Signal kennzeichnet das Ende eines empfangenen Codewortes. Sofort nach dem Abfragen wird jeder Zähler wieder in seine Anfangsstellung gesetzt.

Entspricht die von den Zählern zu erreichende vorgegebene Zählefsiellung der Zahl /; gleich der Anzahl η der Bitstellen des Codewortes, so arbeitet der Codewortdeleklor hart, ist die zu erreichende Zählcrstellung mit einer Zahl kleiner als η vorgegeben, so arbeitet der Codeworldetektor weich.

Entspricht die von den Zählern zu erreichende vorgegebene Zählerstellung der Zahl η gleich der Anzahl η der Bitstellen des Codewortes, so arbeitet der Codewortdelektor hart, ist die zu erreichende Zählerstellung mit einer Zahl kleiner als η vorgegeben, so arbeitel der Codeworldetektor weich.

Zum zeit- und phasenrichtigen Steuern der Abfrageeinrichtung M 2 Und d?r ROcksieHe'nrirhliinii R Wann ein Taktzähler ZT vorgesehen sein, der von einem beliebigen Anfangspunkt an die Takte der empfangenen Binärzeichen fortlaufend von 1 bis w zählt, dabei kann der Anfangspunkt nach jedem Zyklus um mindestens einen Takt verschoben werden. Die Ausgangssignale des Taktzählers in Form eines Zahlencodes bestimmen dann eindeutig für jeden Zeitpunkt die Stellung der Abfrage- bzw. der Rückstelleinrichtung.

Die Phasenlage des den Vergleichsschaltungen zugeführten örtlich erzeugten Codewortes wird durch das Schieberegister fortlaufend geändert. Die Phasenlage des erzeugten Codewortes zu den Phasenlagen der Abtasteinrichtung M 2 und der Rückstelleinrichtung R kann beliebig sein. Mit Rücksicht auf möglichst einheitliche Baugruppen und damit einen wirtschaftlichen Aufbau kann jedoch ein Codewortgenerator mit Abtasteinrichtung M 1, wie beschrieben, ebenfalls durch die Ausgangssignale des Taktzählers ZT gesteuert werden. Dann hat auch das erzeugte Codewort eine feste Phasenbeziehung zu allen Teilen der Schaltung. Durch die Wiederholung des Codewortes (in jedem Rahmen tritt das Codewort einmal auf) und die Veränderung der Phasenlage der Abfrageeinrichtung gegenüber der Pnaseniage des örtlich erzeugten Codewortes wird gewährleistet, daß das Codewort mit Sicherheit erkannt wird.

Alle genannten Baugruppen sind als integrierte Schaltungen handelsüblich, die Abfrageeinrichtungen unter der Bezeichnung Multiplexer, die Rückstelleinrichtung unter der Bezeichnung 1 aus π-Decoder. Die Vergleichsschaltungen können entweder Äquivalenz-Schaltungen oder Exklusiv-ODER-Schaltungen se^:id.

Hierzu 1 Blatt Zeichnungen

Claims

AR /LQ1 Patentansprüche:

1. Codewortdetektor zum Erkennen bestimmter, aus π Bits bestehender CodewCrter, z. B. von Synchronisier- oder Adreß-Codewörtern in einer Folge von Binärzeichen, gekennzeichnet durch einen ein dem zu erkennenden Codewort gleiches Codewort fortlaufend erzeugenden, auf die Taktfrequenz der empfangenen Binärzeichen synchronisierten Codewortgenerator (G), ein als Codewortverteiler dienendes, das örtlich erzeugte Codewort aufnehmendes, durch die Taktfrequenz der empfangenen Binärzeichen getaktetes Schieberegister (SR) mit π Verzögerungsstufen, alogische Vergleichsschaltungen (Vi ... Vn), von denen jeweils ein erster Eingang mit dem Ausgang einer der η Stufen des Schieberegisters verbunden ist. und deren zweiten Eingängen jedes empfangene Binärzeichen parrJlel und gleichzeitig zugeführt wird, π jeweils eintr der Vergleichsschaltungen nachgeschaltete, durch die Taktfrequenz der empfangenen Binärzeichen getaktete Binärzähler (ZX... Zn)mit einer Zählkapazität bis n, einer die einzelnen Zähler rnit der Periode η nacheinander, nach jeder Periode um mindesetns einen Takt in der Phasenlage zum örtlich erzeugten Codewort verschoben, und zum Zeitpunkt des letzten Bits des der dem einzelnen Zähler vorgeschalteten Vergleichsschaltung zugeführten örtlich erzeugten Codewortes abfragende und auf das Erreichen einer vorgegebenen Zähler-Stellung prüfende Abfrageeinrichtung (M 2) und einer die einzelnen Zähler zykjjch und jeweils nach dem Abfragen in eine Anfangssiellung setzende Rückstelleinrichtung (F), wobei as Ausgangssignal (A) der Abfrageeinrichtung das Ende eines empfangenen Codewortes kennzeichnet.

2. Codewortdetektor nach Anspruch 1, dadurch gekennzeichnet, daß ein die Takte der empfangenen Binärzeichen fortlaufend von einem beliebigen Anfangspunkt an von 1 bis π zählender Taktzähler (ZT) vorgesehen ist, dessen von den einzelnen Zählerstellungen abhängigen Ausgangssignale die Abfrageeinrichtung (M 2) und die Rückstelleinrichtung (/^steuert.

3. Codewortdetektor nach Anspruch 1. dadurch gekennzeichnet, daß der Codewortgenerator π entweder fest verbunden oder nach Wahl schaltbar jeweils an einem von zwei Potentialen liegende Speicherstellen enthält, die durch eine zweite Abfrageeinrichtung (M 1) mit der Periode η zyklisch nacheinander abfragbar sind, wobei der Ausgang der zweiten Abfrageeinrichtung das bestimmte Codewort liefert.

4. Codewortdetektor nach den Ansprüchen 2 und 3. dadurch gekennzeichnet, daß der Taktzähler (ZT) mit seinen von den einzelnen Zählerstellungen abhängigen Ausgangssignalen die zweite Abfrageeinrichtung (M 1) steuert.