JP3506329B2 - 映像切替検出回路 - Google Patents

映像切替検出回路

Info

Publication number
JP3506329B2
JP3506329B2 JP2000164545A JP2000164545A JP3506329B2 JP 3506329 B2 JP3506329 B2 JP 3506329B2 JP 2000164545 A JP2000164545 A JP 2000164545A JP 2000164545 A JP2000164545 A JP 2000164545A JP 3506329 B2 JP3506329 B2 JP 3506329B2
Authority
JP
Japan
Prior art keywords
signal
video
phase
synchronization
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000164545A
Other languages
English (en)
Other versions
JP2001346100A (ja
Inventor
岳彦 堺
大次郎 川井
和秀 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000164545A priority Critical patent/JP3506329B2/ja
Priority to US10/048,506 priority patent/US6847409B2/en
Priority to PCT/JP2001/004565 priority patent/WO2001093589A1/ja
Priority to DE60138618T priority patent/DE60138618D1/de
Priority to EP01934432A priority patent/EP1289300B1/en
Publication of JP2001346100A publication Critical patent/JP2001346100A/ja
Application granted granted Critical
Publication of JP3506329B2 publication Critical patent/JP3506329B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/106—Determination of movement vectors or equivalent parameters within the image

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Synchronizing For Television (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)
  • Closed-Circuit Television Systems (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えばビデオカメ
ラからの映像信号を入力して信号処理や記録を行う装置
などにおいて、映像信号の切り替えを検出するものであ
って、特に位相同期ループ回路を用いた映像切替検出回
路に関する。
【０００２】
【従来の技術】映像信号の切り替えを検出する方法とし
ては、従来より、位相同期ループ回路（以下、ＰＬＬ回
路という）を用いて、ＰＬＬ回路のロック外れを検出す
ることによって映像切替がなされたことを検出する方法
が用いられている。このＰＬＬ回路のロック外れを検出
する方法としては、電圧制御発振器（以下、ＶＣＯとい
う）を制御するために印加する電圧（以下、ＶＣＯ制御
電圧という）を監視する方法がある。しかし、このＶＣ
Ｏ制御電圧は通常ローパスフィルタの出力であり、ロー
パスフィルタはコンデンサを含んで構成されているの
で、その充放電に時間がかかり、高速動作が要求される
装置には不適である。この欠点を補うため、例えば特開
平１０−５５１６１号公報や特開平１０−３０１５２６
号公報などに示されるように、比較信号に対する入力信
号の同期信号のずれ量を検出し、その位相のずれ量によ
りロック外れを検出する方法が考えられている。
【０００３】図５は従来の映像切替検出回路の構成例を
示したブロック図である。この映像切替検出回路は、位
相比較器５１、ローパスフィルタ（以下、ＬＰＦとい
う）５２、電圧制御発振器（以下、ＶＣＯという）５
３、分周器５４を有し、これらの回路５１〜５４により
ＰＬＬ回路を構成している。そして、入力信号として
は、映像信号の水平同期信号を抽出、整形したパルスで
ある外部ＨＤと、垂直同期信号を抽出、整形したパルス
である外部ＶＤとが入力される。以下、水平同期信号に
おけるロック外れを検出する回路をＨ系統、垂直同期信
号におけるロック外れを検出する回路をＶ系統という。
【０００４】また、Ｈ系統及びＶ系統それぞれに、リセ
ット信号発生回路５５，５９、カウンタ５６，６０、ウ
インドウ設定回路５７，６１、判定回路５８，６２が設
けられている。このウインドウ設定回路５７及び判定回
路５８でＨ系統の同期判定部６３を、ウインドウ設定回
路６１及び判定回路６２でＶ系統の同期判定部６４をそ
れぞれ構成している。そして、同期判定部６３，６４の
出力を映像切替検出信号として出力するＯＲ回路等から
なる出力回路６５が設けられている。
【０００５】ＰＬＬ回路では、位相比較器５１の出力を
ＬＰＦ５２を通してＶＣＯ５３に入力してＶＣＯ５３を
発振させ、この発振信号を分周器５４で１／Ｎに逓倍す
ることにより、基準信号となる内部ＨＤを生成する。
【０００６】水平同期信号におけるロック外れを検出す
る場合は、ＶＣＯ５３の出力パルスをクロックとしてカ
ウンタ５６でカウントし、カウンタ５６のカウント値に
よって同期判定部６３で水平同期信号のロック状態を判
定する。このとき、リセット信号発生回路５５には内部
ＨＤとＶＣＯ５３の出力とが入力され、これらの信号タ
イミングに基づいてリセット信号が生成され、カウンタ
５６のリセット端子に入力される。これにより、内部Ｈ
Ｄのタイミングに基づいてカウンタ５６がリセットさ
れ、その後カウンタ５６においてＶＣＯ５３の出力パル
スがカウントされていき、カウント値が同期判定部６３
に入力される。
【０００７】同期判定部６３では、ウインドウ設定回路
６１でロック判定を行うためのウインドウ期間を設定
し、判定回路５８で外部ＨＤの立ち上がりにおけるカウ
ント値を参照して、外部ＨＤの立ち上がりのタイミング
が内部ＨＤに対して所定のウインドウ期間内にあるか否
かを判定する。この際、同期判定部６３において内部Ｈ
Ｄに対する外部ＨＤのずれ量が検出され、このずれ量が
所定値を越えたときは水平同期信号の同期が外れたもの
としてロック外れ検出信号を出力する。
【０００８】また、垂直同期信号におけるロック外れを
検出する場合は、水平同期信号と同様にしてロック状態
の判定が行われる。すなわち、分周器５４の出力パルス
をクロックとしてカウンタ６０でカウントし、カウンタ
６０のカウント値によって同期判定部６４で垂直同期信
号のロック状態を判定する。このとき、リセット信号発
生回路５９には内部ＨＤと外部ＶＤとが入力され、これ
らの信号タイミングに基づいてリセット信号が生成さ
れ、カウンタ６０のリセット端子に入力される。これに
より、内部ＨＤ及び外部ＶＤのタイミングに基づいてカ
ウンタ６０がリセットされ、その後カウンタ６０におい
て内部ＨＤがカウントされていき、カウント値が同期判
定部６４に入力される。なお、カウンタ６０においてＶ
ＣＯ５３の出力パルスも並行してカウントするようにし
ても良い。
【０００９】同期判定部６４では、ウインドウ設定回路
６１でロック判定を行うためのウインドウ期間を設定
し、判定回路６２で外部ＶＤの立ち下がりにおけるカウ
ント値を参照して、外部ＶＤの立ち下がりのタイミング
が内部ＨＤに対して所定のウインドウ期間内にあるか否
かを判定する。この際、同期判定部６４において内部Ｈ
Ｄに対する外部ＶＤのタイミングが所定範囲を越えたと
きは垂直同期信号の同期が外れたものとしてロック外れ
検出信号を出力する。
【００１０】これらのＨ系統又はＶ系統のロック外れ検
出信号が出力された場合に、入力されている映像信号が
切り替わって水平又は垂直同期信号の同期が外れたもの
と判定できる。このとき、出力回路６５からは映像切替
検出信号が出力される。このように、水平又は垂直同期
信号のロック状態によって映像切替の検出を行ってい
る。
【００１１】
【発明が解決しようとする課題】前述したような従来例
の映像切替検出回路では、基準信号である内部ＨＤに対
する同期信号の位相ずれ量を検出するために、ウインド
ウを設定して入力信号の立ち上がり又は立ち下がりのタ
イミングがこのウインドウ期間内に入っているか否かを
判定している。このため、ウインドウ期間全体において
クロックのカウントを行うのにウインドウ設定回路や回
路規模の大きなカウンタが必要となり、回路構成が複雑
化及び大型化するという問題点があった。例えば、Ｈ系
統のロック外れを検出する時、ウインドウ期間をカウン
トするカウンタは内部ＨＤよりも外部ＨＤのタイミング
が早い場合があるため１０ビット程度必要である。ま
た、ロック外れの判定のために多くのカウント値を要す
るため、判定に時間がかかる場合があるという問題点が
あった。
【００１２】本発明は、上記事情に鑑みてなされたもの
で、回路規模の増大を抑え、より小規模の構成で精度の
高い検出が可能な映像切替検出回路を提供することを目
的とする。
【００１３】
【課題を解決するための手段】本発明の映像切替検出回
路は、第１に、入力信号とその入力信号を基にした発振
信号との位相を比較して位相同期を行う位相同期ループ
回路を備え、前記入力信号に用いる映像信号の同期信号
と前記発振信号に基づく基準信号とによって入力される
映像信号の切り替えを検出する映像切替検出回路であっ
て、前記映像信号の水平同期信号と前記基準信号との位
相を比較する位相比較手段と、前記位相の比較結果によ
り両信号に位相差が生じたときに時間カウントを開始
し、この位相差発生期間をカウントする位相差カウント
手段と、前記位相差カウント手段のカウント値に基づ
き、このカウント値が所定の判定値以上となった場合に
前記映像信号の水平方向の同期外れを判定する水平同期
判定手段と、前記水平同期判定手段の出力に基づいて映
像信号が切り替わったことを示す映像切替検出信号を出
力する検出出力手段と、を備え、前記位相比較手段は、
前記映像信号の水平同期信号と前記基準信号との位相が
異なるときにアクティブとなって位相ずれを示すエラー
信号を出力し、前記位相差カウント手段は、前記エラー
信号がイネーブル端子に入力されるとこのエラー信号の
アクティブ期間において前記発振信号によるクロックを
カウントして位相差発生期間を計時することを特徴とす
る。
【００１４】
【００１５】 また、第２に、本発明の映像切替検出回
路は、入力信号とその入力信号を基にした発振信号との
位相を比較して位相同期を行う位相同期ループ回路を備
え、前記入力信号に用いる映像信号の同期信号と前記発
振信号に基づく基準信号とによって入力される映像信号
の切り替えを検出する映像切替検出回路であって、前記
映像信号の水平同期信号と前記基準信号との位相を比較
する位相比較手段と、前記位相の比較結果により両信号
に位相差が生じたときに時間カウントを開始し、この位
相差発生期間をカウントする位相差カウント手段と、前
記位相差カウント手段のカウント値に基づき、このカウ
ント値が所定の判定値以上となった場合に前記映像信号
の水平方向の同期外れを判定する水平同期判定手段と、
前記水平同期判定手段の出力に基づいて映像信号が切り
替わったことを示す映像切替検出信号を出力する検出出
力手段と、前記映像信号の水平同期信号に対応する基準
信号をカウントする水平同期カウント手段と、前記水平
同期カウント手段のカウント値に基づき、前記映像信号
の垂直同期信号が入力された時点でのカウント値が所定
の判定値に満たない場合に前記映像信号の垂直方向の同
期外れを判定する垂直同期判定手段と、を備え、前記検
出出力手段は、前記水平同期判定手段及び前記垂直同期
判定手段の出力に基づいて映像信号が切り替わったこと
を示す映像切替検出信号を出力することを特徴とする。
【００１６】 また、第３に、本発明の映像切替検出回
路は、入力信号とその入力信号を基にした発振信号との
位相を比較して位相同期を行う位相同期ループ回路を備
え、前記入力信号に用いる映像信号の同期信号と前記発
振信号に基づく基準信号とによって入力される映像信号
の切り替えを検出する映像切替検出回路であって、前記
映像信号の水平同期信号をカウントする水平同期カウン
ト手段と、前記水平同期カウント手段のカウント値に基
づき、前記映像信号の垂直同期信号の入力時点でのカウ
ント値が所定の判定値に満たない場合に前記映像信号の
垂直方向の同期外れを判定する垂直同期判定手段と、前
記垂直同期判定手段の出力に基づいて映像信号が切り替
わったことを示す映像切替検出信号を出力する検出出力
手段と、を備えたことを特徴とする。
【００１７】上記構成では、映像信号の水平方向におい
ては水平同期信号と位相同期ループ回路の発振信号に基
づく基準信号との位相を比較し、水平同期信号と基準信
号の位相が異なった場合に、その位相差が発生して継続
した時間を位相差カウント手段でカウント計時する。そ
して、この位相差継続時間の長さによって映像切替の検
出を行っている。また、垂直方向においては前記水平同
期信号に対応する基準信号、すなわち映像信号における
水平走査線の本数を水平同期カウント手段で１フレーム
毎にカウントする。そして、垂直同期信号が入力された
時点でのカウント値が所定の判定値以下かどうか、すな
わちフレームの途中で信号が切り替わったか否かを判定
し、映像切替の検出を行っている。
【００１８】これにより、少ないカウント値で同期外れ
を判定して映像切替の検出が行えるため、カウント手段
の回路規模を削減することが可能となる。また、同期判
定手段の構成も簡略化、小型化することが可能であり、
精度良く容易に映像切替検出ができるようになる。ま
た、同期外れ判定のためのカウントに要する時間を短縮
することもでき、映像切替の検出時間を短縮することも
可能である。
【００１９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は本発明の一実施形態に係る
映像切替検出回路の構成を示すブロック図、図２及び図
３は本実施形態における動作を説明するためのタイミン
グチャートである。
【００２０】映像切替検出回路は、位相比較器１、ロー
パスフィルタ（以下、ＬＰＦという）２、電圧制御発振
器（以下、ＶＣＯという）３、分周器４を有してなる位
相同期ループ回路（以下、ＰＬＬ回路という）を備えて
いる。この映像切替検出回路には、入力信号として、映
像信号の水平同期信号を抽出、整形したパルスである外
部ＨＤと、垂直同期信号を抽出、整形したパルスである
外部ＶＤとが入力されるようになっている。すなわち、
映像切替検出のための入力信号として、水平同期信号及
び垂直同期信号、又は、外部ＨＤ及び外部ＶＤを用いる
ものとする。
【００２１】水平同期信号におけるロック外れを検出す
るＨ系統として、リセット信号発生回路５、ＶＣＯ３の
出力パルスをカウントする第１カウンタ６、判定値設定
回路７、判定回路８を有し、この判定値設定回路７及び
判定回路８によって第１カウンタ６のカウント値に基づ
き水平同期信号のロック状態を判定する水平同期判定手
段に相当する水平同期判定部９が構成されている。ま
た、垂直同期信号におけるロック外れを検出するＶ系統
として、リセット信号発生回路１０、分周器４の出力の
内部ＨＤをカウントする第２カウンタ１１、判定値設定
回路１２、判定回路１３を有し、この判定値設定回路１
２及び判定回路１３によって第２カウンタ１１のカウン
ト値に基づき垂直同期信号のロック状態を判定する垂直
同期判定手段に相当する垂直同期判定部１４が構成され
ている。そして、水平同期判定部９及び垂直同期判定部
１４の出力を映像切替検出信号として出力するＯＲ（論
理和）回路等からなる検出出力手段に相当する出力回路
１５が設けられている。
【００２２】位相比較手段に相当する位相比較器１に
は、一方の入力端に分周器４でＶＣＯ３の出力の発振信
号を１／Ｎ逓倍した内部ＨＤが基準信号として入力さ
れ、他方の入力端には映像信号の水平同期信号を基にし
た外部ＨＤが入力される。この位相比較器１で内部ＨＤ
と外部ＨＤの位相比較を行い、両者の位相が異なる場合
にアクティブ（例えばハイレベル）となるエラー信号を
出力する。この位相比較器１は、コンパレータやＥＸ−
ＯＲ（排他的論理和）回路などを用いて構成することが
できる。また分周器４は、プログラムカウンタなどで構
成される。
【００２３】リセット信号発生回路５は、内部ＨＤとＶ
ＣＯ３の発振信号（以下、出力パルスという）に基づ
き、リセット信号を生成して第１カウンタ６のリセット
端子に出力する。位相差カウント手段に相当する第１カ
ウンタ６は、イネーブル端子に位相比較器１からのエラ
ー信号が、リセット端子にリセット信号発生回路５から
のリセット信号が、クロック端子にＶＣＯ３の出力パル
スがそれぞれ入力されるようになっており、各水平期間
においてリセット後に位相比較器１からのエラー信号が
アクティブとなったときに、そのアクティブ期間だけＶ
ＣＯ３の出力パルスをカウントする。
【００２４】水平同期判定部９では、判定値設定回路７
において予め水平同期信号の同期が外れた（ＰＬＬ回路
のロック外れ）か否かを判定するための判定値を設定
し、判定回路８で第１カウンタ６のカウント値を監視
し、このカウント値が判定値を越えたときに、ロック外
れ検出信号を出力する。
【００２５】また、リセット信号発生回路１０は、内部
ＨＤ及び外部ＶＤに基づき、リセット信号を生成して第
２カウンタ１１のリセット端子に出力する。水平同期カ
ウント手段に相当する第２カウンタ１１は、リセット端
子にリセット信号発生回路１０からのリセット信号が、
クロック端子に内部ＨＤがそれぞれ入力されるようにな
っており、各垂直期間においてリセット後に内部ＨＤを
カウントする。垂直同期判定部１４では、判定値設定回
路１２において予め垂直同期信号の同期が外れたか否か
を判定するための判定値を設定し、判定回路１３で第２
カウンタ１１のカウント値を監視し、判定値より小さい
カウント値で外部ＶＤが入力されたときに、ロック外れ
検出信号を出力する。なお、リセット信号発生回路５及
び１０は、ワンショットマルチ回路などを用いて構成す
ることもできる。
【００２６】出力回路１５は、水平同期判定部９又は垂
直同期判定部１４からロック外れ検出信号が出力された
ときに、これを映像切替検出信号として出力する。な
お、出力回路１５は、ＯＲ回路の代わりにＡＮＤ（論理
積）回路を用いて水平及び垂直方向の同期ずれ検出を同
時に行うような構成にすることもできる。
【００２７】次に、本実施形態における映像切替検出回
路の動作を説明する。初めに図２を参照してＨ系統にお
けるロック外れ検出動作について説明する。図２におい
て、（Ａ）は水平同期信号のロック状態を、（Ｂ）は水
平同期信号の同期が外れた状態（アンロック状態）を示
している。
【００２８】映像信号の水平同期信号に基づく外部ＨＤ
は、位相比較器１に入力されて内部ＨＤと位相比較され
る。このとき、位相比較器１における２つの入力信号の
位相があまりずれていない場合には、位相比較器１、Ｌ
ＰＦ２、ＶＣＯ３、分周器４で構成されたＰＬＬ回路は
ロック状態で閉ループを保持している。この場合、位相
比較器１からは図２（Ａ）に示す短い期間のタイミング
で時間幅の小さいエラー信号ＥＳが出力される。なお、
図２ではＶＣＯ３の出力パルスをクロックとして示して
いる。リセット信号発生回路５では、内部ＨＤの立ち下
がりから所定のクロックタイミングでリセット信号が発
生され、このリセット信号によって第１カウンタ６がリ
セットされる。
【００２９】位相比較器１の出力がハイレベルとなって
エラー信号ＥＳが出力されると、第１カウンタ６がＶＣ
Ｏ３の出力パルスのカウントを開始する。そして、この
エラー信号ＥＳがアクティブの期間のあいだ第１カウン
タ６のカウント値がカウントアップされる。水平同期判
定部９において、判定値設定回路７の判定値は、ＰＬＬ
回路がロック状態である範囲のほぼ最大値（ＮＨとす
る）に設定されている。このとき、判定回路８において
外部ＨＤの立ち上がりのタイミングで第１カウンタ６の
カウント値ＮＸ１と判定値ＮＨとが比較される。ＮＸ１
がＮＨより小さいとき（ＮＸ１＜ＮＨ）は、外部ＨＤと
内部ＨＤの位相差は少なく、ＰＬＬ回路がロックしてい
ると判定され、ロック外れ信号は出力されない。従っ
て、出力回路１５から映像切替検出信号は出力されな
い。
【００３０】一方、水平同期信号の同期が外れて位相比
較器１における２つの入力信号の位相差が大きくなった
場合は、位相比較器１からは図２（Ｂ）に示すように位
相が異なる長い期間のあいだ時間幅の大きいエラー信号
ＥＳが出力される。このとき、上記ロック状態の場合と
同様に第１カウンタ６でＶＣＯ３の出力パルスのカウン
トが開始され、判定回路８において外部ＨＤの立ち上が
りのタイミングでカウント値ＮＸ２と判定値ＮＨとが比
較される。この場合のカウント値ＮＸ２は判定値ＮＨよ
り大きく（ＮＸ２＞ＮＨ）なっているため、外部ＨＤと
内部ＨＤの位相差が大きく、ＰＬＬ回路のロックが外れ
ていると判定され、ロック外れ信号が出力される。これ
により、出力回路１５から映像切替検出信号が出力さ
れ、水平同期信号におけるロック外れが検出される。
【００３１】この場合、第１カウンタ６は、ロック外れ
を検出できるだけのカウント値（すなわちＮＨ）までカ
ウントできれば済むため、第１カウンタ６の容量は３〜
４ビット程度で十分である。
【００３２】なお、上記の説明では、外部ＨＤの位相が
内部ＨＤの位相より遅れた例について示したが、逆に外
部ＨＤの位相が内部ＨＤの位相より進んでいる場合も、
エラー信号は同じように出力され、動作については全く
同じであるので、説明を省略する。
【００３３】次いで、図３を参照してＶ系統におけるロ
ック外れ検出動作について説明する。図３において、
（Ａ）は垂直同期信号のロック状態を、（Ｂ）は垂直同
期信号の同期が外れた状態（アンロック状態）を示して
いる。
【００３４】リセット信号発生回路１０では、映像信号
の垂直同期信号に基づく外部ＶＤが立ち下がってから所
定の内部ＨＤの立ち下がりタイミング、又は外部ＶＤが
立ち上がったタイミングでリセット信号が発生され、こ
のリセット信号によって第２カウンタ１１がリセットさ
れる。そして、第２カウンタ１１では、内部ＨＤ（すな
わち映像信号における水平走査線本数：ラインｎ）がカ
ウントされていく。そして、垂直同期判定部１４におい
て、判定回路１３で外部ＶＤが立ち下がったときの第２
カウンタ１１のカウント値と判定値設定回路１２の判定
値とが比較される。このとき、判定値設定回路１２の判
定値ＮＶは、垂直同期信号がロック状態である場合のカ
ウント値（ここではＮＴＳＣ方式の映像信号を想定して
ＮＶ＝５２５とする）に設定されている。
【００３５】垂直同期信号がロック状態のときは、図３
（Ａ）のように内部ＨＤに対して外部ＶＤはほぼ正常な
タイミングで、すなわちライン５２５と次の垂直期間の
ライン１との間で立ち下がる。よって、この場合は第２
カウンタ１１のカウント値と判定値とが一致するため、
判定回路１３において垂直同期信号の同期が取れている
と判定され、判定回路１３からはロック外れ信号が出力
されず、出力回路１５から映像切替検出信号は出力され
ない。
【００３６】一方、図３（Ｂ）のように外部ＶＤが所定
のタイミングより早く立ち下がった場合は、このときの
第２カウンタ１１のカウント値が判定値より小さく、判
定値と異なった値となる。この図ではカウント値が３２
０のときに外部ＶＤが立ち下がった場合が示されてい
る。この場合は、判定回路１３において、垂直方向の走
査途中で垂直同期信号の同期が外れてアンロック状態に
なったと判定され、判定回路１３からはロック外れ信号
が出力される。これにより、出力回路１５から映像切替
検出信号が出力され、垂直同期信号におけるロック外れ
が検出される。
【００３７】なお、上記の説明では、簡単にするために
外部ＶＤの立ち下がりのタイミングで第２カウンタ１１
のカウント値が５２５であるときをロック状態と判定し
たが、これより若干ずれて垂直ブランキング期間におい
て外部ＶＤの立ち下がった場合なども含めて、実際に即
した範囲でロック状態を判定すればよい。
【００３８】上述したように、本実施形態では、Ｈ系統
においてはカウンタで位相比較器の出力のエラー信号が
アクティブである期間のＶＣＯの出力パルス（クロッ
ク）をカウントし、このカウント値、すなわち内部ＨＤ
（基準信号）と外部ＨＤとの位相差の大きさによってロ
ック外れを検出するため、カウンタや設定回路の回路規
模を削減でき、小規模のカウンタで水平同期信号の同期
外れを検出可能となる。また、Ｖ系統においては内部Ｈ
Ｄをカウントして外部ＶＤの立ち下がり時のカウント
値、すなわち内部ＨＤ（基準信号）に対する外部ＶＤの
入力タイミングによってロック外れを検出するため、小
規模のカウンタによる簡単な回路で垂直同期信号の同期
外れを検出可能となる。これらのＨ系統とＶ系統の少な
くとも一方のロック外れ検出によって、映像信号の切替
を容易かつ確実に検出できる。
【００３９】また、ロック外れを検出するためのカウン
ト値の判定は、Ｈ系統は内部ＨＤに対して外部ＨＤが立
ち上がったタイミングで、Ｖ系統は外部ＶＤが立ち下が
ったタイミングでそれぞれ判定を行えばよいため、カウ
ントに要する時間を短縮することができ、映像切替の検
出時間を短縮することもできる。
【００４０】したがって、本実施形態によれば、回路構
成が複雑化及び大型化することなく、小規模の簡単な回
路構成で、水平又は垂直同期信号のロック状態検出によ
って精度良くかつ高速に映像信号の切り替えを検出する
ことができる。また、Ｈ系統のロック外れ検出とＶ系統
のロック外れ検出とを組み合わせることにより、より確
実で高精度の映像信号切替検出が実行可能である。
【００４１】図４は本実施形態の映像信号切替検出回路
の応用例としてビデオ監視装置の構成を示すブロック図
である。このビデオ監視装置は、複数箇所に設置された
ビデオカメラ２１，２２，２３の出力が映像切替装置２
４に接続されている。この映像切替装置２４には、モニ
タ２５、録画装置２６が接続されている。また、映像切
替装置２４に内蔵又は外付けで、映像切替検出装置２０
と動き検出装置２７が設けられている。
【００４２】複数のビデオカメラ２１，２２，２３によ
りそれぞれ撮影されて出力された映像信号は、映像切替
装置２４で適宜切り替えられ、モニタ２５に出力されて
映像表示されたり、録画装置２６に送られて記録され
る。動き検出装置２７では、各映像信号における動きを
検出し、動き検出信号を出力する。また、映像切替検出
装置２０では、各ビデオカメラ２１，２２，２３からの
映像信号が切り替わったことを検出する。
【００４３】ビデオ監視装置においては、各設置場所で
撮影した映像に動きがあった場合は、侵入者などの異常
が発生したと考えられる。このため、動き検出信号の出
力に応じて、映像切替装置２４自体や図示しない制御装
置より警報を発したりする場合などに、動き検出装置２
７が用いられる。しかし、映像信号が切り替わったとき
に、動き検出装置２７から誤って動き検出信号が出力さ
れることがある。そこで、本実施形態の映像切替検出回
路を備えた映像切替検出装置２０を用いて、映像信号の
切替が検出された場合に、所定期間は動き検出装置２７
での動き検出を停止することによって、誤検出を防止で
きる。この場合、小型かつ簡単な回路構成で容易に高精
度の映像信号切替検出を行うことができるようになるた
め、本実施形態の構成はとても有益である。
【００４４】
【発明の効果】以上説明したように本発明によれば、回
路規模の増大を抑え、より小規模の構成で精度の高い検
出が可能な映像切替検出回路を提供できるものである。
【図面の簡単な説明】
【図１】本発明の実施形態に係る映像切替検出回路の構
成を示すブロック図である。
【図２】本実施形態における動作を説明するための図で
あり、Ｈ系統におけるロック外れ検出動作を示すタイミ
ングチャートである。
【図３】本実施形態における動作を説明するための図で
あり、Ｖ系統におけるロック外れ検出動作を示すタイミ
ングチャートである。
【図４】本実施形態の映像信号切替検出回路の応用例と
してビデオ監視装置の構成を示すブロック図である。
【図５】従来の映像切替検出回路の構成例を示したブロ
ック図である。
【符号の説明】
１ 位相比較器 ２ ローパスフィルタ（ＬＰＦ） ３ 電圧制御発振器（ＶＣＯ） ４ 分周器 ５，１０ リセット信号発生回路 ６ 第１カウンタ ７，１２ 判定値設定回路 ８，１３ 判定回路 ９ 水平同期判定部 １１ 第２カウンタ １４ 垂直同期判定部 １５ 出力回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−155145（ＪＰ，Ａ) 特開 平10−303745（ＪＰ，Ａ) 特開 平９−139863（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/222 - 5/28 H04N 5/04 - 5/12 H04N 5/91 - 5/95 H04N 5/38 - 5/46 H04N 7/18 H03L 1/00 - 7/26 G09G 5/12

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 入力信号とその入力信号を基にした発振
    信号との位相を比較して位相同期を行う位相同期ループ
    回路を備え、前記入力信号に用いる映像信号の同期信号
    と前記発振信号に基づく基準信号とによって入力される
    映像信号の切り替えを検出する映像切替検出回路であっ
    て、 前記映像信号の水平同期信号と前記基準信号との位相を
    比較する位相比較手段と、 前記位相の比較結果により両信号に位相差が生じたとき
    に時間カウントを開始し、この位相差発生期間をカウン
    トする位相差カウント手段と、 前記位相差カウント手段のカウント値に基づき、このカ
    ウント値が所定の判定値以上となった場合に前記映像信
    号の水平方向の同期外れを判定する水平同期判定手段
    と、 前記水平同期判定手段の出力に基づいて映像信号が切り
    替わったことを示す映像切替検出信号を出力する検出出
    力手段と、を備え、 前記位相比較手段は、前記映像信号の水平同期信号と前
    記基準信号との位相が異なるときにアクティブとなって
    位相ずれを示すエラー信号を出力し、前記位相差カウン
    ト手段は、前記エラー信号がイネーブル端子に入力され
    るとこのエラー信号のアクティブ期間において前記発振
    信号によるクロックをカウントして位相差発生期間を計
    時することを特徴とする映像切替検出回路。
  2. 【請求項２】 入力信号とその入力信号を基にした発振
    信号との位相を比較して位相同期を行う位相同期ループ
    回路を備え、前記入力信号に用いる映像信号の同期信号
    と前記発振信号に基づく基準信号とによって入力される
    映像信号の切り替えを検出する映像切替検出回路であっ
    て、 前記映像信号の水平同期信号と前記基準信号との位相を
    比較する位相比較手段と、 前記位相の比較結果により両信号に位相差が生じたとき
    に時間カウントを開始し、この位相差発生期間をカウン
    トする位相差カウント手段と、 前記位相差カウント手段のカウント値に基づき、このカ
    ウント値が所定の判定値以上となった場合に前記映像信
    号の水平方向の同期外れを判定する水平同期判定手段
    と、 前記水平同期判定手段の出力に基づいて映像信号が切り
    替わったことを示す映像切替検出信号を出力する検出出
    力手段と、 前記映像信号の水平同期信号に対応する基準信号をカウ
    ントする水平同期カウント手段と、 前記水平同期カウント手段のカウント値に基づき、前記
    映像信号の垂直同期信号が入力された時点でのカウント
    値が所定の判定値に満たない場合に前記映像信号の垂直
    方向の同期外れを判定する垂直同期判定手段と、を備
    え、 前記検出出力手段は、前記水平同期判定手段及び前記垂
    直同期判定手段の出力に基づいて映像信号が切り替わっ
    たことを示す映像切替検出信号を出力することを特徴と
    する映像切替検出回路。
  3. 【請求項３】 入力信号とその入力信号を基にした発振
    信号との位相を比較して位相同期を行う位相同期ループ
    回路を備え、前記入力信号に用いる映像信号の同期信号
    と前記発振信号に基づく基準信号とによって入力される
    映像信号の切り替えを検出する映像切替検出回路であっ
    て、 前記映像信号の水平同期信号をカウントする水平同期カ
    ウント手段と、 前記水平同期カウント手段のカウント値に基づき、前記
    映像信号の垂直同期信号の入力時点でのカウント値が所
    定の判定値に満たない場合に前記映像信号の垂直方向の
    同期外れを判定する垂直同期判定手段と、 前記垂直同期判定手段の出力に基づいて映像信号が切り
    替わったことを示す映像切替検出信号を出力する検出出
    力手段と、 を備えたことを特徴とする映像切替検出回路。
JP2000164545A 2000-06-01 2000-06-01 映像切替検出回路 Expired - Fee Related JP3506329B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000164545A JP3506329B2 (ja) 2000-06-01 2000-06-01 映像切替検出回路
US10/048,506 US6847409B2 (en) 2000-06-01 2001-05-30 Video switching detecting circuit
PCT/JP2001/004565 WO2001093589A1 (fr) 2000-06-01 2001-05-30 Circuit de detection de commutation video
DE60138618T DE60138618D1 (de) 2000-06-01 2001-05-30 Videoumschalterkennungsschaltkreis
EP01934432A EP1289300B1 (en) 2000-06-01 2001-05-30 Video switching detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000164545A JP3506329B2 (ja) 2000-06-01 2000-06-01 映像切替検出回路

Publications (2)

Publication Number Publication Date
JP2001346100A JP2001346100A (ja) 2001-12-14
JP3506329B2 true JP3506329B2 (ja) 2004-03-15

Family

ID=18668150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000164545A Expired - Fee Related JP3506329B2 (ja) 2000-06-01 2000-06-01 映像切替検出回路

Country Status (5)

Country Link
US (1) US6847409B2 (ja)
EP (1) EP1289300B1 (ja)
JP (1) JP3506329B2 (ja)
DE (1) DE60138618D1 (ja)
WO (1) WO2001093589A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4504714B2 (ja) * 2004-03-26 2010-07-14 リーダー電子株式会社 外部同期信号生成回路および位相差測定回路
JP4871494B2 (ja) * 2004-03-31 2012-02-08 パナソニック株式会社 映像信号処理装置
TWI384870B (zh) * 2006-01-03 2013-02-01 Mstar Semiconductor Inc 自動偵測影音訊號的影音切換方法及其相關裝置
JP5539132B2 (ja) * 2010-09-15 2014-07-02 キヤノン株式会社 画像処理装置、画像処理方法
TWI550292B (zh) * 2015-03-09 2016-09-21 晨星半導體股份有限公司 電視智慧卡模組之測試裝置及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264870A (ja) * 1985-05-17 1986-11-22 Sharp Corp 映像変換装置における同期切換装置
JP3122112B2 (ja) * 1990-06-04 2001-01-09 ソニー株式会社 ビデオ信号切換装置
JP2510111B2 (ja) * 1992-04-23 1996-06-26 ティアック株式会社 映像信号処理回路
JP3093115B2 (ja) * 1994-09-28 2000-10-03 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 水平同期信号安定化方法及び装置
JPH1055161A (ja) * 1996-08-13 1998-02-24 Fujitsu General Ltd デジタル映像処理装置用のｐｌｌ回路
JP3659538B2 (ja) * 1996-11-21 2005-06-15 アツミ電氣株式会社 画像伝送装置
JPH10301526A (ja) * 1997-05-01 1998-11-13 Fujitsu General Ltd Ｐｌｌ回路
JP3251213B2 (ja) * 1997-08-28 2002-01-28 山形日本電気株式会社 フェーズ・ロックド・ループ回路
KR100287867B1 (ko) * 1998-12-31 2001-05-02 구자홍 디지털 텔레비전의 타이밍 복원 장치

Also Published As

Publication number Publication date
WO2001093589A1 (fr) 2001-12-06
US6847409B2 (en) 2005-01-25
JP2001346100A (ja) 2001-12-14
EP1289300B1 (en) 2009-05-06
EP1289300A1 (en) 2003-03-05
US20020113892A1 (en) 2002-08-22
DE60138618D1 (de) 2009-06-18
EP1289300A4 (en) 2005-01-26

Similar Documents

Publication Publication Date Title
KR0177731B1 (ko) 망동기용 디지탈 위상동기루프 제어방법
JP4851118B2 (ja) 撮像システム，撮像制御装置，垂直同期方法およびプログラム
JP2705588B2 (ja) 映像信号取り込み装置
KR100389730B1 (ko) 위상 동기 루프를 체크하기 위하여 가변 윈도우를 갖는로크-인 검출 회로 및 거기에 사용되는 방법
JP3506329B2 (ja) 映像切替検出回路
US5877640A (en) Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device
JPH05219405A (ja) 映像信号処理回路
JP2003324350A (ja) 画像形成装置
JP3872397B2 (ja) 画像信号の非同期処理装置
JPH11259033A (ja) 映像表示装置
JP3276078B2 (ja) 位相同期システム及び方法
JPH10285427A (ja) 垂直同期回路
JP4415429B2 (ja) 水平同期回路
JP2766094B2 (ja) 位相ロックループ
JP4840113B2 (ja) Ｐｌｌ同期はずれ検出回路
KR20020060450A (ko) 비디오 카세트 레코더(ｖｃｒ) 신호 검출장치 및 방법
JP3164189B2 (ja) Ｐｌｌ回路
JP2000092373A (ja) カメラシステムおよびその制御方法
JPH03133294A (ja) 非標準信号検出装置およびクロック判定装置
JP2000152028A (ja) 同期分離回路及び同期分離方法
JPH0435471A (ja) ハイビジョン受信機
JPH07142999A (ja) Ｐｌｌ回路
JP2004080590A (ja) 垂直同期信号処理回路
JPH08149329A (ja) ビデオ信号検出装置
JPH0984047A (ja) ジッタ除去回路、くし型フィルタ、および映像信号処理装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees