JP2004080590A - 垂直同期信号処理回路 - Google Patents

垂直同期信号処理回路 Download PDF

Info

Publication number
JP2004080590A
JP2004080590A JP2002240278A JP2002240278A JP2004080590A JP 2004080590 A JP2004080590 A JP 2004080590A JP 2002240278 A JP2002240278 A JP 2002240278A JP 2002240278 A JP2002240278 A JP 2002240278A JP 2004080590 A JP2004080590 A JP 2004080590A
Authority
JP
Japan
Prior art keywords
mode
synchronization signal
vertical synchronization
signal
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002240278A
Other languages
English (en)
Other versions
JP3876794B2 (ja
Inventor
Toshiyuki Nagatsuma
長妻 敏之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002240278A priority Critical patent/JP3876794B2/ja
Publication of JP2004080590A publication Critical patent/JP2004080590A/ja
Application granted granted Critical
Publication of JP3876794B2 publication Critical patent/JP3876794B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Synchronizing For Television (AREA)

Abstract

【課題】1Hの25%から75%のウィンドウを作り、このウィンドウの中に水平同期信号が存在するか否かによってフィールドの判別を行う場合、垂直同期信号の変化点が想定されるタイミングから1ラインの25%以上前後すると、フィールドを誤判別してしまう。
【解決手段】ウィンドウ生成回路28で生成されるウィンドウを用いてモード判別回路29で通常モード、特殊モード、無信号モードの判別を行い、その判別結果が特殊モードのときは、フィールド情報生成回路30によって過去のフィールド情報を基に次のフィールドを予想し、そのフィールドに対応した処理を補正垂直同期信号生成回路31で行って補正垂直同期信号(補正vres)を生成するようにする。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
本発明は、垂直同期信号処理回路に関し、特にVTRを変速再生した場合などにおける非標準テレビジョン信号の垂直同期信号を処理するための垂直同期信号処理回路に関する。
【0002】
【従来の技術】
同期信号を基準として処理を行う映像表示システムにおいて、奇数/偶数フィールドの判別は、垂直同期信号VSYNCの変化点が水平同期信号HSYNCの近傍にあるか、その中間にあるかによって行っていた。これを実現するために、例えば、垂直同期信号VSYNCでリセットされ、1H(Hは水平走査期間;以下、「1ライン」と記す場合もある)をカウントするカウンタを用いた場合において、図9に示すように、1Hの25%〜75%のウィンドウを作り、このウィンドウの中に水平同期信号HSYNCが存在するか否かによって、フィールドの判別を行う方法を用いている。また、これにより、各フィールドの垂直スタートパルスの位置を決定していた。
【0003】
【発明が解決しようとする課題】
ところで、VTRを変速再生した場合などにおける非標準テレビジョン信号では、図10に示すように、垂直同期信号VSYNCの変化点が想定されるタイミング(水平同期信号の近傍、あるいはその中間)から1ラインの25%以上前後することがある。そのため、1Hの25%から75%のウィンドウを作り、このウィンドウの中に水平同期信号HSYNCが存在するか否かによってフィールドの判別を行う従来技術では、フィールドを誤判別してしまい、また表示画像がディスプレイ上で上下振動してしまう。また、間引き表示を行うシステムでは、フィールド毎に間引くラインが異なるため、間違ったラインを間引いてしまう。
【0004】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、VTRを変速再生した場合などにおける非標準テレビジョン信号に対して、表示画像がディスプレイ上で上下振動、あるいはフィールドの誤判別をしないようにする垂直同期信号処理回路を提供することにある。
【0005】
【課題を解決するための手段】
本発明による垂直同期信号処理回路は、水平走査周波数の2倍の周波数でカウント動作を行い、フィールド内のライン数をカウントする第1のカウンタと、この第1のカウンタのカウント結果によってリセットされ、水平走査周波数の2倍の周波数でカウント動作を行う第2のカウンタと、この第2のカウンタのカウント結果に基づいて、非標準テレビジョン信号が入力されている状態である特殊モードの判別を、入力される垂直同期信号に同期して行うモード判別手段と、前記第2のカウンタのカウント結果から過去のフィールド情報を基に次のフィールドを予想するフィールド情報生成手段と、前記モード判別手段の判別結果が前記特殊モードのときは、前記第2のカウンタのカウント結果に基づいて、前記フィールド情報生成手段で予想されたフィールドに対応した処理を行って補正垂直同期信号を生成する補正垂直同期信号生成手段とを備えた構成となっている。
【0006】
上記構成の垂直同期信号処理回路において、非標準テレビジョン信号が入力されている状態である特殊モードのときは、過去のフィールド情報を基に次のフィールドを予想し、そのフィールドに対応した処理を行って補正垂直同期信号を生成することで、垂直同期信号VSYNCの変化点が想定されるタイミング(水平同期信号HSYNCの近傍、あるいはその中間)から1Hの25%以上前後した場合でも、安定した垂直同期信号が得られる。
【0007】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0008】
図1は、本発明の一実施形態に係る垂直同期信号処理回路の構成例を示すブロック図である。図1から明らかなように、本実施形態に係る垂直同期信号処理回路は、同期分離回路11、ノイズ処理回路12、検出処理回路13および補正処理回路14を有する構成となっている。
【0009】
同期分離回路11は、入力されるビデオ信号から垂直同期信号VSYNCおよび水平同期信号HSYNCを分離する。垂直同期信号VSYNCは、ノイズ処理回路12に入力される。ノイズ処理回路12は、AND回路121、ウィンドウ生成回路122およびセレクタ123を有する構成となっている。AND回路121は、垂直同期信号VSYNCを一方の入力とし、ウィンドウ生成回路122で生成されるウィンドウ1を他方の入力としている。ウィンドウ生成回路122は、標準テレビジョン信号のフィールド周期前後の幅、例えば90%〜110%等の幅を持ったウィンドウ1を生成する。
【0010】
AND回路121は、垂直同期信号VSYNCとウィンドウ1との論理積をとることで、ウィンドウ1内の垂直同期信号VSYNCのみを通過させ、それ以外はマスクする。これにより、垂直同期信号VSYNC内に含まれるノイズを除去できる。セレクタ123は、垂直同期信号VSYNCとAND回路121の出力信号とを選択入力とし、それらの一方をモード生成回路15から与えられるモード信号に応じて選択して出力する。
【0011】
モード生成回路15は、通常モード、無信号モードおよび特殊モード(これら各モードについては後述する)の各々に対応したモード信号を出力する。セレクタ123は、モード生成回路15から無信号モードを示すモード信号が与えられたときには垂直同期信号VSYNCを選択して出力し、通常モードおよび特殊モードを示すモード信号が与えられたときにはAND回路121の出力信号を選択して出力する。
【0012】
すなわち、ノイズ処理回路12は無信号モード時にはマスク処理を行わない。
これは、垂直同期信号VSYNCが入力された時点で、後述するように無信号モードから特殊モードへ移行することになるが、無信号モード時にマスク処理がされていると、無信号モードから特殊モードへの移行が行えない可能性があるためである。なお、ウィンドウ生成回路122においては、特殊モード時と通常モード時とでウィンドウ1の幅を変えるようにしても良い。
【0013】
ノイズ処理回路12を通過した垂直同期信号VSYNCは検出処理回路13に入力される。検出処理回路13は、アップダウンカウンタ131およびデコーダ132がその順で配置された構成となっており、一定パルス幅以上の信号のみを垂直同期信号VSYNCとみなして、垂直同期信号検出パルスvresを出力する。これにより、前段のノイズ処理回路12で除去できなかったウィンドウ1内のノイズについてより確実に除去できる。
【0014】
このノイズ除去の処理に際して、アップダウンカウンタ131を用いる。このことにより、垂直同期信号VSYNC内に混入したノイズの影響を無視できる。
ただし、垂直同期信号検出パルスvresの出力タイミングは、垂直同期信号VSYNCの変化点からnライン後(nは整数)、例えば2ライン後とする。
【0015】
同期分離回路11で分離された水平同期信号HSYNCは、補正処理回路14に入力される。補正処理回路14は、PLL(Phase Locked Loop)回路21、デコーダ22、OR回路23A,23B、カウンタ24、デコーダ25、カウンタ26、デコーダ27、ウィンドウ生成回路28、モード判別回路29、フィールド情報生成回路30および補正垂直同期信号生成回路31を有する構成となっている。
【0016】
PLL回路21およびデコーダ22により、水平同期信号HSYNC基準の1Hの0%、25%、50%、75%の信号がそれぞれ生成される。OR回路23Aは、0%の信号と50%の信号との論理和をとる。OR回路23Bは、25%の信号と75%の信号との論理和をとる。OR回路23Aの論理和信号は補正垂直同期信号生成回路31に入力される。OR回路23Bの論理和信号は、hsync2として第1,第2のカウンタ24,26にそれぞれ入力される。論理和信号hsync2は、水平同期信号HSYNCの周波数、即ち水平走査周波数の2倍の周波数を持っている。
【0017】
カウンタ24は、補正垂直同期信号生成回路31で生成される後述する補正垂直同期信号(以下、「補正vres」と記す)によりリセットされ、論理和信号hsync2に同期して、即ち水平走査周波数の2倍の周波数でカウント動作を行うことにより、フィールド内のライン数をカウントする。カウンタ24のカウント結果は、デコーダ25を介してカウンタ26に与えられる。
【0018】
カウンタ26は、カウンタ24のカウント結果によってリセットされ、論理和信号hsync2に同期して、即ち水平走査周波数の2倍の周波数でカウント動作を行う。このカウンタ26のカウント結果は、デコーダ27を介してウィンドウ生成回路28、フィールド情報生成回路30および補正垂直同期信号生成回路31にそれぞれ与えられる。
【0019】
ウィンドウ生成回路28は、カウンタ26のカウント結果に基づいて、次段のモード判別回路29で用いるモード判別用ウィンドウを生成する。モード判別回路29は、ウィンドウ生成回路28で生成されたモード判別用ウィンドウを用いて、検出処理回路13から与えられる垂直同期信号検出パルスvresに同期してモード判別を行う。フィールド情報生成回路30は、カウンタ26のカウント結果に基づいて、垂直同期信号検出パルスvresに同期してフィールド情報の生成を行う。補正垂直同期信号生成回路31は、カウンタ26のカウント結果、モード判別回路29の判別結果およびフィールド情報生成回路30での生成情報に基づいて補正垂直同期信号(補正vres)を生成する。
【0020】
図2は、ウィンドウ生成回路28におけるモード判別用ウィンドウ生成のタイミングチャートである。ウィンドウ生成回路28は、第1,第2,第3のウィンドウ2,3,4の3つのウィンドウを生成する。ウィンドウ2は、標準テレビジョン信号と同じ周期を示すウィンドウである。ウィンドウ2の幅は1/2H分であり、1フィールドが262.5ラインであるテレビジョン信号であれば、カウンタ24が2倍の525をカウントしているときがこれに当たる。
【0021】
ウィンドウ3は、標準テレビジョン信号周期の近傍を示すウィンドウである。
ウィンドウ3の幅としては、ウィンドウ2の前後、例えば1/2H分等の幅が設定される。ウィンドウ4は、標準テレビジョン信号周期からずれていることを示すウィンドウである。ウィンドウ4の幅としては、例えばウィンドウ3の外側で垂直同期信号VSYNCがマスクされていない領域までなどが設定される。
【0022】
モード判別回路29は、通常モード、特殊モードおよび無信号モードの各モードの判別を行う。ここで、通常モードは、標準テレビジョン信号が入力されている状態を表している。特殊モードは、非標準テレビジョン信号が入力されている状態を表している。無信号モードは、垂直同期信号VSYNCが入力されていない状態を表している。先述したモード生成回路15は、このモード判別回路29の判別結果に基づいて各モードを示すモード信号を出力することになる。
【0023】
図3は、通常モード、特殊モードおよび無信号モードの各モードの状態遷移図である。電源投入時は、例えば特殊モードから始まるものとする。モード判別回路29は、特殊モード状態において、検出処理回路13から出力される垂直同期信号検出パルスvresを連続して規定回数ウィンドウ2内で検出した場合、入力垂直同期信号VSYNCが標準テレビジョン信号であるとみなして通常モードに移行する。ここでの規定回数は、例えば4回などである。
【0024】
モード判別回路29は、通常モード状態において、垂直同期信号検出パルスvresをウィンドウ2内で検出している状態では、入力垂直同期信号VSYNCが標準テレビジョン信号であるとみなし、通常モード状態を維持する。一方、通常モード状態において、垂直同期信号検出パルスvresをウィンドウ2以外で検出した場合、モード判別回路29は、入力垂直同期信号VSYNCが非標準テレビジョン信号であるとみなして、基本的には特殊モードに移行する。
【0025】
ただし、モード判別回路29は、垂直同期信号検出パルスvresをウィンドウ3内で検出した場合は、直ぐには特殊モードに移行しない。これは、垂直同期信号VSYNCがジッタを持っていたり、何らかのノイズ等の影響により、標準テレビジョン信号の周期と微妙にずれた場合を無視するためである。そのため、垂直同期信号検出パルスvresをウィンドウ3内で検出したときは、所定の待機期間が経過した後に特殊モードに移行する。
【0026】
ここで、所定の待機期間を設定するためには、例えば、アップダウンカウンタを使用する。そして、ウィンドウ2内で垂直同期信号検出パルスvresを検出した場合はアップダウンカウンタをカウントダウンし、ウィンドウ3内で検出した場合はアップダウンカウンタをカウントアップし、当該アップダウンカウンタのカウント値が規定値(例えば、MSB=1)になったときに、特殊モードに移行するようにする。
【0027】
通常モード時、あるいは特殊モード時において、モード判別回路29は、垂直同期信号検出パルスvresを連続して規定回数ウィンドウ2〜ウィンドウ4の中で検出しなかった場合は、垂直同期信号VSYNCが入力されていないとみなして、無信号モードに移行する。ここでの規定回数は、例えば3回などである。
垂直同期信号検出パルスvresを検出しなかったときに直ぐに無信号モードに移行しない理由は、弱電界時やノイズ等の影響により垂直同期信号が欠落することがあり、この状態を無信号と判別しないようにするためである。
【0028】
無信号モードの状態において、モード判別回路29は、ウィンドウ2〜ウィンドウ4の内外にかかわらず、垂直同期信号検出パルスvresを検出したら特殊モードに移行する。
【0029】
図4は、フィールド情報生成回路30の具体的な構成の一例を示すブロック図である。このフィールド情報生成回路30は、過去のフィールド情報より次のフィールドを予想する回路である。
【0030】
垂直同期信号VSYNCには、片フィールド(奇数フィールド、または偶数フィールド)しか存在しない場合と両フィールド(奇数フィールド、および偶数フィールド)が存在する場合とがある。片フィールドのみの垂直同期信号の場合、1フィールドに含まれるライン数は整数になる。また、両フィールドを持つ垂直同期信号の場合は、1フィールドに含まれるライン数は整数ではなく、1/2ラインを含む。例えば、片フィールドの場合は262ライン、両フィールドの場合は262.5ラインなどである。
【0031】
フィールド情報生成回路30でのフィールド情報やフィールド予想結果は、垂直同期信号が片フィールドであるか両フィールドであるか示す情報である。このフィールド情報生成回路30は、フィールド情報生成部41およびフィールド予想生成部42から構成されている。
【0032】
フィールド情報生成部41は、カウンタ411、デコーダ412およびD型フリップフロップ413から構成されている。カウンタ411は、垂直同期信号検出パルスvresによりリセットされ、水平走査期間をカウントする。デコーダ412は、カウンタ411のカウント結果に基づいて、水平同期信号HSYNC基準の1Hの25%〜75%のウィンドウ5を生成する。
【0033】
D型フリップフロップ413は、ウィンドウ5をD(データ)入力、垂直同期信号検出パルスvresをen(イネーブル)入力とし、垂直同期信号検出パルスvresがウィンドウ5内にあるときは垂直同期信号VSYNCが両フィールドを持つとみなし、垂直同期信号検出パルスvresがウィンドウ5の外にあるときは垂直同期信号VSYNCが片フィールドであるとみなし、この判断結果をフィールド情報S2として出力する。
【0034】
フィールド予想生成部42は、アップダウンカウンタ421およびデコーダ422によって構成されている。アップダウンカウンタ421は、フィールド情報生成部41で生成されたフィールド情報S2をアップ/ダウンカウントする。例えば、片フィールドの場合はカウントアップし、両フィールドの場合はカウントダウンする。そして、アップダウンカウンタ421のカウント値をデコーダ422に与える。
【0035】
デコーダ422は、あるしきい値を持ち、アップダウンカウンタ421のカウント値が当該しきい値より上か下かでフィールド予想結果S3を出力する。具体的には、アップダウンカウンタ421のMSBが論理“1”のときは片フィールドと予想し、論理“0”のときは両フィールドと予想して、フィールド予想結果S3を出力する。
【0036】
なお、垂直同期信号VSYNCが入力されなかった場合は、フィールド情報生成回路30においては、フィールド情報S2およびフィールド予想結果S3は更新せず、前の情報を保持する。
【0037】
図5は、補正処理回路14における通常モード時および無信号モード時の補正垂直同期信号(補正vres)生成のタイミングチャートである。このタイミングチャートを用いて、通常モード時および無信号モード時に補正vresを生成する際の補正処理回路14の回路動作について以下に説明する。
【0038】
PLL回路21およびデコーダ22により、水平同期信号HSYNC基準の1ラインの0%、50%の信号を生成する。これらの信号の論理和をOR回路23Aでとり、その論理和出力を信号S1とする。この信号S1のタイミングで補正vresを生成する。この補正vresは、時間軸方向の位置が水平同期信号HSYNCの近傍かその中間にあるため、後段でのフィールド判別等を安定して行うことができる。
【0039】
無信号モード時の場合には、垂直同期信号検出パルスvresが入力されないため、カウンタ26のカウント結果と信号S1を用いることにより補正vresを生成する。これにより、任意の周期の補正vresを生成できる。また、ウィンドウ2と信号S1を用いて補正vresを生成すれば、無信号モード時でも標準テレビジョン信号の周期で補正vresを生成することができる。
【0040】
標準モード時の場合、ウィンドウ2と信号S1を用いて補正vresを生成する。これにより、垂直同期信号VSYNCにジッタが含まれていたとしても、安定した補正vresを生成することができる。また、弱電界時やノイズなどにより垂直同期信号VSYNCが欠落しても、安定した補正vresを生成することができる。
【0041】
図6〜図8は、補正処理回路14における特殊モード時の補正vres生成のタイミングチャートである。これらタイミングチャートを用いて、特殊モード時に補正vresを生成する際の補正処理回路14の回路動作について以下に説明する。
【0042】
先ず、PLL回路21およびデコーダ22により、図6のタイミングチャートに示すように、水平同期信号hsync2の前後に一定幅のウィンドウ6およびウィンドウ7を生成する。これらウィンドウ6,7は、例えば1Hの5%等の幅に設定される。これらは、垂直同期信号VSYNCが正規のタイミングよりも1Hの25%前後ずれたことを検出する目的で生成されるウィンドウである。
【0043】
また、図8のタイミングチャートに示すように、カウンタ26のLSBと先述したフィールド予想結果S3を用いて、本来垂直同期信号検出パルスvresが入力されるべき範囲を示す信号S4を生成する。フィールド予想結果S3から、次の垂直同期信号が片フィールドのみの信号なのか、両フィールドを含んだ信号なのか判別できる。
【0044】
片フィールドの場合は、1フィールド内に含まれるライン数は整数である。カウンタ24は、水平走査周波数の2倍の周波数でカウント動作を行うため、当該カウンタ24のカウント値が偶数のときに垂直同期信号検出パルスvresが入力される。また、両フィールドの場合は、1フィールド内に含まれるライン数は1/2ラインを含むため、カウンタ24のカウント値が奇数のときに垂直同期信号検出パルスvresが入力される。この性質を利用して、信号S4を生成している。
【0045】
図8は、両フィールドが予想される場合の例である。本来垂直同期信号検出パルスvresが入力されるべき範囲内(S4内)の信号S1を信号S5とする。垂直同期信号検出パルスvresがウィンドウ6とウィンドウ7の外側で検出されたときは、図7のタイミングチャートに示すように、入力された垂直同期信号検出パルスvresをそのまま補正vresとする。
【0046】
垂直同期信号検出パルスvresがウィンドウ6あるいはウィンドウ7の中で検出されたときは、次の信号S5のタイミングで補正vresを生成する。カウンタ24は、補正vresによってリセットされるが、図8のタイミングチャートにおいて、Bの場合は問題ないが、Aの場合は本来生成される補正vresのタイミングよりも1ライン分遅れることになる。そのため、カウンタ24をリセットする際は、これを考慮する必要がある。また、後段で補正vresを使用するところにおいても、このことを考慮する必要がある。
【0047】
この生成された補正vresは、時間軸方向の位置が水平同期信号HSYNCの近傍かその中間にあるため、後段でのフィールド判別等を安定して行うことができる。
【0048】
上述したように、本実施形態に係る垂直同期信号処理回路においては、非標準テレビジョン信号が入力されている状態である特殊モードのときは、過去のフィールド情報を基に次のフィールドを予想し、そのフィールドに対応した処理を行って補正垂直同期信号を生成するようにしたので、垂直同期信号VSYNCの変化点が想定されるタイミング(水平同期信号HSYNCの近傍、あるいはその中間)から1Hの25%以上前後した場合でも、安定した垂直同期信号VSYNCを得ることができる。
【0049】
したがって、本実施形態に係る垂直同期信号処理回路を用いることにより、安定した標準テレビジョン信号に対しても、不安定な非標準テレビジョン信号に対しても、安定した垂直同期信号VSYNCを提供することができる。つまり、標準テレビジョン信号でも非標準テレビジョン信号でも無信号でも、また、垂直同期信号VSYNCにおいて水平同期信号HSYNCに対する位相がずれたとしても、また、弱電界時などの不安定な同期信号でも、各ウィンドウ等の幅やカウンタを適切に調整することで、安定した垂直同期信号VSYNCを得ることができる。
【0050】
また、いろいろな画像表示装置や、いろいろな入力テレビジョン信号のフォーマットに対しても、各ウィンドウ等の幅やカウンタを適切に調整することで、安定な垂直同期信号VSYNCを得ることができる。さらに、テレビジョン信号に拘わらず、同期信号を用いて画像表示を行うシステムに対しても、各ウィンドウ等の幅やカウンタを適切に調整することで、安定な垂直同期信号VSYNCを得ることができる。
【0051】
【発明の効果】
以上説明したように、本発明によれば、非標準テレビジョン信号が入力されている状態である特殊モードのときは、過去のフィールド情報を基に次のフィールドを予想し、そのフィールドに対応した処理を行って補正垂直同期信号を生成するようにしたことで、垂直同期信号VSYNCの変化点が想定されるタイミング(水平同期信号HSYNCの近傍、あるいはその中間)から1Hの25%以上前後した場合でも、安定した垂直同期信号を得ることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る垂直同期信号処理回路の構成例を示すブロック図である。
【図2】ウィンドウ生成回路におけるモード判別用ウィンドウ生成のタイミングチャートである。
【図3】通常モード、特殊モードおよび無信号モードの各モードの状態遷移図である。
【図4】フィールド情報生成回路の具体的な構成の一例を示すブロック図である。
【図5】補正垂直同期信号生成回路における通常モード時および無信号モード時の補正vres生成のタイミングチャートである。
【図6】補正垂直同期信号生成回路における特殊モード時の補正vres生成のタイミングチャート(その1)である。
【図7】補正垂直同期信号生成回路における特殊モード時の補正vres生成のタイミングチャート(その2)である。
【図8】補正垂直同期信号生成回路における特殊モード時の補正vres生成のタイミングチャート(その3)である。
【図9】従来の奇数フィールド/偶数フィールドの判別に用いるウィンドウを示すタイミングチャートである。
【図10】従来技術の課題の説明に供するタイミングチャートである。
【符号の説明】
11…同期分離回路、12…ノイズ除去回路、13…検出処理回路、14…補正処理回路、21…PLL回路、28…ウィンドウ生成回路、29…モード判別回路、30…フィールド情報生成回路、31…補正垂直同期信号生成回路、41…フィールド情報生成部、42…フィールド予想生成部

Claims (6)

  1. 水平走査周波数の2倍の周波数でカウント動作を行い、フィールド内のライン数をカウントする第1のカウンタと、
    前記第1のカウンタのカウント結果によってリセットされ、水平走査周波数の2倍の周波数でカウント動作を行う第2のカウンタと、
    前記第2のカウンタのカウント結果に基づいて、非標準テレビジョン信号が入力されている状態である特殊モードの判別を、入力される垂直同期信号に同期して行うモード判別手段と、
    前記第2のカウンタのカウント結果から過去のフィールド情報を基に次のフィールドを予想するフィールド情報生成手段と、
    前記モード判別手段の判別結果が前記特殊モードのときは、前記第2のカウンタのカウント結果に基づいて、前記フィールド情報生成手段で予想されたフィールドに対応した処理を行って補正垂直同期信号を生成する補正垂直同期信号生成手段と
    を備えたことを特徴とする垂直同期信号処理回路。
  2. 前記モード判別手段は、前記特殊モード以外に、標準テレビジョン信号が入力されている状態である通常モードと垂直同期信号が入力されない状態である無信号モードとを判別し、
    前記補正垂直同期信号生成手段は、前記モード判別手段の判別結果が前記通常モードのときおよび前記無信号モードのときは、前記第2のカウンタのカウント結果から、標準テレビジョン信号と同じ周期の補正垂直同期信号を生成する
    ことを特徴とする請求項1記載の垂直同期信号処理回路。
  3. 前記モード判別手段は、標準テレビジョン信号と同じ周期を示す第1のウィンドウ、標準テレビジョン信号の周期の近傍を示す第2のウィンドウおよび標準テレビジョン信号周期からずれていることを示す第3のウィンドウを生成し、
    前記特殊モードのときに垂直同期信号検出パルスを連続して規定回数前記第1のウィンドウ内で検出した場合に前記通常モードに移行し、
    前記通常モードのときに前記垂直同期信号検出パルスを前記第1のウィンドウ以外で検出した場合に前記特殊モードに移行し、
    前記通常モードのときあるいは前記特殊モードのときに前記垂直同期信号検出パルスを連続して規定回数前記第1,第2,第3のウィンドウ内で検出しなかった場合に前記無信号モードに移行する
    ことを特徴とする請求項2記載の垂直同期信号処理回路。
  4. 前記モード判別手段は、前記通常モードのときに前記垂直同期信号検出パルスを前記第1のウィンドウ外であって、前記第2のウィンドウ内で検出したときは、所定の待機期間が経過した後に前記特殊モードに移行する
    ことを特徴とする請求項3記載の垂直同期信号処理回路。
  5. 前記フィールド情報生成手段は、入力される垂直同期信号が片フィールドのみか、両フィールドを持つかを示すフィールド情報を前記垂直同期信号検出パルスに同期して生成するフィールド情報生成部と、前記フィールド情報生成部で生成された前記フィールド情報を用いて、過去のフィールド情報から次のフィールドを予想するフィールド予想生成部とを有する
    ことを特徴とする請求項1記載の垂直同期信号処理回路。
  6. 入力される垂直同期信号に対してノイズ除去処理を行うノイズ処理手段を有する
    ことを特徴とする請求項1記載の垂直同期信号処理回路。
JP2002240278A 2002-08-21 2002-08-21 垂直同期信号処理回路 Expired - Fee Related JP3876794B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002240278A JP3876794B2 (ja) 2002-08-21 2002-08-21 垂直同期信号処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002240278A JP3876794B2 (ja) 2002-08-21 2002-08-21 垂直同期信号処理回路

Publications (2)

Publication Number Publication Date
JP2004080590A true JP2004080590A (ja) 2004-03-11
JP3876794B2 JP3876794B2 (ja) 2007-02-07

Family

ID=32023113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002240278A Expired - Fee Related JP3876794B2 (ja) 2002-08-21 2002-08-21 垂直同期信号処理回路

Country Status (1)

Country Link
JP (1) JP3876794B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792798B1 (ko) * 2006-09-26 2008-01-14 주식회사 대우일렉트로닉스 텔레비전의 수직 동기 보정방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792798B1 (ko) * 2006-09-26 2008-01-14 주식회사 대우일렉트로닉스 텔레비전의 수직 동기 보정방법

Also Published As

Publication number Publication date
JP3876794B2 (ja) 2007-02-07

Similar Documents

Publication Publication Date Title
US8115866B2 (en) Method for detecting film pulldown cadences
JP3781959B2 (ja) 画像表示装置
JP3555372B2 (ja) 同期処理回路
JP3876794B2 (ja) 垂直同期信号処理回路
EP0899717A2 (en) Phase-locked loop circuit
JP2006339940A (ja) Pll制御回路およびその制御方法
US20110085081A1 (en) Video horizontal synchronizer
US7834933B2 (en) Vertical sync signal generator
KR100705835B1 (ko) 해상도 판단 장치 및 해상도 판단 방법
JPS63272177A (ja) フイ−ルド判別回路
JP2010050633A (ja) 映像信号用同期信号生成装置
KR100363098B1 (ko) 비디오 카세트 레코더(vcr) 신호 검출장치 및 방법
JP3525697B2 (ja) 走査方式判別装置
JP4374940B2 (ja) 同期信号処理回路
JP2004260321A (ja) 同期検出回路、同期検出方法
JP3632541B2 (ja) 同期処理回路
JP3871901B2 (ja) 映像表示装置
JP3541628B2 (ja) スーパーインポーズ装置
JPH09270937A (ja) 垂直同期回路及びタイミングコントローラ
JPH10285427A (ja) 垂直同期回路
JP2006261839A (ja) 映像信号処理回路及びそれを備えた映像表示装置
JPH08251445A (ja) 弱電界検出回路
JPH0556304A (ja) 映像信号同期回路
JP2009177604A (ja) 同期信号検出回路、映像検知回路、同期信号検出方法及びプログラム
JPH11261841A (ja) 非標準信号判別回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061010

A61 First payment of annual fees (during grant procedure)

Effective date: 20061023

Free format text: JAPANESE INTERMEDIATE CODE: A61

LAPS Cancellation because of no payment of annual fees