JP2001265313A - 信号処理装置、信号処理方法及びコンピュータ読み取り可能な記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 異なる方式で伝送された画像信号に係る画像
を少ない回路規模にて表示可能とする。 【解決手段】 信号処理装置は、互いに異なる伝送方式
の第１、第２の画像信号とを入力する入力手段と、メモ
リ部を用いて前記第１の画像信号を処理して所定の形態
の画像信号を得る第１の信号処理手段と、前記メモリ部
を用いて前記第２の画像信号を処理して前記所定の形態
の画像信号を得る第２の信号処理手段と、入力される画
像信号の伝送方式を検出する検出手段と、この検出結果
に応じて前記第１の信号処理手段により得られた画像信
号と前記第２の信号処理手段により得られた画像信号と
を選択的に出力するよう前記第１の信号処理手段と第２
の信号処理手段とを制御する制御手段と、前記制御手段
により選択された画像信号を表示デバイスに出力する出
力手段とを備える構成とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は信号処理装置、信号
処理方法及びコンピュータ読み取り可能な記憶媒体に関
し、特には、異なる複数の伝送方式により伝送された画
像信号の処理に関する。

【０００２】

【従来の技術】近年、ディスプレイも多様なフォーマッ
トの画像信号に対応した画像を表示するものが増えてい
る。

【０００３】特に、以前はいわゆるテレビジョンモニタ
とパーソナルコンピュータ（以下ＰＣ）用のディスプレ
イは全くの別物であったが、相互の融合化が進み、ＰＣ
からの画像を表示できるテレビや、テレビジョン放送信
号を入力できるＰＣのディスプレイが現れてきた。ま
た、デジタルテレビやＭＰＥＧなどの新しいフォーマッ
トの映像ソースの出現や３次元グラフィックスの高度化
が進み、動画像を表示する機会も増えている。

【０００４】更に、ワイド対応の液晶やプラズマディス
プレイ、リアプロジェクション型モニタや前面投射型の
プロジェクタなどの大画面の表示装置において、映画や
テレビ、ホームビデオ、プレゼンテーション、テレビ会
議、各種資料の表示等のさまざまな映像ソースをオフィ
スや家庭で利用する場面が増加している。

【０００５】こうした中で、さまざまな画像フォーマッ
トに対応するために、ディスプレイは、画像信号の画素
数を表示部にて表示可能な表示画素数に変換する解像度
変換機能や、画像信号の画面の更新周波数（以下フレー
ムレート）を表示部にて表示可能なフレームレートに変
換するフレームレート変換機能を持つものが考えられて
いる。

【０００６】また、ディスプレイはより多くの画素数を
表示可能とすることで、コンピュータグラフィクスやＣ
ＡＤ画面、ＨＤＴＶなどのより高精細な画像の表示や、
コンピュータとテレビなどの複数の画面を領域を分割し
て表示するマルチ画面表示を実現可能としている。特
に、最近は部分書き換え方式と呼ばれるＰＣからの画像
信号の伝送方式が提案され、より高画素数の画像の表示
が可能になってきた。

【０００７】ここで、部分書き換え方式とは、先に伝送
した１画面分の画像データに対し、その一部のみを書き
換えたいときに、新たに１画面分の画像データを伝送す
るのではなく、その書き換え部分の画像データのみを伝
送するものである。

【０００８】また、ディスプレイとＰＣとの間では、Ｄ
ＤＣ(Display Data Channel)通信と呼ばれる方式にて情
報のやり取りが行われる。ＤＤＣ通信とは、ディスプレ
イに関連する技術の標準化団体であるＶＥＳＡ(Video E
lectronic Standard Association)が勧告した、コンピ
ュータが表示装置を制御するためのやり取りの標準であ
る。この通信方法にのっとって、同じくＶＥＳＡが標準
化したＥＤＩＤ(Extended Display Identification Dat
a)形式のディスプレイの情報がディスプレイからＰＣに
伝送される。

【０００９】ＤＤＣ通信では、ＰＣの起動時か、ＰＣと
ディスプレイを接続してホットプラグ機能（ディスプレ
イとＰＣを接続した時点を検出してＤＤＣ通信を行う機
能）が働いたときに、表示可能な解像度、フレームレー
ト、部分書き換えか通常の伝送か等のディスプレイの表
示属性をディスプレイからＰＣに伝送し、ＰＣがこれに
対応した画像信号をディスプレイに伝送する。

【００１０】ディスプレイでは、伝送された画像信号の
伝送方式を判別し、それぞれの画像信号に対して処理を
施すことにより部分書き換え方式の画像信号と通常の画
像信号の両方の画像を表示可能としている。

【００１１】

【発明が解決しようとする課題】しかし、前述の如き表
示装置には、以下に述べる２つの問題点がある。

【００１２】まず、第１に複数の伝送方式に対応するこ
とで、回路規模が大きくなるという問題である。

【００１３】部分書き換え処理も、フレームレート変換
処理も、各処理ごとにダブルバッファ機能が必要なた
め、各処理回路に対してそれぞれ最低２フレーム分のメ
モリが必要となる。ここでダブルバッファ機能とは、画
像データを読み出しているメモリとは別にもう１フレー
ム分のメモリを用意して次の画面の画像データを書き込
み、これら２フレーム分のメモリの書き込みと読み出し
を１フレーム毎に交互に行う動作のことである。これに
より、画面の表示を行っている途中で書き換え途中の画
像が表示されてしまうことを防止できる。

【００１４】１画素８ビットの画像データの場合、ＱＸ
ＧＡ（２０４８×１５３６画素）の解像度での１色の１
画面のデータ量は、２５Ｍビットとなり、ＲＧＢ３色で
ダブルバッファ機能を実現するためには、１５１Ｍビッ
トのメモリが必要になる。更に、部分書き換え処理とフ
レームレート変換処理の両者をあわせると、３０２Ｍビ
ットのメモリが必要になる。

【００１５】また、メモリ容量以外にも、アドレス管理
等のメモリ制御回路の回路規模や配線数も増大するた
め、回路全体として規模が増大すると共に、製品のコス
トが上昇してしまう。このことは、ＭＰＥＧやＪＰＥＧ
といった復号方式に従う画像データを受信して表示する
場合も同様である。特に、入力画像データの伝送方式が
増加するほど回路規模も増大する。

【００１６】第２の問題点として、ＤＤＣ通信特有の問
題がある。

【００１７】現在のＤＤＣ規格(Ver.3)では、表示画面
の解像度決定のためにＥＤＩＤデータの授受を行うタイ
ミングが、ＰＣの起動時やホットプラグ機能でのＰＣと
ディスプレイの接続検出時に限られている。更に、ディ
スプレイからはＤＤＣ通信でＥＤＩＤデータをＰＣに伝
送するものの、このＥＤＩＤデータ(Ver.3)は表示可能
な解像度の一覧を示すだけで、実際の解像度はこれを参
照したＰＣのグラフィック描画部が決定して、ディスプ
レイに該当解像度の画像データを一方的に出力する構成
である。ディスプレイは伝送された画像データから解像
度を判別することにより、どの解像度でＰＣから画像デ
ータが伝送されたかを推定しているに過ぎない。

【００１８】このため、ＰＣから伝送される画像データ
に対してディスプレイは、誤った解像度で画像を表示す
る、あるいは表示できないケースが生じる。特に、通常
のＰＣの画像伝送で用いられる全画面書き換え方式以外
の、部分書き換え方式やＭＰＥＧ、ＪＰＥＧといった方
式に従う画像データの伝送時では、こうした問題が顕著
となる。

【００１９】例えば、部分書き換えの伝送方式の場合に
は、このＤＤＣ通信が正確に動作しないと、ＰＣが通常
の全画面書き換え信号を伝送したものをディスプレイが
部分書き換え方式と誤って処理して正しい画像を表示で
きなくなってしまう。また、仮にディスプレイが通常伝
送方式と認識できたとしても、部分書き換え方式前提で
要求した解像度でＰＣが全画面方式で画像信号を伝送し
た場合、ディスプレイでは処理速度が間に合わない。ま
た、伝送方式の再設定を要求しようとしても今のＤＤＣ
通信では対応できない。

【００２０】本発明は前述の如き問題点を解決すること
を目的とする。

【００２１】本願の他の目的は、異なる方式で伝送され
た画像信号に係る画像を少ない回路規模にて表示可能と
する処にある。

【００２２】

【課題を解決するための手段】前記目的を達成するた
め、本発明にあっては、部分書き換え方式の第１の画像
信号と前記部分書き換え方式とは異なる伝送方式の第２
の画像信号とを入力する入力手段と、メモリ部と、前記
メモリ部を用いて前記第１の画像信号を処理して所定の
形態の画像信号を得る第１の信号処理手段と、前記メモ
リ部を用いて前記第２の画像信号を処理して前記所定の
形態の画像信号を得る第２の信号処理手段と、前記入力
手段により入力される画像信号の伝送方式を検出する検
出手段と、前記検出手段の検出結果に応じて前記第１の
信号処理手段により得られた画像信号と前記第２の信号
処理手段により得られた画像信号とを選択的に出力する
よう前記第１の信号処理手段と第２の信号処理手段とを
制御する制御手段と、前記制御手段により選択された画
像信号を表示デバイスに出力する出力手段とを備える構
成とした。

【００２３】

【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を詳細に説明する。

【００２４】まず、本形態にて扱う部分書き換え方式に
ついて説明する。

【００２５】図３において、３０１、３０３、３０５、
３０７は連続した４枚の画像を示しており、各画面がＰ
Ｃ用のディスプレイに表示されている。各画面の画素数
はＱＸＧＡとしている。ここで、３０９がＰＣのマウス
の指示位置を示す矢印の形をしたカーソルである。この
矢印の領域は縦横共に１００画素とする。図３では、３
０１〜３０７において、矢印が左下から右上に移動して
いる。

【００２６】現在一般的な表示画素数である、１画素８
ビット、ＲＧＢ３色のＸＧＡ（１０２４×７６８画素）
の６０フレームの画像データの伝送速度は１．５６Ｇビ
ット／ｓ（約６５ＭＨｚのクロック×２４ビットに相
当）である。ここで、図３のＱＸＧＡの画像を全て伝送
した場合、その伝送速度は６．２４Ｇビット／ｓとな
り、前述の一般的な画像データの伝送速度の４倍となっ
てしまう。

【００２７】これは、ディスプレイの規格化団体ＤＤＷ
Ｇ(Digital Display Working Group)が策定したＤＶＩ
(Digital Video Interface)規格などで採用しているＴ
ＭＤＳ(Transmission Minimized Differential Signali
ng)規格の伝送素子の伝送速度を越えてしまい、現実的
ではない。

【００２８】そこで、部分書き換え方式は、図３におい
て移動したマウス３０９に対応した領域の画像のみを書
き換えるようにしている。これにより、マウス３０９の
領域１００画素×１００画素の画像データを伝送したと
しても、１画面の全体の画素数の約３１５分の１とな
り、より低速で画像データを伝送可能となる。部分書き
換え方式では、このような書き換え部分の画像データ及
び画面上の位置を示すアドレスを所定量のデジタルデー
タからなるパケット形式にて伝送している。

【００２９】次に、本発明の実施形態として、ＰＣから
受信した画像データを表示する装置について説明する。

【００３０】図１は本発明が適用される表示装置を含む
システムの構成を示す図である。

【００３１】図１において、１００は本発明が適用され
るディスプレイで、ＰＣ１０から出力される画像データ
を処理して受信した画像データに係る画像を表示する。

【００３２】ＰＣ１０からは伝送路１０ａを介して画像
データが出力される。１０ａは前述のＤＶＩ規格のＴＤ
ＭＳ等のＰＣ用の画像信号伝送方式で信号が伝送される
伝送路である。１０１は伝送路１０ａを介して伝送され
た全画面書き換え方式、部分書き換え方式を含む各種の
伝送方式の画像データを受信し、画像データ１０１ａと
制御データ１０１ｂに分離して部分書き換え制御回路１
０５及びフレームレート変換処理回路１０７に出力する
画像データ受信部である。また、画像データ受信部１０
１は受信した画像データをデコードすることにより水平
同期信号（ＨＤ）、垂直同期信号（ＶＤ）、データイネ
ーブル（ＤＥ）等の同期信号１０１ｃを得、フレームレ
ート変換処理回路１０７に出力する。

【００３３】１０３が本形態の特徴とする入力処理回路
であり、部分書き換え処理回路１０５、フレームレート
変換処理回路１０７、メモリ書き込み制御回路１０９、
メモリ部１１１及びメモリ読み出し制御回路１１３を有
する。

【００３４】部分書き換え処理回路１０５は画像データ
受信部１０１から出力された部分書き換え方式の画像デ
ータをデコードし、画像データ１０５ａ及び書き換えア
ドレス１０５ｂを生成してメモリ書き込み制御回路１０
９に出力する。また、フレームレート変換処理回路１０
７は画像データ受信部１０１から出力された全画面書き
換え方式の画像データ及びＨＤ，ＶＤ，ＣＬＫを入力
し、画像データ１０７ａと対応する書き込みアドレス１
０７ｂをメモリ書き込み制御回路１０９に出力する。

【００３５】メモリ書き込み制御回路１０９は後述の如
く制御回路１２７により制御され、部分書き換え処理回
路１０５からの画像データ、アドレスデータと、フレー
ムレート変換処理回路１０７からの画像データ、アドレ
スデータを選択して画像データ１０９ａ、アドレスデー
タ１０９ｂとしてメモリ部１１１に出力する。

【００３６】メモリ部１１１は前述のダブルバッファ機
能を実現可能な容量（少なくとも２フレーム分の画像デ
ータを記憶可能な容量）を有し、メモリ書き込み制御回
路１０９からのアドレス１０９ｂに従い、画像データ１
０９ａを記憶する。

【００３７】メモリ読み出し制御回路１１３は、ディス
プレイ１００のシステムクロックを発生する発振器１１
５からのクロック及びタイミングジェネレータ１１７か
らの同期信号、及び、制御回路１２７からの表示モード
情報に従いメモリ１１１からの画像データの読み出しア
ドレス１１３ａを生成し、メモリ部１１１に出力する。
メモリ部１１１はこの読み出しアドレス１１３ａに応じ
て画像データ１１１ａをメモリ読み出し制御回路１１３
に出力する。

【００３８】メモリ読み出し制御回路１１３により読み
出された画像データは解像度変換回路１１９に出力され
る。解像度変換回路１１９は制御回路１２７からの表示
モード情報に従ってメモリ読み出し制御回路１１３から
の画像データの解像度を変換し、出力処理回路１２１に
出力する。出力処理回路１２１は解像度変換処理が施さ
れた画像データに対して表示部１２３における表示のた
めに必要な所定の処理を施し、表示部１２３に出力す
る。表示部１２３は液晶表示デバイスを有し、出力処理
回路１２１からの画像データに従う画像を表示する。

【００３９】また、フォーマット検出回路１２５は画像
データ受信部１０１で受信した画像データの伝送方式と
画像属性（表示モード：解像度、フレームレート等）を
検出し、制御回路１２７に出力する。１２７はディスプ
レイ１００の動作を制御する制御回路であり、マイクロ
コンピュータを有する。制御回路１２７はフォーマット
検出回路１２５からの検出結果に応じてメモリ書き込み
制御回路１０９、メモリ読み出し制御回路１１３、解像
度変換回路１１９等を制御する。１２９はＥＤＩＤ通信
部で、ＰＣ１０に対して伝送路１２９ａを介してディス
プレイ１００の属性情報を出力する。ＰＣ１０はこのデ
ィスプレイ属性情報に従い画像データを生成してディス
プレイ１００に出力する。

【００４０】本形態では、ＤＶＩ等の規格で画像データ
受信部１０１で受信したデータをその画像伝送方式に応
じて部分書き換え処理回路１０５とフレームレート変換
処理回路１０７でデコードした画像データ及びアドレス
をメモリ書き込み制御回路１０９で選択してメモリ部１
１１に出力する。メモリ部１１１以降の回路は、画像伝
送方式によらず共通の回路を使用し、解像度変換、出力
処理を施して表示部１２３に出力する。これにより、容
量の大きくなりがちなメモリ部と、メモリに関連した配
線数やＩＣの出力ピン数が多くなりがちなメモリ制御部
を部分書き換え処理とフレームレート変換処理とで共用
できるため、回路規模を抑えることができ、コストが削
減される。部分書き換えは画面の一部の画像データのみ
の更新作業であり、また、フレームレート変換処理は全
画面書き換えによる画像データの更新作業であるため、
両者を同時に使用することはない。このため、各伝送方
式で使用しない無駄な回路ブロックの割合を削減でき
る。

【００４１】また、フォーマット検出回路１２５により
入力する画像データの伝送方式（部分書き換え方式か、
全画面書き換え方式か）と画像属性（解像度、フレーム
レート等）を検出し、その検出結果に従って部分書き換
え処理回路１０５とフレームレート変換処理回路１０７
を選択すると共に、検出した伝送方式と画像属性が適切
でない場合にＥＤＩＤ通信回路１２９からＰＣ１０にＥ
ＤＩＤ情報を再通信する構成としている。これにより、
従来部分書き換え信号の表示装置において、全画面書き
換え信号のみしか対応していないＰＣを接続した場合
や、ＰＣに対するＤＤＣ通信がうまく設定できずに、Ｐ
Ｃが部分書き換え信号でなく、全画面書き換え信号を出
力した場合にも、適切な画像属性で表示することを可能
にしている。

【００４２】ＰＣのグラフィックカードは、ディスプレ
イから送られたＥＤＩＤ情報を検出し、記述されている
画像伝送方式と解像度などの画像属性のリストから、出
力可能な信号を選択してディスプレイに出力する。この
ためどの画像属性や伝送方式の画像データを送るかは、
基本的にＰＣ側が決定権を持っており、ディスプレイは
その選択された結果を受信した画像データからしか知る
ことができない。

【００４３】ところが、最近のＰＣはグラフィックカー
ドの機能の増加に伴い、Video BIOSの容量が不足するた
め、ＥＤＩＤのための容量を削減してＥＤＩＤ情報を一
部しか読まない機種が存在する。また、ＥＤＩＤで示し
た表示可能な属性情報のリストの読み方も、ＰＣのＯＳ
やグラフィックカードのドライバソフトに依存するた
め、解釈の仕方が一定ではなく、ディスプレイ側が期待
する画像データが伝送されない場合も多い。

【００４４】例えば、“部分書き換え方式ならＱＸＧＡ
の解像度まで表示可能であるが、全画面書き換え方式で
あればＸＧＡの解像度でフレームレートが６０フレーム
／秒まで”というＥＤＩＤ記述であっても、ＰＣが“全
画面書き換え方式でＱＸＧＡはで”と解釈してしまう
と、伝送される画像データの伝送速度が高すぎるため、
ディスプレイで画像データを処理できない。

【００４５】前述のように、ＤＤＣ通信はＰＣの起動時
やＰＣとディスプレイとの接続時に限られているため、
一度ディスプレイ側で表示できない伝送方式や画像属性
の画像データをＰＣが出力すると、ディスプレイは画像
を正しく表示できなくなってしまう。

【００４６】本形態では、制御回路１２７によりＥＤＩ
Ｄ情報を適切な形に編集し、こうした場合に伝送方式と
画像属性とが適切でない旨をＥＤＩＤ通信部からＰＣに
再送信する。例えば、前述の例では、“部分書き換えの
伝送方式ならＱＸＧＡまで表示可能であるが、全画面書
き換え方式であればＸＧＡの解像度でフレームレートが
６０Ｈｚまで”というＥＤＩＤ記述部分を削除して、
“全画面書き換えの方式のみで、ＸＧＡの解像度でフレ
ームレートが６０Ｈｚ”という記述に変更することで、
ＰＣの誤解釈を避けることができる。

【００４７】また、例えば、ホットプラグの検出端子を
利用して、擬似的にＰＣとディスプレイの接続を一旦外
して、再接続されたようにホットプラグの検出信号を操
作して、再編集したＥＤＩＤ情報をＰＣに検出させるこ
とで、このＥＤＩＤ情報に沿った画像データをＰＣに出
力させることができる。

【００４８】ホットプラグ機能は、例えばＰＣ側で検出
端子が抵抗によりある電位にプルアップまたはプルダウ
ンされており、ディスプレイ側で検出端子に対応する端
子に別の電位を設定しておき、両者が接続することによ
りＰＣ側の電位が変化することを利用して実現してい
る。このため、本形態では、ＥＤＩＤ通信部１２９でこ
の検出端子の電位を操作するスイッチを設け、ホットプ
ラグ機能を働かせた後、ＤＤＣ企画に従ったＥＤＩＤ情
報を送信する構成とした。

【００４９】次に、入力処理回路１０３について説明す
る。

【００５０】図２は入力処理回路１０３の構成を示すブ
ロック図である。

【００５１】本形態において、全画面書き換え方式の場
合は同期信号とクロックに同期したシーケンシャルな画
像データ列が入力され、部分書き換え方式の場合はクロ
ックに同期して書き換え部分のアドレスデータと画像デ
ータとがパケット形式で伝送される。

【００５２】図２において、１０５は部分書き換え処理
回路であり、ビットデータデコーダ２０１、ビットアド
レスデコーダ２０３を有する。１０７はフレームレート
変換処理回路であり、データバスラッチ回路２０５、水
平アドレスデコーダ２０７、垂直アドレスデコーダ２０
９を有する。また、１０９はメモリ書き込み制御回路で
あり、データバススイッチ２１１と制御バススイッチ２
１３とを有する。

【００５３】部分書き換え処理回路１０５において、２
０１はクロックに同期してパケット伝送されたデータか
ら各パケットの所定位置に多重された書き換え部分の画
像データを抽出するビットデータデコーダであり、抽出
した画像データ１０５ａをデータバススイッチ２１１に
出力する。また、２０３はクロックに同期してパケット
伝送されたデータから各パケットの所定位置に多重され
た書き換え部分のアドレスデータを抽出するビットアド
レスデコーダであり、抽出したアドレスデータ１０５ｂ
を制御バススイッチ２１３に出力する。

【００５４】フレームレート変換処理回路１０７におい
て、２０５は同期信号に同期したシーケンシャルな画像
データをアドレスデコーダの処理タイミングと同期させ
るためのデータラッチ回路であり、画像データ１０７ａ
をデータバススイッチ１０９に出力する。また、２０７
は水平アドレスデコーダであり、水平同期信号（ＨＤ）
によりリセットされクロックＣＬＫをカウントするカウ
ンタを有し、このカウント値によりメモリ１１１の水平
アドレスを生成して垂直アドレスと共にアドレス１０７
ｂを制御バススイッチ２１３に出力する。また、１０９
は垂直アドレスデコーダであり、垂直同期信号によりリ
セットされ水平同期信号をカウントするカウンタを有
し、このカウント値によりメモリ１１１の垂直アドレス
を生成して制御バススイッチ２１３に出力する。

【００５５】メモリ書き込み制御回路１０９において、
２１１は制御回路１２７からのモード情報に応じて画像
データ１０５ａ、１０７ａを選択してメモリ部１１１に
出力するデータバススイッチである。また、２１３は制
御回路１２７からのモード情報に応じてアドレスデータ
１０５ｂ、１０７ｂを選択してメモリ部１１１に出力す
る制御バススイッチである。

【００５６】このように、入力処理回路１０３において
は、部分書き換え処理回路１０５とフレームレート変換
処理回路１０７は、入力する画像データと同期信号、及
びクロックから、各伝送方式に対応してメモリ書き込み
用の画像データと制御データのデコードを行い、この各
出力をバススイッチで制御回路１２７の指示に従って選
択出力する。この結果、デコーダ回路などの限られた両
方式の回路を用意するのみで、メモリ書き込み選択回路
以降のメモリや制御部の共用化が可能になり、回路規模
の有効な削減が可能となる。

【００５７】このように、本形態では、入力画像データ
の伝送方式に対応して部分書き換え処理回路１０５とフ
レームレート変換処理回路１０７とを切り替え、メモリ
部及びその制御回路を共用することにより、回路規模と
コストを抑えた表示装置を提供することができる。

【００５８】なお、本形態では、入力画像データの伝送
方式として、部分書き換え方式と全画面書き換え方式に
ついて説明したが、これ以外にも、例えば、ＭＰＥＧや
ＪＰＥＧ等で圧縮・符号化された画像データを受信して
表示する場合にも本発明を適用可能である。

【００５９】また、伝送方式と画像属性とを検出して、
ＥＤＩＤ情報を再編集してＰＣに再送信可能な構成とす
ることで、異なる伝送方式と画像属性の混在したシステ
ムにおいてもＰＣからディスプレイに適応した最適な画
像データを伝送するようＰＣを制御することができ、多
様化した出力データにも柔軟に対応して画像を表示可能
となる。

【００６０】本形態においては、部分書き換え処理回路
及びフレームレート変換処理回路を選択して一部回路を
共用する入力処理部をハード的に説明したが、これらの
信号処理部は、プログラムによりソフト的に機能が実行
されるものであっても本発明の実施形態の一つとなるも
のである。

【００６１】従って、これらのプログラムを記憶する媒
体は本発明の実施形態の一つとなる。

【００６２】以下、本発明を適用した第２の実施形態と
して、メディアプロセッサやＤＳＰ(Digital Signal Pr
ocessor)、ＦＰＧＡ(Field Programmable Gate Array)
などのプログラマブルロジック等により、部分書き換え
処理回路及びフレームレート変換処理回路の機能を実現
するディスプレイシステムについて説明する。

【００６３】図４は本実施形態におけるディスプレイシ
ステムの構成を示す図である。

【００６４】図４において、４０１、４０３はそれぞ
れ、ＰＣ２０、ＰＣ３０から出力されたＤＶＩ規格のＴ
ＭＤＳ信号等の画像データ２０ａ、３０ａを受信し、画
像データと制御コードにデコードする受信部である。４
０５は不図示の操作スイッチにより画像データ受信部４
０１、４０３からの画像データ、制御データ及び同期、
クロック等のデータを選択して出力する入力系統選択回
路である。

【００６５】４０７は信号処理プログラム実行回路であ
り、プログラムにより内部回路の処理を変更できるＦＰ
ＧＡなどのプログラマブルロジックや、プログラムによ
り入力信号に対して演算を行うメディアプロセッサ、Ｄ
ＳＰ等で構成される。

【００６６】４０９は信号処理プログラム実行回路４０
７の処理内容を記述したプログラムを記憶するプログラ
ム記憶部であり、部分書き換えプログラム４０９ａ及び
フレームレート変換プログラム４０９ｂを記憶する。４
０９ａは部分書き換えプログラムであり、部分書き換え
方式のデータをデコードしてメモリ４１１の画像データ
を書き換えると共に、出力同期信号と出力クロックに同
期してシーケンシャルに画像データを読み出す部分書き
換えプログラムである。また、４０９ｂは全画面書き換
え方式の画像データを入力同期信号と入力クロックに同
期してメモリ４１１に書き込み、出力同期信号と出力ク
ロックに同期してシーケンシャルに読み出すフレームレ
ート変換プログラムである。

【００６７】４１１は画像メモリであり、信号処理プロ
グラム実行回路４０９からの画像データを記憶すると共
に、記憶した画像データを読み出して出力する。４０７
ａは制御バスであり、メモリ部４１１の書き込み、読み
出し制御信号及びアドレスを伝送する。また、４０７ｂ
はデータバスであり、メモリ部４１１との間で画像デー
タの授受を行う。なお、メモリ部４１１はダブルバッフ
ァ機能を実現可能な容量を通する。

【００６８】４１３は解像度変換処理回路で、制御回路
４２１からの表示モード情報に基づいて入力画像データ
の解像度を変換し、出力処理回路４１５に出力する。４
１５は出力処理回路で、解像度変換処理が施された画像
データに対して表示部４１７による表示処理に必要な処
理を施し、表示部４１７に出力する。表示部４１７は液
晶表示デバイスを有し、出力処理回路４１５からの画像
データに応じた画像を表示する。

【００６９】４１９はフォーマット検出回路であり、入
力系統選択回路４０５により選択された画像データの所
定のコードに基づいて入力された画像データの伝送方式
と画像属性を検出し、検出結果を制御回路４２１に出力
する。

【００７０】４２１は制御回路であり、フォーマット検
出回路４１９から出力される伝送方式及び画像属性の情
報に基づいてプログラム記憶部４０９に記憶された部分
書き換えプログラム４０９ａ及びフレームレート変換プ
ログラム４０９ｂを選択して実行させる。また、制御回
路４２１は解像度変換回路４１３を制御して、入力画像
データの画像属性に応じた解像度変換処理を行う。

【００７１】４２３はＰＣ２０とＰＣ３０のどちらに対
してＥＤＩＤ情報の伝送を行うかを選択するＥＤＩＤ情
報通信部選択回路であり、制御回路４２１により制御さ
れる。

【００７２】４２５及び４２７はそれぞれＥＤＩＤ情報
通信部であり、制御回路４２１により生成され、選択回
路４２３を介して出力されたＥＤＩＤ情報４２５ａ、４
２５ｂをそれぞれＰＣ２０、ＰＣ３０に出力する。

【００７３】次に、図５のフローチャートを用いて図４
のディスプレイによる入力データの切り替えに伴う処理
を説明する。

【００７４】図５は図４の制御回路４２１による入力切
り替え処理に伴う制御動作を示すフローチャートであ
る。

【００７５】Ｓ５０１において入力系統の切り替えがユ
ーザにより指示されると、指示に応じて入力系統を切り
替え、Ｓ５０３においてフォーマット検出回路４１９に
より入力画像データの伝送方式及び画像属性を検出す
る。そして、Ｓ５０５においてこの検出結果から入力信
号の画像属性と伝送方式が表示可能などうか判断する。

【００７６】画像属性、伝送方式が適切でないと判断し
た場合には、Ｓ５０７において、前述の実施形態と同様
に制御回路４２１によりＥＤＩＤ情報の再編集を行い、
Ｓ５０１で選択した入力系統に応じたＥＤＩＤ情報通信
部４２５または４２７を介してＥＤＩＤ情報を送信す
る。そして、Ｓ５０３において再度入力画像信号のフィ
ーマットを検出する。

【００７７】一方、Ｓ５０５で適切であると判断した場
合、Ｓ５０９において入力信号の伝送方式が部分書き換
え方式か、あるいは全画面書き換え方式かを判別する。

【００７８】入力信号が部分書き換え方式である場合、
Ｓ５１１においてプログラム制御部４０９を制御して部
分書き換えプログラム４０９ａを信号処理プログラム実
行回路４０７に出力し、Ｓ５１３において信号処理プロ
グラム実行回路４０７により部分書き換えプログラムに
従って入力画像データを処理する。

【００７９】また、入力信号がフレームレート変換方式
である場合、Ｓ５１１においてプログラム制御部４０９
を制御してフレームレート変換プログラム４０９ｂを信
号処理プログラム実行回路４０７に出力し、Ｓ５１３に
おいて信号処理プログラム実行回路４０７によりフレー
ムレート変換プログラムに従って入力画像データを処理
する。

【００８０】そして、Ｓ５１５において各伝送モードに
従って処理された画像データに対して、解像度変換、出
力処理を施し、表示部４１７に表示する。

【００８１】本形態では、このように、伝送方式に対応
して部分書き換え処理とフレームレート変換処理を実行
するため、各処理を制御するプログラムを検出した伝送
方式に従って選択してプログラム実行部に読み込むこと
により、プログラム実行部やメモリ回路を共用すること
ができ、回路規模及びコストを大幅に削減することがで
きる。

【００８２】なお、本形態では、入力信号として部分書
き換え信号と全画面書き換え信号とを扱う場合について
説明したが、画像伝送方式はこれに限らず、ＭＰＥＧや
ＪＰＥＧに従って圧縮・符号化された画像データを処理
する場合にも同様に本発明を適用可能である。

【００８３】この場合は、図４のプログラム記憶部４０
９にＭＰＥＧやＪＰＥＧのデコーダプログラムを持ち、
伝送方式に対応してプログラム実行回路４０７に読み込
み、実行するこことで画像データを得ることができる。

【００８４】この他、デジタルテレビや、そのセットト
ップボックスはＭＰＥＧのトランスポートストリームの
形態で伝送されたデータをＤＳＰ上のプログラムにより
処理しているが、現在のところこれらはすべて本形態で
説明したような異なる伝送方式には対応しておらず、従
って、本形態の如き複数の異なる伝送形態に応じて回路
を切り替える構成も持っていない。本発明を用いること
により、これらＭＰＥＧ方式の映像、音声機器と部分書
き換え方式のＰＣ等の異なる画像伝送方式により伝送さ
れた信号を受信してこれを表示することが可能となる。

【００８５】このように、プログラムにより処理動作を
変更可能な処理回路を持ち、入力画像信号の伝送方式に
応じて処理プログラムを選択して読み込むことにより、
複数の系統それぞれについて処理回路を設けることな
く、回路の共通化を図ることが可能となり、回路規模の
増大を抑えて製品のコストを抑えることができる。

【００８６】特に、入力系統数や画像伝送方式の数が増
加するほどその効果は大きい、また、各入力系統毎にフ
ォーマットを検出して、編集したＥＤＩＤ情報を再送信
可能とすることで、各系統毎に最適な画像属性で表示を
行うようにＰＣを制御でき、高画質でかつ信頼性の高い
画像表示機能を実現可能である。

【００８７】また、プログラムを読み込むことで処理機
能を切り替えることにより、将来新たな伝送方式が提案
された場合にも、プログラムの追加だけで用意にこれら
新たな伝送方式に対応することができる。

【００８８】また、図４では、２つのＰＣ２０，３０か
らそれぞれ異なる伝送方式の画像信号を入力している
が、例えば、１つの伝送路を介して異なる伝送方式の信
号を受信するように構成することも可能である。

【００８９】また、図４では部分書き換え処理及びフレ
ームレート変換処理をプログラムにて実現したが、例え
ば、制御回路４２１による図５の如き処理を含む処理を
ソフトウェアにより実現することも可能である。この
際、このプログラムを記憶する記憶媒体も本発明を構成
する。

【００９０】

【発明の効果】以上説明したように、本発明によれば、
多数の異なる伝送方式にて伝送される画像信号に応じた
画像を良好に表示可能とすることができる。

【図面の簡単な説明】

【図１】本発明が適用されるディスプレイシステムの構
成を示す図である。

【図２】図１の入力処理回路の構成を示す図である。

【図３】部分書き換え伝送方式を説明するための図であ
る。

【図４】本発明が適用されるディスプレイシステムの他
の構成を示す図である。

【図５】図４の装置の動作を説明するためのフローチャ
ートである。

Claims (28)

【特許請求の範囲】
1. 【請求項１】 部分書き換え方式の第１の画像信号と前
   記部分書き換え方式とは異なる伝送方式の第２の画像信
   号とを入力する入力手段と、 メモリ部と、 前記メモリ部を用いて前記第１の画像信号を処理して所
   定の形態の画像信号を得る第１の信号処理手段と、 前記メモリ部を用いて前記第２の画像信号を処理して前
   記所定の形態の画像信号を得る第２の信号処理手段と、 前記入力手段により入力される画像信号の伝送方式を検
   出する検出手段と、 前記検出手段の検出結果に応じて前記第１の信号処理手
   段により得られた画像信号と前記第２の信号処理手段に
   より得られた画像信号とを選択的に出力するよう前記第
   １の信号処理手段と第２の信号処理手段とを制御する制
   御手段と、 前記制御手段により選択された画像信号を表示デバイス
   に出力する出力手段とを備える信号処理装置。
2. 【請求項２】 前記第２の伝送方式は全画面書き換え方
   式であることを特徴とする請求項１記載の信号処理装
   置。
3. 【請求項３】 前記第２の信号処理手段は前記第２の画
   像信号から画像データ、同期信号及びクロックを抽出
   し、前記同期信号及びクロックに応じて生成したアドレ
   スと前記画像データとを前記メモリ部に出力することを
   特徴とする請求項２記載の信号処理装置。
4. 【請求項４】 前記第２の伝送方式は前記画像信号の符
   号化方式に関わる方式であることを特徴とする請求項１
   記載の信号処理装置。
5. 【請求項５】 前記所定の形態の画像信号は前記表示デ
   バイスに応じたフレームレートを有することを特徴とす
   る請求項１記載の信号処理装置。
6. 【請求項６】 前記所定の形態の画像信号は前記表示デ
   バイスに応じた解像度を有することを特徴とする請求項
   １記載の信号処理装置。
7. 【請求項７】 前記第１の信号処理手段は前記入力画像
   信号中から画像データ及びこの画像データのアドレスを
   検出し、前記画像データ及び前記アドレスを前記メモリ
   部に出力することを特徴とする請求項１記載の信号処理
   装置。
8. 【請求項８】 前記第１の画像信号または第２の画像信
   号の信号源に対して前記第１または第２の信号処理手段
   にて処理可能な伝送方式を示す表示情報を通信する通信
   手段を備えることを特徴とする請求項１記載の信号処理
   装置。
9. 【請求項９】 前記制御手段は前記信号源の電源投入時
   及び前記入力手段に対する前記信号源の接続時以外の任
   意のタイミングで前記表示情報を伝送するよう前記通信
   手段を制御することを特徴とする請求項８記載の信号処
   理装置。
10. 【請求項１０】 前記検出手段は更に、前記入力手段に
    より入力される画像信号の属性情報を検出し、前記制御
    手段は前記属性情報に応じて前記第１及び第２の信号処
    理手段を制御することを特徴とする請求項１記載の信号
    処理装置。
11. 【請求項１１】 前記第１の画像信号または第２の画像
    信号の信号源に対して前記表示デバイスにて表示可能な
    画像の属性情報を示す表示情報を通信する通信手段を備
    えることを特徴とする請求項１０記載の信号処理装置。
12. 【請求項１２】 前記制御手段は前記信号源の電源投入
    時及び前記入力手段に対する前記信号源の接続時以外の
    任意のタイミングで前記表示情報を伝送するよう前記通
    信手段を制御することを特徴とする請求項１１記載の信
    号処理装置。
13. 【請求項１３】 前記通信手段は前記表示情報をＥＤＩ
    Ｄ形式で伝送することを特徴とする請求項１１記載の信
    号処理装置。
14. 【請求項１４】 部分書き換え方式の第１の画像信号と
    全画面書き換え方式の第２の画像信号とを入力する入力
    手段と、 前記第１の画像信号を処理して画像データとアドレスデ
    ータとを得る第１の処理手段と、 前記第２の画像信号を処理して画像データとアドレスデ
    ータとを得る第２の処理手段と、 メモリ部と、 前記メモリ部に記憶された画像データを読み出し、所定
    フレームレートの画像データとして表示デバイスに出力
    する出力手段と、 前記入力手段より入力される画像信号の伝送方式を検出
    する検出手段と、 前記検出手段の検出結果に応じて前記第１の処理手段に
    より得られた画像データ及びアドレスデータと前記第２
    の処理手段により得られた画像データ及びアドレスデー
    タとを選択的に前記メモリ部に出力する制御手段とを備
    える信号処理装置。
15. 【請求項１５】 部分書き換え方式の第１の画像信号と
    全画面書き換え方式の第２の画像信号とを入力する入力
    手段と、 前記第１の画像信号を処理して画像データとアドレスデ
    ータとを得る第１の処理手段と、 前記第２の画像信号を処理して画像データとアドレスデ
    ータとを得る第２の処理手段と、 メモリ部と、 前記メモリ部に記憶された画像データを読み出して表示
    デバイスに出力する出力手段と、 前記入力手段より入力される画像信号の伝送方式を検出
    する検出手段と、 前記検出手段の検出結果に応じて、前記第１の処理手段
    により得られた画像データ及びアドレスデータを前記メ
    モリ部に出力すると共に前記出力手段により所定のフレ
    ームレートの画像データを前記表示デバイスに出力する
    第１のモードと、前記第２の処理手段により得られた画
    像データ及びアドレスデータを前記メモリ部に出力する
    と共に前記出力手段により前記所定のフレームレートの
    画像データを前記表示デバイスに出力する第２のモード
    との間でモードを切り替えるモード切替手段とを備える
    信号処理装置。
16. 【請求項１６】 部分書き換え方式の第１の画像信号と
    前記部分書き換え方式とは異なる伝送方式の第２の画像
    信号とを入力する入力手段と、 メモリ部と、 前記第１の画像信号用の第１の処理プログラムと前記第
    ２の画像信号用の第２の処理プログラムとを記憶する記
    憶部と、 前記記憶部に記憶された処理プログラムに従って前記入
    力手段により入力された画像信号を処理する処理手段
    と、 前記入力手段により入力される画像信号の伝送方式を検
    出する検出手段と、 前記検出手段の検出結果に応じて前記第１のプログラム
    と前記第２のプログラムとを選択的に用いて処理を行う
    よう前記処理手段を制御する制御手段と、 前記処理手段により処理された画像信号を表示デバイス
    に出力する出力手段とを備える信号処理装置。
17. 【請求項１７】 信号源より伝送された画像信号を入力
    する入力手段と、 前記入力された画像信号の伝送方式を検出する検出手段
    と、 前記検出手段の検出結果に応じて前記入力画像信号を処
    理して表示デバイスに出力する処理手段と、 前記信号源に対して前記表示デバイスにて表示可能な伝
    送方式を示す情報を任意のタイミングで送信する送信手
    段とを備える信号処理装置。
18. 【請求項１８】 信号源より伝送された画像信号を入力
    する入力手段と、 前記入力された画像信号の画像属性を検出する検出手段
    と、 前記検出手段の検出結果に応じて前記入力画像信号を処
    理して表示デバイスに出力する処理手段と、 前記信号源に対して前記表示デバイスにて表示可能な画
    像属性を示す情報を任意のタイミングで送信する送信手
    段とを備える信号処理装置。
19. 【請求項１９】 信号源より伝送された画像信号を入力
    する入力手段と、 前記入力された画像信号の伝送方式及び画像属性を検出
    する検出手段と、 前記検出手段の検出結果に応じて前記入力画像信号の伝
    送方式及び画像属性が前記表示デバイスにおいて適切な
    表示が可能か否かを判定する判定手段と、 前記判定手段により適切でないと判定した場合に前記信
    号源に対して前記表示デバイスにて表示可能な伝送方式
    及び画像属性を示す情報を送信する送信手段とを備える
    信号処理装置。
20. 【請求項２０】 信号源より部分書き換え方式の第１の
    画像信号と前記部分書き換え方式とは異なる伝送方式の
    第２の画像信号とを入力する入力手段と、 メモリ部と、 前記メモリ部を用いて前記第１の画像信号を処理して所
    定の形態の画像信号を得る第１の信号処理手段と、 前記メモリ部を用いて前記第２の画像信号を処理して前
    記所定の形態の画像信号を得る第２の信号処理手段と、 前記入力手段により入力される画像信号の伝送方式及び
    画像属性を検出する検出手段と、 前記所定の形態の画像信号を表示デバイスに出力する出
    力手段と、 前記表示デバイスにて表示可能な伝送方式及び画像属性
    を示す表示情報を前記信号源に送信する送信手段と、 前記検出手段の検出結果に応じて、前記第１の信号処理
    手段により得られた画像信号と前記第２の信号処理手段
    により得られた画像信号とを選択的に出力するよう前記
    第１の信号処理手段と第２の信号処理手段とを制御する
    と共に、前記表示情報を前記信号源に送信するよう前記
    送信手段を制御する制御手段とを備える信号処理装置。
21. 【請求項２１】 部分書き換え方式の第１の画像信号と
    前記部分書き換え方式とは異なる伝送方式の第２の画像
    信号とを入力して処理する方法であって、 メモリ部を用いて前記第１の画像信号を処理して所定の
    形態の画像信号を得る第１の信号処理ステップと、 前記メモリ部を用いて前記第２の画像信号を処理して前
    記所定の形態の画像信号を得る第２の信号処理ステップ
    と、 前記入力手段により入力される画像信号の伝送方式を検
    出する検出ステップと、 前記検出手段の検出結果に応じて前記第１の信号処理手
    段により得られた画像信号と前記第２の信号処理手段に
    より得られた画像信号とを選択的に出力するよう前記第
    １の信号処理手段と第２の信号処理手段とを制御する制
    御ステップと、 前記制御手段により選択された画像信号を表示デバイス
    に出力する出力ステップとを備える信号処理方法。
22. 【請求項２２】 部分書き換え方式の第１の画像信号と
    全画面書き換え方式の第２の画像信号とを入力して処理
    する方法であって、 前記第１の画像信号を処理して画像データとアドレスデ
    ータとを得る第１の処理ステップと、 前記第２の画像信号を処理して画像データとアドレスデ
    ータとを得る第２の処理ステップと、 メモリ部に記憶された画像データを読み出し、所定フレ
    ームレートの画像データとして表示デバイスに出力する
    出力ステップと、 前記入力される画像信号の伝送方式を検出する検出ステ
    ップと、 前記検出ステップの検出結果に応じて前記第１の処理手
    段により得られた画像データ及びアドレスデータと前記
    第２の処理手段により得られた画像データ及びアドレス
    データとを選択的に前記メモリ部に出力する制御ステッ
    プとを備える信号処理方法。
23. 【請求項２３】 部分書き換え方式の第１の画像信号と
    全画面書き換え方式の第２の画像信号とを入力して処理
    する方法であって、前記第１の画像信号を処理して画像
    データとアドレスデータとを得る第１の処理ステップ
    と、 前記第２の画像信号を処理して画像データとアドレスデ
    ータとを得る第２の処理ステップと、 メモリ部に記憶された画像データを読み出して表示デバ
    イスに出力する出力ステップと、 前記入力される画像信号の伝送方式を検出する検出ステ
    ップと、 前記検出ステップの検出結果に応じて、前記第１の処理
    ステップにより得られた画像データ及びアドレスデータ
    を前記メモリ部に出力すると共に所定のフレームレート
    の画像データを前記表示デバイスに出力する第１のモー
    ドと、前記第２の処理ステップにより得られた画像デー
    タ及びアドレスデータを前記メモリ部に出力すると共に
    前記所定のフレームレートの画像データを前記表示デバ
    イスに出力する第２のモードとの間でモードを切り替え
    るモード切替ステップとを備える信号処理方法。
24. 【請求項２４】 部分書き換え方式の第１の画像信号と
    前記部分書き換え方式とは異なる伝送方式の第２の画像
    信号とを入力して処理方法であって、 記憶部に記憶された前記第１の画像信号用の第１の処理
    プログラムと前記第２の画像信号用の第２の処理プログ
    ラムとに従って前記入力された画像信号を処理する処理
    ステップと、 前記入力される画像信号の伝送方式を検出する検出ステ
    ップと、 前記検出ステップの検出結果に応じて前記第１のプログ
    ラムと前記第２のプログラムとを選択的に用いて処理を
    行うよう前記処理ステップを制御する制御ステップと、 前記処理ステップにより処理された画像信号を表示デバ
    イスに出力する出力ステップとを備える信号処理方法。
25. 【請求項２５】 信号源より伝送された画像信号を入力
    して処理する不法であって、 前記入力された画像信号の伝送方式を検出する検出し、 前記検出結果に応じて前記入力画像信号を処理して表示
    デバイスに出力する戸と共に、 前記信号源に対して前記表示デバイスにて表示可能な伝
    送方式を示す情報を任意のタイミングで送信する信号処
    理方法。
26. 【請求項２６】 信号源より伝送された画像信号を入力
    して処理する方法であって、 前記入力された画像信号の画像属性を検出し、 前記検出結果に応じて前記入力画像信号を処理して表示
    デバイスに出力すると共に、 前記信号源に対して前記表示デバイスにて表示可能な画
    像属性を示す情報を任意のタイミングで送信する信号処
    理方法。
27. 【請求項２７】 信号源より伝送された画像信号を入力
    して処理する方法であって、 前記入力された画像信号の伝送方式及び画像属性を検出
    し、 前記検出結果に応じて前記入力画像信号の伝送方式及び
    画像属性が前記器表示デバイスにおいて適切な表示が可
    能か否かを判定と共に、 前記判定手段により適切でないと判定した場合に前記信
    号源に対して前記表示デバイスにて表示可能な伝送方式
    及び画像属性を示す情報を送信する信号処理方法。
28. 【請求項２８】 請求項２１〜請求項２７に記載の方法
    を実現可能なプログラムを記憶したコンピュータ読み取
    り可能な記憶媒体。