JP3971135B2 - Ｄｃｔ行列分解方法及びｄｃｔ装置 - Google Patents
Ｄｃｔ行列分解方法及びｄｃｔ装置 Download PDFInfo
- Publication number
- JP3971135B2 JP3971135B2 JP2001210815A JP2001210815A JP3971135B2 JP 3971135 B2 JP3971135 B2 JP 3971135B2 JP 2001210815 A JP2001210815 A JP 2001210815A JP 2001210815 A JP2001210815 A JP 2001210815A JP 3971135 B2 JP3971135 B2 JP 3971135B2
- Authority
- JP
- Japan
- Prior art keywords
- dct
- matrices
- matrix
- unit
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Algebra (AREA)
- Discrete Mathematics (AREA)
- Computing Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Image Processing (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、ＤＣＴ装置、より詳細には、ＤＣＴ演算を加減算のみで行なうことができるように１次元ＤＣＴ行列を分解するＤＣＴ行列分解方法を利用して得られる入力信号を処理するＤＣＴ装置に関するものである。
【０００２】
【従来の技術】
画像圧縮の手法として、相関のある画像信号を直交変換して相関のない信号に変換するＤＣＴ（離散コサイン変換）が知られ、ＤＣＴを用いた画像圧縮は、カラオケやビデオゲームの普及により、接する機会が確実に増えてきている。特にインターネット上では、ＷＷＷのマルチメディア化により、各種ＷＷＷブラウザがＤＣＴを用いたＪＰＥＧをサポートしている。また、ＤＶＤでも、ＤＣＴを使ったＭＰＥＧ−２を採用している。
【０００３】
このＤＣＴでは、例えば、１フレーム分の画像を、８ピクセル×８ピクセルを１ブロックとする多数のブロックに区分し、各ブロックに対して２次元ＤＣＴを施すことにより圧縮画像を得るようにしている。典型的な２次元ＤＣＴでは、入力画像信号の各行に１次元ＤＣＴを順次適用して中間データが求められ、この中間データの行と列とを入れ替えたものに対して同様の１次元ＤＣＴが施される。
【０００４】
８×８ピクセルを１ブロックとした場合、１次元ＤＣＴでは８つの画像信号成分に８行８列のＤＣＴ行列が乗じられるので、合計６４回の乗算が必要になる。乗算は加減算に比べて時間を要し、また、乗算器は加算器や減算器に比べて回路規模が大きく、特に高速乗算を行なう場合の消費電力が大きくなる。
【０００５】
その一方で、画像処理時間の短縮のためにＤＣＴ演算を短時間で行ないたいとの要請があり、また、画像伝送装置、特にモバイル式のものにあっては、消費電力をできる限り低減したいとの要望がある。
【０００６】
上記の観点からＤＣＴ演算での乗算回数を低減する種々の手法が提案され、例えば、１次元ＤＣＴ演算を高速化した「Ｃｈｅｎのアルゴリズム」が実用に供されている。この種の高速アルゴリズムは、ＤＣＴ行列におけるコサイン係数のうち、絶対値が同一であるもの同士を組み合わせるなどして乗算回数を低減させるものである。
【０００７】
しかしながら、このような高速アルゴリズムでは乗算処理が依然として必要であり、ＤＣＴ演算時間の更なる短縮が困難である。また、このアルゴリズムを実施するＤＣＴ演算装置は乗算器を含むものとなっており、回路規模や消費電力の更なる低減を図る上で制約がある。
【０００８】
【発明が解決しようとする課題】
このように、従来のＤＣＴ行列分解方法及びＤＣＴ装置は、回路規模や消費電力の更なる低減を図る上で制約がある。そこで本発明は、ＤＣＴ演算を加減算のみで行なうことができるように１次元ＤＣＴ行列を分解するＤＣＴ行列分解方法を実施するためのＤＣＴ装置を提供することを課題とする。
【０００９】
上記課題を解決するための本発明に係るＤＣＴ装置は、１フレームの画像からブロック単位で取り出される画像信号をＤＣＴ係数に変換する２次元ＤＣＴを行なうものである。
【００１０】
当該ＤＣＴ装置は、Ｎピクセル×Ｎピクセルを単位とするブロックに分解され、１フレーム単位でシリアルに伝送される画像信号の各ブロックの行方向のＮ点画像信号を順次入力する信号入力部と、前記Ｎ点画像信号のうちの、Ｎ点１次元ＤＣＴ行列の部分行列の各々に関連する複数の第１行列、あるいは、第１行列及び複数の第２行列に対応する一群の画像信号を選択する信号選択部と、前記Ｎ点１次元ＤＣＴ行列の各部分行列に係る複数の第１行列の積や、第１行列と複数の第２行列との積が展開されるように加減算する加算器及び減算器と共に、加減算結果を一時保持するレジスタを含む加減算部とで構成され、前記信号選択部で選択された画像信号を複数のゼロ行列と部分行列に分解し、前記各部分行列を、行列要素にコサイン係数値を含む中間行列と値１、−１又は０を行列要素とする１又は複数の第１行列との積で表されるように因数分解し、前記各中間行列を、行列要素が値１、−１又は０から成る複数の第２行列の積で表されるように因数分解されるように、前記加減算部の加算器及び減算器は多段接続されると共に、各段の加減算結果が次段の加算器及び減算器へ供給されるようにレジスタが接続されているＤＣＴ演算部と、前記ＤＣＴ演算部で演算済みのＮ点１次元ＤＣＴデータを取り出す信号出力部と、前記信号出力部から順次供給されるＮ点１次元ＤＣＴデータから成る１次元ＤＣＴデータ群を転置して一時保持する転置部とを有し、前記ＤＣＴ演算部での加減算結果が、順次、１次元ＤＣＴ演算済みのＮ点１次元ＤＣＴデータ成分として前記信号出力部を介して前記転置部に送出され、そこにおいてＤＣＴデータ成分の行と列とが転置されて一時保持され、前記転置部に一時保持されたＮ点１次元データが、１列毎に前記転置部から前記信号入力部を介して前記ＤＣＴ演算部に供給され、そこにおいて各列の１次元データ成分に対して再度加減算処理がなされることにより、量子化処理及びエントロピー符号化処理を行なう対象となるＤＣＴ係数が演算されることを特徴とする。
【００１１】
この発明によれば、１次元ＤＣＴ行列が複数の部分行列とゼロ行列とに分解され、次に、各々の部分行列が中間行列と第１行列との積、または、複数の第１行列の積になるように分解され、更に、中間行列が複数の第２行列の積になるように分解される。結局、１次元ＤＣＴ行列は、第１行列と複数の第２行列との積または複数の第１行列の積で表わされる部分行列とゼロ行列とに分解される。そして、第１及び第２行列の行列要素が値１、−１または０であるので、第１行列または第１行列と第２行列とからなる部分行列から主として構成される本発明のＤＣＴ行列を用いたＤＣＴ演算では、乗算処理を行なうことなしに、入力信号の加減算によりＤＣＴ係数が算出され、ＤＣＴ演算の高速化が図られる。
【００１２】
この発明のＤＣＴ装置は、入力信号の加減算によりＤＣＴ係数を算出可能とする請求項１に係るＤＣＴ行列分解方法に基づくものであり、乗算器が不要である。このため、入力信号をＤＣＴ係数に変換するＤＣＴ演算が高速で行なわれることはもとより、ＤＣＴ装置の回路規模や消費電力が小さくなる。
【００１３】
【発明の実施の形態】
本発明の実施の形態を添付図面に依拠して説明する。本発明に係るＤＣＴ装置は、１フレームの画像からブロック単位で取り出される画像信号をＤＣＴ係数に変換する２次元ＤＣＴを行なうものであり、各ブロックは例えば８ピクセル×８ピクセルで構成される。
【００１４】
図１に示すように、ＤＣＴ装置は、各ブロックの行方向の８点画像信号を順次入力する信号入力部１と、信号入力部１を介して入力した８点画像信号に１次元ＤＣＴ演算を施すＤＣＴ演算部２と、１次元ＤＣＴ演算済みの８点１次元ＤＣＴデータを取りだす信号出力部５と、この信号出力部５から順次供給される８組の８点１次元ＤＣＴデータから成る１次元ＤＣＴデータ群を転置して一時保持する転置部６とを備え、これらの各機能部は、図示しない制御部の制御下で作動するものとなっている。
【００１５】
そして、１ブロック分の画像信号についての１次元ＤＣＴデータ群が行と列とを入れ替えて転置部６に格納されると、このＤＣＴデータ群が一列毎に転置部６から信号入力部１を介してＤＣＴ演算部２に供給され、ＤＣＴ演算部２において、各々の８点１次元データに対して１次元ＤＣＴ演算が施された後、信号出力部５からＤＣＴ係数として取り出されるようになっている。なお、信号出力部５から取り出されたＤＣＴ係数に対しては、図示しない量子化部及び符号化部において、量子化処理及びエントロピー符号化処理がなされる。
【００１６】
以上のように、本発明に係るＤＣＴ装置は、１次元ＤＣＴ演算を繰り返すことによって２次元ＤＣＴ演算を行なうものである。
【００１７】
ここで、ＤＣＴ係数をＦ（ｕ，ｖ）、１ブロックの画像信号をｆ（ｘ，ｙ）、重み係数をＣｕ、Ｃｖ、また変換核を
【数１】
【数２】
で表わすと、Ｎ点２次元ＤＣＴ演算式及びＮ点１次元ＤＣＴ演算式は次式で表わされる。
【数３】
【数４】
【００１８】
本発明は１次元ＤＣＴ演算を加減算のみで実施することを特徴とし、このようなＤＣＴ演算を実現するために、ＤＣＴ行列を本発明に固有の方法で複数の行列の積に分解する。
【００１９】
本発明では、コサインの対称性を利用して、図２に示すように、８点１次元ＤＣＴ行列が、２つの４行４列部分行列と２つのゼロ行列とに分解され、次に、一方の４行４列部分行列が２つの２行２列部分行列と２つのゼロ行列に分解される。結局、８点１次元ＤＣＴ行列が、２つの２行２列部分行列と１つの４行４列部分行列と４つのゼロ行列に分解されることになる。
【００２０】
このような８点１次元ＤＣＴ行列の分解は、例えばＣｈｅｎの高速アルゴリズムによって実施可能である。Ｃｈｅｎのアルゴリズムは、Ｎ点入力信号［ｆ］をＤＣＴ係数［Ｆ］に変換するＤＣＴ行列［ＡＮ］を次式に示すように分解するもので、この分解を繰り返すことにより、Ｎ点１次元ＤＣＴ行列を、２行２列の行列が現れるまで分解可能とする。
【数５】
【００２１】
ここで、［ＢＮ］はバタフライ行列を表わす。また、
【数６】
としたとき、Ｐ（ｘ，ｙ）は
【数７】
であれば値１をとる一方、それ以外の場合には値０をとる。
【００２２】
また、［ＱＮ／２］は次式で表わされる。
【数８】
【００２３】
本発明では、次に、上記３つの部分行列が、行列要素にコサイン係数値を含む中間行列と、値１、−１又は０を行列要素とする第１行列との積で表わされるように因数分解される。例えば、図２に示した４行４列の部分行列が、因数分解により、図３に示すように２つの第１行列と１つの中間行列との積に変換される。この中間行列の行列要素のうちｄ００、ｄ１０、ｄ０１、ｄ１１、ｄ２２、ｄ３２、ｄ２３、ｄ３３はコサイン係数値から成る。
【００２４】
より具体的には、この４行４列部分行列を記号Ａ４で表わしたとき、部分行列Ａ４は次式で示すように因数分解される。次式において記号ＣＰ／ｑはｃｏｓ（ｐ／ｑ）πを表わす。
【数９】
【００２５】
更に、各々の中間行列についての因数分解が必要回数繰り返され、中間行列は、値１、−１又は０の行列要素からそれぞれ成る複数の第２行列の積で表わされる。例えば、図３に示した中間行列をなす部分行列の一方は、図４に示すように２つの第２行列の積で表わされるように因数分解される。各第２行列の行列要素ｅ００、ｅ１０、ｅ０１、ｅ１１、ｆ００、ｆ１０、ｆ０１、ｆ１１は、値１、−１又は０をとる。
【００２６】
本発明に係るＤＣＴ装置は、上記のように分解される８点１次元ＤＣＴ行列に基づいてＤＣＴ演算を行なうもので、これに関連して、図１に示すように、ＤＣＴ演算部２は、８Ｎ点画像信号のうち、８点１次元ＤＣＴ行列の部分行列の各々について求められる複数の第１行列、または、第１行列及び複数の第２行列に対応する入力信号群を選択する信号選択部３と、選択された各部分行列に係る入力信号群に対して、複数の第１行列の積、または、第１行列と複数の第２行列との積を展開するための加減算を施す加減算部４とを有している。加減算部４は、図示しない所要数の加算器、減算器及び加算結果や減算結果を一時保持するレジスタから主に構成されている。
【００２７】
次に、上記構成のＤＣＴ装置の作用について説明する。ＤＣＴ装置には、画像信号が１フレーム単位でシリアルに伝送される。画像信号は８ピクセル×８ピクセルを単位とするブロックに分割され、各ブロックの行方向の８点画像信号が、図１に示した信号入力部１を介して、信号選択部３の図示しない８つの信号入力端にそれぞれ供給され、信号選択部３では、８点画像信号のうちの、８点１次元ＤＣＴ行列の部分行列の各々に関連する複数の第１行列、あるいは、第１行列及び複数の第２行列に対応する一群の画像信号が選択される。このようにして各部分行列に対応する一群の画像信号が選択される。
【００２８】
そして、各部分行列に係る画像信号は、加減算部４の１段目の加算器や減算器のうち当該部分行列に対応するものに供給される。加減算部４の加算器や減算器は、８点１次元ＤＣＴ行列の各部分行列に係る複数の第１行列の積や、第１行列と複数の第２行列との積を展開可能なように多段接続される。従って、１段目の加算器や減算器で得た加減算結果は、加減算部４のレジスタを介して、次段以降の加算器や減算器に順次供給される。
【００２９】
加減算部４の最終段の加算器や減算器での加算結果や減算結果は、１ブロックの第１行目に対応する８点画像信号に対する１次元ＤＣＴ演算の結果を表わすものであり、１次元ＤＣＴ演算済みの８点１次元ＤＣＴデータ成分として、信号出力部５を介して転置部６に送出され、この転置部６は、このＤＣＴデータ成分の行と列とを転置して一時保持する。
【００３０】
次いで、１ブロックの第２行目以降のそれぞれの８点画像信号についても、同様にＤＣＴ演算処理が順次実施され、転置部６に８点１次元データが格納される。
【００３１】
更に、８点１次元データが、一列毎に転置部６から信号入力部１を介してＤＣＴ演算部２に供給され、ＤＣＴ演算部２において、各列の１次元データ成分に対して８点画像信号の場合と同様の１次元ＤＣＴ演算が施される。そして、その演算結果が信号出力部５よりＤＣＴ係数として送出され、量子化処理及びエントロピー符号化処理を経て、圧縮画像信号として使用される。その他のブロックの画像信号についても、上記と同様の２次元ＤＣＴ演算処理が実施される。
【００３２】
このように、本発明に係るＤＣＴ装置は、主として、多段接続された加算器、減算器及びレジスタから成り、乗算器を含まないため、画像信号についての２次元ＤＣＴ演算を高速で実施してＤＣＴ係数を得ることができると共に、ＤＣＴ装置の回路規模や消費電力を大幅に低減できる。
【００３３】
【発明の効果】
本発明は上述した通りであって、本発明に係るＤＣＴ装置におけるＤＣＴ行列分解方法においては、入力信号をＤＣＴ係数に変換するためのＤＣＴ演算を、乗算処理を行なうことなしに入力信号の加減算により行なうことができ、ＤＣＴ演算の高速化を図ることができる。
【００３４】
また、本発明に係るＤＣＴ装置においては、ＤＣＴ演算に際して乗算器が不要になり、ＤＣＴ演算を高速で行なうことができると共にＤＣＴ装置の回路規模や消費電力を大幅に低減できる。
【図面の簡単な説明】
【図１】本発明に係るＤＣＴ装置を示す概略ブロック図である。
【図２】本発明に係るＤＣＴ行列分解方法におけるコサインの対称性を利用した行列分解を説明する図である。
【図３】図２に示す行列分解に続いて実施される因数分解による行列分解を説明する図である。
【図４】因数分解による行列分解を説明する図である。
【符号の説明】
１ 信号入力部
２ ＤＣＴ演算部
３ 信号選択部
４ 加減算部
５ 信号出力部
６ 転置部
【発明が属する技術分野】
本発明は、ＤＣＴ装置、より詳細には、ＤＣＴ演算を加減算のみで行なうことができるように１次元ＤＣＴ行列を分解するＤＣＴ行列分解方法を利用して得られる入力信号を処理するＤＣＴ装置に関するものである。
【０００２】
【従来の技術】
画像圧縮の手法として、相関のある画像信号を直交変換して相関のない信号に変換するＤＣＴ（離散コサイン変換）が知られ、ＤＣＴを用いた画像圧縮は、カラオケやビデオゲームの普及により、接する機会が確実に増えてきている。特にインターネット上では、ＷＷＷのマルチメディア化により、各種ＷＷＷブラウザがＤＣＴを用いたＪＰＥＧをサポートしている。また、ＤＶＤでも、ＤＣＴを使ったＭＰＥＧ−２を採用している。
【０００３】
このＤＣＴでは、例えば、１フレーム分の画像を、８ピクセル×８ピクセルを１ブロックとする多数のブロックに区分し、各ブロックに対して２次元ＤＣＴを施すことにより圧縮画像を得るようにしている。典型的な２次元ＤＣＴでは、入力画像信号の各行に１次元ＤＣＴを順次適用して中間データが求められ、この中間データの行と列とを入れ替えたものに対して同様の１次元ＤＣＴが施される。
【０００４】
８×８ピクセルを１ブロックとした場合、１次元ＤＣＴでは８つの画像信号成分に８行８列のＤＣＴ行列が乗じられるので、合計６４回の乗算が必要になる。乗算は加減算に比べて時間を要し、また、乗算器は加算器や減算器に比べて回路規模が大きく、特に高速乗算を行なう場合の消費電力が大きくなる。
【０００５】
その一方で、画像処理時間の短縮のためにＤＣＴ演算を短時間で行ないたいとの要請があり、また、画像伝送装置、特にモバイル式のものにあっては、消費電力をできる限り低減したいとの要望がある。
【０００６】
上記の観点からＤＣＴ演算での乗算回数を低減する種々の手法が提案され、例えば、１次元ＤＣＴ演算を高速化した「Ｃｈｅｎのアルゴリズム」が実用に供されている。この種の高速アルゴリズムは、ＤＣＴ行列におけるコサイン係数のうち、絶対値が同一であるもの同士を組み合わせるなどして乗算回数を低減させるものである。
【０００７】
しかしながら、このような高速アルゴリズムでは乗算処理が依然として必要であり、ＤＣＴ演算時間の更なる短縮が困難である。また、このアルゴリズムを実施するＤＣＴ演算装置は乗算器を含むものとなっており、回路規模や消費電力の更なる低減を図る上で制約がある。
【０００８】
【発明が解決しようとする課題】
このように、従来のＤＣＴ行列分解方法及びＤＣＴ装置は、回路規模や消費電力の更なる低減を図る上で制約がある。そこで本発明は、ＤＣＴ演算を加減算のみで行なうことができるように１次元ＤＣＴ行列を分解するＤＣＴ行列分解方法を実施するためのＤＣＴ装置を提供することを課題とする。
【０００９】
上記課題を解決するための本発明に係るＤＣＴ装置は、１フレームの画像からブロック単位で取り出される画像信号をＤＣＴ係数に変換する２次元ＤＣＴを行なうものである。
【００１０】
当該ＤＣＴ装置は、Ｎピクセル×Ｎピクセルを単位とするブロックに分解され、１フレーム単位でシリアルに伝送される画像信号の各ブロックの行方向のＮ点画像信号を順次入力する信号入力部と、前記Ｎ点画像信号のうちの、Ｎ点１次元ＤＣＴ行列の部分行列の各々に関連する複数の第１行列、あるいは、第１行列及び複数の第２行列に対応する一群の画像信号を選択する信号選択部と、前記Ｎ点１次元ＤＣＴ行列の各部分行列に係る複数の第１行列の積や、第１行列と複数の第２行列との積が展開されるように加減算する加算器及び減算器と共に、加減算結果を一時保持するレジスタを含む加減算部とで構成され、前記信号選択部で選択された画像信号を複数のゼロ行列と部分行列に分解し、前記各部分行列を、行列要素にコサイン係数値を含む中間行列と値１、−１又は０を行列要素とする１又は複数の第１行列との積で表されるように因数分解し、前記各中間行列を、行列要素が値１、−１又は０から成る複数の第２行列の積で表されるように因数分解されるように、前記加減算部の加算器及び減算器は多段接続されると共に、各段の加減算結果が次段の加算器及び減算器へ供給されるようにレジスタが接続されているＤＣＴ演算部と、前記ＤＣＴ演算部で演算済みのＮ点１次元ＤＣＴデータを取り出す信号出力部と、前記信号出力部から順次供給されるＮ点１次元ＤＣＴデータから成る１次元ＤＣＴデータ群を転置して一時保持する転置部とを有し、前記ＤＣＴ演算部での加減算結果が、順次、１次元ＤＣＴ演算済みのＮ点１次元ＤＣＴデータ成分として前記信号出力部を介して前記転置部に送出され、そこにおいてＤＣＴデータ成分の行と列とが転置されて一時保持され、前記転置部に一時保持されたＮ点１次元データが、１列毎に前記転置部から前記信号入力部を介して前記ＤＣＴ演算部に供給され、そこにおいて各列の１次元データ成分に対して再度加減算処理がなされることにより、量子化処理及びエントロピー符号化処理を行なう対象となるＤＣＴ係数が演算されることを特徴とする。
【００１１】
この発明によれば、１次元ＤＣＴ行列が複数の部分行列とゼロ行列とに分解され、次に、各々の部分行列が中間行列と第１行列との積、または、複数の第１行列の積になるように分解され、更に、中間行列が複数の第２行列の積になるように分解される。結局、１次元ＤＣＴ行列は、第１行列と複数の第２行列との積または複数の第１行列の積で表わされる部分行列とゼロ行列とに分解される。そして、第１及び第２行列の行列要素が値１、−１または０であるので、第１行列または第１行列と第２行列とからなる部分行列から主として構成される本発明のＤＣＴ行列を用いたＤＣＴ演算では、乗算処理を行なうことなしに、入力信号の加減算によりＤＣＴ係数が算出され、ＤＣＴ演算の高速化が図られる。
【００１２】
この発明のＤＣＴ装置は、入力信号の加減算によりＤＣＴ係数を算出可能とする請求項１に係るＤＣＴ行列分解方法に基づくものであり、乗算器が不要である。このため、入力信号をＤＣＴ係数に変換するＤＣＴ演算が高速で行なわれることはもとより、ＤＣＴ装置の回路規模や消費電力が小さくなる。
【００１３】
【発明の実施の形態】
本発明の実施の形態を添付図面に依拠して説明する。本発明に係るＤＣＴ装置は、１フレームの画像からブロック単位で取り出される画像信号をＤＣＴ係数に変換する２次元ＤＣＴを行なうものであり、各ブロックは例えば８ピクセル×８ピクセルで構成される。
【００１４】
図１に示すように、ＤＣＴ装置は、各ブロックの行方向の８点画像信号を順次入力する信号入力部１と、信号入力部１を介して入力した８点画像信号に１次元ＤＣＴ演算を施すＤＣＴ演算部２と、１次元ＤＣＴ演算済みの８点１次元ＤＣＴデータを取りだす信号出力部５と、この信号出力部５から順次供給される８組の８点１次元ＤＣＴデータから成る１次元ＤＣＴデータ群を転置して一時保持する転置部６とを備え、これらの各機能部は、図示しない制御部の制御下で作動するものとなっている。
【００１５】
そして、１ブロック分の画像信号についての１次元ＤＣＴデータ群が行と列とを入れ替えて転置部６に格納されると、このＤＣＴデータ群が一列毎に転置部６から信号入力部１を介してＤＣＴ演算部２に供給され、ＤＣＴ演算部２において、各々の８点１次元データに対して１次元ＤＣＴ演算が施された後、信号出力部５からＤＣＴ係数として取り出されるようになっている。なお、信号出力部５から取り出されたＤＣＴ係数に対しては、図示しない量子化部及び符号化部において、量子化処理及びエントロピー符号化処理がなされる。
【００１６】
以上のように、本発明に係るＤＣＴ装置は、１次元ＤＣＴ演算を繰り返すことによって２次元ＤＣＴ演算を行なうものである。
【００１７】
ここで、ＤＣＴ係数をＦ（ｕ，ｖ）、１ブロックの画像信号をｆ（ｘ，ｙ）、重み係数をＣｕ、Ｃｖ、また変換核を
【数１】
【数３】
本発明は１次元ＤＣＴ演算を加減算のみで実施することを特徴とし、このようなＤＣＴ演算を実現するために、ＤＣＴ行列を本発明に固有の方法で複数の行列の積に分解する。
【００１９】
本発明では、コサインの対称性を利用して、図２に示すように、８点１次元ＤＣＴ行列が、２つの４行４列部分行列と２つのゼロ行列とに分解され、次に、一方の４行４列部分行列が２つの２行２列部分行列と２つのゼロ行列に分解される。結局、８点１次元ＤＣＴ行列が、２つの２行２列部分行列と１つの４行４列部分行列と４つのゼロ行列に分解されることになる。
【００２０】
このような８点１次元ＤＣＴ行列の分解は、例えばＣｈｅｎの高速アルゴリズムによって実施可能である。Ｃｈｅｎのアルゴリズムは、Ｎ点入力信号［ｆ］をＤＣＴ係数［Ｆ］に変換するＤＣＴ行列［ＡＮ］を次式に示すように分解するもので、この分解を繰り返すことにより、Ｎ点１次元ＤＣＴ行列を、２行２列の行列が現れるまで分解可能とする。
【数５】
ここで、［ＢＮ］はバタフライ行列を表わす。また、
【数６】
【数７】
【００２２】
また、［ＱＮ／２］は次式で表わされる。
【数８】
本発明では、次に、上記３つの部分行列が、行列要素にコサイン係数値を含む中間行列と、値１、−１又は０を行列要素とする第１行列との積で表わされるように因数分解される。例えば、図２に示した４行４列の部分行列が、因数分解により、図３に示すように２つの第１行列と１つの中間行列との積に変換される。この中間行列の行列要素のうちｄ００、ｄ１０、ｄ０１、ｄ１１、ｄ２２、ｄ３２、ｄ２３、ｄ３３はコサイン係数値から成る。
【００２４】
より具体的には、この４行４列部分行列を記号Ａ４で表わしたとき、部分行列Ａ４は次式で示すように因数分解される。次式において記号ＣＰ／ｑはｃｏｓ（ｐ／ｑ）πを表わす。
【数９】
更に、各々の中間行列についての因数分解が必要回数繰り返され、中間行列は、値１、−１又は０の行列要素からそれぞれ成る複数の第２行列の積で表わされる。例えば、図３に示した中間行列をなす部分行列の一方は、図４に示すように２つの第２行列の積で表わされるように因数分解される。各第２行列の行列要素ｅ００、ｅ１０、ｅ０１、ｅ１１、ｆ００、ｆ１０、ｆ０１、ｆ１１は、値１、−１又は０をとる。
【００２６】
本発明に係るＤＣＴ装置は、上記のように分解される８点１次元ＤＣＴ行列に基づいてＤＣＴ演算を行なうもので、これに関連して、図１に示すように、ＤＣＴ演算部２は、８Ｎ点画像信号のうち、８点１次元ＤＣＴ行列の部分行列の各々について求められる複数の第１行列、または、第１行列及び複数の第２行列に対応する入力信号群を選択する信号選択部３と、選択された各部分行列に係る入力信号群に対して、複数の第１行列の積、または、第１行列と複数の第２行列との積を展開するための加減算を施す加減算部４とを有している。加減算部４は、図示しない所要数の加算器、減算器及び加算結果や減算結果を一時保持するレジスタから主に構成されている。
【００２７】
次に、上記構成のＤＣＴ装置の作用について説明する。ＤＣＴ装置には、画像信号が１フレーム単位でシリアルに伝送される。画像信号は８ピクセル×８ピクセルを単位とするブロックに分割され、各ブロックの行方向の８点画像信号が、図１に示した信号入力部１を介して、信号選択部３の図示しない８つの信号入力端にそれぞれ供給され、信号選択部３では、８点画像信号のうちの、８点１次元ＤＣＴ行列の部分行列の各々に関連する複数の第１行列、あるいは、第１行列及び複数の第２行列に対応する一群の画像信号が選択される。このようにして各部分行列に対応する一群の画像信号が選択される。
【００２８】
そして、各部分行列に係る画像信号は、加減算部４の１段目の加算器や減算器のうち当該部分行列に対応するものに供給される。加減算部４の加算器や減算器は、８点１次元ＤＣＴ行列の各部分行列に係る複数の第１行列の積や、第１行列と複数の第２行列との積を展開可能なように多段接続される。従って、１段目の加算器や減算器で得た加減算結果は、加減算部４のレジスタを介して、次段以降の加算器や減算器に順次供給される。
【００２９】
加減算部４の最終段の加算器や減算器での加算結果や減算結果は、１ブロックの第１行目に対応する８点画像信号に対する１次元ＤＣＴ演算の結果を表わすものであり、１次元ＤＣＴ演算済みの８点１次元ＤＣＴデータ成分として、信号出力部５を介して転置部６に送出され、この転置部６は、このＤＣＴデータ成分の行と列とを転置して一時保持する。
【００３０】
次いで、１ブロックの第２行目以降のそれぞれの８点画像信号についても、同様にＤＣＴ演算処理が順次実施され、転置部６に８点１次元データが格納される。
【００３１】
更に、８点１次元データが、一列毎に転置部６から信号入力部１を介してＤＣＴ演算部２に供給され、ＤＣＴ演算部２において、各列の１次元データ成分に対して８点画像信号の場合と同様の１次元ＤＣＴ演算が施される。そして、その演算結果が信号出力部５よりＤＣＴ係数として送出され、量子化処理及びエントロピー符号化処理を経て、圧縮画像信号として使用される。その他のブロックの画像信号についても、上記と同様の２次元ＤＣＴ演算処理が実施される。
【００３２】
このように、本発明に係るＤＣＴ装置は、主として、多段接続された加算器、減算器及びレジスタから成り、乗算器を含まないため、画像信号についての２次元ＤＣＴ演算を高速で実施してＤＣＴ係数を得ることができると共に、ＤＣＴ装置の回路規模や消費電力を大幅に低減できる。
【００３３】
【発明の効果】
本発明は上述した通りであって、本発明に係るＤＣＴ装置におけるＤＣＴ行列分解方法においては、入力信号をＤＣＴ係数に変換するためのＤＣＴ演算を、乗算処理を行なうことなしに入力信号の加減算により行なうことができ、ＤＣＴ演算の高速化を図ることができる。
【００３４】
また、本発明に係るＤＣＴ装置においては、ＤＣＴ演算に際して乗算器が不要になり、ＤＣＴ演算を高速で行なうことができると共にＤＣＴ装置の回路規模や消費電力を大幅に低減できる。
【図面の簡単な説明】
【図１】本発明に係るＤＣＴ装置を示す概略ブロック図である。
【図２】本発明に係るＤＣＴ行列分解方法におけるコサインの対称性を利用した行列分解を説明する図である。
【図３】図２に示す行列分解に続いて実施される因数分解による行列分解を説明する図である。
【図４】因数分解による行列分解を説明する図である。
【符号の説明】
１ 信号入力部
２ ＤＣＴ演算部
３ 信号選択部
４ 加減算部
５ 信号出力部
６ 転置部
Claims (1)
- １フレームの画像からブロック単位で取り出される画像信号をＤＣＴ係数に変換する２次元ＤＣＴを行なうＤＣＴ装置であって、
Ｎピクセル×Ｎピクセルを単位とするブロックに分解され、１フレーム単位でシリアルに伝送される画像信号の各ブロックの行方向のＮ点画像信号を順次入力する信号入力部と、
前記Ｎ点画像信号のうちの、Ｎ点１次元ＤＣＴ行列の部分行列の各々に関連する複数の第１行列、あるいは、第１行列及び複数の第２行列に対応する一群の画像信号を選択する信号選択部と、前記Ｎ点１次元ＤＣＴ行列の各部分行列に係る複数の第１行列の積や、第１行列と複数の第２行列との積が展開されるように加減算する加算器及び減算器と共に、加減算結果を一時保持するレジスタを含む加減算部とで構成され、前記信号選択部で選択された画像信号を複数のゼロ行列と部分行列に分解し、前記各部分行列を、行列要素にコサイン係数値を含む中間行列と値１、−１又は０を行列要素とする１又は複数の第１行列との積で表されるように因数分解し、前記各中間行列を、行列要素が値１、−１又は０から成る複数の第２行列の積で表されるように因数分解されるように、前記加減算部の加算器及び減算器は多段接続されると共に、各段の加減算結果が次段の加算器及び減算器へ供給されるようにレジスタが接続されているＤＣＴ演算部と、
前記ＤＣＴ演算部で演算済みのＮ点１次元ＤＣＴデータを取り出す信号出力部と、
前記信号出力部から順次供給されるＮ点１次元ＤＣＴデータから成る１次元ＤＣＴデータ群を転置して一時保持する転置部とを有し、
前記ＤＣＴ演算部での加減算結果が、順次、１次元ＤＣＴ演算済みのＮ点１次元ＤＣＴデータ成分として前記信号出力部を介して前記転置部に送出され、そこにおいてＤＣＴデータ成分の行と列とが転置されて一時保持され、前記転置部に一時保持されたＮ点１次元データが、１列毎に前記転置部から前記信号入力部を介して前記ＤＣＴ演算部に供給され、そこにおいて各列の１次元データ成分に対して再度加減算処理がなされることにより、量子化処理及びエントロピー符号化処理を行なう対象となるＤＣＴ係数が演算されることを特徴とするＤＣＴ装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001210815A JP3971135B2 (ja) | 2001-07-11 | 2001-07-11 | Ｄｃｔ行列分解方法及びｄｃｔ装置 |
| EP02705384A EP1406179A4 (en) | 2001-07-11 | 2002-03-20 | DCT MATRIX DECOMPOSITION METHOD AND DCT DEVICE |
| CN028137558A CN1526103B (zh) | 2001-07-11 | 2002-03-20 | 离散余弦变换装置 |
| US10/480,411 US20040170336A1 (en) | 2001-07-11 | 2002-03-20 | Dct matrix decomposing method and dct device |
| PCT/JP2002/002663 WO2003009167A1 (fr) | 2001-07-11 | 2002-03-20 | Procede de decomposition de matrice dct et dispositif dct |
| IL15970403A IL159704A0 (en) | 2001-07-11 | 2003-03-20 | Dct matrix decomposing method and dct device |
| IL159704A IL159704A (en) | 2001-07-11 | 2004-01-04 | Dct matrix decomposing method and dct device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001210815A JP3971135B2 (ja) | 2001-07-11 | 2001-07-11 | Ｄｃｔ行列分解方法及びｄｃｔ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003030174A JP2003030174A (ja) | 2003-01-31 |
| JP3971135B2 true JP3971135B2 (ja) | 2007-09-05 |
Family
ID=19046226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001210815A Expired - Lifetime JP3971135B2 (ja) | 2001-07-11 | 2001-07-11 | Ｄｃｔ行列分解方法及びｄｃｔ装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20040170336A1 (ja) |
| EP (1) | EP1406179A4 (ja) |
| JP (1) | JP3971135B2 (ja) |
| CN (1) | CN1526103B (ja) |
| IL (2) | IL159704A0 (ja) |
| WO (1) | WO2003009167A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007507790A (ja) * | 2003-09-29 | 2007-03-29 | エージェンシー フォー サイエンス，テクノロジー アンド リサーチ | 時間ドメインから周波数ドメインへ及びそれとは逆にデジタル信号を変換する方法 |
| US7587093B2 (en) * | 2004-07-07 | 2009-09-08 | Mediatek Inc. | Method and apparatus for implementing DCT/IDCT based video/image processing |
| CN101546560B (zh) * | 2008-03-28 | 2011-08-24 | 展讯通信（上海）有限公司 | 音频编解码装置及编解码方法 |
| CN106063133B (zh) * | 2014-03-05 | 2019-06-14 | 三菱电机株式会社 | 数据压缩装置和数据压缩方法 |
| CN107832170B (zh) * | 2017-10-31 | 2019-03-12 | 北京金风科创风电设备有限公司 | 缺失数据的恢复方法和装置 |
| CN107800437B (zh) * | 2017-10-31 | 2019-03-26 | 北京金风科创风电设备有限公司 | 数据压缩方法和装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3185211B2 (ja) * | 1989-12-15 | 2001-07-09 | ソニー株式会社 | 行列データ乗算装置 |
| JPH0540776A (ja) * | 1991-08-02 | 1993-02-19 | Fujitsu Ltd | 二次元ｄｃｔマトリクス演算回路 |
| US5410500A (en) * | 1992-02-21 | 1995-04-25 | Sony Corporation | Discrete cosine transform apparatus and inverse discrete cosine transform apparatus |
| JP3155383B2 (ja) * | 1992-02-28 | 2001-04-09 | 株式会社リコー | ２モード処理装置、２次元変換装置及び静止画像データの圧縮システム |
| CA2094523C (en) * | 1992-07-30 | 1999-05-25 | Ephraim Feig | Digital image processor for color image transmission |
| US5420811A (en) * | 1992-08-26 | 1995-05-30 | Sony Corporation | Simple quick image processing apparatus for performing a discrete cosine transformation or an inverse discrete cosine transformation |
| JPH06103301A (ja) * | 1992-09-17 | 1994-04-15 | Sony Corp | ８ｘ８離散コサイン変換回路および８ｘ８離散コサイン逆変換回路 |
| US5523847A (en) * | 1992-10-09 | 1996-06-04 | International Business Machines Corporation | Digital image processor for color image compression |
| US6112219A (en) * | 1993-09-23 | 2000-08-29 | Realnetworks, Inc. | Method and apparatus for performing fast discrete cosine transforms and fast inverse discrete cosine transforms using look-up tables |
| JP3697717B2 (ja) * | 1993-09-24 | 2005-09-21 | ソニー株式会社 | ２次元離散コサイン変換装置および２次元逆離散コサイン変換装置 |
| CN1076838C (zh) * | 1994-08-19 | 2001-12-26 | 财团法人工业技术研究院 | 离散余弦转换/反离散余弦转换电路的转置存储器 |
| US5708732A (en) * | 1996-03-06 | 1998-01-13 | Hewlett-Packard Company | Fast DCT domain downsampling and inverse motion compensation |
| US5894430A (en) * | 1996-05-20 | 1999-04-13 | Matsushita Electric Industrial Co., Ltd. | Orthogonal transform processor |
| WO1999039303A1 (en) * | 1998-02-02 | 1999-08-05 | The Trustees Of The University Of Pennsylvania | Method and system for computing 8x8 dct/idct and a vlsi implementation |
| US6119080A (en) * | 1998-06-17 | 2000-09-12 | Formosoft International Inc. | Unified recursive decomposition architecture for cosine modulated filter banks |
-
2001
- 2001-07-11 JP JP2001210815A patent/JP3971135B2/ja not_active Expired - Lifetime
-
2002
- 2002-03-20 WO PCT/JP2002/002663 patent/WO2003009167A1/ja active Application Filing
- 2002-03-20 CN CN028137558A patent/CN1526103B/zh not_active Expired - Lifetime
- 2002-03-20 EP EP02705384A patent/EP1406179A4/en not_active Withdrawn
- 2002-03-20 US US10/480,411 patent/US20040170336A1/en not_active Abandoned
-
2003
- 2003-03-20 IL IL15970403A patent/IL159704A0/xx unknown
-
2004
- 2004-01-04 IL IL159704A patent/IL159704A/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003009167A1 (fr) | 2003-01-30 |
| EP1406179A1 (en) | 2004-04-07 |
| IL159704A (en) | 2010-04-15 |
| JP2003030174A (ja) | 2003-01-31 |
| EP1406179A4 (en) | 2013-01-23 |
| CN1526103B (zh) | 2010-05-12 |
| IL159704A0 (en) | 2004-06-20 |
| CN1526103A (zh) | 2004-09-01 |
| US20040170336A1 (en) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0884686A3 (en) | Method and apparatus for performing discrete cosine transform and its inverse | |
| KR950009472A (ko) | 2차원 이산코사인 변환장치, 2차원 역이산코사인 변환장치 및 디지탈 신호처리 장치 | |
| JPH08235159A (ja) | 逆コサイン変換装置 | |
| Dimitrov et al. | A new DCT algorithm based on encoding algebraic integers | |
| JP2002515193A (ja) | 高速２次元コサイン変換フィルタリングのための方法および装置 | |
| JP6357345B2 (ja) | ビデオデータ処理時に空間領域と周波数領域との間の変換を実行するためのデータ処理装置および方法 | |
| JP3971135B2 (ja) | Ｄｃｔ行列分解方法及びｄｃｔ装置 | |
| US7007054B1 (en) | Faster discrete cosine transforms using scaled terms | |
| US6044176A (en) | Method of performing inverse discrete cosine transform | |
| Walmsley et al. | A fast picture compression technique | |
| JP2001346213A (ja) | 離散コサイン変換装置及びその離散コサイン変換方法 | |
| JPH10283343A (ja) | データ処理方法 | |
| CN108040257A (zh) | 一种二维dct硬件实现方法及装置 | |
| JP3652717B2 (ja) | 離散コサイン高速演算器 | |
| Bolaños-Jojoa et al. | Efficient hardware design of N-point 1D-DCT for HEVC | |
| JPH0644291A (ja) | 離散コサイン変換器及び情報符号化器 | |
| JP2003256405A5 (ja) | ||
| CN109451307B (zh) | 一种基于近似系数的一维dct运算方法和dct变换装置 | |
| KR100790846B1 (ko) | 영상처리의 정수 변환 방법 및 그의 프로세서 | |
| JP3652380B2 (ja) | 離散コサイン変換装置及び逆離散コサイン変換装置 | |
| JP2507654B2 (ja) | 画像デ―タ直交変換処理装置のマトリクス演算回路 | |
| KR0154919B1 (ko) | 2차원 역이산 코사인 변환 회로 | |
| JP3575991B2 (ja) | 直交変換回路 | |
| Khatri et al. | Implementation of discrete Cosine transform using VLSI | |
| JP2003258645A (ja) | アダマール変換処理方法及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3971135 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |