CN109451307B - 一种基于近似系数的一维dct运算方法和dct变换装置 - Google Patents

Abstract

一种基于近似系数的一维DCT运算方法和DCT变换装置，属于集成电路技术领域。一维DCT运算方法先将常系数变换为高精度近似系数和低精度近似系数，对输入数据中趋于零的部分采用低精度近似系数进行运算，对其他部分采用高精度近似系数进行运算，利用矩阵变换的方式对输入矩阵进行变换，可以实现电路复杂度和功耗的平衡。利用一维DCT运算方法构建了DCT变换装置，将输入矩阵的数据在一维行DCT运算模块中进行行变换后保存到寄存器阵列中，寄存器阵列输出的中间结果矩阵在一维列DCT运算模块中进行列变换后产生最终变换结构，并结合状态控制器控制DCT变换装置的工作状态。DCT变换装置在图像质量不明显下降的情况下，有效地降低了电路功耗与复杂度。

Description

一种基于近似系数的一维DCT运算方法和DCT变换装置

技术领域

本发明属于集成电路领域，特别涉及一种用于图像处理的基于近似系数的一维DCT(离散余弦变换)运算方法，并基于一维DCT运算方法提出一种DCT变换装置。

背景技术

随着科技的发展，多媒体移动设备逐渐成为人们生活中不可或缺的一部分，以图像与视频为媒介的交互方式也日益成为主流。但是图像与视频通常包含了庞大的数据量，若不对其进行压缩处理，将会给设备的存储容量与网络带宽提出巨大的挑战，为此相继出现了一系列例如JPEG和MPEG的图像视频压缩标准。而二维DCT由于其良好的能量压缩特性，被广泛地应用于这些图像压缩应用中。同时，二维DCT作为一个运算密集型的单元，若应用存在实时性的要求，则需要考虑硬件的设计与实现。

然而二维DCT的直接实现会导致运算电路变得十分复杂，引入较大的功耗，这对于一个电池供电的系统而言是不允许的，这会大幅降低电池的寿命。为了降低运算电路的复杂度，通常使用的方法是将二维DCT运算分解为两次一维DCT运算，先进行一次行运算，将结果转置后再进行一次列运算，如图1所示。

二维DCT变换的公式如下所示：

其中，f(x,y)为输入的像素值，F(u,v)为变换后的频域系数。

为了降低运算复杂度，通过行列分解算法，可以将二维DCT运算分解为两次一维DCT运算。一维DCT的公式如下所示：

同时一维DCT存在许多快速算法。8点一维DCT计算公式可以表示为矩阵运算的形式：

其中矩阵系数A-G为常数。为了利用移位加来实现一维DCT运算电路，通常将常系数进行移位并且表示为二进制整数，如表1所示。

表1矩阵系数数值表

系数	原值	二进制表示
			A	0.49	00111111
B	0.46	00111011
			C	0.42	00110101
D	0.35	00101101
			E	0.28	00100100
F	0.19	00011000
			G	0.10	00001100

1989年，Loeffler提出了一种仅需11个乘法与29个加法的DCT结构。该结构将乘法器的数量降低到理论上的最低，有效地降低了电路的功耗。随后，出现了去乘法的DCT算法，其中最具代表性的为CORDIC DCT与常系数矩阵DCT。CORDIC(Coordinate RotationDigital Computer)算法即坐标旋转数字计算方法。CORDIC DCT将CORDIC方法应用到DCT的三角函数运算中，利用迭代来近似三角函数的乘法运算，而常系数矩阵DCT则将常系数乘法使用移位加来实现去乘法。由于乘法器的电路结构相较于加法器较为复杂，去除电路中的乘法运算能够进一步降低电路的功耗。同时，基于人眼有限的感知能力，在CORDIC DCT和常系数矩阵DCT的基础上又提出了近似DCT结构，这些结构能够在不明显降低运算精度上显著地降低电路的功耗。但是，这些近似DCT结构大多没有考虑输入系数的差异，采用了统一的近似方式，常常直接将常系数进行近似，而忽略了输入系数数值上的差异，导致了结果的不理想。由于图像像素之间存在相关性，造成部分差值输入趋于零，对于所有的输入采用相同的近似方式会导致图像质量的损失和硬件资源的浪费。

发明内容

针对上述传统DCT结构在功耗和准确等方面存在的问题，本发明提出了一种基于近似系数的一维DCT运算方法，利用本发明提出的方法只需要39个加法器就可以实现一维DCT变换，减少了使用的元件且降低了功耗，同时利用近似系数进行运算能够在精度和功耗上进一步实现平衡；另外还提出了基于本发明的一维DCT运算方法实现的DCT变换装置，用于图像处理时能够在不明显降低图像质量的情况下，显著地降低电路的复杂度和功耗。

本发明采用的技术方案如下：

一种基于近似系数的一维DCT运算方法，包括如下步骤：

步骤一：将常系数变换为高精度近似系数a、b、c、d、e、f、g和低精度近似系数a′、b′、c′、d′、e′、f′、g′，其中各个高精度近似系数和低精度近似系数的二进制表示为：a＝01000000，

c＝00110000，d＝00101101，e＝00100100，f＝00011000，g＝00001100，a′＝01000000，b′＝01000000，c′＝01000000，

e′＝00100000，f′＝00100000，g′＝00010000；

步骤二：对输入数据x₀-x₇进行矩阵变换得到运算结果w(0)-w(7)，其中变换方法为：

一种基于近似系数的DCT变换装置，包括一维行DCT运算模块、一维列DCT运算模块和寄存器阵列，8×8的输入矩阵按行依次输入所述一维行DCT运算模块，所述一维行DCT运算模块输出8×8的中间结果矩阵保存到所述寄存器阵列中，所述寄存器阵列将所述中间结果矩阵按列依次输入所述一维列DCT运算模块，所述一维列DCT运算模块的输出矩阵为经过DCT变换的结果；

所述一维行DCT运算模块的变换方法为：

其中m0-m7分别为所述8×8的输入矩阵中第一行至第八行的数据，y(0)-y(7)分别是中间结果矩阵中第一行至第八行的数据，高精度近似系数a、b、c、d、e、f、g和低精度近似系数a′、b′、c′、d′、e′、f′、g′的二进制表示为：a＝01000000，

c＝00110000，d＝00101101，e＝00100100，f＝00011000，g＝00001100，a′＝01000000，b′＝01000000，c′＝01000000，

e′＝00100000，f′00100000，g′00010000；

所述一维列DCT运算模块的变换方法为：

其中n0-n7分别为所述中间结果矩阵中第一列至第八列的数据，z(0)-z(7)分别是所述一维列DCT运算模块的输出矩阵中第一列至第八列的数据。

具体的，所述寄存器阵列包括64个寄存器，所述64个寄存器分别用于保存所述中间结果矩阵的8×8组数据；

所述DCT变换装置还包括状态控制器，用于控制所述64个寄存器；

所述状态控制器包括闲置状态、行计算状态和列计算状态，闲置状态时所述状态控制器切断所述64个寄存器与所述一维行DCT运算模块和一维列DCT运算模块的连接，行计算状态时所述状态控制器控制所述64个寄存器接收所述一维行DCT运算模块产生的中间结果矩阵，列计算状态时所述状态控制器控制所述64个寄存器向所述一维列DCT运算模块输出保存的所述中间结果矩阵。

本发明的有益效果为：本发明基于输入系数的差异，提出了高精度和低精度的近似系数，结合近似系数进行DCT运算，可以降低实现本发明一维DCT运算方法的电路复杂度；利用本发明一维DCT运算方法构建了二维DCT变换装置，能够在不明显降低图像质量的情况下，显著地降低了电路的复杂度。

附图说明

图1为二维DCT行列分解算法示意图。

图2为本发明提出的一种基于近似系数的DCT变换装置的结构示意图。

图3为根据本发明提出的一种基于近似系数的一维DCT运算方法实现的一维近似DCT运算电路的结构示意图。

图4为寄存器阵列原理图。

图5为状态转移图。

具体实施方式

下面结合附图和具体实施例详细描述本发明的技术方案。

本发明提出了一种基于近似系数的一维DCT运算方法，输入x₁+x₆-x₂-x₅、x₀+x₇+x₃+x₄-x₁-x₆-x₂-x₅和x₃-x₄的数值趋于零，因此本发明对趋于零的输入采用低精度的近似，对于其他输入采用高精度近似，如表2所示是将传统常系数进行变换得到的高精度近似系数和低精度近似系数。

表2近似系数表

在系数的表示中，本发明还采用了CSD(Canonic Signed of Digit)编码方式，用+1、-1和0来表示系数。高精度近似系数a～g为表2中的第二列，低精度近似系数a′～g′为表2中的第三列，利用变换之后的系数对一维DCT运算的输入数据进行处理可以得到一维DCT运算结果。

实现本发明提出的一维DCT运算方法的电路结构如图3所示，包括加法器、减法器和系数分别为a～g和a′～g′的乘法器，其中近似单元包括系数为a′、c′、e′、g′的四个乘法器，三个乘法单元均包括系数为a、c、e、g的四个乘法器，对于高精度近似的系数，系数为a的乘法器可以仅由移位器实现，系数为b、e、f、g的乘法器可以由一个加法器和相关的移位器来实现。同时，对于系数d，因子101可以看为一个整体，利用移位操作，实现系数为d的乘法器仅需两个加法器。系数c可以由系数g的移位来实现。对于低精度近似系数，系数为a′、b′、c′、e′、f′、g′的乘法器可以仅由移位器实现，系数为d′的乘法器可以由一个加法器和相关的移位器来实现。因此为了得到运算结果w(0)、w(2)、w(4)、w(6)需要的系数分别为d、d′、f′、b′、b和f的六个乘法器共需要5个加法器；近似单元仅需要移位器，不需要加法器；一个乘法单元需要两个加法器和相关的移位器，所以近似单元和三个乘法单元共需要2×3个加法器；而近似单元和三个乘法单元到运算结果w(1)、w(3)、w(5)、w(7)分别需要进行三次加法，因此这里需要3×4个加法器，由于减法器和加法器原理相同，可以利用加法器实现减法器的功能，故实现本发明提出的一维DCT运算方法的电路仅需要16+2×3+3×4+5＝39个加法器。

该方法利用了实际图像的相关性，图像的相邻像素之间存在相关性，当用灰度表示的时候，具有相似的数值。因此，输入数据为x₁+x₆-x₂-x₅、x₀+x₇+x₃+x₄-x₁-x₆-x₂-x₅和x₃-x₄的数值趋于零，本发明对于这部分的运算采用低精度近似，对于其他部分的运算采用高精度近似。

将本发明提出的一维DCT运算方法应用到二维DCT架构中，能够实现二维DCT运算电路，如图2所示是本发明提出的DCT变换装置的整体结构示意图，能够实现8×8图像数据的二维DCT变换。该结构采用了行列分解算法，将二维DCT分解为两次一维DCT，先对输入的数据进行一次DCT行运算，将中间结果转置后，再进行一次DCT列运算。提出的二维DCT变换装置包括一维行DCT运算模块，一维列DCT运算模块和寄存器阵列。

先将图像数据分割成8×8的子块，然后按行将输入矩阵的数据输入到一维行DCT运算模块中进行行DCT变换，随后将输出的中间结果矩阵保存到寄存器阵列，当完成8组数据的运算后，再将寄存器阵列中保存的中间结果矩阵按列输入到一维列DCT运算模块进行列DCT变换得到二维DCT运算结果。当完成所有运算后，输入下一个子块进行运算。

本发明中的一维行DCT运算模块与一维列DCT运算模块用来进行一维DCT运算，两者具有相同的电路结构，仅在信号位宽上存在差异。在电路结构上，如图3所示，本发明使用CSD对乘法常系数进行编码，采用加法器，减法器以及移位操作来实现DCT运算电路。一维行DCT运算模块和一维列DCT运算模块基于近似系数，利用了相邻像素之间的相关性，对于趋于零输入的运算电路采用低精度近似，对于其他输入的运算电路采用高精度近似，降低了电路的复杂度；又由于利用移位加代替乘法的方式实现电路，同时采用了CSD技术，进一步降低了电路的复杂度。

一些实施例中DCT变换装置还包括状态控制器，用于实现二维DCT变换装置的运算状态转换。状态控制器由一个状态机组成，一共具有三种状态：闲置、行计算、列计算，状态机的不同状态对应着电路不同的工作模式：行计算模式、列计算模式、闲置模式。状态控制器控制着电路中其他模块的关断与数据流的方向，使电路能够进行正确地进行二维DCT运算；通过控制寄存器阵列的关断和数据传输方向来进一步降低电路的功耗。

寄存器阵列用于实现中间运算结果的保存与转置。寄存器阵列由64个11位的寄存器r₀～r₆₃组成，排列成8×8阵列的形式，每个寄存器都有单独的行列使能和数据选择输入模块。只要有一个使能信号有效，寄存器便处于正常工作状态，当某一行或者某一列闲置时，状态控制模块控制进行关断，降低电路的功耗。数据选择信号用于输入选择，当电路工作在行计算模式的时候，数据选择信号置1，寄存器的输入为上面寄存器的输出。当电路工作在列计算模式的时候，数据选择信号置0，寄存器的输入为左边寄存器的输出。由此，便实现了中间运算结果的转置。复位信号可以对寄存器进行复位。

下面结合图5状态控制器状态转移图来详细描述运算电路的工作方式。首先状态机位于闲置状态，控制二维DCT变换装置处于闲置模式。当状态机控制端S端的输入为1，状态机在时钟上升沿从闲置状态切换到行计算状态，控制电路进入行计算模式。此时，按行将8×8的图像数据依次输入到一维行DCT运算模块中，寄存器阵列从上往下接收计算的中间结果，一维列DCT运算模块处于关闭状态。当经过8个时钟周期，电路完成了8组行DCT运算，状态机从行计算状态切换到列计算状态，控制电路进入一维列DCT模式。此时，寄存器阵列按列将中间结果矩阵输入到一维列DCT运算模块参与列运算，一维列DCT运算模块的输出就是原始图像数据二维DCT变换的结果。电路完成一次8×8图像数据的二维DCT运算一共需要17个时钟周期，其中完成行DCT变换和列DCT变换各自需要8个时钟周期，输入相邻像素块之间需要等待一个时钟周期。

对提出的结构进行运算复杂度分析，实现本发明的一维DCT运算方法的结构一共使用了39个加法器，对比传统DCT的54个加法器，复杂度降低约27.8％。通过实验仿真得到，本发明的DCT结构对比传统DCT，功耗下降了57.2％。同时Lena还原图像对比原图像的PSNR为41.0，接近传统DCT的图像还原精度，近似结构产生的图像细节损失几乎可以忽略不记。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其他各种具体变形和组合，这些变形和组合仍然在本发明的保护范围之内。

Claims (3)

1.一种基于近似系数的一维DCT运算方法，其特征在于，包括如下步骤：

步骤一：将DCT变换的常系数变换为高精度近似系数a、b、c、d、e、f、g和低精度近似系数a′、b′、c′、d′、e′、f′、g′，其中各个高精度近似系数和低精度近似系数采用CSD编码方式表示的二进制形式为：a＝01000000，

c＝00110000，d＝00101101，e＝00100100，f＝00011000，g＝00001100，a′＝01000000，b′＝01000000，c′＝01000000，

e′＝00100000，f′＝00100000，g′＝00010000；

步骤二：对一维DCT运算的输入数据x₀-x₇进行矩阵变换得到一维DCT运算的运算结果w(0)-w(7)，其中变换方法为：

2.一种基于近似系数的DCT变换装置，包括一维行DCT运算模块、一维列DCT运算模块和寄存器阵列，8×8的输入矩阵按行依次输入所述一维行DCT运算模块，所述一维行DCT运算模块输出8×8的中间结果矩阵保存到所述寄存器阵列中，所述寄存器阵列将所述中间结果矩阵按列依次输入所述一维列DCT运算模块，所述一维列DCT运算模块的输出矩阵为经过DCT变换的结果；

其特征在于，所述一维行DCT运算模块对所述8×8的输入矩阵中任意一行数据的变换方法为：

其中m0-m7为所述8×8的输入矩阵中任意一行的数据，y(0)-y(7)分别是中间结果矩阵中对应行的数据，高精度近似系数a、b、c、d、e、f、g和低精度近似系数a′、b′、c′、d′、e′、f′、g′采用CSD编码方式表示的二进制形式为：a＝01000000，

c＝00110000，d＝00101101，e＝00100100，f＝00011000，g＝00001100，a′＝01000000，b′＝01000000，c′＝01000000，

e′＝00100000，f′＝00100000，g′＝00010000；

所述一维列DCT运算模块对所述8×8的中间结果矩阵中任意一列数据的变换方法为：

其中n0-n7分别为所述中间结果矩阵中任意一列的数据，z(0)-z(7)分别是所述一维列DCT运算模块的输出矩阵中对应列的数据。

3.根据权利要求2所述的基于近似系数的DCT变换装置，其特征在于，所述寄存器阵列包括64个寄存器，所述64个寄存器分别用于保存所述中间结果矩阵的8×8组数据；

所述DCT变换装置还包括状态控制器，用于控制所述64个寄存器；

所述状态控制器包括闲置状态、行计算状态和列计算状态，闲置状态时所述状态控制器切断所述64个寄存器与所述一维行DCT运算模块和一维列DCT运算模块的连接，行计算状态时所述状态控制器控制所述64个寄存器接收所述一维行DCT运算模块产生的中间结果矩阵，列计算状态时所述状态控制器控制所述64个寄存器向所述一维列DCT运算模块输出保存的所述中间结果矩阵。

Images