CN1526103B - 离散余弦变换装置 - Google Patents

Abstract

本发明的课题在于提供分解1维DCT矩阵的DCT矩阵分解方法与DCT装置，以能够仅以加减运算来进行DCT运算。所述方法中包括：利用余弦函数的对称性将N×N的1维DCT矩阵分解为多个子矩阵和零矩阵的第一步骤；将各子矩阵因子分解的第二步骤，该步骤使各子矩阵以其矩阵元素中包含余弦系数值的中间矩阵和以值1、-1或0为矩阵元素的一个或多个第一矩阵之积表示；以及按所需次数反复进行各中间矩阵的因子分解的第三步骤，该步骤使各中间矩阵用由矩阵元素值1、-1或0构成的多个第二矩阵之积表示。

Description

离散余弦变换装置

技术领域

本发明涉及DCT(离散余弦变换)矩阵分解方法与DCT装置，具体涉及为仅以加减运算进行DCT运算而提供的分解1维DCT矩阵的DCT矩阵分解方法，以及对利用该DCT矩阵分解方法获得的输入信号进行处理的DCT装置。

背景技术

作为图像压缩方法，通过将具相关性的图像信号正交变换而变换成不具相关性的信号的DCT方法为人所知；由于卡拉OK和电子游戏的普及，人们与采用DCT的图像压缩接触的机会确实在与日俱增。特别在互联网上，通过网络的多媒体化，各种网络浏览器支持采用DCT的JPEG。并且，DVD采用的MPEG-2也使用DCT。

在该DCT变换中，例如，将1帧图像分为以8像素×8像素为1块的许多块，通过对各块进行2维DCT变换而获得压缩图像。在典型的2维DCT变换中，对输入图像信号的各行依次应用1维DCT变换求得中间数据，然后对调换该中间数据的行与列而构成的矩阵进行相同的1维DCT变换。

以8×8像素为1块的情况下，在1维DCT变换中，8个图像信号成分乘以8行8列的DCT矩阵，总共需要进行64次乘法运算。乘法运算比加减运算花费的时间多，并且，乘法器与加法器或减法器相比电路规模比较大，在进行高速乘法运算时耗电特别大。

而另一方面，为了缩短图像处理时间，要求在短时间完成DCT运算，并且，在图像传送装置、特别是移动式装置中，人们希望尽可能减少耗电。

基于上述观点，提出了种种减少DCT运算中的乘法运算次数的方法，例如，使1维DCT运算高速化的「陈氏(Chen)算法」已经在被实际应用。这种高速算法通过将DCT矩阵的余弦系数中绝对值相同的系数组合起来等手段，使乘法运算次数得到减少。

但是，这种高速算法依然需要进行乘法运算处理，因此难以进一步缩短DCT运算时间。并且，实施该算法的DCT运算装置包含乘法器，这给谋求电路规模的缩小和耗电的进一步降低带来了障碍。

发明内容

如此，传统的DCT矩阵分解方法与DCT装置在进一步缩小电路规模和降低耗电方面存在制约。因此本发明的课题在于：提供分解1维DCT矩阵的DCT矩阵分解方法与DCT装置，以能够仅以加减运算执行DCT运算。

本发明的DCT装置进行将以块为单位从1帧图像取出的图像信号变换成DCT系数的2维DCT，其特征在于，具有：

信号输入部，将N像素×N像素分解为作为单位的块，以1帧为单位，将串行地传送的图像信号的各个块的行方向的N点图像信号依次输入；

DCT运算部，由选择上述N点图像信号中、与N点1维DCT矩阵的各子矩阵关联的多个第一矩阵或者所述多个第一矩阵和多个第二矩阵相对应的一组图像信号的信号选择部、以及加减运算部构成，其中所述加减运算部包含进行加减运算以使与上述N点1维DCT矩阵的各子矩阵相关联的多个第一矩阵之积或所述多个第一矩阵和多个第二矩阵之积展开的加法器和减法器、以及暂时保存加减运算结果的寄存器，将由上述信号选择部所选择的图像信号分解成多个零矩阵和子矩阵，将上述各子矩阵进行因子分解使其成为由矩阵元素含余弦系数值的中间矩阵和以值1、-1或0为矩阵元素的1个或多个第一矩阵之积表示，为将上述各中间矩阵进行因子分解以使矩阵元素由值1、-1或0构成的多个第二矩阵的积表示，将上述加减运算部的加法器和减法器多级地连接、并且将寄存器连接以使各级的加减运算结果供给到下一级的加法器和减法器；信号输出部，将在DCT运算部运算完毕的N点1维DCT数据取出；和

转置部，将由该信号输出部依次供给的N点1维DCT数据所构成的1维DCT数据群转置、并暂时保持，

上述在DCT运算部的加减运算结果，依次作为1维DCT运算完毕的N点1维DCT数据成分，经由上述信号输出部输出到转置部，并在该处将DCT数据成分的行和列转置并暂时保持，在上述转置部暂时保持的N点1维数据，对于每一列，从转置部经由上述信号输入部供给到上述DCT运算部，在该处通过对各列的1维数据成分，再次执行加减运算处理，计算成为量化处理与熵编码处理的对象的DCT系数。

用以实现上述课题的本发明第一方面的DCT矩阵分解方法的特征在于包括：利用余弦函数的对称性将N×N的1维DCT矩阵分解成多个子矩阵和零矩阵的第一步骤；将所述各子矩阵因子分解的第二步骤，该步骤使所述各子矩阵用其矩阵元素中含余弦系数值的中间矩阵和以值1、-1或0为矩阵元素的一个或多个第一矩阵之积表示；以及按需要的次数反复进行所述各中间矩阵的因子分解的第三步骤，该步骤使所述各中间矩阵用矩阵元素值1、-1或0构成的多个第二矩阵之积表示。

依据本发明，1维DCT矩阵被分解为多个子矩阵和零矩阵，接着，各子矩阵被分解为中间矩阵和第一矩阵之积或者多个第一矩阵之积，进而中间矩阵再被分解为多个第二矩阵之积。结果，1维DCT矩阵分解为用第一矩阵和多个第二矩阵之积或者多个第一矩阵之积表示的子矩阵和零矩阵。由于第一与第二矩阵的矩阵元素为值1、-1或0，利用主要由第一矩阵或由第一矩阵和第二矩阵所组成的子矩阵构成的本发明的DCT矩阵进行的DCT运算中，不进行乘法运算处理而只用输入信号的加减运算计算出DCT系数，从而可实现DCT运算的高速化。

用以实现上述课题的本发明第二方面的DCT装置中包括：输入N点输入信号的信号输入部；信号选择部，它通过执行本发明第一方面所述的第一步骤至第三步骤，在所述N点输入信号中选择对所述各子矩阵求出的多个第一矩阵，或与第一矩阵和多个第二矩阵对应的输入信号群；加减运算部，它对应于与所述信号选择部所选择的所述各子矩阵有关的输入信号群进行加减运算，以将所述多个第一矩阵之积或所述第一矩阵和所述多个第二矩阵之积展开；信号输出部，它将所述加减运算部的加减运算的输入信号作为N点1维DCT数据取出；以及转置部，它由所述信号输出部依次供给的N点的N点1维DCT数据构成的1维DCT数据群加以转置.对于每个N点1维数据，本发明的DCT装置将所述1维DCT数据群从所述转置部向所述信号输入部输入，并将由所述信号选择部与所述加减运算部对所述各N点1维数据进行选择与加减运算得到的N点数据作为DCT系数数据从所述信号输出部取出.

本发明第二方面的DCT装置源于本发明第一方面的DCT矩阵分解方法，该方法不需要乘法器，能够通过输入信号的加减运算求出DCT系数。因此，能够高速进行将输入信号变换成DCT系数的DCT运算，缩小DCT装置的电路规模并减少耗电。

附图说明

图1是概略表示本发明的DCT装置的框图。图2是说明本发明的DCT矩阵分解方法中利用余弦的对称性的矩阵分解的示图。图3是说明通过图2所示的矩阵分解之后实施的因子分解进行矩阵分解的示图。图4是说明通过因子分解进行的矩阵分解的示图。

具体实施方式

现参照附图就本发明的实施例进行说明。本发明的DCT装置将以块为单位从1帧图像取出的图像信号变换成DCT系数的2维DCT，各块例如由8像素×8像素构成。

如图1所示，DCT装置中设有：依次输入各块的行方向的8点图像信号的信号输入部1；在经由信号输入部1输入的8点图像信号上执行1维DCT运算的DCT运算部2；将1维DCT运算完毕的8点1维DCT数据取出的信号输出部5；将由该信号输出部5依次供给的8组的8点1维DCT数据所构成的1维DCT数据群转置后暂时保持的转置部6。以上各功能部在控制部(未作图示)的控制下动作。

然后，对于1块图像信号的1维DCT数据群在作了行和列调换后被存入转置部6；该DCT数据群被每一列地从转置部6经由信号输入部1供给DCT运算部2，在DCT运算部2中对各8点1维数据执行1维DCT运算后，作为DCT系数从信号输出部5取出。在量化部与编码部(未作图示)中，对从信号输出部5取出的DCT系数进行量化处理与熵编码处理。

总之，本发明的DCT装置通过反复进行1维DCT运算来执行2维DCT运算。

这里，如DCT系数用F(u，v)表示，1块的图像信号用f(x，y)表示，加权系数用C_u、C_v表示，并用以下二式表示变换核

cos[(2x+1)uπ/4]

cos[(2y+1)vπ/4]

则N点2维DCT运算式和N点1维DCT运算式分别由如下二式表示：

$F(u,v)=(4/N^2)C_u{C}_v\underset{x=0}{\overset{N-1}{\mathrm{\Σ}}}\underset{y=0}{\overset{N-1}{\mathrm{\Σ}}}f(x,y)\cos [(2x+1)\mathrm{u\π}/8]\cos [(2y+1)\mathrm{v\π}/8]$

$F\left(u\right)=(2/N)C_u\underset{k=0}{\overset{N-1}{\mathrm{\Σ}}}f\left(x\right)\cos [(2x+1)\mathrm{u\π}/8]$

本发明的特征在于仅以加减运算实施1维DCT运算，为了实现这样的DCT运算，本发明中用特有的方法将DCT矩阵分解成多个矩阵之积。

如图2所示，本发明利用余弦的对称性，将8点1维DCT矩阵分解为两个4行4列子矩阵和两个零矩阵，接着，其中一个4行4列子矩阵又分解为两个2行2列子矩阵和两个零矩阵。结果，8点1维DCT矩阵分解为两个2行2列子矩阵、一个4行4列子矩阵和四个的零矩阵。

这样的8点1维DCT矩阵的分解，例如可用陈氏高速算法实施.如下式所示，陈氏算法中将N点输入信号[f]变换成DCT系数[F]的DCT矩阵[AN]，通过反复进行该分解，能够将N点1维DCT矩阵一直分解到成为2行2列的矩阵.

$\left[\mathrm{AN}\right]=\left[\mathrm{PN}\right]\left[\begin{array}{cc}{A}_{N/2}& 0\\ 0& Q_{N/2}\end{array}\right]\left[\mathrm{BN}\right]$

这里，[BN]表示蝶形矩阵。并且，当设定为

$\left\{\begin{array}{c}\left[\mathrm{PN}\right]=\left[p(x,y)\right]\\ x,y=\mathrm{0,1,2},...,N-1\end{array}\right.$

时，如P(x，y)为

$\left\{\begin{array}{c}y=2x\\ y=2(x-N/1)+1\end{array}\right.$

则取值1，除此以外的情况下则取值0。

并且，[Q_N/2]如下式表示。

本发明中，接着，上述三个子矩阵被因子分解成由其矩阵元素含余弦系数值的中间矩阵和以值1、-1或0为矩阵元素的第一矩阵之积表示。例如，如图3所示，图2所示的4行4列的子矩阵通过因子分解变换成两个第一矩阵和一个中间矩阵之积。该中间矩阵的矩阵元素中d00、d10、d01、d11、d22、d32、d23、d33由余弦系数值构成。

更具体地说，用符号A4表示该4行4列子矩阵时，子矩阵A4如下式因子分解。下式中符号C_P/q表示cos(p/q)π。

$A4=\left|\begin{array}{cccc}{C}_{1/4}& C_{1/4}& C_{1/4}& C_{1/4}\\ C_{1/8}& C_{3/8}& C_{6/8}& C_{7/8}\\ C_{2/8}& C_{6/8}& C_{6/8}& C_{2/8}\\ C_{3/8}& C_{7/8}& C_{1/8}& C_{6/8}\end{array}\right|$

$=\left|\begin{array}{cccc}1& 0& 0& 0\\ 0& 0& 0& 1\\ 0& 1& 0& 0\\ 0& 0& 1& 0\end{array}\right|\left|\begin{array}{cccc}{C}_{1/4}& C_{1/4}& C_{1/4}& C_{1/4}\\ C_{1/4}& C_{3/4}& C_{3/4}& C_{1/4}\\ C_{3/8}& -C_{1/8}& C_{1/8}& -C_{1/8}\\ C_{1/8}& C_{3/8}& -C_{3/8}& -C_{1/8}\end{array}\right|$

$=\left|\begin{array}{cccc}1& 0& 0& 0\\ 0& 0& 0& 1\\ 0& 1& 0& 0\\ 0& 0& 1& 0\end{array}\right|\left|\begin{array}{cccc}{C}_{1/4}& C_{1/4}& 0& 0\\ C_{1/4}& C_{3/4}& 0& 0\\ 0& 0& -C_{1/8}& C_{3/8}\\ 0& 0& C_{3/8}& C_{1/8}\end{array}\right|\left|\begin{array}{cccc}1& 0& 0& 1\\ 0& 1& 1& 0\\ 0& 1& -1& 0\\ 0& 0& 0& -1\end{array}\right|$

再按需要的次数重复进行对各中间矩阵的因子分解，中间矩阵被表示成分别由值1、-1或0的矩阵元素构成的多个第二矩阵之积。例如，构成图3所示的中间矩阵的子矩阵的一个，如图4所示，被因子分解成由两个第二矩阵之积表示。各第二矩阵的矩阵元素e00、e10、e01、e11、f00、f10、f01、f11取值1、-1或0。

本发明的DCT装置是基于如上述那样分解的8点1维DCT矩阵执行DCT运算的装置，与此相关联，如图1所示DCT运算部2中设有信号选择部3和加减运算部4。前者在8N点图像信号中选择与对于8点1维DCT矩阵的各子矩阵求出的多个第一矩阵或第一矩阵和多个第二矩阵对应的输入信号群；后者对于选择的各子矩阵的输入信号群实施将多个第一矩阵之积或第一矩阵和多个第二矩阵之积展开的加减运算。加减运算部4主要由所需数量的加法器、减法器与将加法运算、减法运算结果暂时保持的寄存器(未作图示)构成。

接着，就上述结构的DCT装置的作用进行说明。图像信号以1帧为单位串行地传送到DCT装置。图像信号分割为以8像素×8像素为单位的块，各块的行方向的8点图像信号经由图1所示的信号输入部1分别供给信号选择部3的8个信号输入端(未作图示)；信号选择部3选择8点图像信号中与8点1维DCT矩阵的各子矩阵关联的多个第一矩阵或者第一矩阵和多个第二矩阵相对应的一组图像信号。如此，与各子矩阵对应的一组图像信号被选择。

然后，各子矩阵的图像信号被供给加减运算部4的第一级加法器和减法器中与该子矩阵对应的加法器和减法器。加减运算部4的加法器和减法器多级地相连接，以能够展开与8点1维DCT矩阵的各子矩阵相关联的多个第一矩阵之积和第一矩阵和多个第二矩阵之积。因此，第一级加法器和减法器得到的加减运算结果，经由加减运算部4的寄存器依次供给下一级的加法器和减法器。

加减运算部4的最后一级的加法器和减法器上的加法运算结果和减法运算结果表示对与1块的第一行对应的8点图像信号的1维DCT运算的结果，作为1维DCT运算完毕的8点1维DCT数据成分，经由信号输出部5输出到转置部6；该转置部6将该DCT数据成分的行和列转置后暂时保持。

接着，对于1块的第二行以后的各行的8点图像信号也依次同样进行DCT运算处理，然后8点1维数据存入转置部6。

再接着，8点1维数据被每一列地从转置部6经由信号输入部1供给DCT运算部2，在DCT运算部2中对各列的1维数据成分执行与8点图像信号的场合相同的1维DCT运算。然后，该运算结果作为DCT系数从信号输出部5输出，经过量化处理与熵编码处理后作为压缩图像信号使用。对于其他块的图像信号，也实施与上述相同的2维DCT运算处理。

如此，由于本发明的DCT装置不包含乘法器，主要由多级连接的加法器、减法器与寄存器构成，能够对图像信号高速实施2维DCT运算来获得DCT系数，同时能够大幅度缩小DCT装置的电路规模并降低耗电。

工业上的利用可能性

如上所述，本发明的DCT矩阵分解方法中，能够不进行乘法运算处理而通过输入信号的加减运算进行将输入信号变换成DCT系数的DCT运算，从而能够实现DCT运算的高速化。并且，本发明的DCT装置中，在进行DCT运算时不需要乘法器，能够高速进行DCT运算，同时能够大幅度缩小DCT装置的电路规模并降低耗电。

Claims (1)

1.一种DCT装置，进行将以块为单位从1帧图像取出的图像信号变换成DCT系数的2维DCT，其特征在于，具有：

信号输入部，将N像素×N像素分解为作为单位的块，以1帧为单位，将串行地传送的图像信号的各个块的行方向的N点图像信号依次输入；

DCT运算部，由选择上述N点图像信号中、与N点1维DCT矩阵的各子矩阵关联的多个第一矩阵或者所述多个第一矩阵和多个第二矩阵相对应的一组图像信号的信号选择部、以及加减运算部构成，其中所述加减运算部包含进行加减运算以使与上述N点1维DCT矩阵的各子矩阵相关联的多个第一矩阵之积或所述多个第一矩阵和多个第二矩阵之积展开的加法器和减法器、以及暂时保存加减运算结果的寄存器，将由上述信号选择部所选择的图像信号分解成多个零矩阵和子矩阵，将上述各子矩阵进行因子分解使其成为由矩阵元素含余弦系数值的中间矩阵和以值1、-1或0为矩阵元素的1个或多个第一矩阵之积表示，为将上述各中间矩阵进行因子分解以使矩阵元素由值1、-1或0构成的多个第二矩阵的积表示，将上述加减运算部的加法器和减法器多级地连接、并且将寄存器连接以使各级的加减运算结果供给到下一级的加法器和减法器；

信号输出部，将在DCT运算部运算完毕的N点1维DCT数据取出；和

转置部，将由该信号输出部依次供给的N点1维DCT数据所构成的1维DCT数据群转置、并暂时保持；

上述在DCT运算部的加减运算结果，依次作为1维DCT运算完毕的N点1维DCT数据成分，经由上述信号输出部输出到转置部，并在该处将DCT数据成分的行和列转置并暂时保持，在上述转置部暂时保持的N点1维数据，对于每一列，从转置部经由上述信号输入部供给到上述DCT运算部，在该处通过对各列的1维数据成分，再次执行加减运算处理，计算成为量化处理与熵编码处理的对象的DCT系数。

Images