JP3155383B2

JP3155383B2 - ２モード処理装置、２次元変換装置及び静止画像データの圧縮システム

Info

Publication number: JP3155383B2
Application number: JP03381393A
Authority: JP
Inventors: ピーボーリックマーティン; ディアレンジェイムス; エムブロンスタインスティーブン
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1992-02-28
Filing date: 1993-02-24
Publication date: 2001-04-09
Anticipated expiration: 2016-04-09
Also published as: JPH0646269A; GB9304142D0; GB2264609A; DE4306010A1; GB2264609B; DE4306010C2

Description

【発明の詳細な説明】

【０００１】

【発明の背景と概要】本発明は、２モード処理装置、２
次元変換装置及び静止画像データの圧縮システムに関す
る。

【０００２】高品位画像を圧縮してメモリ又は転送の条
件を節約しなければならない場合、情報がもっと小さく
表現し得る別の空間に画像を第１に転送するのが一般的
である。これは、通常、ブロック毎に線形変換（マトリ
クス逓倍）により行なわれる。典型的な構成は、８画素
の行成分について８点変換を実行し、次いで、この行変
換した画像の８画素の列成分について８点変換を実行す
る。８×８のブロックに配置された６４画素の画素ブロ
ックについて１回に６４画素変換を実行しても同等であ
る。

【０００３】１次元変換のよい選択は、数１に示すよう
な、独立したチェビチェフ変換である。

【数１】Ｆ(u)＝ｃ(u)＊ sum ｆ(i) ＊ cos ｕ(2i+1)pi／16 （ただし、sum はｉ＝０〜７に関する）ここで、

【数２】である。

【０００４】この変換には、幾つかの利点が存在する。
即ち、ａ）圧縮は幾つかの基準でほぼ最適であるｂ）この変換とその逆向き変換を実行するために高速
計算アルゴリズムが存在するｃ）文献“アチェロイ，Ｍ．「画像シーケンスの再現
用ＤＣＴの使用」、ＳＰＩＥ第５９３巻医用画像処理
（1985年）”に記載の、ある種の仮定に基づけば、変換
空間内でデブラリング（初期画像の拡張）が容易に実行
可能であることを含む。

【０００５】

【発明の目的】本発明の目的は、静止画像データの伸長
方法、圧縮方法及びそのための対応装置を提供すること
である。本発明のさらなる目的は、ＪＰＥＧ規格と互換
性を保てる静止画像データの圧縮方法並びにその対応装
置を提供することである。本発明の別の目的は、データ
圧縮の量子化及び圧縮段階におけるビットの使用の最適
化である。本発明の別の目的は、量子化及び係数圧縮を
統合するデータ圧縮方式における自乗平均値エラーの最
小化である。本発明のさらなる目的は、データ圧縮の範
囲、並びに、解像度を最適化する方法における一定量の
ビットの使用である。本発明のさらなる目的は、小さい
量子化の値について解像度にＪＰＥＧ規格Ｈ．２６１仕
様を適合させることである。より特定すれば、本発明の
目的は、１６入力１出力のマルチプレクサ及び１６ビッ
ト乗算器を用いることにより、ダイナミックレンジ２８
ビットで量子化の予備圧縮を可能にするための方法を提
供することである。本発明の別の目的は、処理のパイプ
ライン化実装において、最大限の利点まで一般化チェン
変換の速度を使用することである。本発明のさらなる目
的は、変換を実行するために要求されるゲート数を最小
限に抑えることである。より特定すれば、本発明の目的
は、変換の加算回路ネットワーク部分の速度の利点を用
いて同一ハードウェアによる垂直方向及び水平方向の変
換の追加を実行することである。本発明のさらなる目
的、利点及び新規の特徴は、以下の詳細な説明に詳述さ
れ、また、当業者には、以下の詳細な説明の検討により
明らかになり、又は、本発明の実施例から見出されよ
う。本発明の目的及び特徴は、特許請求の範囲に示され
ている構成要素及びその組合せを用いて実現達成し得る
ものである。

【０００６】

【本発明の理論面の議論】画像の圧縮及び再生（伸長）
のための完全なシステムは、以下の如く、表現し得る。６４画素入力 ↓ Ａ）ディスクリート・チェビチェフ変換（又は類似の行変換） ↓ Ｂ）ディスクリート・チェビチェフ変換（又は類似の列変換） ↓ Ｚ）（オプション）↓ 難度分類 ↓ Ｃ）レート・スケーラによる乗算 ↓ Ｄ）心理的要因の重みによる乗算 ↓ Ｅ）デブラリング重みによる乗算 ↓ Ｆ）閾値化、量子化、符号化及び転送 ↓ Ｇ）受信、復号、補間 ↓ Ｈ）逆レート・スケーラによる乗算 ↓ Ｉ）逆向き心理的要因の重みによる乗算 ↓ Ｊ）逆ディスクリート・チェビチェフ変換 ↓ Ｋ）逆ディスクリート・チェビチェフ変換 ↓ Ｌ）画素ブロック周辺の円滑化 ↓ 再生した６４画素 → 隣接画素

【０００７】上記手順は本発明を記述しており、任意の
段階（Ｌ，Ｚ）を省略することにより、現在の技術も説
明している。デブラリング重みによる乗算（段階Ｅ）
は、復号段階（例えば、段階Ｉの後）で実行することも
可能である。デブラリングは入力装置の点拡散関数の補
償のために行なわれる。これは、装置に合わせて設定す
るか、又は、入力画像が既に強調されている場合は排除
されねばならない。画像を際立たせるその他の良い方法
も存在するが、ここに図示した方法は計算が安く済み、
ある種の用途、例えばカラー複写装置に適している。

【０００８】計算負荷の大半が最終的な乗算過程よりな
るように前向き変換（Ａ，Ｂ）の計算を配置することが
可能である。これらの乗算器の積、並びに、段階（Ｃ，
Ｅ）のそれを予め計算しておくことで、圧縮過程を進捗
させることができる。同様に、計算負荷の大半が予備的
乗算過程からなるように逆向き変換（Ｊ，Ｒ）の計算を
配置することも可能である。ここでも、積の予備計算に
より計算（Ｈ，Ｉ）の段階の労力は効果的に排除され
る。さらに、別の変換を２次元ディスクリート・コサイ
ン変換（２次元ＤＣＴ変換）に置換え、さらなる計算の
簡略化が得られる。さらに、心理的要因の重みを選択的
に変化させて段階（Ｂ，Ｄ）の統合乗算器で計算効率を
上げる、例えば、自乗に比例させるようになすことがで
きる。低エネルギー出力変換素子の心理的要因の重みの
小さな変化は、画像の品位又は圧縮比に対して殆ど効果
を有さない。最後に、後述する図１の段階（Ｌ，Ｚ）、
画像の難易度分類及びブロック周辺の円滑化に注意すべ
きである。これらは任意であり、本発明の主題とは独立
しているので、本明細書では最小限の議論しか加えない
こととする。

【０００９】…チェン・アルゴリズム… １次元チェン・アルゴリズム（文献“チェン，Ｗら、
「ＤＣＴ用高速計算アルゴリズム」ＩＥＥＥＴrans.
Ｃommun. COM-25号（1977年）”参照）は、

【数３】Ｘ＝２／_NＡ_Nｘのようなものである。ここで、ｘはデータのベクトル、
Ｘは変換されたベクトル、また、Ａ_Nは、

【数４】Ａ_N＝ｃ(ｋ) cos((２ｊ＋１）ｋπ／２Ｎ）；ｊ，ｋ＝０，１，２，…，Ｎ−１で示される。

【００１０】さらに、このようなＡ_Nは次の行列式

【数５】で分解することができる。ここで、Ｒ_N/2は、

【数６】Ｒ_N/2＝ｃ（２ｋ＋１）cos((２ｊ＋１)(２ｋ＋１）π／２Ｎ）；ｊ，ｋ＝０，１，２，…，Ｎ／２−１である。

【００１１】行列式Ｚは、チェン行列である点に注意さ
れたい。本出願においては、行列式Ｐとの混乱を回避す
るために表記方法を変更してある。

【００１２】…８点（Ｎ＝８）１次元チェン変換の実施
例… ８点で行なうためには、数５に示すチェン・アルゴリズ
ムを２回再帰的に使用する。第１の反復では、行列式Ｚ
₈ ，Ｒ₄ ，Ｂ₈ を使用する。第２の反復では、Ａ₄ につ
いて解き、行列式Ｚ₄ ，Ｒ₂ ，Ａ₂ ，Ｂ₄ を用いる。こ
れらは上述の式又はチェンの論文“チェン，Ｗら、「Ｄ
ＣＴ用高速計算アルゴリズム」ＩＥＥＥＴrans. Ｃommu
n. COM-25号（1977年）”から簡単に導ける。

【００１３】

【数７】

【００１４】ここで、Ｚ₈ は数８、Ｂ₈ は数９、Ｒ₄ は
数１０、Ｚ₄ は数１１、Ｂ₄ は数１２、Ｒ₂ は数１３、
Ａ₂ は数１４に各々示される。

【数８】

【数９】

【数１０】

【数１１】

【数１２】

【数１３】

【数１４】ここで、数６から、

【数１５】Ｃｎ＝ cos（ｎπ／１６）である。

【００１５】…チェン・ウ（変法）又はパラメータ変換
… これまでに行なわれてきたのはチェン変換である。これ
を乗算して、計算の節約を実現し、集中的ＤＣＴ実装を
乗算している。しかし、これは出願人が提供したもので
はない。乗算を最小限に減少するには、行列式を数１６
ないし数１８のようにパラメータを取り直す。これは出
願人がチェン・ウ（変法）と呼ぶもので、出願人による
創作物である。

【００１６】

【数１６】

【数１７】

【数１８】

【００１７】ここで、ａ，ｂ，ｃ，ｒは数１９に示され
る。

【数１９】ａ＝Ｃ１／Ｃ７＝sin(7π／16)／cos(7π／16）＝tan(7π／16) ｂ＝Ｃ２／Ｃ６＝tan(6π／16) ｃ＝Ｃ３／Ｃ５＝tan(5π／16) ｒ＝Ｃ４＝tan(4π／16)

【００１８】対角線行列式ＲＦ₄ は、パラメータ化して
いない行列式ＲＡ₄ の標準化因数を含んでいる点に注意
されたい。また、対角線行列式はＲ₂ 及びＡ₂ の定数か
ら作られ得ることにも注意されたい。

【００１９】Ａ₈ 行列の再生において、２つの行列式が
分離される。対角線行列式は主行列式から分離しておか
れる。主行列式はＢ_N項により乗算される。適切な再配
置と定数項による乗算の後、数３は数２０のように減少
する。

【００２０】

【数２０】Ｘ＝Ｑ（ａ，ｂ，ｃ）Ｐ（ａ，ｂ，ｃ，ｒ）ｘここで、Ｑ（ａ，ｂ，ｃ）は数２１、Ｐ（ａ，ｂ，ｃ，
ｒ）は数２２に示される。

【数２１】

【数２２】

【００２１】…一般化変換… 一般化８ビットＤＣＴ変換は４つのパラメータａ，ｂ，
ｃ，ｒから求まり、数２３のように表わすことができる

【数２３】Ｔ(ａ，ｂ，ｃ，ｒ) ＝Ｐ(ａ，ｂ，ｃ，ｒ) ＸＱ(ａ，ｂ，ｃ) ここに、Ｐ( )，Ｑ( )は上述した通りである。

【００２２】画像の変換は、２つのこうした変換Ｔ、各
々Ｔ_v及びＴ_hが各々垂直方向及び水平方向の画像の変
換に必要とされる。完全な２次元変換は数２４のように
表現される。

【数２４】［Ｆ］＝［Ｔ_v］＾ｔ［ｆ］［Ｔ_h］ここで、ｆは入力画像のブロック、Ｆは出力変換係数、
また、べき乗数“ｔ”は行列の変換を表わす。ここで、
全ての行列は８行８列である。

【００２３】対角線行列（例えば、Ｑ）は、それ自身の
変換であるから、全ての行列について、

【数２５】［Ａ］＾ｔ［Ｂ］＾ｔ＝（［Ｂ］［Ａ］）＾ｔ［Ｔ_v］＝［Ｐ_v］［Ｑ_v］［Ｔ_h］＝［Ｐ_h］［Ｑ_h］で表される。そこで、数２４を書き改めると、

【数２６】［Ｆ］＝［Ｑ_v］［Ｐ_v］＾ｔ［ｆ］［Ｐ_h］［Ｑ_h］となる。

【００２４】これは、数２７のように表すこともでき
る。

【数２７】Ｆ(i,j) ＝ｑ(i,j) ＊ｇ(i,j) ここで、

【数２８】［ｇ］＝［Ｐ_v］＾ｔ［ｆ］［Ｐ_h］ｑ(i,j) ＝Ｑ_v(i,i) ＊Ｑ_h(j,j) である。

【００２５】画像ブロックの変換に際して、チェン・ウ
変換を用いて［ｇ］について解き、次いで係数ｑ(i,j)
で乗算することになる。いま、

【数２９】Ｐ_v＝Ｐ(ａ，ｂ，ｃ，ｒ_v）Ｐ_h＝Ｐ(ａ，ｂ，ｃ，ｒ_h）とすれば、上述の変換の逆方向は、数３０のように表現
される。

【数３０】［ｆ］＝［Ｐ_v′］［Ｑ_v ］［Ｆ］［Ｑ_h ］［Ｐ_h′］＾ｔここで、Ｐ_v′，Ｐ_h′は数３１に示される。

【数３１】Ｐ_v′＝Ｐ(ａ，ｂ，ｃ，１／２ｒ_v）Ｐ_h′＝Ｐ(ａ，ｂ，ｃ，１／２ｒ_h）また、解法はチェン・ウ変換経由である

【００２６】…チェンのアルゴリズム… １次元又は２次元チェビチェフ変換とその逆の計算を高
速化するために幾つかの方法が工夫されてきた。周知の
アルゴリズム（チェン）…文献“クーリー及びタキー，
ＪＷ．「（高速）フーリエ級数のアルゴリズム」Ｍath
Ｃomput、第１９巻９０号、２９６〜３０１ページ、19
65年”又は、文献“チェン，Ｗら、「ＤＣＴ用高速計算
アルゴリズム」ＩＥＥＥＴrans. Ｃommun. COM-25号
（1977年）”参照…では任意の８組を上記の行列Ｔで乗
算し、乗算１６回、加算１３回、また、減算１３回だけ
を使用している。このアルゴリズムはパラメータａ，
ｂ，ｃ，ｒの何らかの特別な属性に依存するものではな
い。

【００２７】…チェン・ウ・アルゴリズム（変法）… 上述のように、［Ｔ］＝［Ｐ］［Ｑ］と因子をとること
により、チェンのアルゴリズムは２つの段階に分割さ
れ、［Ｑ］による乗算では８回の乗算を使用し、［Ｐ］
による乗算においては８回の乗算と残りの数値計算を使
用する。これは、［Ｑ］についての選択の結果であり、
［Ｐ］の幾つかの要素は“１”又は“−１”となり、計
算が消滅している。

【００２８】上記で指摘したように、同様の単純化が逆
変換、２次元変換及び逆向き２次元変換に適用される。
８×８ブロックでは正方向又は逆方向２次元変換
（［ｑ］による乗算を除く）の何れかで１２８回の乗算
を用いている。チェンのアルゴリズムの内部的なデータ
の流れを見ると、これらの乗算は８つの加算／減算段階
の構造と４つの乗算段階に埋め込まれている。

【００２９】チェンのアルゴリズムがパラメータａ，
ｂ，ｃ，ｒに拘らず作用することを強調するのは重要で
ある。しかし、従来技術で使用されてきた８点ＤＣＴ
は、次のような「真のコサイン変換」のパラメータを有
している。ａ＝tan（7＊ｐｉ／16）ｂ＝tan（6＊ｐｉ／16）ｃ＝tan（5＊ｐｉ／16）ｒ＝sqrt（1／2）＝0.70710678… そこで、行列Ｔで直交するように必要かつ十分なｒを選
択する。

【００３０】…パラメータ値の選択… チェン変換は、パラメータａ，ｂ，ｃ，ｒに選択した値
によらず動作する。これは、ＱＰにより生成した変換が
直交するためである。あらゆる数を使用して圧縮する必
要のある画像データの所望の非相関を実行し得るような
変換を有することは全く可能である。この変換は、ディ
スクリート・コサイン変換ではなく、また、ＤＣＴの近
似でもないことに注意されたい。これは、それ自体の変
換である。

【００３１】しかし、効率的な入力画像の非相関のため
に、また、比較的有意な空間頻度係数への変換のために
は、一般的にＤＣＴが極めて望ましいとされている（文
献“リー，ＢＣ．「高速コサイン変換」ＩＥＥＥＡＳ
ＳＰ、第３３巻（1985年）”参照）。よって、ＤＣＴの
長所を実現するためには、パラメータが数１９に示した
ＤＣＴのそれに近似させて設定されることになる。対抗
する要因は、計算の効率である。加算は乗算より安い
（ハードウェア的な節約はシリコン資源であり、ソフト
ウェア的な節約はサイクル数である）ので、パラメータ
は計算面で効率的になるように選択される。

【００３２】…他のアルゴリズム… その他の計算法もディスクリート・チェビチェフ変換用
に工夫されてきた。例えば、リーによるアルゴリズムは
８点１次元及び６４点２次元変換を各々１２回と１４４
回の乗算で実行している（文献“ウ，Ｈ．Ｒ．及びパオ
リーニ，ＦＪ．「２次元高速コサイン変換」ＩＥＥＥ画
像処理カンファレンス、第１巻（1989年）”又は、文献
“リー，ＢＣ．「高速コサイン変換」ＩＥＥＥＡＳＳ
Ｐ、第３３巻（1985年）”参照）。

【００３３】しかし、これらの「より高速な」アルゴリ
ズムはチェン・アルゴリズムと比較した場合、以下のよ
うな幾つかの欠点を有している。ａ）Ｔ＝Ｐ×Ｑの単純化（及び逆向き変換について同
様の因数分解）が動作しなくなる。対角線行列Ｑの分離
は、これ以降の単純化に必須である。ｂ）これらのアルゴリズムは任意のパラメータａ，
ｂ，ｃ，ｒについて機能しない。その代り、これらは真
のコサイン・パラメータについて特に有効な三角法の各
種属性に依存している。ｃ）これらのアルゴリズムはさらに構造的に複雑であ
る。これは、工学的に障害となり得るもので、数値の不
安定の可能性を増大させる。

【００３４】…発明の詳細な説明… Ａ］前述した理論面での議論でのシステムを再度参照
すると、段階（Ｃ，Ｄ，Ｅ）が「Ｑ」から導いた前向き
変換後置乗算器に組込まれ得ることがわかる。同様に、
段階（Ｈ，Ｉ）は逆向き変換前置乗算器に組込むことが
できる。これは、レート・スケーラ演算、心理的要因の
重み付け演算（一般に、量子値として公知である）、ま
た、デブラリング重み演算は全て点乗算演算である。
ｂ，ｃ，ｄ，ｅが各々段階Ｂ，Ｃ，Ｄ，Ｅの出力の場
合、

【数３２】ｃ(i,j) ＝ｂ(i,j) ＊ｑ(i,j) ｄ(i,j) ＝ｃ(i,j) ＊ｒ(i,j) ＝ｂ(i,j) ＊ｑ(i,j) ＊ｒ(i,j) ｅ(i,j) ＝ｄ(i,j) ＊ｕ(i,j) ＝ｂ(i,j) ＊ｑ(i,j) ＊ｒ(i,j) ＊ｕ(i,j) 又は、

【数３３】ｅ(i,j) ＝ｂ(i,j) ＊ａｌｌ(i,j) で表される。ここで、ａｌｌ(i,j) は

【数３４】ａｌｌ(i,j) ＝ｑ(i,j) ＊ｒ(i,j) ＊ｕ(i,j) である。また、ｑ(i,j) はレート・スケーラであり、ｒ
(i,j) は心理的要因として選択された（又は利用者の選
択した）量子化重みであり、ｕ(i,j) はデブラリング重
みである。同様に、段階Ｈ及びＩを統合することができ
る。

【００３５】これは明らかに、レート・スケーラ、適合
重み付け及びデブラリング関数が余分な計算のオーバー
ヘッド無しで提供されていることを意味している。上述
のように、この方法は、リーのアルゴリズムなどのよう
な「高速」アルゴリズムには適用できない。

【００３６】Ｂ］チェンのアルゴリズムは、パラメー
タａ，ｂ，ｃ，ｒにより動作するから、ＤＣＴに匹敵す
る品質及び圧縮が得られるが、高速の乗算が行なえるよ
うな値を選択することになる。

【００３７】以下のパラメータは、ＤＣＴのパラメータ
と適度に近似しているが大幅に計算効率が高い。ａ＝5.0 ｂ＝2.5 ｃ＝1.5 ｒ＝0.75 乗算は、ここで大幅に簡単な算術計算に置換される。例
えば、５倍はcopy;shift-left-2;addになる。１．５倍
はcopy;shift-right-1;addになる。これ以外では、有理
乗数の逆向き分子は結合乗数［ｑ］に因数分解し得る。
よって、２．５倍は各々影響する項と影響しない項で５
倍と２倍の乗算になり得る。

【００３８】後者の考え方だと、本来のチェン・アルゴ
リズムにおけるパラメータｒ＝0.75の取扱いは、４の乗
算９６回と３の乗算４回を必要とする。２次元実装にお
けるウ・パオリーニの改善では乗算段階全体が排除さ
れ、これは１６の乗算３６回、１２の乗算２４回、及び
９の乗算４回となる（逆向き変換では９の乗算３６回、
６の乗算２４回、４の乗算４回を使用する）。

【００３９】計算速度のコストについては、コサイン変
換に近いパラメータ値も選択し得る。ｂ＝12/5、及び／
又は（and／or）、ｒ＝17/24の置換が可能である。も
う一つの興味深い置換は、 rＲow＝0.7008333 (17/24) rＣol＝0.7 (7/10) である。

【００４０】ここで、わずかに異なる変換（別のパラメ
ータｒ）を行と列について使用している。ウ・パオリー
ニ法で求まる乗数を単純化するためにこれを行なってい
る。この方法だと、１５の乗算３６回、８５／８の乗算
１２回、２１／２の乗算１２回、１１９／１６の乗算４
回が得られる（逆向き変換では１１９／１６の乗算３６
回、８５／１６の乗算１２回、２１／４の乗算１２回、
１５／４の乗算４回を使用する）。

【００４１】上記で解説した方法では、全ての乗数は圧
縮器（コンプレッサ）における結合乗数［ｑ］と伸長器
（デコンプレッサ）における結合乗数［ｑ］以外で高速
かつ安価となった。これらの各々は変換素子当たり１回
の乗算を要求する。後者は変換係数の大半が“０”とな
るように、また、“０”以外の係数が特別に取扱い得る
“０”に極めて近い整数となるように単純化される。

【００４２】Ｃ］圧縮器において、さらなる技術を用
いて結合乗数［ｑ］の計算コストを減少する。レート・
スケーラは現実には任意の値であり、［ｑ］行列要素の
計算を単純な値、例えば、２乗とするには２点間で調節
されることになる。これら６４個の調節が１回だけ実行
される必要がある（レート・スケーラ及びデブラリング
・フィルタを指定した後）。

【００４３】例えば、結合乗数の要素Ｃ及びこれに対応
する伸長乗数要素Ｄが、Ｃ＝0.002773 Ｄ＝0.009367 だったとすると、近似Ｃ≒3/1024=0.002930が発見さ
れ、乗算を単純化するために使用される。これにより
Ｃ′＝3/1024、Ｄ′＝Ｄ＊Ｃ／Ｃ′≒0.008866 とな
る。

【００４４】

【１次処理の詳細な説明】…注意事項… ａ）量子化変換空間においては一定の幅（ｗ）とすべ
き係数量子化「ＡＣ」の非０段階をとり、また、幅（ｗ
＊ｑ）とすべき０段階をとるのが便利かつ効果的であ
る。さらに、ｑ＝２は算術的に便利であり、広範囲の圧
縮因子に渡る品質についてほぼ最適である。説明におい
て、“＝２”（「倍幅ゼロ」）をとっているが、本発明
はあらゆる可能なｑをとり得る。ｂ）以下のアルゴリズムは、高精度計算によって１回
だけ実施されるステップ２，４及び８の中間確定を除
き、精密度の限定されている２の補数の２進整数算術の
ために設計してある。さらにまた、ステップ９．１をさ
らに除外すると、本論に記載した整数乗数はコストと速
度について最適化されている。例えば、以下の乗算Ｎrr＊Ｎrc＝Ｄrr′＊Ｄrc′＝1.75＊4.25＝7.4375 を考えると、同一性7.4375＝（8−1）＊（1＋1／16）を
選択することでシフトと加算による乗算が効率的に行な
われている。ｃ）デブラリング乗数は、ここではステップ８に示し
てあるが、通常、ステップ４において行なわれるべきも
のである。多くの用途において、伸長器は画像のデブラ
リングを如何に又はどのように行なうべきか否かを「知
らない」。Ｔhr（）の最良の値は、入力装置とデブラ
リング法に依存することに注意されたい。推奨される方
法は、値ｍ(i,j) について（ステップ８参照）、圧縮時
間で計算し（ステップ４参照）、また、圧縮画像の一部
として転送又は保存することである。ｄ）後続の計算を並列化、時系列化、又は、断片化す
る幾つかの明確な方法が存在する。所定のハードウェア
構成について好適な方法は自明である。

【００４５】…疑似符号の実施例… 本出願のこの部分は、基本的に文章と疑似符号で解説し
た本発明の好適実施例である。パラメータ化、前述した
数３４と同様の全(i,j) の計算、前向きＧＣＴの本体の
実行、逆方向の全(i,j) の計算、逆ＧＣＴの本体の実行
を含む複数の章を有する。

【００４６】ステップ１パラメータａ，ｂ，ｃ，ｒは既に示した通りである。行
と列との双方について、ｒの値が存在することに注意さ
れたい。２次元ＧＣＴは、分離可能な変換であり、２工
程で実行可能だが、対称性をなすように要求する制約は
存在しない。よって、圧縮（スケーリング）要因は、図
示したように非対称性となり得る。

【００４７】分子Ｎと分母Ｄの均衡は、上記の値に等し
くなり得る分子及び分母の考え得る組合せを示してい
る。ＧＣＴ実装の設計者は加算回路アレイ中に使用する
実際の値に予知を有している。値の選択は最終的乗算段
階で補正されることになる。

【００４８】即ち、

【数３５】 tan 7＊ｐｉ／16 ≒ａ＝Ｎａ／Ｄａ tan 6＊ｐｉ／16 ≒ｂ＝Ｎｂ／Ｄｂ tan 5＊ｐｉ／16 ≒ｃ＝Ｎｃ／Ｄｃ sqrt(0.5) ≒rＲow ＝Ｎrr／Ｄrr sqrt(0.5) ≒rＣol ＝Ｎrc／Ｄrc 0.5／rＲow ＝rＲow′ ＝Ｎrr′／Ｄrr′ 0.5／rＣol ＝rＣol′ ＝Ｎrc′／Ｄrc′ を、上述のように一般化チェン変換のパラメータとして
選択する。「分子」Ｎと「分母」Ｄは整数でなくともよ
いが、計算に便利なように選択する。幾つかの有用な組
合せは、Ｎａ＝5，Ｎｂ＝3，Ｎｃ＝1.5，Ｎrr＝1.75，Ｎrc＝4.2
5，Ｎrr′＝1.25，Ｎrc′＝3，Ｄａ＝1，Ｄｂ＝1.25，
Ｄｃ＝1，Ｄrr＝2.5，Ｄrc＝6，Ｄrr′＝1.75，Ｄrc′
＝4.25 である。

【００４９】また、繰返すが、本発明は上記タンジェン
トへの有理数の近似を全て含むものである。これによ
り、必要とされる標準化圧縮（標準化スケーラ）を計算
する。

【００５０】ステップ２また、

【数３６】Ｕ(0）＝Ｕ(4）＝ sqrt（0.5）Ｕ(1）＝Ｕ(7）＝ 1／sqrt（Ｎａ＊Ｎａ＋Ｄａ＊Ｄａ）Ｕ(2）＝Ｕ(6）＝ 1／sqrt（Ｎｂ＊Ｎｂ＋Ｄｂ＊Ｄｂ）Ｕ(3）＝Ｕ(5）＝ 1／sqrt（Ｎｃ＊Ｎｃ＋Ｄｃ＊Ｄｃ）とも書き表せる。

【００５１】ステップ３ｉを、（画像空間内の）縦位置、又は、（変換空間内
の）垂直方向の一連の変化を表す｛０，１，２，３，
４，５，６，７｝のインデックスとする。同様に、ｊ
を、（画像空間内の）横位置又は（変換空間内の）水平
方向の一連の変化を表す｛０，１，２，３，４，５，
６，７｝のインデックスとする。Ｄebl (i,j) がデブラ
リング係数を表わし、デブラリングしない場合にはＤeb
l( ）＝１とする。Ｔhr(i,j) は、例えばＣＣＩＴＴの
勧告する逆向き心理要因の重み付けを表わす。ｖ(i,j)
は、画像（広がり）空間内の幾つかのルミナンス値を表
わす。Ｌ(i,j) は、変換（圧縮）空間内の変換されたル
ミナンス値を表わす。Ｓは、再生に使用される算術的正
確性を表わす任意の小さな整数とする。

【００５２】心理的要因の重み１／Ｔhr(i,j) は、一般
化チェン変換の各々のパラメータの組について再最適化
を行なう。しかし、ステップ１で与えられているパラメ
ータは、同一の行列式Ｔhr( ）が最適なＣＣＩＴＴのパ
ラメータに十分近似している。

【００５３】ステップ４ここでは、ｇ(i,j) が全ての(i,j) と等しい。変換位置
(i,j) ６４ヶ所に渡る反復で、数３７を満足するように
ｋ(i,j) 及びｓ(i,j) を解くと、

【数３７】 q(i,j)＜｛M＊U(i)＊U(j)＊2＾s(i,j)｝/{k(i,j)＊Zr(i)＊Zc(j)＊Thr(i,j)｝である。右辺を可能な限りｇ(i,j) に近付くようにな
し、ｓ(i,j) を整数とすると、ここで、

【数３８】ｑ(i,j) ＝1.0，ｋ(i,j)in｛1,3,5,7,9｝ただ
し、i＋j＜4 ｑ(i,j) ＝0.9，ｋ(i,j)in｛1,3,5｝ただし、i＋
j＜4 ｑ(i,j) ＝0.7，ｋ(i,j)＝1 ただし、i＋
j＜4 Ｚr(i) ＝1 （ｉ＝0,1,2又は3の時）Ｚr(i) ＝Ｄrr，（ｉ＝4,5,6又は7の時）Ｚc(j) ＝1 （ｊ＝0,1,2又は3の時）Ｚc(j) ＝Ｄrc （ｊ＝4,5,6又は7の時）Ｚr′(i) ＝1 （ｉ＝0,1,2又は3の時）Ｚr′(i) ＝Ｄrr′ （ｉ＝4,5,6又は7の時）Ｚr′(j) ＝1 （ｊ＝0,1,2又は3の時）Ｚr′(j) ＝Ｄrr′ （ｊ＝4,5,6又は7の時）である。因数ｇ(i,j) は選択した寸法に関係なく量子化
バイアスをなすことを意図している。

【００５４】ステップ５ …前向きＧＣＴ（フォワードＧＣＴ）の実行…… ステップ５は、前向き変換の疑似符号実行である。以下
のステップでは、断片化フォームにおける２次元変換を
実行する。ルミナンス値ｖ( , ) の８×８ブロック毎に
以下の実行を画像全体に反復する。

【００５５】ステップ５．１値を準備する。

【数３９】Ｍ(i,0) ＝Ｖ(i,0) ＋Ｖ(i,7) M(i,1) ＝Ｖ(i,1) ＋Ｖ(i,6) Ｍ(i,2) ＝Ｖ(i,2) ＋Ｖ(i,5) Ｍ(i,3) ＝Ｖ(i,3) ＋Ｖ(i,4) Ｍ(i,4) ＝Ｖ(i,3) − Ｖ(i,4) Ｍ5(i) ＝Ｖ(i,2) − Ｖ(i,5) Ｍ6(i) ＝Ｖ(i,1) − Ｖ(i,6) ;ｉ＝０，１，２，…，７に対する

【００５６】ステップ５．２値を準備する。

【数４０】Ｈ(0,j) ＝Ｍ(0,j) ＋Ｍ(7,j) Ｈ(1,j) ＝Ｍ(1,j) ＋Ｍ(6,j) Ｈ(2,j) ＝Ｍ(2,j) ＋Ｍ(5,j) Ｈ(3,j) ＝Ｍ(3,j) ＋Ｍ(4,j) Ｈ(4,j) ＝Ｍ(4,j) − Ｍ(4,j) Ｈ5(j) ＝Ｍ(2,j) − Ｍ(5,j) Ｈ6(j) ＝Ｍ(1,j) − Ｍ(6,j) Ｈ(5,j) ＝Ｈ6(j) ＋Ｈ5(j) Ｈ(6,j) ＝Ｈ6(j) ＝Ｈ5(j) Ｈ(7,j) ＝Ｍ(0,j) − Ｍ(7,j) ；ｊ＝０，１，２，…，７に対する

【００５７】ステップ５．３各々のＨ(i,j) を乗算す
る。

【数４１】ｉ＝０，１，２又は３の時；Ｎrc （ｊ＝５又は６の時）Ｄrc （ｊ＝４又は７の時）１（ノーアクション）（ｊ＝０，１，２又は３の時）ｉ＝４又は７の時；Ｄrr Ｎrr （ｊ＝５又は６の時）Ｄrr Ｄrc （ｊ＝４又は７の時）Ｄrr （ｊ＝０，１，２又は３の時）ｉ＝５又は６の時；Ｎrr Ｎrr （ｊ＝５又は６の時）Ｎrr Ｄrc （ｊ＝４又は７の時）Ｎrr （ｊ＝０，１，２又は３の時）

【００５８】ステップ５．４値を準備する。

【数４２】Ｅ(0,j) ＝Ｈ(0,j) ＋Ｈ(3,j) Ｅ(1,j) ＝Ｈ(7,j) ＋Ｈ(5,j) Ｅ(2,j) ＝Ｈ(0,j) − Ｈ(3,j) Ｅ(3,j) ＝Ｈ(7,j) − Ｈ(5,j) Ｅ(4,j) ＝Ｈ(I,j) ＋Ｈ(2,j) Ｅ(5,j) ＝Ｈ(6,j) − Ｈ(4,j) Ｅ(6,j) ＝Ｈ(I,j) − Ｈ(2,j) Ｅ(7,j) ＝Ｈ(6,j) ＋Ｈ(4,j) Ｆ(0,j) ＝Ｅ(4,j) ＋Ｅ(0,j) Ｆ(4,j) ＝Ｅ(0,j) − Ｅ(4,j) Ｆ(2,j) ＝Ｄb＊Ｅ(6,j) ＋Ｎb＊Ｅ(2,j) Ｆ(6,j) ＝Ｄb＊Ｅ(2,j) ＋Ｎb＊Ｅ(6,j) Ｆ(1,j) ＝Ｄa＊Ｅ(7,j) ＋Ｎa＊Ｅ(1,j) Ｆ(7,j) ＝Ｄa＊Ｅ(1,j) ＋Ｎa＊Ｅ(7,j) Ｆ(3,j) ＝Ｄc＊Ｅ(5,j) ＋Ｎc＊Ｅ(3,j) Ｆ(5,j) ＝Ｄc＊Ｅ(3,j) ＋Ｎc＊Ｅ(5,j) ；ｊ＝０，１，２，…，７に対する

【００５９】ステップ５．５値を準備する。

【数４３】Ｚ(i,0) ＝Ｆ(i,0) ＋Ｆ(i,e) Ｚ(i,2) ＝Ｆ(i,0) − Ｆ(i,3) Ｚ(i,4) ＝Ｆ(i,1) ＋Ｆ(i,2) Ｚ(i,6) ＝Ｆ(i,1) ＋Ｆ(i,2) Ｚ(i,1) ＝Ｆ(i,7) ＋Ｆ(i,5) Ｚ(i,3) ＝Ｆ(i,7) − Ｆ(i,5) Ｚ(i,5) ＝Ｆ(i,6) − Ｆ(i,4) Ｚ(i,7) ＝Ｆ(i,6) ＋Ｆ(i,4) Ｇ(i,0) ＝Ｚ(i,4) ＋Ｚ(i,0) Ｇ(i,4) ＝Ｚ(i,0) − Ｚ(i,4) Ｇ(i,2) ＝Ｄb＊Ｚ(i,6) ＋Ｎb＊Ｚ(i,2) Ｇ(i,6) ＝Ｄb＊Ｚ(i,2) − Ｎb＊Ｚ(i,6) Ｇ(i,1) ＝Ｄa＊Ｚ(i,7) ＋Ｎa＊Ｚ(i,1) Ｇ(i,7) ＝Ｄa＊Ｚ(i,1) − Ｎa＊Ｚ(i,7) Ｇ(i,3) ＝Ｄc＊Ｚ(i,5) ＋Ｎc＊Ｚ(i,3) Ｇ(i,5) ＝Ｄc＊Ｚ(i,3) − Ｎc＊Ｚ(i,5) ；ｉ＝０，１，２，…，７に対する

【００６０】これ以外でも、変換を１次元変換によって
２工程に分割することが可能である。以下は、１次元変
換経路の一実施例である。図８及び図９にこれらのステ
ップを示す。

【００６１】

【数４４】数４４に示すこれらの等式の内の全ての乗数は、シフト
及び加算操作により実行されることに注意されたい。こ
れを、ＧＣＴの行列形状と関連付けるには、ベクトル点
Ｙ６を実施例のように実証する。

【００６２】

【数４５】 Y6＝C1−C4 ＝(1.25 B1) − (3 B4) ＝1.25(A1−A2) − 3(A4−A3) ＝1.25((X0＋X7) − (X3＋X4)) − 3((X1＋X6) − (X2＋X5)) ＝1.25 X0−3 X1＋3 X2−1.25 X3＋1.25 X4＋3 X5−3 X6＋1.25 X7 Y6/1.25＝X0−2.4 X1＋2.4 X2−X3＋X4＋2.4 X5−2.4 X6＋X7 ＝｜１ −ｂｂ −１１ｂ −ｂ１｜ｘここで、ｂ＝２．４である。これは、等式の行列式Ｐの
６行目である。１．２５による除算はレート・スケーラ
行列中に集められているスケーリング因子である。８×
８画素ブロックの行データはこの加算回路アレイを通過
する。得られた１次元周波数成分は移項され同一のアレ
イを再び通過する。

【００６３】ステップ６ステップ５．５の後、各々の画像の下位ブロックにおい
て、また、６４の位置(i,j) 各々について、ステップ４
からｋ(i,j) 及びｓ(i,j) を用いて数４６に示すような
値を準備する。

【数４６】Ｌ(i,j) ＝Ｇ(i,j) ＊ｋ(i,j) ＊２＾(-s(i,j)) しかし、これが負の場合（又は、ｉ＝ｊ＝０）、これに
１を加算する。この結果が変換係数Ｌ(i,j) である。

【００６４】…ステップ６についての注釈… ここでの計算は単純で、これは、−ｋ(i,j) が必ず１，
３，５，７又は９、かつ、常に１であるためと、−２＾
(-s(i,j)) の乗算が単純に右シフト（又は、Ｍが極めて
大きく選択されていればおそらく左シフト）であるため
である。数学的右シフトは、必ず、まるめが起こる。０
に向かってのまるめが実際に望ましく、よって、表現
「if (negative) add 1」である。ｉ＝ｊ＝０の時の１
の加算は、ｖ(i,j) ≧０に依存し、これは、以下のステ
ップ９．１の宣言を単純化するための装置でしかない。

【００６５】ステップ７値Ｌ(i,j) の符号化、保存及び／又は送信最終的にこれらの値が取込まれ画像は次の段階で再生さ
れる。

【００６６】ステップ８これは全(i,j) の反転バージョンである。６４ヶ所の変
換位置(i,j) について反復し、ｍ(i,j) を

【数４７】ｍ(i,j) ＝｛Ｕ(i)²＊Ｕ(j)²＊Zr(i)＊Zc(j)＊Debl(i,j)｝／(4-S-s(i,j)) Zr′(i)＊Zc′(j)＊k(i,j)＊２に最も近い整数として解く。ここで、ｓ(i,j) 及びｋ
(i,j) はステップ４で既に解かれており、表現「Ｚ」は
ステップ４で定義されている。また、Ａ(i,j) を

【数４８】Ａ(0,0) ＝｛(２＾(S-2))／Drc′＊Drr′｝−0.5＊ｍ(0,0) Ａ(i,j) ＝ｍ(i,j)＊(25−i−j)／64 ；ｉ＝０又はｊ＝０についてに最も近い整数として選択する。

【００６７】…ステップ８についての注釈… 値ｍ(i,j) は、既にステップ４で予め計算しておき、圧
縮画像と共に送信してもよい。これは、定数項とｍ(i,
j) にのみ依存するＡ(i,j) には不要である。レート・
スケーラ及びデブラリング重みが固定されているような
用途において、ｍ(i,j) 及びＡ(i,j) は定数項と見做さ
れる。係数２＾Ｓはステップ９．２及びステップ１０に
おいて、算術的右シフトで、この後除去されることにな
る正確度の剰余ビットを反映する。Ａ(0,0) への調節
は、まるめバイアスを補正して、まるめ補正無しで以下
の出力の使用を可能にする。ここでも述べたように、Ａ
(0,0) はステップ６におけるＬ(0,0) への１の加算に依
存する。補間“（25−i−j）／64”は発見学習的である
が、自乗平均誤差検出における最適近似値である。さら
に、２０に断片化したバージョンである。

【００６８】ステップ９変換された画像について反復し、上記ステップ５で導い
た変換ルミナンス値Ｌ( , ) の８×８ブロック各々につ
いて、以下を実行する。

【００６９】ステップ９．１値を準備する。

【数４９】Ｌ(i,j) ＞０の時；Ｅ(i,j) ＝Ｌ(i,j)＊ｍ(i,j) ＋Ａ(i,j) Ｌ(i,j) ＜０の時；Ｅ(i,j) ＝Ｌ(i,j)＊ｍ(i,j) − Ａ(i,j) Ｌ(i,j) ＝０の時；Ｅ(i,j) ＝０；各々の(i,j) について、ｉ＝０，１，２，…，７、ｊ＝０，１，２，…，７に対するＡ(0,0) は必ず加算されることを意味する。本発明も、
検査“Ｌ(0,0) ＞０”が行なわれず、ステップ６，８が
上記のように（任意で）単純化されない部分を包括して
いる。実際には、小さな乗算、例えば、−１１＜Ｌ(i,
j) ＜１１を乗算の計算費用を節約すべき特例として認
識すべきである。

【００７０】ステップ９．２半導体装置の費用を減少
させるために利便であれば、数値Ｅ(i,j) を位置Ｓ１の
任意の数で右シフトする。これらのシフトは、本法のあ
る種の実現において「自由」であることに注意された
い。シフトが自由ではないような実現方法において、Ｅ
(i,j) が０となる場合にこれを無視するように選択して
もよい（又は、Ｓ１＝０と設定しておくことにより、全
てのシフトを排除するように選択することも可能であ
る。）

【００７１】ステップ９．３もう一度、２次元の形状
において値を準備する。

【数５０】Ｆ(0,j) ＝Ｅ(4,j) ＋Ｅ(0,j) Ｆ(4,j) ＝Ｅ(0,j) − Ｅ(4,j) F(2,j) ＝Ｄb＊Ｅ(6,j) ＋Ｎb＊Ｅ(2,j) Ｆ(6,j) ＝Ｄb＊Ｅ(2,j) − Ｎb＊Ｅ(6,j) Ｆ(1,j) ＝Ｄa＊Ｅ(7,j) ＋Ｎa＊Ｅ(1,j) Ｆ(7,j) ＝Ｄa＊Ｅ(1,j) − Ｎa＊Ｅ(7,j) Ｆ(3,j) ＝Ｄc＊Ｅ(5,j) ＋Ｎc＊Ｅ(3,j) Ｆ(5,j) ＝Ｄc＊Ｅ(3,j) − Ｎc＊Ｅ(5,j) Ｈ(0,j) ＝Ｆ(0,j) ＋Ｆ(2,j) Ｈ(1,j) ＝Ｆ(4,j) ＋Ｆ(6,j) Ｈ(2,j) ＝Ｆ(4,j) − Ｆ(6,j) Ｈ(3,j) ＝Ｆ(0,j) − Ｆ(2,j) Ｈ(4,j) ＝Ｆ(7,j) − Ｆ(5,j) Ｈ5(j) ＝Ｆ(7,j) ＋Ｆ(5,j) Ｈ6(j) ＝Ｆ(1,j) − Ｆ(3,j) Ｈ(5,j) ＝Ｈ6(j) ＋Ｈ5(j) Ｈ(7,j) ＝Ｆ(1,j) ＋Ｆ(3,j) ；ｊ＝０，１，２，…，７に対する

【００７２】ステップ９．４値を準備する。

【数５１】Ｇ(i,0) ＝Ｈ(i,4) ＋Ｈ(i,0) Ｇ(i,4) ＝Ｈ(i,0) − Ｈ(i,4) Ｇ(i,2) ＝Ｄb＊Ｈ(i,6) ＋Ｎb＊Ｈ(i,2) Ｇ(i,6) ＝Ｄb＊Ｈ(i,2) − Ｎb＊Ｈ(i,6) Ｇ(i,1) ＝Ｄa＊Ｈ(i,7) ＋Ｎa＊Ｈ(i,1) Ｇ(i,7) ＝Ｄa＊Ｈ(i,1) − Ｎa＊Ｈ(i,7) Ｇ(i,3) ＝Ｄc＊Ｈ(i,5) ＋Ｎc＊Ｈ(i,3) Ｇ(i,5) ＝Ｄc＊Ｈ(i,3) − Ｎc＊Ｈ(i,5) Ｍ(i,0) ＝Ｇ(i,0) ＋Ｇ(i,2) Ｍ(i,1) ＝Ｇ(i,4) ＋Ｇ(i,6) M(i,2) ＝Ｇ(i,4) − Ｇ(i,6) Ｍ(i,3) ＝Ｇ(i,0) − Ｇ(i,2) Ｍ(i,4) ＝Ｇ(i,7) − Ｇ(i,5) Ｍ5(i) ＝Ｇ(i,7) ＋Ｇ(i,5) Ｍ6(i) ＝Ｇ(i,4) − Ｇ(i,3) Ｍ(i,5) ＝Ｍ6(i) −Ｍ5(i) Ｍ(i,6) ＝Ｍ6(i) ＋Ｍ5(i) Ｍ(i,7) ＝Ｇ(i,1) ＋Ｇ(i,3) ；ｉ＝０，１，２，…，７に対する

【００７３】ステップ９．５各々のＭ(i,j) を数５２
に従い、乗算する。

【数５２】ｉ＝０，２又は３の時；Ｎrc′ ｊ＝５又は６の時Ｄrc′ ｊ＝４又は７の時１（ノーアクション）ｊ＝０，１，２又は３の時ｉ＝４又は７の時；Ｄrr′Ｎrc′ ｊ＝５又は６の時Ｄrr′Ｄrc′ ｊ＝４又は７の時Ｄrr′ ｊ＝０，１，２又は３の時ｉ＝５又は６の時；Ｎrr′Ｎrc′ ｊ＝５又は６の時Ｎrr′Ｄrc′ ｊ＝４又は７の時Ｎrr′ ｊ＝０，１，２又は３の時

【００７４】ステップ９．６値を準備する。

【数５３】Ｚ(i,0) ＝Ｍ(i,0) ＋Ｍ(i,7) Ｚ(i,1) ＝Ｍ(i,1) ＋Ｍ(i,6) Z(i,2) ＝Ｍ(i,2) ＋Ｍ(i,5) Ｚ(i,3) ＝Ｍ(i,3) ＋Ｍ(i,4) Ｚ(i,4) ＝Ｍ(i,3) − Ｍ(i,4) Ｚ(i,5) ＝Ｍ(i,2) − Ｍ(i,5) Ｚ(i,6) ＝Ｍ(i,1) − Ｍ(i,6) Ｚ(i,7) ＝Ｍ(i,0) − Ｍ(i,7) ；ｉ＝０，１，２，…，７について

【００７５】ステップ９．７値を準備する。

【数５４】Ｙ(0,j) ＝Ｚ(0,j) ＋Ｚ(7,j) Ｙ(1,j) ＝Ｚ(1,j) ＋Ｚ(6,j) Ｙ(2,j) ＝Ｚ(2,j) ＋Ｚ(5,j) Ｙ(3,j) ＝Ｚ(3,j) ＋Ｚ(4,j) Ｙ(4,j) ＝Ｚ(3,j) − Ｚ(4,j) Ｙ(5,j) ＝Ｚ(2,j) − Ｚ(5,j) Ｙ(6,j) ＝Ｚ(1,j) − Ｚ(6,j) Ｙ(7,j) ＝Ｚ(0,j) − Ｚ(7,j) ；ｊ＝０，１，２，…，７について

【００７６】ステップ１０ステップ９．７の後、各々の画像の下位ブロックにおい
て６４ヶ所の位置(i,j) の各々に対し、値を準備する。

【数５５】Ｖ(i,j) ＝Ｙ(i,j) ＊２＾(S1-S) ここで、Ｓ及びＳ１は上記ステップ７，９．２で定義し
た任意の整数である。また、乗算は実際には右シフトで
ある。

【００７７】ステップ１１実現するシステムにより変化するが、範囲の検証を実行
することが、ここで必要とされることがある。例えば、
ルミナンスの許容範囲が０≦ｖ(i,j) ≦２５５であれ
ば０以下又は２５５以上のＶ(i,j) の値は各々０と２５
５で置き換えることになる。値ｖ(i,j) は、これで再生
された画像ルミナンス値となる。

【００７８】

【２次処理についての考察】画像の圧縮又は品質を向上
させるために、さらなる方法をとり、１次処理を補足す
るのが通例である。ステップ１０の後、画像の正確性
は、全ての画素の対Ｖ(8I+7,j)、Ｖ(8I+8,j)、及び、全
ての画素の対Ｖ(k,8J+7)、Ｖ(i,8J+8)（つまり、別の画
像ブロック内に分割されていた隣接画素）を通しての反
復により、また、例えば、Ｍをステップ４で用いたレー
ト・スケーラとし、分数表現が最適化に好適な近似でも
あるような（ｖ２−ｖ１）／max（２，１１sqrt(Ｍ)）
によって、これらの値ｖ１，ｖ２を各々増加させまた減
少させることにより改善し得る。

【００７９】ステップ６を実行する前に、局部画像領域
の客観的難易度を、接頭符号“０”，“１０”又は“１
１”の出力を各々に付けた３つの形式、単精度、倍精
度、４倍精度の一つに分類するのが望ましい。ステップ
６の計算は次式で置換される。

【数５６】Ｌ(i,j) ＝Ｇ(i,j)＊Ｋ(i,j)＾(P-s(i,j))＊２ここで、単精度、倍精度、４倍精度の各々について、ｐ
＝０，１又は２である。これは、付加精度が（増分の）
右シフトで排除される必要のあるステップ９．２におい
て補償される。

【００８０】残念なことに極めて有効な単一の分類方式
は発見されていない。現在のところ難易度Ｐを次の４つ
の供給源ａ）Ｐ left及びＰ upが隣接する画像領域の難易度ｂ） sum(i+j)Ｇ(i,j)′ 2)／sum(Ｇ(i,j)′2が変換エ
ネルギーの歪曲ｃ） −Ｇ(0,0) が反転平均ルミナンスｄ） max(sum over fixed width(Histogram(ｖ(i,
j)))) の均一性から導出するような厄介な手段を用いている。

【００８１】ステップ７において、保存するか転送すべ
き変換データＬ( , ) は、さらにエントロピー符号化法
により減少することができる。ビット率に従って幾つか
の初期設定ホフマン・テーブルにＣＣＩＴＴの作成した
ジグザグ・ラン及びテンプレート符号（zigzag run and
template符号）を使用しており、また、推奨するもの
である。確定性については、以下の章でこれの実施例を
詳細に述べる。

【００８２】…圧縮ファイルフォーマットの例… 圧縮された画像は、次のように表現される。１）接頭辞（画像幅、高さ、レート・スケーラＭなど）２）画素ブロック０画素ブロック１画素ブロック２ … 画素ブロックＮ−１３）接尾辞（あれば）

【００８３】ここで、各々の画素ブロックは次のように
表現される。１）精度符号（選択段階Ｚで決定する）２）ＤＣ係数デルタ符号３）ＡＣ係数符号（０又はそれ以上の回数反復）４）ブロック終端符号

【００８４】ここで、各々のＡＣ係数符号は次のように
表現される。１）９桁の０の拡張子（Ｅ回反復、Ｅ０）２）ラン及びテンプレート符号の記述（Ｒ，Ｔ）３）係数値符号（１ビット）４）最上位ビットを削除した係数の絶対値（Ｔビット）

【００８５】ここで、“Ｒ＋（＊Ｅ”は「ジグザグ」な
順番でこれに先行する０値の係数の数、また、Ｔは係数
の絶対値の最上位ビットのビット位置で、例えば、Ｔ＝
３なら係数は１１又は−１１である。ビット位置：８７６５４３２１０１１＝０００００１０１１（２進） −−最上位ビット

【００８６】ＤＣ係数デルタの選択又は符号化は詳述し
ないが、ＡＣラン及びテンプレート（run and templat
e）符号としてもっと高いビット率で有用なホフマン符
号の例を下記に提示しておく。なお、{０} はｎ個の連続する０（ｎ＝０，１，２，
３，…）、ｘｘはｗ＝０，１，２又は３として解釈され
る２ビット、ｘはｗ＝０又は１として解釈される１ビッ
トである。

【００８７】…１２８点及び２５６点変換… 前記の方法は、さらに大きな８×１６又は１６×１６の
一般化チェン変換で使用可能である。さらに、一般化し
たチェン変換についての方法は、１次元１６点ＧＣＴ
が、次式のように与えられると記述することで明確にな
る筈である（「バタフライ順列」の行を伴い標準化後乗
算の必要がない）。

【００８８】

【数５７】

【００８９】ここで、ＧＣＴ８(ａ，ｂ，ｃ，ｒ)，Ｇ
Ｑ８(ｅ，ｆ，ｇ，ｈ，ｒ，ｓ，ｔ)は、数５８に示さ
れる。

【数５８】

【００９０】さらに、「真のコサイン」パラメータは、
次式で示される。

【数５９】ｑ＝ tan 15ｐｉ／32 ≒ 10.1532 ａ＝ tan 14ｐｉ／32 ≒ 5.0273 ｆ＝ tan 13ｐｉ／32 ≒ 3.2966 ｂ＝ tan 12ｐｉ／32 ≒ 2.4142 ｇ＝ tan 11ｐｉ／32 ≒ 1.8709 ｃ＝ tan 10ｐｉ／32 ≒ 1.4966 ｈ＝ tan 9ｐｉ／32 ≒ 1.2185 ｒ＝ cos 8ｐｉ／32 ≒ 0.7071 ｔ＝ cos 12ｐｉ／32 ≒ 0.3827 ｓ＝ cos 4ｐｉ／32 ＝ｔ＊ｂ

【００９１】使用しているパラメータは、次式の通りで
ある。

【数６０】ｅ＝10 ａ＝5 ｆ＝3.25 ｂ＝2.4 ｇ＝1.875 ｃ＝1.5 ｈ＝1.25 ｒ＝17／240.708333 ｔ＝5／13 ≒ 0.384615 ｓ＝ｔ＊ｂ＝12／13 ＧＱ８(ｅ，ｆ，ｇ，ｈ，ｒ，ｓ，ｔ)の反転は、ＧＱ
８(ｅ，ｆ，ｇ，ｈ，１／２ｒ，ｔ′，ｂ，ｔ′)の移項
である。

【００９２】ここで、

【数６１】ｂ＝ｓ／ｔｔ′＝１／（ｔ＋ｔ＊ｂ＊ｂ）である。

【００９３】…行列式の例… 行列式ＴＰの移項コサイン変換（ａ＝5.02734，ｂ=2.41421，ｃ＝1.4966
1，ｒ＝0.70711）

【数６２】 0.1768 0.1768 0.1768 0.1768 0.1768 0.1768 0.1768 0.1768 0.2452 0.2079 0.1389 0.0488 -0.0488 -0.1389 -0.2079 -0.2452 0.2310 0.0957 -0.0957 -0.2310 -0.2310 -0.0957 0.0957 0.2310 0.2070 -0.0488 -0.2452 -0.1389 0.1389 0.2452 0.0488 -0.2079 0.1768 -0.1768 -0.1768 0.1768 0.1768 -0.1768 0.1768 0.1768 0.1389 -0.2452 0.0488 0.2079 -0.2079 -0.0488 0.2452 -0.1389 0.0957 -0.2310 0.2310 -0.0957 -0.0957 -0.2310 -0.2310 0.0957 0.0488 -0.1389 0.2079 -0.2452 0.2452 0.2452 -0.2079 0.1389

【００９４】関連チェン変換（ａ＝5.0、ｂ＝2.4、ｃ＝
1.5、ｒ＝0.7）

【数６３】 0.1768 0.1768 0.1768 0.1768 0.1768 0.1768 0.1768 0.1768 0.2451 0.2059 0.1373 0.0490 -0.0490 -0.1373 -0.2059 -0.2451 0.2308 0.0962 -0.0962 -0.2308 -0.2308 -0.0962 0.0962 0.2308 0.2080 -0.0485 -0.2427 -0.1387 0.1387 0.2427 0.0485 -0.2080 0.1768 -0.1768 -0.1768 0.1768 0.1768 -0.1768 -0.1768 0.1768 0.1387 -0.2427 0.0485 0.2080 -0.2080 -0.0485 0.2427 -0.1387 0.0962 -0.2308 0.2308 -0.0962 -0.0962 0.2308 -0.2308 0.0962 0.0490 -0.1373 0.2059 -0.2451 0.2451 -0.2059 0.1373 -0.0490

【００９５】

【装置の詳細な説明】本発明についての詳細な説明を提
供したので、本発明の態様を具体化する装置について解
説する。以下の説明を通して、「点（point）」は任意
の精度のスケーラ・レジスタ又はデータ経路を表わし、
通常、８ないし１２ビットである。適切な精度を決定す
るための方法は公知である（文献“ジャラリ及びラオ．
「制限つきワード長とＦＤＣＴ処理の正確性」IEEE ASS
P-81、第３巻ページ１１８０〜２”参照）。

【００９６】ソフトウェアによる方法において、変換段
は統合されウ・パオリーニ拡張が採用された。好適実施
例の半導体装置では、単に８点変換装置を垂直方向及び
水平方向の検出に一つずつ２台提供するのが最も便利で
ある。垂直方向及び水平方向の変換の間で６４点シフト
アレイを提供する必要があり、同様に変換部と符号化部
の間に緩衝装置を提供する必要がある。

【００９７】本発明は、白黒用装置、及び／又は、圧縮
と伸長のための別個の装置を含むが、好適実施例（図
７）は３原色データを操作するコンプレッサ（画像デー
タ圧縮装置…図１（ａ))とデコンプレッサ（画像データ
伸長装置…図１（ｂ))の両方を含んでいる。

【００９８】データは８画素のベクトルでコンプレッサ
へ収容され（図２（ａ）参照）、これがさらに辞書の順
序で６４画素のブロックに配置される。ブロックの処理
はパイプライン化されている（図２（ｂ))。コンプレッ
サへの画素入力は、“Ｒ”（赤）と“Ｇ”（緑）と
“Ｂ”（青）よりなる。これらはルミナンス・クロミナ
ンス空間にすぐに変換される（このような変換の理由は
周知である）。

【００９９】変換は、任意の固定又はプログラム可能な
係数（図３（ａ))を使用でき、又は、専用の用途で簡単
な値に「ハードワイヤ結線」しておくことも可能であ
る。変換空間は、ここではＸＹＺで表記しているが、３
原色入力のあらゆる線形フォームを使用してもよく、Ｃ
ＣＩＴＴ規格の（Ｙ，Ｒ−Ｙ，Ｂ−Ｙ）もあり得る。実
際に、Ｘ，Ｙ，Ｚの３つの値は、各々別個の白黒コンプ
レッサに供給される。デコンプレッサは図３と同一又は
同等の回路を使用するが、ＸＹＺベクトルが、ここでは
ＲＧＢベクトルに変換される点で異なっている。

【０１００】値Ｙ，Ｘ，Ｚは３つのシフトレジスタへ入
力されて（図５参照）、第１の変換ユニットへの供給に
待機する。変換ユニットは、（２＋２／３）画素倍だけ
動作するので、データの幾らかは、図示したように遅延
されることになる。表示“ＸＹＺ”は不適切ビットであ
る。最適化した符号化方式はルミナンス（“Ｙ”）を第
１に処理する必要がある。

【０１０１】伸長処理中、ＸＹＺ歪曲（スキュー）の問
題は反転する。レジスタの５点が伸長中のＹ及びＺシフ
トレジスタの使用を反転することで、好適実施例におい
て節約されていることに注意されたい。

【０１０２】図１（ａ）を参照すると、コンプレッサの
主要部分は入力をＸＹＺ空間に変換し、これを後続の変
換ユニット３への転送のために緩衝する入力部分１，２
を含む。各８画素の区間について変換１ユニットは３倍
のサイクルを行なう（Ｘ，Ｙ，Ｚのデータ各々について
１回ずつ）。変換１の出力はシフトアレイ４に配置さ
れ、ここで、８×８画素ブロックが完全に読取られるま
で保持される。変換２ユニット５，６は予め読取った画
素ブロックを操作し、各々の８画素ブロックの区間で３
倍のサイクルを行ない、データを符号化回路入力バッフ
ァ７，８へ提供する。符号化回路９，１０，１１は、ま
た、３原色座標の間で共有されているが、全ルミナンス
ブロックは割込みなしに符号化され、クロミナンスブロ
ックの各々が後続する。これら３ブロックの処理が６４
画素区間内に完了し得ない場合、タイミング兼制御論理
回路は外部入力回路に対し画素クロックを保持したまま
にする。記憶領域（入力シフトレジスタ２、シフトアレ
イ４、及び符号化回路入力バッファ７，８）は３原色の
ために３組作られる必要があるが、計算ユニット３，
５，６，９，１０，１１はＹ，Ｘ，Ｚのデータの間で共
有（時分割）される。

【０１０３】符号化回路９，１０，１１、符号化回路入
力バッファ７，８、符号プログラミング１２，１３，１
４及びタイミング兼制御論理回路（図示せず）は、従来
技術又は従来法を踏襲してもよい。同様に、３原色を単
一回路によって時分割するための方法も周知である。３
点変換部１（図３参照）及びシフトレジスタ２（図５参
照）もまた公知である。

【０１０４】スケーラ６（図１）は、以下に説明する本
発明の量子化乗算器を使用する。これは簡便な実現であ
る。一般化チェン変換の定義と適切なパラメータを与え
れば、８点変換回路（図８及び図９参照）もまた簡便で
ある。シフトアレイ（図６（ａ))は、特に議論に値す
る。現在の入力ブロックから垂直方向のベクトル（に変
換されたベクトル）は、直前の画素ブロックからの水平
方向のベクトルが水平方向変換回路へ供給される間に組
立てられる。特別な設計なしで１２８個のレジスタが必
要とされ（現在のブロックと直前のブロックに各々６４
個ずつ）るのは、点が受信した順序とは異なる順序で使
用されるためである。しかし、この必要性は偶数番号の
画素ブロックの間にデータを左から右へシフトし奇数番
号の画素ブロックの間に上から下へシフトすることによ
り排除される。解説したシフトアレイは双方向性であ
る。４方向性シフトアレイがある種の実施例では好適で
ある。

【０１０５】図６（ｂ）は、同図（ａ）のシフトアレイ
の態様をさらに詳細に図示している。同図（ｂ）におい
て、ベクトルは底部でシフトアレイから一つずつ除去さ
れ、同図（ａ）の８点ＤＣＴ５部分へ送出される。その
間に、他の８点ＤＣＴ部分からの垂直方向ベクトルが上
部でシフトアレイに入力されている。段階的に古いベク
トルがシフトアレイから除去され、シフトアレイは次の
画素ブロックからの垂直方向ベクトルで完全に埋められ
る。

【０１０６】次の画素ブロックで、データの流れる方向
は直前の画素ブロックのデータの流れの方向とは９０度
異なる。この方法で、水平方向ベクトルはシフトアレイ
の右から除去されて８点ＤＣＴへ送出され、新しく垂直
方向ベクトルが左から入ってくる。ブロック（Ｎ＋２）
まで進むと、別の９０度回転により元の形態に戻り、さ
らにこれが続く。

【０１０７】デコンプレッサ（図１（ｂ）参照）は、同
図（ａ）に示すコンプレッサと極めて類似した構造を有
しているが、データの流れる方向が逆である点で異な
る。好適実施例では、単一の装置がコンプレッサ又はデ
コンプレッサの何れかの２つのモードで動作する。

【０１０８】可能なＶＬＳＩの配置は（図４参照）、圧
縮（図４（ｂ)(ｃ))と伸長（図４（ｅ)(ｆ))で異なるデ
ータの流れとなる。これ以外のデータの流れも、以下の
章で詳述するパイプライン化した実現方法などで可能で
ある。変換及びシフトアレイユニットの動作は、一方の
配置では圧縮と伸長の両方について同一の方向的意味を
有するが、他方ではそうではない（図４（ａ）参照）。
これは、統合されたコンプレッサ／デコンプレッサのデ
ータ流れ（図７）を考えた場合に、一層明確に分かる。
２つの変換ユニットがＲＧＢ及び圧縮データ各々に関与
している場合（図４（ａ))、４方向シフトアレイを使用
しない限り配置の困難は解決されない。従って、２つの
変換ユニットを各々シフトアレイの入力及び出力部分に
関連させている（図４（ｄ))。

【０１０９】一つの実施例において、コンプレッサ中の
変換ユニット（図８参照）は、３８個の加算器を用いて
いる。右に１つ（“Ｒ１”）、２つ（“Ｒ２”）、又は
４つ（“Ｒ４”）位置をシフトするか左に１つ（“Ｌ
１”）位置をシフトするのは簡単に行なえる。図示した
回路はパラメータ（a,b,c,r）＝（5,2.4,1.5,17/24）を
用いている。ｂ＝２．５とした実現方法では、もう一つ
の実施例において３６個の加算器しか必要としなかっ
た。

【０１１０】デコンプレッサの逆向き変換ユニットには
付随回路が必要である。「出力イネーブル」信号の注意
深い使用により、前向き変換回路中の大半の加算器は再
利用することが可能である。これの実現は当業者には容
易であろう。スケーラは、プログラムされたＲＡＭ又は
ＲＯＭ、及び無条件シフトとマルチプレクサと加算回路
のシステムを使用する。これは簡便な実現である。デス
ケーラは、各種の方法で実現可能だが、小さなハードワ
イヤ結線したＲＡＭ付き乗算器と、アキュムレータと、
タイミング兼制御論理回路及び小さなテンプレートカッ
トオフが望ましい。専用の低コスト用途において、デス
ケーラはデブラリング重みが広い範囲に渡ってほぼ最適
であることに注意して単純化することが可能である。従
って、単純なスケーリングをスケーラ内に使用すること
が可能である。デスケーラは、図１（ｂ）及び図７に図
示してあるように、符号化回路とその出力バッファの
間、又は出力バッファと変換回路の間の何れかに配置す
ることができる。符号化回路入力バッファは各種の方法
で実現可能で、シフトアレイと同様のサイクル共有レジ
スタ縮小構成を含む。より簡便な設計では、３８４×１
０ビットＲＡＭに６４×７ビットＲＯＭを使用してＲＡ
Ｍアドレスを提供している。

【０１１１】動作サイクルの例を図１（ａ）及び同図
（ｂ）との関連で解説する。同図（ａ）において、デー
タは３原色情報、赤、緑、青としてコンプレッサに入力
される。これは、すぐにＸＹＺと呼ばれる代替空間に変
換される。３つの要素Ｘ，Ｙ，Ｚは各々のシフトレジス
タへ入力される。シフトレジスタ（ステップ２）からこ
れらは８点ＤＣＴユニットへ進む。Ｘ，Ｙ，Ｚの３原色
の間で多重使用される８点ＤＣＴユニット１個か、又は
個々に独立した８点ＤＣＴユニットを各々が有するか、
の何れかが有り得る。情報は６４点シフトアレイ４へ入
力される。各色について個別のシフトアレイが存在す
る。情報はブロック４のシフトアレイから、ブロック３
と同様のブロック５の別のＤＣＴユニットへ進む。情報
はここで圧縮され、これが加算されたシフトのさらなる
層となる。情報は水平方向及び垂直方向の双方にだけ変
換される。シフトアレイはデータを９０度実際に概念的
に回転させ、これが他の方向に変換できるようになす。
データの圧縮後、データはブロック７，８で示される
（Ｚ１及びＺ２）別のバッファへ進み、最終的に符号化
されてチップから出力されるようにデータが保持される
（Ｚ１及びＺ２は等しくジグザグである）。

【０１１２】概念的には、これはブロック４のシフトア
レイと同様でデータが９０度回転されていない点で異な
っている。その代り、従来からこれらのことに用いられ
ておりＣＣＩＴＴ規格で使用されているジグザグの順序
に変更されている。情報はブロック９のラン及びテンプ
レート制御ユニットに渡され、ここで、０を検出して０
のランを生成し、非０を検出して値の対数値の推定値を
検出する。これは、テンプレートと呼ばれる。ランとテ
ンプレートの組合せは、ＲＴ符号と呼ばれて、ＲＡＭ又
はＲＯＭ内に参照され、これがチップから出力される。

【０１１３】変換係数の上位ビットである仮数部もチッ
プから出力される。仮数部及びランとテンプレート符号
は任意の長さ、１ビット、２ビットなどで良く、チップ
からの出力は必ず１６ビット又は８ビット、３２ビット
などとなるため、ブロック１１（整列）がこれを容易に
する。

【０１１４】図１（ａ）に図示したその他のブロック
（任意）のプログラミングブロック１２，１３は、各々
任意のＲＧＢをＸＹＺ変換、任意のレート・スケーラ及
び心理要因の重み、及びランとテンプレート用の任意の
修正ホフマン符号に設定できる。

【０１１５】図１（ｂ）は同図（ａ）と極めて類似して
いる。ランとテンプレート符号はここではランとテンプ
レートの組合せに復号される必要があり、必要な数の０
が無視されねばならない。

【０１１６】図１（ａ）において、スケーラ７は加算回
路とシフト回路の単純アレイである。同図（ｂ）におい
て、デスケーラ１５は極めて小さいハードウェアの乗算
器として実現されている。

【０１１７】図１０は２次元一般化チェン変換の非パイ
プライン化実装の略図を示す。パイプライン化実装は後
章で解説する。画素は上部から入り、通常８ビット幅で
ある。画素は標準１２８ビットのデータ幅で水平方向の
変換回路１０内の広い加算回路のアレイを通過する。水
平方向の変換回路からの出力は移項用ＲＡＭ１２を通過
して水平方向から垂直方向へ情報を回転する。データは
次にこれも加算回路だけからなる（通常１２８ビット
幅）垂直方向の変換回路１６を通過する。出力係数は最
終的におよそ１６ビットの幅に縮小され、本発明におい
てＪＰＥＧ互換となしている単一の乗算器２０を通過す
る。

【０１１８】図１１は本発明によるＶＬＳＩ実装のブロ
ック図である。図１１において、データはブロック４０
で入力され入力ラッチ４２内にラッチされ、マルチプレ
クサ４４を通過してＧＣＴ変換回路５０の前半へ進む
（これは、図８に示したように加算器ネットワークより
なる）。ＧＣＴ変換回路５０の後半は中断ラッチ５４の
右側へ接続される。出力はマルチプレクサ６２を通って
水平方向から垂直方向の変換が行なわれる移項用ＲＡＭ
６６へ進む。移項用ＲＡＭ６６の出力は、タイムシェア
リング又はタイムスライシング構成における垂直方向の
変換の前半を形成する目的で、ＧＣＴ変換回路５０の第
１段への背景に供給される。ＧＣＴ変換回路５０の出力
は垂直方向のＧＣＴ変換回路６０の第２段の入力へ供給
される。最後のＧＣＴ変換回路６０の出力が出力ラッチ
・マルチプレクサ７０から取出され、乗算器７４とまる
め回路７６を経由してジグザグ順序配置回路８０へ進
み、これの出力が１２ビット係数としてブロック８４か
ら出力される。

【０１１９】さらに、図１１を参照し、本発明の逆向き
変換の過程を簡潔に解説する。図１１において、１２ビ
ット係数はブロック８４を通ってジグザグ順序回路８０
のＹ入力へ供給される。ジグザグ順序回路８０の出力
は、前向き処理において実行されたのと類似の逆向きの
量子化処理を実行する乗算器７４とまるめ回路７６を経
由する。乗算器７４の出力は逆向き変換処理の第１段で
あるラッチ４２へ入力される。ラッチ４２から、逆向き
変換処理は前向き処理が辿ったのと同じ２段階の時間多
重経路を辿る。出力は出力ラッチ７０に出現し、これの
出力はまるめ回路７６によりまるめられた画素で、まる
め回路７６の出力は出力用２のブロック４０へ供給され
る。

【０１２０】

【本発明の量子化乗算器】符号化すべき大量のデータを
圧縮するには、頻度領域係数Ｆ(i,j) が正の整数の量子
値Ｑ(i,j) で除され、さらに、最も近い整数にまるめら
れる（Ｑ(i,j) は、この章で量子行列式を表わすために
使用しており、直前の章とは対照的であることに注意さ
れたい）。逆に、逆向きの動作には、Ｑ(i,j) による乗
算が要求されることになる。大きな量子値は大幅な圧縮
を提供するが、画像の品位の大幅な劣化を招来する（自
乗平均誤差（ＭＳＥ）による測定で）。小さな量子値は
大幅な圧縮を提供しないが、もっと小さなＭＳＥを生成
する。

【０１２１】量子化係数Ｑ(i,j) は、ここで前向きスケ
ーリング行列Ｓf(i,j)と称する段階Ｃ、Ｄ及びＥの行列
と組合せることができる。同様に、量子化係数の反転
も、ここで反転スケーリング行列Ｓi(i,j)と称する段階
Ｈ及びＩの行列式と組合せることができる。従って、前
向き変換はＳf ／Ｑ（指数部は便利のために削除した）
の応用に関連し、逆向き変換はＳi ＊Ｑの応用に関連す
る。前向き操作は除算であるため、逆の相関がＱの大き
さとＳの数学的解像度の間に存在する。計算効率につい
てみると、整数の除算は一般に乗算とシフトによって実
行される。例えば、１６ビットの計算において、整数ｋ
による除算は２¹⁶／ｋ＝６５５３６／ｋの乗算と、それ
に続く１６ビットの右シフトにより、さらに便宜的に実
行し得るものである。

【０１２２】逆向き変換において、ＱとＳi の乗算のた
め、ＱとＳi の範囲の間に逆の相関が存在し、それによ
って、逆相間はＱの範囲と積の解像度の間に存在するこ
とになる。ＪＰＥＧの基準システムにおいて、量子化値
は符号なし１１ビットである。よって、可能な最大の量
子化係数は１０２３又は２¹⁰である。乗算が１６ビット
計算で実行された場合、Ｓi は２⁶ の範囲を有する。Ｑ
の値が小さいとＳi の解像度はＭＳＥより関与が大き
い。

【０１２３】…従来の方法… 最も近代的なコンピュータ、マイクロプロセッサ及び専
用のデジタル信号処理チップは、３２ビット（３２ｂ）
乗算を有し、正しく使用した場合にこの問題を解決する
には十分以上である。

【０１２４】高速の専用ハードウェアにおいて、前向き
と逆向き変換両方について、同一の乗算器を使用するこ
とが望ましい。「リアルタイム」の速度（ビデオ画像に
ついて、およそ３０メガサイクル又はそれ以上）では、
１６ｂ乗算回路は最も実現しやすい解像度に近い。さら
に、大掛りな乗算器はさらにシリコンを必要とし、実行
速度が遅くなる。幾つかのＪＰＥＧ変換チップでは、一
般化チェン変換の代りにディスクリート・コサイン変換
ＤＣＴを使用しており、スケーリング及び予備スケーリ
ング、即ち、Ｓf とＳi の必要を有していない。他方
で、多くのＤＣＴ実装はＧＣＴが呼出すスケーリングの
形式を必要としている。

【０１２５】しかし、妥当なＭＳＥのためには、３２ビ
ット出力の殆どを自由に使用できる必要があることには
注意されたい。前向きモードでは、除算は大きな標準化
数から数値を縮小することにより達成している。出力の
順位の高いビットから結果を取出す必要がある。逆向き
モードでは、数値は乗算され、よって、小さい標準化数
が望ましい。出力の低い順位のビットから結果を取出す
必要がある。組合せることによる乗算器ハードウェアに
おいて、不必要なビットの切捨てなど、殆ど又は全く縮
小が行なわれない。

【０１２６】乗算が１６ビットに制限されている場合、
性能は大幅に低下し、これは米国特許出願番号０７／５
１１，２４５号の一般化チェン変換について相互参照し
ている例に相当する（以下の性能の議論の章参照）。特
定すれば、逆向き変換において、Ｑの範囲はＳi の範囲
と競合する。Ｓi の解像度は量子化値が低い場合、最も
重要だが、これは、大きい量子化数は乗算の解像度が意
味をなさないほど大きな歪曲を付加するためである。

【０１２７】…本発明の説明… 本発明の目的の一つは、前向きと逆向き両方の量子化で
１６ビット・ハードウェア乗算器、即ち、１６ビット計
算を用いて最大限の性能を提供することである。これに
は、範囲と解像度の間の平衡を必要とする。

【０１２８】…前向きスケーリングと量子化… 前向きモードにおいて、経験的な結果から、１６ビット
・ハードウェア乗算器は、十分な解像度を提供し得ると
示されている。最も大きい値（Ｓf ×２¹⁶）を（２¹⁶−
１）となるように選択することが可能である。大きなＱ
は、（Ｓf ／Ｑ×２¹⁶）の値の範囲を減少させるが、こ
の数値の解像度の欠如に起因するエラーは量子化により
もたらされるエラーと比較すれば小さい。

【０１２９】入力並びにＳf ／Ｑを正しくスケーリング
することにより、出力は乗算器出力の上位Ｎビットに出
現する。即ち、

【数６４】結果＝（入力＊Ｑ係数）≫Ｎここで、“≫”は右へのシフト操作を表わす。また、

【数６５】Ｑ係数＝Ｓf／Ｑ＊２¹⁶ である。２つのＮビット係数の乗算は、一般に、２Ｎビ
ットの積となる。結果がハードウェア乗算器の上位側１
６ビットから取出されるので、下位側１６ビットを供給
するゲートを切り詰めることが可能である。下位側Ｎビ
ットから必要とされることの全ては関連性を担う項だけ
である。

【０１３０】これは、図１２に示された２モード・ハー
ドウェアによる実現方法に図示されている。前向き変換
を実行する場合、前向き入力（／Ｆorward）はＬレベル
（即ち、０）である。従って、制御マルチプレクサ（Ｍ
ＵＸ）１００は０のＧＮＤ信号を１６入力１出力のＭＵ
Ｘ１０４へ送出する。前向き入力／Ｆorward上の０信号
はＭＵＸ１０８へ向かい、乗算器１０６で符号を付けら
れた１６ビット×１６ビットの入力Ａ０〜Ａ３へＱ指数
部の４ビットを送信する。この例では

【数６６】Ｑ係数＝（Ｑ仮数部≪４）＋Ｑ指数部であり、乗算器１０６は積“Ｑ係数＊入力”を生成す
る。出力Ｒesult は下位１６桁が使用しないワードとし
て破棄されることから、（Ｑ係数＊入力≫１６）に等し
いことになる。

【０１３１】…逆向き予備スケーリングと脱量子化… 本発明は、１６ビット演算における最高の正確度を可能
にするような範囲と解像力の間の妥協を配分することに
より、逆向き脱量子化を補助する過程に関連をなすもの
である。経験的に、解像度約１２ビットが所望するＭＳ
Ｅに必要であると決定された。ＪＰＥＧ規格仕様におけ
る量子化には１０ビットが必要とされているので、範囲
としては、２４ビットが必要である。これは、１６ビッ
ト係数のうち上位１２ビットを仮数部として用い、下位
４ビットを２を底とする指数項として用いることで達成
している。２⁴ の可能なシフト値と（１６−４）ビット
の仮数部の組合せにより、有効範囲は、

【数６７】有効範囲＝［（１６−４）＋２⁴ ］ビット＝２８ビットである。図１２の２モード・ハードウェアによる実装で
図示してあるように、逆向きモードにおいて、前向き入
力／ＦorwardがＨレベルの場合、１６入力１出力のＭＵ
Ｘ１０４への制御入力は、入力値にｉ桁の左シフトを生
成する。Ｑ仮数部の１２ビットは、乗算器１０６の入力
Ａ４からＡ１５に入力される。前向き入力／Ｆorwardか
らＭＵＸ１０８へＨレベル側にある制御値は、ＧＮＤ信
号から乗算器１０６のビットＡ０〜Ａ３へ０を送出す
る。ここでも、出力結果は、乗算既出力の上位側１６ビ
ットに存在しており、Ｌレベル側１６桁が未使用ワード
として破棄されることに注意されたい。結果は、従っ
て、次式のように決定されることになる

【数６８】結果＝（（入力≪Ｑ指数部）＊Ｑスケーラ）≫１６ここで、

【数６９】Ｑスケーラ≪Ｑ指数部＝Ｓi ×Ｑ×２¹⁶ Ｑスケーラ＜２¹² また、

【数７０】０＜Ｑ指数部＜（２⁴ −１）である。

【０１３２】入力値が左にシフトされることから、入力
が制限される必要がある。さもなくば、値がオーバーフ
ローしてしまい、偽の結果が生成される。しかし、これ
らの数が、ここで乗算に用いられている係数によって量
子化されているという事実から、このことは無条件で行
なわれている。本発明があらゆる乗算に一般化し得ない
理由はこれである。

【０１３３】本発明の拡張は、図１３に図示してあり、
ここでは、ＭＵＸ１１０による左シフトが１６ビット×
１６ビットのＭＵＸ１１２による乗算段階の後で発生し
ている。前向き変換において、前向き入力／Ｆorwardは
Ｌレベルである。ＭＵＸ１１４の制御入力への０信号
は、乗算器１１２の入力Ａ０〜Ａ３へＱ指数部の４ビッ
トを送信する。乗算器１１２の３２ビットの積の最上位
１６桁（Ｑ３１〜Ｑ１６）は１６入力１出力のマルチプ
レクサによりＭＵＸ１１６からのＧＮＤ信号に従って選
択される。

【０１３４】逆向き変換において、前向き入力／Ｆorwa
rd信号はＨレベルである。従って、ＧＮＤ信号はＭＵＸ
１１４により１６ビット×１６ビット符号付き乗算器１
１２の入力Ａ０〜Ａ３へ送信される。ｉ＝３２−Ｑ指数
部、かつ、ｊ＝ｉ−１５であるような乗算器１１２から
の３２ビット出力の内のビットＱｉ−ＱｊがＭＵＸ１１
６を経由して、１６入力１出力の乗算器１１０へのＱ指
数部入力の値に従い、結果として選択される。入力値の
左シフトは実行されないのであるから、入力値は範囲を
制限されることはない（即ち、予めフォーマットされな
い）。この場合、演算は数学的に次のように表現され
る。

【数７１】結果＝（入力＊Ｑスケーラ）≫Ｑ指数部≫１６

【０１３５】…性能の議論… 表１は、実験的に実行したＣＣＩＴＴによる７０４×５
７６×８ｂグレーレベル・テスト画像であるバルバラ
（Ｂarbara）の画像についての自乗平均誤差（ＭＳＥ）
の結果を示したものである。量子化の値は第１の例で全
て１をなし、第２の例ではＪＰＥＧ規格における提唱ル
ミナンス量子化表からのものである。画像は３２ｂ乗算
器と、１６ｂ乗算器と、これまでの章で解説したような
１２ｂ仮数部と４ｂ指数部を用いた１６ｂ乗算器で実現
した本発明を用いてチップのソフトウェア模擬により処
理を行なった。結果は以下の表１に示すとおりである。

【０１３６】

【表１】

【０１３７】推測されるように、乗算機関の主要な相違
は、Ｑが小さい場合、即ち、品位再現が所望される場合
に発生している。より少ないハードウェアを用いても、
本発明は３２ビットに近い正確度を提供している。ＭＳ
Ｅでの差は視覚的に有意ではない。しかし、ＣＣＩＴＴ
勧告Ｈ．２６１変換不適合追従試験に適合させるには、
本発明はディスクリート・コサイン変換と、さらに密接
に近似するパラメータ値を使用する必要がある。

【０１３８】３２ｂ乗算器を実現するには、１６ｂ乗算
器よりおよそ８５％増しのシリコン表面領域を使用する
ことになり（１．０μｍＣＭＯＳ標準セル技術に基づく
推定値。これは、ＨＧＣＴが実現されている技術であ
る）、集積回路技術で大きな問題となる。本発明は、こ
の領域に３０％を追加するだけである。単一の乗算器は
シリコンのおよそ１０％を使用することは特筆に値す
る。

【０１３９】

【ＧＣＴ変換のパイプライン化した実現】…背景… ＣＣＩＴＴのＪＰＥＧ委員会の提案する国際規格画像圧
縮システムを実行するようなＶＬＳＩチップを製造する
ことが望まれる。多くの用途では、ＶＬＳＩチップがビ
デオ速度で動作することが必要とされ、これは（解像度
により差があるが）、毎秒８００ないし１０００万画素
程度を意味する。各々の画素は通常赤、緑、青などの３
原色からなる。大半のＶＬＳＩ実装は一度に一つの成分
について動作し、必要とされるクロック周波数は画素速
度の３倍である。これは、チップのクロック周波数をお
よそ２５〜３０ＭＨｚに押し上げることになる。これ
は、1991年の標準から見ても高いクロック速度である。

【０１４０】ＤＣＴの最も慣習的な実現では、乗算器と
加算器の組合せを用いて変換を実行している。乗算器は
多くの実現において、たいてい障害となっている。その
他の機能、例えば、ＲＡＭやＲＯＭは２次的な障害を構
成する。これらの障害を克服するには、長いパイプライ
ン構造を使用する。典型的なＤＣＴチップでのパイプラ
インは２００クロック周期にまで及ぶことがあり、チッ
プ内部で２００処理が並列的に発生していることを意味
する。

【０１４１】図１５はディスクリート・コサイン変換で
の在来のパイプライン構造を示したものである。画素成
分は図面の左手に到着し、寸法が１×８の並列ベクトル
内でラッチ装置１２０内部にラッチされている。これら
の１×８ベクトルは、ＤＣＴを実行するために１次元変
換回路１２２へ渡される。１×８行ベクトルは、次に移
項装置１２４により移項されて、８×１の形状の列ベク
トルに変換される。移項後、在来システムでは移項した
ベクトルは変換のために、第２のＤＣＴユニット１２６
に供給される。この第２の変換が行なわれている間に、
第１の変換ユニット１２２は次の１×８行ベクトルで占
有されている。従って、パイプラインは有効に作用す
る。最後の乗算は、乗算ユニット１２８で実行される。
ＤＣＴはシステムにとって計算上の障害であるので、上
述のような構造がビデオ速度を達成するために必要とさ
れる。

【０１４２】図１５は明確になすために簡略化してある
が、変換全体についての制約を理解することが重要であ
る。乗算演算がシステムの障害であることを想起された
い。変換ユニット１２２，１２６は乗算を含むので、こ
れらと最後の乗算器１２８が大まかに等しい障害を構成
していることになる。ここで、単一の乗算を実行するの
にｘナノ秒必要だと仮定する。図１５において（２つの
変換ユニット１２２及び１２６が存在する）、各々の変
換ユニット１２２，１２６が８成分の計算を同時に実行
する。従って、変換ユニットは８ｘナノ秒で計算を実行
していることになる。これは、今日の構造によって現在
でも実現可能である。

【０１４３】…本発明… 本発明の一般化チェン変換（ＧＣＴ）は、主変換におい
て乗算を全く必要とせず、成分当たり１回だけの乗算を
変換処理の最後で必要とするだけである。主１次元ＧＣ
Ｔは、最大７つの不連続レベルで構成された何らかの３
８個の加算回路のアレイからなる（図８，図９及び図１
０参照）。加算回路アレイは、ハードワイヤ結線された
シフト回路を含み、これによって、上述のように２を指
数とする乗算及び除算を生成可能である。さらに、７つ
の段階を２つの別の部分に分割することにより（ＧＣＴ
の単純な構造のため、この分割は容易である）、加算回
路レベルの最大数が４まで減少する。こうした分割を行
なうことにより、変換はデータの流れに対して障害では
なくなる。これは、最大能力がこれらの素子の設計で制
御されていることを意味している。しかし、いまや最後
の乗算が障害となるので、変換ユニットに、さらなる特
徴を用いることが可能である。図１４はこうした構成を
図示している。

【０１４４】図１４において、８×１行ベクトル用の入
力ラッチ１３０に続くのは、１次元変換回路１３４へ供
給する２入力の一方を選択するＭＵＸ１３２である。こ
こで重要な相違は、変換ユニット１３４が一つだけ存在
していることである。所定量の時間の後、変換ユニット
１３４は入力行ベクトルについての変換を完了する。移
項用ＲＡＭ１３６へ渡された後、変換された行ベクトル
は第２のＭＵＸ１３８によって第１のＭＵＸ１３２へ戻
され、さらに唯一の変換ユニット１３４へ渡される。列
がここで変換される。列が変換され移項された後、結果
は乗算器１４０へ転送される。平均して変換ユニットが
４ｘナノ秒で動作すべきことは明らかである。これが、
単純な加算回路のＧＣＴネットワークが大きな利点を提
供する部分である。加算回路は乗算器より大幅に高速で
あるから、こうした時分割乗算が可能になる。

【０１４５】ＧＣＴそれ自体は、ＤＣＴより大幅な節約
である。図１４に図示した実現方法は、２つではなく１
つの変換ユニットしか有していないということだけで、
さらに５０％の節約を提供するものである。これを眺望
してみれば、本発明の設計はただ一つだけの変換ユニッ
ト１３４を有し、また、このユニットはチップ上で４０
％ないし５０％を占有する。残りの５０％はＲＡＭ、ラ
ッチ、乗算器１４０、Ｉ／Ｏ、その他に割当てられる。
第２の変換ユニットがおよそ５０％のシリコン領域を増
大させるであろうことは理解されよう。

【０１４６】加算回路だけのネットワークを時分割乗算
と併せて使用することにより、ビデオ速度より５０％以
上高い性能を提供する効率的なＪＰＥＧ実装を提供す
る。

【０１４７】結局、ＤＣＴなどの変換は画像圧縮に有用
であり、ＤＣＴに類似した方法が計算の単純さの上で望
ましい。この点、本発明に開示した方法並びに装置によ
って、１６ビット変換に匹敵する速度の量子化演算が行
なえ、なおかつ、自乗平均誤差は３２ビット変換のそれ
に匹敵する。比較的高速な加算の組と一組の乗算に変換
を因子分解することで効果的にパイプライン化されたデ
ータの流れをなしており、垂直方向及びび水平方向の変
換の加算部分は終段の乗算部分以前に同一ハードウェア
によって実行されるものとなる。

【０１４８】

【一般化】本開示における実施例は、画像符号化に基づ
く変換に制限されているが、本発明の乗算器は、入力が
除されたのと同一の数により出力が乗算されるようなあ
らゆる量子化方式に一般化することが可能である。幾つ
かのアルゴリズムでは、同様な量子化方式を使用してい
るため、ある程度まで一般化し得るが、本発明の乗算器
は量子化及び脱量子化の意味合いにおいてのみ意味を有
する。好適実施例では１６ビット計算を使用している
が、一般に、本発明はＮビットの計算を用いるこのよう
な処理に適用し得るものである。また、本発明は既存の
規格、例えば、ＪＰＥＧ規格と互換性を有している。好
適実施例は、本発明の原理を最も良く説明し得るように
選択し、また、解説しており、これによる実際の応用は
当業者をして、本発明並びに各種実施例を最良の形態で
使用し得るようになし、また、意図する特定の用途に適
合するような各種の変更を行ない得るものである。本発
明の範囲は、特許請求の範囲によってのみ規定されるこ
とを意図するものである。

【０１４９】

【発明の効果】本発明は、上述したように構成したの
で、静止画像データの伸長方法、圧縮方法及びそのため
の対応装置に関して、ＪＰＥＧ規格と互換性を保てるも
のであり、この際、データ圧縮の量子化及び圧縮段階に
おけるビットの使用が最適化され、かつ、量子化及び係
数圧縮を統合するデータ圧縮方式における自乗平均値エ
ラーを最小化することができる。また、データ圧縮の範
囲、並びに、解像度を最適化する方法において、一定量
のビットの使用で済むものとなり、かつ、小さい量子化
の値について解像度にＪＰＥＧ規格Ｈ．２６１仕様を適
合させることもできる。即ち、より具体的には、１６入
力１出力のマルチプレクサ及び１６ビット乗算器を用い
ることにより、ダイナミックレンジ２８ビットで量子化
の予備圧縮が可能となる。さらには、変換処理のパイプ
ライン化実装において、最大限の利点まで一般化チェン
変換の速度を使用することができる。また、変換処理を
実行するために要求されるゲート数を最小限に抑えるこ
ともでき、特に、変換処理を行なう加算回路ネットワー
ク部分の速度の利点を用いて同一ハードウェアによる垂
直方向及び水平方向の変換の追加を実行することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例を示し、（ａ）はコンプレッ
サ構成のブロック図、（ｂ）はデコンプレッサ構成のブ
ロック図である。

【図２】動作を説明するためのもので、（ａ）は入力画
素の順序を示す説明図、（ｂ）はブロックのタイミング
図、（ｃ）はベクトルのタイミング図である。

【図３】ＲＧＢからＸＹＺへのデータの３点変換を示す
ブロック図である。

【図４】ＶＬＳＩの配置を示す模式図である。

【図５】シフトレジスタ構成例を示す概略ブロック図で
ある。

【図６】シフトアレイ構成例を示し、（ａ）は概略ブロ
ック図、（ｂ）はその具体的構成のブロック図である。

【図７】統合されたデータの流れを示す模式図である。

【図８】前向き処理の加算アレイ構成例を示すブロック
図である。

【図９】前向き処理の加算アレイ構成の他例を示すブロ
ック図である。

【図１０】２次元一般化チェン変換を示す概略ブロック
図である。

【図１１】本発明の好適実施例を示すブロック図であ
る。

【図１２】乗算前のシフトを伴う反転予備圧縮及び量子
化のためのハードウェア構成例を示すブロック図であ
る。

【図１３】乗算後のシフトを伴う反転予備圧縮及び量子
化のためのハードウェア構成例を示すブロック図であ
る。

【図１４】本発明の変換の速度を利用する２次元一般化
チェン変換の実現の流れを模式的に示すブロック図であ
る。

【図１５】従来の２次元ＤＣＴ計算の実現の流れを模式
的に示すブロック図である。

【符号の説明】

１２移行用メモリ手段１６変換手段５０第１のＧＣＴ加算回路ネットワーク段６０第１のＧＣＴ加算回路ネットワーク段６６移行用メモリ手段７４乗算テーブル手段７６まるめ手段８０ジグザグ順序手段１３４変換手段１３６移行用メモリ手段

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平３−177163（ＪＰ，Ａ) 特開平３−270573（ＪＰ，Ａ) 特開平４−181877（ＪＰ，Ａ) 特開平５−95483（ＪＰ，Ａ) 特開平５−95486（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/41 - 1/419 G06F 17/14 G06T 9/00 H03M 7/30 H04N 7/30

Claims

(57)【特許請求の範囲】

【請求項１】入力整数とＱ値の乗算を実行して積を計
算するための前向きモード／逆向きモードの２モード処
理装置において、入力整数をビットの整数個分のシフト
により左シフトするためのマルチプレクサと、係数とシ
フトした入力整数を乗算するための整数乗算器と、２モ
ードＱ値処理装置であって前記処理装置が前向きモード
にある場合シフト整数は０に設定され係数はＱ値に等し
く設定され、また、前記処理装置が逆向きモードにある
場合シフト整数はＱ指数部に設定され係数はＱ仮数部に
等しく、Ｑ値＝Ｑ仮数部＊２＾Ｑ指数部とするものとを
設けたことを特徴とする２モード処理装置。
【請求項２】圧縮係数を含み、前向きモードにおいて
Ｑ値が前記圧縮係数に反比例し、逆向きモードにおいて
Ｑ値は前記圧縮係数に比例し、これによって、装置がデ
ータ圧縮／伸長装置として機能することを特徴とする請
求項１に記載の２モード処理装置。
【請求項３】４ビットの保存レジスタと、１２ビット
の保存レジスタと、１６ビットの保存レジスタとを含
み、Ｑ指数部が前記４ビット保存レジスタに保存され、
Ｑ仮数部が前記１２ビット保存レジスタに保存され、入
力整数が前記１６ビット保存レジスタに保存されるよう
にしたことを特徴とする請求項２記載の２モード処理装
置。
【請求項４】Ｑ値が２＾Ｎで予め乗算されており、Ｎ
ビットが乗算器出力から切り取られることを特徴とする
請求項１記載の２モード処理装置。
【請求項５】入力整数が逆向きモードにおける一般化
チェン変換係数であることを特徴とする請求項１記載の
２モード処理装置。
【請求項６】前向きモードにおいてＱ値が心理的要因
重み付け係数に比例し、また、逆向きモードにおいてＱ
値が逆向き心理的要因重み付け係数に比例することを特
徴とする請求項２記載の２モード処理装置。
【請求項７】前向きモードにおいてＱ値がデブラリン
グ係数に比例することを特徴とする請求項２記載の２モ
ード処理装置。
【請求項８】入力整数とＱ値の乗算を実行して積を計
算するための前向きモード／逆向きモードの２モード処
理装置において、入力乗数をビットの整数個分のシフト
により左シフトするためのマルチプレクサと、係数と入
力整数を予め乗算するための整数乗算器ユニットと、２
モードＱ値処理装置であって前記処理装置が前向きモー
ドにある場合シフト整数は０に設定され係数はＱ値に設
定され、また、前記処理装置が逆向きモードにある場合
シフト整数はＱ指数部に設定され係数はＱ仮数部に等し
く、Ｑ値＝Ｑ仮数部＊２＾Ｑ指数部とするものとを設け
たことを特徴とする２モード処理装置。
【請求項９】圧縮係数を含み、前向きモードにあって
Ｑ値は前記圧縮係数と反比例し、逆向きモードにおいて
Ｑ値は前記圧縮係数に比例し、これによって、装置がデ
ータ圧縮／伸長装置として機能することを特徴とする請
求項８記載の２モード処理装置。
【請求項１０】４ビットの保存レジスタと、１２ビッ
トの保存レジスタと、１６ビットの保存レジスタとを含
み、Ｑ指数部が前記４ビット保存レジスタに保存され、
Ｑ仮数部が前記１２ビット保存レジスタに保存され、入
力整数が前記１６ビット保存レジスタに保存されるよう
にしたことを特徴とする請求項９記載の２モード処理装
置。
【請求項１１】Ｑ値が２＾Ｎで予め乗算されており、
Ｎビットが乗算器出力から切り取られることを特徴とす
る請求項９記載の２モード処理装置。
【請求項１２】３組の１６ビット保存レジスタを含
み、Ｑ値と、積と、入力整数とが前記保存レジスタ内に
保存されるようにしたことを特徴とする請求項１１記載
の２モード処理装置。
【請求項１３】入力整数が逆向きモードにおける一般
化チェン変換係数をなすことを特徴とする請求項８記載
の２モード処理装置。
【請求項１４】前向きモードにおいてＱ値が心理的要
因重み付け係数に比例し、また、逆向きモードにおいて
Ｑ値が逆向き心理的要因重み付け係数に比例することを
特徴とする請求項９記載の２モード処理装置。
【請求項１５】前向きモードにおいてＱ値がデブラリ
ング係数に比例することを特徴とする請求項９記載の２
モード処理装置。
【請求項１６】２つの１次元変換に分割された２次元
変換を実行するためのパイプライン化構造を有する２次
元変換装置において、前記パイプライン化構造のパイプライン内の第１の処理
装置であって、前記１次元変換の各々が第１の部分と第
２の部分に分割でき、前記第１の処理装置が前記１次元
変換の前記第１の部分を実行することと、第１の組のベ
クトルを再配列して第２の組のベクトルを生成するため
の前記パイプライン化構造のパイプライン内の移項装置
であって、前記第１の組のベクトルのＭ番目のベクトル
のＮ番目のエントリーが前記第２の組のベクトルのＮ番
目のベクトルのＭ番目のエントリーとなることと、前記第２の処理装置が、１次元変換の前記第２の部分を実行するための前記パイ
プライン化構造のパイプライン内の終段処理装置と、転送システムであって、この転送システムが、第３の組のベクトルを前記第１の処理装置へ導入して前
記第１の組のベクトルを生成させるための手段と、前記第１の組のベクトルを前記移項装置へ導入して前記
第２の組のベクトルを生成させるための手段と、前記第２の組のベクトルを前記第１の処理装置へ導入し
て第４の組のベクトルを生成させるための手段と、前記第４の組のベクトルを前記第２の処理装置へ導入し
て２次元変換されたベクトルの組を生成させるための手
段を含むことによりなることを特徴とする２次元変換装
置。
【請求項１７】第１と第２と第３と第４のベクトルの
組が、Ｍ個の元からなるＭ×１ベクトルよりなることを
特徴とする請求項１６記載の２次元変換装置。
【請求項１８】第１の組と第４の組のベクトルを生成
するための第１の処理装置の処理時間が、変換されたベ
クトルの組を生成するための第２の処理装置の処理時間
より大幅に大きくないことを特徴とする請求項１６記載
の２次元変換装置。
【請求項１９】第１の処理装置が加算回路アレイのネ
ットワークからなることを特徴とする請求項１８記載の
２次元変換装置。
【請求項２０】第２の処理装置が２つの１次元変換の
第２の部分を代数的に統合することを特徴とする請求項
１９記載の２次元変換装置。
【請求項２１】画像を表わす入力画素データを受信す
るための手段と、前記画素データを圧縮するための一般
化チェン変換手段とよりなり、前記一般化チエン変換手
段は、前記画像データを加算回路のみを用いて水平方向
に変換するためのＧＣＴ加算回路手段と、水平方向に変
換された画素を垂直に回転させるための移項用メモリ手
段を含み、前記ＧＣＴ加算回路手段は前記加算回路のみ
を用いて垂直方向の画素を垂直に変換するための手段
と、前記変換された垂直画素に対して乗算機能を実行し
前記入力画素を表わす圧縮された画素データを提供する
ための乗算回路手段であって、前記ＧＣＴ加算回路手段
は前記水平及び垂直方向の変換の前半を変換するための
第１のＧＣＴ加算回路ネットワーク段と前記水平及び垂
直方向の変換の後半を変換するための第２のＧＣＴ加算
回路ネットワーク段を含み、第１と第２のＧＣＴ加算回
路ネットワーク段が、時分割構成において前記画素を水
平方向及び垂直方向に変換し、乗算回路手段がジグザグ
順序手段、まるめ手段、乗算テーブル手段を含むことを
特徴とする静止画像データの圧縮システム。