JPH07236143A

JPH07236143A - 高速デジタル信号復号化方法

Info

Publication number: JPH07236143A
Application number: JP6320778A
Authority: JP
Inventors: Vasudev Bhaskaran; ヴァスデヴ・バスカラン; Ruby B Lee; ルビー・ビー・リー
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1993-12-30
Filing date: 1994-12-22
Publication date: 1995-09-05
Also published as: EP0661886A3; EP0661886A2; US5467131A

Abstract

(57)【要約】【目的】８×８逆離散的余弦変換（ＩＤＣＴ）の高速
実施を利用して、ＪＰＥＧ、ＭＰＥＧ、及びＰ×６４イ
メージ及びビデオ圧縮に基づいたデータを圧縮解除する
際に、ＩＤＣＴ操作時に実施される計算回数を減少させ
る。【構成】圧縮されたハフマン復号化された圧縮デ−タ
をデータ・ブロックに納め、且つデータの疎状態に基づ
いたデータ・ブロックの分類、ＩＤＣＴに適した値への
変換、分類に基づくＩＤＣＴの実施をする構成にして、
データ・ブロック内におけるデータの疎状態に基づいて
ＩＤＣＴで実施される計算回数を減少させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル信号処理に関
するものである。とりわけ、本発明は、デジタル信号圧
縮を解除する高速デジタル信号復号化に関するものであ
る。

【０００２】

【従来の技術】従来技術において、ＪｏｉｎｔＰｈｏ
ｔｏｇｒａｐｈｉｃｓＥｘｐｅｒｔｓＧｒｏｕｐ
（「ＪＰＥＧ」）、ｔｈｅＭｏｖｉｎｇＰｉｃｔｕ
ｒｅｓＥｘｐｅｒｔｓＧｒｏｕｐ（「ＭＰＥＧ」）、
Ｐ×６４規格によって発表されているようなイメージ及
びビデオ圧縮規格の出現により、これらの諸規格による
データ符号化機能を実施するための高速アルゴリズムの
開発をめざして、かなりの研究が行われてきた。

【０００３】これらＪＰＥＧ、ＭＰＥＧ１、ＭＰＥＧ
２、及び、Ｐ×６４規格では、ほぼ同じ圧縮解除の構成
が用いられている。これらの規格のための主要な圧縮解
除パイプラインが図６に示されている。圧縮解除時、圧
縮ビット・ストリーム１０がハフマン・デコーダ１２に
供給される。ハフマン復号化信号に逆量子化１４が施さ
れ、さらに、この信号に２次元の逆離散余弦変換（ＩＤ
ＣＴ）操作１６を施すことによって、圧縮解除プロセス
が完了する。

【０００４】ＪＰＥＧ、ＭＰＥＧ、及びＰ×６４規格の
ようなイメージ及びビデオ圧縮規格は、データ圧縮解除
時における主要処理機能として２次元８×８ＩＤＣＴに
依存している。ＩＤＣＴは、本質的に、計算集約タスク
である、すなわち、８×８ＩＤＣＴの直接計算には、４
０９６の乗算・累算操作が必要になる。

【０００５】先行技術の場合、８×８ＩＤＣＴは、８ポ
イント行ＩＤＣＴとして実施され、これに、８ポイント
列ＩＤＣＴが後続する。このアプローチは、一般に、行
・列アプローチと呼ばれている。単一の８ポイントＩＤ
ＣＴが、下記の式によって指定される。

【０００６】

【数１】

【０００７】行列形式の場合、この式は、ｓ＝ＡＳと書
くことができるが、ここで、ＡはＩＤＣＴ基底と呼ば
れ、次の通りである。

【０００８】

【数２】

【０００９】行・列アプローチを利用して、ｓを計算す
ると、８ポイントＩＤＣＴ計算には、６４回の乗算操作
と、６４回の加算操作が必要になる。これは、８×８Ｉ
ＤＣＴ計算の場合、１０２４回の乗算操作及び１０２４
回の加算操作ということになる。こうした操作には、や
はり、かなりの時間、計算能力、及び、メモリが必要に
なる。

【００１０】いくつかの疎行列の積としてのＡ［ｉ，
ｊ］を因数分解することが可能である。これは、ＩＤＣ
Ｔ計算のための多くの既知の高速アルゴリズムよりも劣
る基本アプローチである。この因数分解に対するさまざ
まなアプローチが、１９７７年９月のＩＥＥＥＴｒａ
ｎｓ．Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｖｏｌ．ＣＯＭ
−２５，ｐｐ．１００４〜１００９における、Ｗ．Ｈ．
Ｃｈｅｎ、Ｃ．Ｈ．Ｓｍｉｔｈ、Ｓ．Ｃ．Ｆｒａｌｉｃ
ｋによる「ＡＦａｓｔＣｏｍｐｕｔａｔｉｏｎａｌ
ＡｌｇｏｒｉｔｈｍｆｏｒｔｈｅＤｉｓｃｒｅ
ｔｅＣｏｓｉｎｅＴｒａｎｓｆｏｒｍ」、及び、１
９８４年１２月のＩＥＥＥＴｒａｎｓ．ｏｎＡｃｏ
ｕｓｔ．，ＳｐｅｅｃｈａｎｄＳｉｇｎａｌＰｒ
ｏｓｅｓｓｉｎｇ，Ｖｏｌ．ＡＳＳＰ−３２，Ｎｏ．
６，ｐｐ１２４３〜４５における、Ｂ．Ｇ．Ｌｅｅによ
る「Ａｎｅｗａｌｇｏｒｉｔｈｍｔｏｃｏｍｐ
ｕｔｅｔｈｅｄｉｓｃｒｅｔｅｃｏｓｉｎｅｔｒ
ａｎｓｆｏｒｍ」に記載されている。これら既知の両案
によれば、操作回数が、８×８ＩＤＣＴの場合で、１９
２〜２５６回の乗算操作及び４１６〜４６４回の加算操
作にまで減少する。

【００１１】圧縮解除に関連し、ＩＤＣＴに先行して、
本質的に、ハフマン・デコーダ出力行列の項目ｈ［ｉ，
ｊ］を取り出して、ｈ［ｉ，ｊ］とｑ［ｉ，ｊ］を掛け
合わせ、ＩＤＣＴ入力行列を生成する、逆量子化ステッ
プが実施される。逆量子化ステップを実施しなければな
らないので、ＩＤＣＴ行列Ａは、２つの行列の積とし
て、次のように書くことが可能である。

【００１２】

【数３】

【００１３】ここで、Ｄは、対角行列であり、Ｆは、も
う１つの８×８行列である。Ｄが、対角行列のため、ま
ず、ｑ［ｉ，ｊ］にＤの項目でスケーリングを施し、そ
れから、ＩＤＣＴ入力行列を生成することが可能であ
る。

【００１４】従って、各種復号化規格におけるＩＤＣＴ
操作のための高速アルゴリズムの開発は、Ｃｈｅｎまた
はＬｅｅによるＤＣＴアルゴリズムの場合のように、Ａ
［ｉ，ｊ］ではなく、Ｆ［ｉ，ｊ］に対する疎因数分解
の開発を必要とする。このアプローチは、スケーリング
式ＩＤＣＴと呼ばれ、最近では、ＩＥＥＥＴｒａｎ
ｓ．ｏｎＡｃｏｕｓｔ．，ＳｐｅｅｃｈａｎｄＳ
ｉｇｎａｌＰｒｏｓｅｓｓｉｎｇに提出された、Ｅ．
Ｆｅｉｇ、Ｓ．Ｗｉｎｏｇｒａｄによる論文「Ｆａｓｔ
ＡｌｇｏｒｉｔｈｍｓｆｏｒｔｈｅＤｉｓｃｒ
ｅｔｅＣｏｓｉｎｅＴｒａｎｓｆｏｒｍ」の前刷り
に解説されている。

【００１５】

【発明が解決しようとする課題】このスケーリング式Ｉ
ＤＣＴは、アルゴリズムのスケーリング機能を活用し
て、ＩＤＣＴ操作回数を、５４回の乗算操作、４６２回
の加算操作、及び、１回の操作毎に６桁の右シフトまで
減少させる。あいにく、Ｆｅｉｇ及びＷｉｎｏｇｒａｄ
の実施例には、そのいくつかの計算ステージ内におい
て、２次元データにアクセスする必要がある、すなわ
ち、真の行・列アプローチではない。従って、８×８Ｉ
ＤＣＴ入力における６４の項目が、全て、ＣＰＵのレジ
スタ（局部記憶装置）において得られなければならな
い。行・列アプローチの場合、任意の時点に、ＣＰＵの
局部記憶装置において、８×８ＩＤＣＴ入力における８
つの項目が得られさえすればよい。従って、ＣＰＵの有
限局部記憶装置が効率よく利用されるので、行・列アプ
ローチが望ましい。

【００１６】登場してきたマルチメディア・テクノロジ
の可能性を完全に実現しようとする場合には、デジタル
情報のリアル・タイムによる符号化及び復号化を改良
し、同時に、ハードウェア設計、プロセッサの速度要件
及び複雑さ、及び、メモリ要件を簡略化するため、各種
符号化規格の実施に関して、引き続き発展させてゆくこ
とが望ましい。

【００１７】

【課題を解決するための手段】本発明によれば、８×８
逆離散余弦変換（「ＩＤＣＴ」）の高速実施を利用し
て、ＪＰＥＧ、ＭＰＥＧ、及び、Ｐ×６４イメージ及び
ビデオ圧縮規格に基づいて符号化されたデータを圧縮解
除する、デジタル信号復号化方法及び装置が得られる。
また、本発明によれば、ＲＩＳＣアーキテクチャに対し
て、リアル・タイムのデータ圧縮解除操作時におけるこ
うしたプロセッサの性能を向上させる構成的強化が施さ
れる。

【００１８】本発明によって実現するデジタル信号復号
化の実施時には、８×８ＩＤＣＴの計算時に実施しなけ
ればならない数値演算回数が、ＪＰＥＧ、ＭＰＥＧ１、
ＭＰＥＧ２、及び、Ｐ×６４圧縮解除規格の場合、８０
回の乗算操作及び４６２回の加算操作まで減少する。本
発明によって可能になる数値演算回数の減少は、ほとん
どの圧縮データ集合については、完全な８×８ＩＤＣＴ
計算を実施する必要がないという発見に基づくものであ
る。従って、本発明によれば、こうしたデータ集合に関
する乗算操作及び加算操作の回数を減少させる案が提供
される。

【００１９】本発明のデコーダは、ハフマン復号化プロ
セスに組み込まれた前処理を利用して、ＩＤＣＴ計算の
実施前にデータ・ブロックを分類する。すなわち、本発
明は、ハフマン復号化ステップの間に、逆ＤＣＴを計算
すべきデータ行列の疎状態に関する情報を発生する特定
のハフマン・デコーダを実現する。特定のデータ・ブロ
ック・クラスに適した簡潔化ＩＤＣＴの利用に加えて、
データ・ブロックの分類を利用することによって、デー
タ・ブロックを圧縮解除して、より速く、ハードウェア
集約度の低い、データ圧縮解除を可能にするのに必要
な、乗算及び加算の総回数が減少する。乗算操作は、本
発明の圧縮解除案の場合、ほんのわずかな回数のシフト
及び加算操作を利用して実施されるが、無限精度の演算
を利用して得られたものに近い出力が得られる。

【００２０】本発明によれば、乗算に適した係数の合成
も可能になるので、本書に教示の新規の圧縮解除技法
は、典型的なＲＩＳＣプロセッサ・アーキテクチャ（１
９８９年１月のＩＥＥＥＣｏｍｐｕｔｅｒにおける、
Ｒ．Ｂ．Ｌｅｅによる「ＰｒｅｃｉｓｉｏｎＡｒｃｈ
ｉｔｅｃｔｕｒｅ」参照のこと）によって容易に実現さ
れる。データのダイナミック・レンジは、１６ビット演
算を利用した、ＩＤＣＴの計算を可能にする。従って、
本発明は、ＲＩＳＣプロセッサ・アーキテクチャに対し
て、ＩＤＣＴ操作の効率の良いマッピングを容易にする
単純な強化策を適用することによって、実施される。こ
の強化策によって、データの並列処理が可能になり、Ｉ
ＤＣＴ計算の実施可能速度が大幅に上昇する。例えば、
本発明に従ってＲＩＳＣプロセッサで実行されるＭＰＥ
Ｇ圧縮解除をソフトウェアで実施することによって、典
型的なＭＰＥＧ１による圧縮ストリームに対してリアル
・タイムの性能が得られるようになる。

【００２１】

【実施例】従来技術で説明した図６に示されているの
は、また、図６に関連して解説するのは、ＪＰＥＧ、Ｍ
ＰＥＧ、及び、Ｐ×６４データ符号化規格における基本
的な圧縮解除プロセスである。８×８データ・ブロック
に対応するデータには、ハフマン・デコーダ１２によっ
てハフマン復号化が施される。ハフマン復号化によっ
て、可変長ストリングが固定長記号集合に変換される。
最悪の場合、８×８データ・ブロックには、６４の非ゼ
ロ値が存在する。次に、逆量子化器１４によって、これ
らの記号がＩＤＣＴ計算１６に適した値の集合に変換さ
れる。ＭＰＥＧまたはＰ×６４データ符号化規格に従っ
て符号化されたデータに関する圧縮解除である場合に
は、ＩＤＣＴ出力に対してさらに処理を加えることが可
能である。

【００２２】本発明は、行・列アプローチを利用して、
ＩＤＣＴを実施すべき行列の疎状態に関する情報を発生
する特定のハフマン・デコーダを実現する。行・列アプ
ローチには、高速プロセッサによる局部記憶が、任意の
時間に、８つの順次データ・ポイント（すなわち、行ま
たは列）だけについてしか必要とされないという点で、
Ｆｅｉｇの案（上述の）よりも有効である。このアプロ
ーチは、通常、データのために利用可能なレジスタが３
０までしかない、整数装置の少数の汎用レジスタを備え
た、典型的なＲＩＳＣプロセッサ内において特に有効で
ある。これは、ループ制御、アドレス指定、及び、分岐
のためのレジスタを勘定にいれなければ、２０のデータ
値だけしか有効に記憶し、処理することができないとい
うことを表している。従って、８×８のアレイ全体をレ
ジスタに記憶して、処理することはできない。

【００２３】本発明の重要な態様の１つは、１９９０年
にＡｃａｄｅｍｉｃＰｒｅｓｓから刊行された、Ｋ．
Ｒ．Ｒａｏ及びＰ．Ｙｉｐによる「Ｄｉｓｃｒｅｔｅ
ＣｏｓｉｎｅＴｒａｎｓｆｏｒｍ−Ａｌｇｏｒｉｔｈ
ｍｓ，ＡｄｖａｎｔａｇｅｓａｎｄＡｐｐｌｉｃａｔ
ｉｏｎｓ」の４９〜５１ページに解説されている離散フ
ーリエ変換（「ＤＦＴ」）による８ポイントＤＣＴの計
算である。ＤＦＴからＤＣＴを計算するプロセスが、本
発明に従って、ＤＦＴがＤＣＴの代わりに用いられる、
デジタル信号復号化ステップの実施例を示すプロセス流
れ図である、図１に示されている。ＩＤＦＴからＩＤＣ
Ｔを計算するプロセスは、逆の順序で、すなわち、図１
の右から左に、図示のブロックを横切る必要があるとい
う点に留意されたい。

【００２４】圧縮の場合、本発明において実施されるＤ
ＦＴ案では、８ポイント入力シーケンスから１６ポイン
ト・シーケンスを合成する必要がある。

【００２５】８ポイントＤＣＴシーケンスＸ［ｋ］（ｋ
＝０，１，．．．，７）が与えられると、１６ポイント
・シーケンスｘ［ｋ］は、次のように合成される。

【００２６】

【数４】

【００２７】次に、１６ポイントＤＦＴが実施され、図
１に示すように、第１の８つの値√２、２／ｃｏｓ（ｋ
・π／１６）（ｋ＝１，２，．．．，７）によってスケ
ーリングが施される。これが、ＤＣＴ出力である。スケ
ーリング操作は、ＤＦＴ出力（図１に示す８ポイントの
ベクトル）と対角行列との乗算とみなすことが可能であ
り、ここで、対角項目は、図１に示すように、値√２、
２／ｃｏｓ（ｋ・π／１６）（ｋ＝１，２，．．．，
７）である。この対角行列は、量子化プロセスに組み込
むことが可能である。圧縮解除に関して、対角行列は、
逆量子化器のスケーリング行列に組み込むことが可能で
ある。

【００２８】スケーリングによって、次の２つの効果が
誘発される。（１）ＩＤＣＴに入力されるデータのダイナミック・レ
ンジが縮小される。（２）わずかな回数の乗算及び加算操作しか必要としな
い、ＤＦＴ行列の疎因数分解が生じる。

【００２９】復号化手順においては、効率の良い１６ポ
イントＤＦＴを利用する必要がある。１９７８年１月の
ＭａｔｈｅｍａｔｉｃｓｏｆＣｏｍｐｕｔａｔｉｏ
ｎ，Ｖｏｌ．３２，Ｎｏ．１４１，ｐｐ１７５〜１９９
における、Ｓ．Ｗｉｎｏｇｒａｄによる「ＯｎＣｏｍ
ｐｕｔｉｎｇｔｈｅＤｉｓｃｒｅｔｅＦｏｕｒｉ
ｅｒＴｒａｎｓｆｏｒｍ」には、本発明の実施に利用
可能な、典型的なＩＤＦＴ法についての説明がある。Ｗ
ｉｎｏｇｒａｄは、各種ＤＦＴサイズに関する方程式の
表を提示している。これらの方程式は、下記の修正を加
えることによって、ＤＦＴ計算時に、本発明によって実
現される。（１）ＤＦＴにおける最初の８つの項だけしか計算しな
い。（２）実数値の出力が期待されるので、虚数値を利用す
る全ての計算を廃棄する。

【００３０】図２は、本発明による８ポイント・スケー
リング式ＩＤＣＴのプロセス流れ図である。８ポイント
ＩＤＣＴには、５回の乗算操作と、２９回の加算操作が
必要になる点に留意されたい。従って、本発明において
実施されるＩＤＣＴ計算の場合、ＩＤＦＴからＩＤＣＴ
へのプリスケーリングを逆量子化器の行列内に組み込
み、これに続いて、効率の良い１６ポイントＩＤＦＴ法
を利用して、所望の８ポイントＩＤＣＴを計算すること
が必要になる。

【００３１】ハフマン・デコーダの出力における多数の
データは、ゼロ値である、すなわち、Ｈで表示される８
×８行列は、逆量子化器の入力において疎になりやす
い。ＪＰＥＧ、ＭＰＥＧ、及びＰ×６４で圧縮されたビ
ット・ストリームから構成される大データ集合に基づい
て、疎行列は、下記のクラスの１つに含まれる傾向があ
るということが分かっている。タイプ０：Ｈ［０，０］だけが非ゼロ。タイプ１：Ｈ［ｉ，ｊ］の一方だけが非ゼロで、Ｈ
［０，０］はゼロ。タイプ２：Ｈの上部の２×２の部分行列だけが、非ゼロ
の値を有している、すなわち、Ｈ［ｉ，ｊ］（ｉ＝０，
１、ｊ＝０，１）の一部または全てが非ゼロである。８
×８行列における残りのＨ［ｉ，ｊ］の項目は、ゼロ値
である。タイプ３：Ｈの上部の４×４の部分行列だけが、非ゼロ
の値を有している、すなわち、Ｈ［ｉ，ｊ］（ｉ＝０，
１，．．，３、ｊ＝０，１，．．，３）の一部または全
てが非ゼロである。８×８行列における残りのＨ［ｉ，
ｊ］の項目は、ゼロ値である。タイプ４：Ｈが上述のクラスのいずれのメンバでもな
い、すなわち、Ｈにおける占有パターンがランダムであ
る。

【００３２】実験によれば、８×８データ・ブロックの
２０〜６０％は、タイプ０，．．．，タイプ３の１つに
含まれることが分かっている。本発明の重要な特徴は、
これらのクラスのブロックには、疎データが含まれてい
るので、こうした場合のＩＤＣＴを計算するための効率
の良いフロー・グラフを利用するできるという点であ
る。

【００３３】ハフマン符号化データには、位置並びに値
情報が含まれているので、データ・ブロックを上述のク
ラスの１つのメンバとして分類するためのシステムは、
実際に実施可能である。本発明の望ましい実施例の場
合、該分類案を利用して、次のように、内容によってデ
ータ・ブロックを分類することが可能である。各記号
は、ハフマン・デコーダによって復号化されるので、そ
の位置情報を利用して、６４ビット・マスクにビットを
セットすることが可能である。ハフマン・デコーダの入
力にブロック終結コードが到着して、８×８ブロックに
関する全データの復号化が済むと、６４ビット・マスク
は、前述のブロック・クラスに固有の、記憶されている
６４ビット・テンプレートと比較される。このプロセス
は、ハフマン・デコーダにおける計算を限界近くまで増
加させるが、ＩＤＣＴの複雑さの減少が、ハフマン・デ
コーダの複雑さの増大を補って余りある。

【００３４】８×８アレイの逆量子化及びＩＤＣＴに関
する基本計算手順は、次の通りである。１．Ｈ［］が逆量子化及びＩＤＣＴを実施すべき８×８
アレイであると仮定する。Ｈ［］がハフマン・デコーダ
の出力である点に留意されたい。２．逆量子化は、下記のように実施される。

【００３５】

【数５】

【００３６】ここで、（×）は、ポイントに関する乗
算、すなわち、Ｙ［ｉ，ｊ］＝Ｓ［ｉ，ｊ］＊Ｈ［ｉ，
ｊ］を表しており、Ｓ［］は、デスケーリング行列と呼
ばれるものであり、Ｓ［ｉ，ｊ］＝ｂ［ｊ］＊ｂ［ｉ］＊ｑ［ｉ，ｊ］，ｉ
＝０，．．，７，ｊ＝０，．．，７，ｂ［ｉ］＝ａ［ｉ］，ｉ＝０，．．，７，ａ［ｉ］＝ｃｏｓ（ｉ＊ｐｉ／１６）／（２＊ｃ
［ｉ］）ｃ［０］＝１／√２、ｃ［１］＝ｃ［２］＝．．．ｃ
［７］＝１ｑ［０，０］．．．，ｑ［７，７］が、圧縮時に指定さ
れた量子化行列の項目である点に留意されたい。Ｓ［］
は、圧縮解除プロセスの開始時に計算することが可能で
あり、従って、各８×８ブロックの圧縮解除時に計算す
る必要がない。３．ＩＤＣＴ項、すなわち、Ｙ［０，０］をプリシフト
して、通常、圧縮プロセス時に実施される、空間領域に
おける＋１２８のシフトを補償する。このプリシフト
は、次の通りである．

【００３７】

【数６】

【００３８】４．Ｙ［］のＩＤＣＴをＸ［］として計算
する。ＩＤＣＴ計算は、まず、Ｙ［］の８つの行のそれ
ぞれについてＩＤＣＴを計算することによって実施され
る。ＩＤＣＴの行計算は、図２に示すフロー・グラフに
従う。結果得られる８×８行列をＴ［］として表示す
る。Ｔ［］の各行毎に８ポイントＩＤＣＴを実施するこ
とによって、所望の８×８のＩＤＣＴが得られる。各列
毎の８ポイントＩＤＣＴが、図２に示すフロー・グラフ
に従うことにも留意されたい。

【００３９】ここで概要を説明した基本計算ステップ
は、下記を必要とする．ａ）Ｙ［］を計算するための６４回の乗算操作。ｂ）プリシフトされるＹ［０，０］を計算するための１
回の加算操作。ｃ）Ｙ［］のＩＤＣＴであるＸ［］を計算するための８
０回の乗算操作と４６４回の加算操作。

【００４０】ここで解説したこの手順の操作回数は、タ
イプ０、タイプ１、及び、タイプ３クラスに属するブロ
ックの場合、大幅に減少させることが可能である。

【００４１】タイプ０ブロック：タイプ０ブロックの場
合、８×８ＩＤＣＴに関する計算手順は、下記の通りで
ある．１．式（６）の項目（０，０）だけを計算する。これに
は、１回の乗算操作が必要である。２．式（７）に従ってプリシフトを実施する。これに
は、１回の加算操作が必要である。３．Ｘ［ｉ，ｊ］＝Ｙ［０，０］（ｉ＝０，．．，７，
ｊ＝０，．．，７）をセットする。実施する場合、これ
には、６３回のコピー操作が必要である。

【００４２】これが、８×８ＩＤＣＴである。

【００４３】従って、タイプ０ブロックの場合、乗算操
作回数は、１４４回の乗算操作から１回の乗算操作に減
少し、加算操作回数は、４６５回の加算操作から１回の
加算操作に減少する。

【００４４】タイプ１ブロック：タイプ１ブロックの場
合、計算は、タイプ０ブロックと同じである。

【００４５】タイプ２ブロック：タイプ２ブロックの場
合、Ｈ［ｉ，ｊ］（ｉ＝０，１，ｊ＝０，１）の一部ま
たは全てが非ゼロである。従って、式（６）から、計算
の必要があるのは、Ｙ［ｉ，ｊ］（ｉ＝０，１，ｊ＝
０，１）だけであり、残りのＹ［ｉ，ｊ］はゼロであ
る。タイプ２ブロックの８×８ＩＤＣＴに関する計算手
順は、次の通りである。１．式（６）に従って、Ｙ［ｉ，ｊ］（ｉ＝０，１，ｊ
＝０，１）の計算を行う。これには、４回の乗算操作が
必要である。２．式（７）に従って、プリシフト操作を実施する。こ
れには、１回の加算操作が必要である。３．汎用ＩＤＣＴに関して前述の手順を利用して、
Ｙ［］から８×８ＩＤＣＴであるＸ［］を計算する。Ｙ
［ｉ，ｊ］は、ｉ＝０，１，ｊ＝０，１の一部または全
てに関して、非ゼロになるので、簡潔化されたフロー・
グラフを利用して、８ポイントＩＤＣＴの計算を行う。
このフロー・グラフが図３に示されている。行・列アプ
ローチ及びこの簡潔化されたフロー・グラフを利用し
て、Ｙ［］の最初の２行に対して８ポイントＩＤＣＴが
実施される。次に、簡潔化フロー・グラフを利用して、
８つの列に対する８ポイントＩＤＣＴが実施される。行
・列アプローチ及びこの簡潔化フロー・グラフによっ
て、３０回の乗算操作と、１２０回の加算操作が行われ
ることになる。

【００４６】従って、タイプ２ブロックの場合、乗算操
作回数は、１４４回の乗算操作から３４回の乗算操作に
減少し、加算操作回数は、４６５回の加算操作から１２
１回の加算操作に減少する。

【００４７】タイプ３ブロック：タイプ３ブロックの場
合、Ｈ［ｉ，ｊ］（ｉ＝０，．．，３，ｊ＝０，．．，
３）の一部または全てが、非ゼロである。従って、式
（６）から、計算の必要があるのは、Ｙ［ｉ，ｊ］（ｉ
＝０，．．，３，ｊ＝０，．．，３）だけであり、残り
のＹ［ｉ，ｊ］はゼロである。タイプ３ブロックの８×
８ＩＤＣＴに関する計算手順は、次の通りである：１．式（６）に従って、Ｙ［ｉ，ｊ］（ｉ＝０，．．，
３，ｊ＝０，．．，３）の計算を行う。これには、１６
回の乗算操作が必要である。２．式（７）に従って、プリシフト操作を実施する。こ
れには、１回の加算操作が必要である。３．汎用ＩＤＣＴに関して前述の手順を利用して、
Ｙ［］から８×８ＩＤＣＴであるＸ［］を計算する。Ｙ
［ｉ，ｊ］は、ｉ＝０，．．，３，ｊ＝０，．．，３の
一部または全てに関して、非ゼロになるので、簡潔化さ
れたフロー・グラフを利用して、８ポイントＩＤＣＴの
計算を行う。このフロー・グラフが図４に示されてい
る。行・列アプローチ及びこの簡潔化されたフロー・グ
ラフを利用して、Ｙ［］の最初の４行に対して８ポイン
トＩＤＣＴが実施される。次に、簡潔化フロー・グラフ
を利用して、８つの列に対する８ポイントＩＤＣＴが実
施される。行・列アプローチ及びこの簡潔化フロー・グ
ラフによって、６０回の乗算操作と、２５２回の加算操
作が行われることになる。

【００４８】従って、タイプ３ブロックの場合、乗算操
作回数は、１４４回の乗算操作から６１回の乗算操作に
減少し、加算操作回数は、４６５回の加算操作から２５
３回の加算操作に減少する。

【００４９】タイプ４ブロック：タイプ４ブロックの場
合、操作は、汎用ＩＤＣＴの事例において示された概要
の通りである。必要とされる乗算操作及び加算操作の回
数が節約されることはない。

【００５０】一般に、タイプ０、タイプ１、タイプ２、
及び、タイプ３ブロックは多数存在するため、各事例毎
に解説の操作回数に基づくと、乗算及び加算操作は、ブ
ロック分類が実施されない先行技術による復号化と比較
して、少なくとも半分に減少させることが可能である。

【００５１】以上の分類プロセスにおいて、正方形ブロ
ックが用いられているとしても、本発明の場合、計算を
大幅に減少させるために、矩形ブロックまたは三角形の
ブロックでさえ利用することが可能である。ＭＰＥＧの
場合、三角形ブロック、すなわち、Ｈ［０，０］、Ｈ
［０，１］、及び、Ｈ［１，０］だけが非ゼロであるブ
ロックは、予測されるフレームに関して、極めてありき
たりのことである。

【００５２】ＪＰＥＧ、ＭＰＥＧ、及び、Ｐ×６４圧縮
規格は、圧縮に先立って、データを１２８だけレベル・
シフトする必要がある、すなわち、圧縮器に対する入力
は、下記のシーケンスになる．

【００５３】

【数７】

【００５４】圧縮解除の側では、この効果を取り消さな
ければならない、すなわち、ＩＤＣＴの出力は、１２８
だけレベル・シフトする必要がある。この操作が空間領
域で行われる場合、各８×８データ・ブロック毎に、６
４の加算操作が必要になる。このプロセスは、８×８Ｉ
ＤＣＴ入力アレイの項目（０，０）だけをレベル・シフ
トすることによって、空間領域操作ではなく、周波数領
域操作に修正することが可能である。このステップによ
って、加算操作回数は、８×８データ・ブロックにおい
て、６４回の加算操作から１回の加算操作に減少する。

【００５５】行・列アプローチは、簡略命令セット・コ
ンピュータ（「ＲＩＳＣ」）アーキテクチャにおけるレ
ジスタの効率の良い利用に役立つものである。ＩＤＣＴ
操作自体、加算操作に対してスキューがある。ほとんど
のＲＩＳＣアーキテクチャは、整数論理演算装置（「Ａ
ＬＵ」）に専用の乗算装置を備えていない。備えていれ
ば、整数加算または減算を実施する場合の１サイクルに
比較して、整数乗算を実施するには、通常、複数サイク
ルを要することになる。従って、乗算操作回数を減らす
ことによって、本発明の圧縮解除案は、こうしたＲＩＳ
Ｃアーキテクチャに対してさらに効率が良くなる。

【００５６】本発明のＩＤＣＴの実施においてプリスケ
ーリング行列を用いることによって、ＩＤＣＴ入力にお
けるダイナミック・レンジが縮小されることになる。従
って、１６ビット演算を利用して、ＩＤＣＴを計算する
ことが可能である。これによって、オーバフローが生じ
てはならない。本発明の特徴は、ＩＤＣＴにおいて必要
とされる場合に、１６ビット（ハーフ・ワード）加算及
び減算を利用することにより、ＲＩＳＣアーキテクチャ
で活用される。ハーフ・ワード命令を利用することによ
って、３２ビット（ワード）演算が利用される場合に、
単一の行または列の処理に要するのと同じ時間で、２つ
の行または列が処理されることになる。

【００５７】図５は、本発明に従って構成可能な並列処
理経路を示す、簡略命令セット・コンピュータ（「ＲＩ
ＳＣ」）のための論理演算装置（「ＡＬＵ」）のブロッ
ク・レベルの概略図である。この図において、ＲＩＳＣ
プロセッサ用のＡＬＵ７０には、プリシフト入力７１及
び補数入力７２が含まれており、計算済み出力７３を送
り出す。ＡＬＵ７０内において、基本処理経路は、対応
する一連の計算済み出力７８、７９、８０、８１を送り
出す、複数のより狭い処理経路７４、７５、７６、７７
に区分化されている。より狭い各処理経路７４、７５、
７６、７７には、それぞれ、一連のデータ入力８２／８
３、８４／８５、８６／８７、８８／８９が含まれてい
る。さらに、図示のように、４つの処理装置のうちの少
なくとも３つ７５、７６、７７は、ＡＬＵが、完全な精
度の演算に合わせて構成されている場合には、先行処理
装置からの繰り越し値９０、９４、９８を受信し、ＡＬ
Ｕが、例えば、本発明の圧縮解除案の実施に関連して、
より低い精度の演算との並列処理に合わせて構成されて
いる場合には、入力値９１、９４、９９を受信するよう
になっている入力１０２、１０３、１０４を具備してい
る。精密処理モードまたは並列処理モードの選択は、選
択ラッチ９２、９６、１００に加えられる選択信号９
３、９７、１０１によって制御される。

【００５８】ＩＤＣＴ（例えば、図２に示すような）の
場合、８ポイントＩＣＤＴに対して、やはり、５回の乗
算操作を実施する必要がある。本発明では、乗算操作を
効率よく実施する、単純なシーケンスのシフト・加算命
令を与える。シフトに関するパラメータ及びシフト・加
算操作の回数は、計算中にオーバ・フローが生じないよ
うに選択することが望ましい。さらに、シフト・加算操
作は、１、２、または、３桁の右シフトに制限して、Ｒ
ＩＳＣプロセッサ・アーキテクチャに関する上述の構成
的強化を可能にし、本発明によって、すなわち、実施さ
れる計算回数を最小限に抑えるため、疎状態に関してデ
ータ・ブロックを分類することによって、また、ＲＩＳ
Ｃプロセッサにおいて、これらの操作を並列に実施する
ことによって、データ・ブロック圧縮解除時におけるＩ
ＤＣＴ計算速度性能を大幅に向上させる。

【００５９】図２に示す流れ図を参照すると、ｂ１，ｂ
２＝１．４１４２１３５６が、１＋（１／４［１＋１／
２＋１／８（１＋１／４）］）と書かれると、４つの右
シフト及び加算命令に関して、ｂ１による乗算が実施可
能になる。ｂ２＝−２．６１３１２５８７が、−３＋１
／４［１＋１／２＋１／８（１／４＋１／８）］と書か
れると、５つの右シフト及び加算命令に関して、ｂ２に
よる乗算が実施可能になる。ｂ４＝１．０８２３９２２
が、１＋１／８［１／２（１＋１／４（１＋１／
４））］と書かれると、３つの右シフト及び加算命令に
関して、ｂ４による乗算が実施可能になる。ｂ５＝０．
７６５３６６８６が、１−１／８（１＋１／２＋１／４
＋１／８）と書かれると、４つの右シフト及び加算命令
に関して、ｂ５による乗算が実施可能になる。

【００６０】本発明によるＲＩＳＣアーキテクチャに
は、ＩＤＣＴ乗算を効率よく実施できるようにする右シ
フト及び加算命令が含まれる。

【００６１】右シフト及び加算の代わりに、左シフト及
び加算を利用することもできるし、あるいは、右シフト
と左シフトの組み合わせを利用して、乗算操作の効率の
良い合成を行うことも可能である。左シフト及び加算の
場合、本発明では、一連の左シフト及び加算による乗算
操作の実施に先立って、整数位取り因数Ｋによって係数
ｂ１〜ｂ５のスケーリングを行う点に留意されたい。右
シフト及び加算の場合には、データにスケーリングを施
すことによって、計算結果の正確度が高くなるが、左シ
フトの場合には、係数にスケーリングを施すことによっ
て、ＩＤＣＴにおいて所望の正確度が得られる。いずれ
の場合にも、データの全てが同じスケーリングを受ける
限りにおいて、データまたは係数のスケーリングは、同
じになる。

【００６２】前述のように、復号化プロセスにおいて、
ＩＣＤＴは、ｓ＝ＡＳである。データにプリスケーリ
ングを施す場合（例えば、右シフト及び加算操作を実施
する場合）、Ｓと、全てＫに等しい値を有する対角行列
Ｄとの事前乗算が行われる。ｓの代わりに、ｓｉ＝Ａ
ＤＳが計算される。係数にプリスケーリングを施す場
合（例えば、左シフト及び加算操作を実施する場合）、
データに対して、異なるスケーリング行列Ｓ’が用いら
れる。行列Ａと、全てＫ’に等しい値を有する対角行列
Ｄ’との乗算が行われる。従って、ｓの代わりに、ｓｊ
＝Ｄ’ＡＳ’が計算される。ｓの値を得るため、ＩＤＣ
Ｔの出力にポストスケーリングが施される。行Ｄ１、
Ｓ’によって、ＡＤＳ＝Ｄ’ＡＳ’になる。従って、ｓ
ｉ＝ｓｊであり、係数にスケーリングを施すと、データ
にスケーリングを施す場合と同じ結果が得られる。

【００６３】本書では、望ましい実施例に関連して、本
発明の説明を行ってきたが、当該技術の熟練者にはすぐ
分かるように、本発明の精神及び範囲を逸脱することな
く、本書に記載のものの代わりに、他の応用例を用いる
ことも可能である。従って、付属の請求項以外に、本発
明を制限するものがないようにすることが望ましい。

【００６４】上記構成にしたことにより下記に示すよう
に具現化できる。１．圧縮データ・ビット・ストリームにおける可変長
ストリングのハフマン復号化によって、データ・ブロッ
クに納められる固定長記号集合の形の出力を発生するス
テップと、前記データ・ブロックに納められるデータの
疎状態に基づいて前記データ・ブロックを分類するステ
ップと、逆量子化によって、前記データ・ブロック内の
前記記号を、逆離散余弦変換に適した値の集合に変換す
るステップと、データ・ブロックの分類に基づいて、逆
離散余弦変換操作を実施するステップから構成され、前
記データ・ブロック内におけるデータの疎状態に対応し
て、前記ＩＤＣＴ操作時に実施される計算回数が、減少
する圧縮データ・ビット・ストリームの圧縮解除を行う
ための方法である。

【００６５】２．前記分類ステップに、さらに、各デ
ータ・ブロックがＨで表示の行列として定義され、前記
データ・ブロックが、それぞれ、前記データ・ブロック
内におけるデータの占有状態に基づいて、タイプ０（Ｈ
［０，０］だけが非ゼロ）、タイプ１（Ｈ［ｉ，ｊ］の
一方だけが非ゼロで、Ｈ［０，０］はゼロ）、タイプ２
（Ｈの上部の２×２の部分行列だけが、非ゼロの値を有
しており、Ｈ［０，０］、Ｈ［０，１］、Ｈ［１，
０］、及び、Ｈ［１，１］の一部または全てが非ゼ
ロ）、タイプ３（Ｈの上部の４×４の部分行列だけが、
非ゼロの値を有しており、Ｈ［ｉ，ｊ］（ｉ＝０，
１，．．．，３、ｊ＝０，１，．．．，３）の一部また
は全てが非ゼロ）、タイプ４（Ｈが上述のクラスのいず
れのメンバでもなく、Ｈにおける占有パターンがランダ
ムである）といったクラスの１つに納められる分類案に
従って、前記データ・ブロックを分類するステップが含
まれる上記１に記載の方法である。

【００６６】３．さらに、演算論理装置において複数
の行及び列のうちの少なくとも１つに同時に並列処理を
施し、少なくとも１つの前記ＩＤＣＴ操作を実施するス
テップが含まれる上記１に記載の方法である。

【００６７】４．前記圧縮データ・ビット・ストリー
ムが、ＭＰＥＧ、ＪＰＥＧ、及び、Ｐ×６４イメージ及
びビデオ圧縮規格に基づいて圧縮される上記１に記載の
方法である。

【００６８】５．前記ＩＤＣＴ操作の前記実施ステッ
プに、さらに、乗算の場合に限って、シフト加算操作を
利用して、前記ＩＤＣＴの計算を行うステップが含まれ
る上記１に記載の方法である。

【００６９】６．プリスケーリング行列を用いて、前
記ＩＤＣＴを実施する間に、操作を施される前記値の集
合のダイナミック・レンジを狭めるステップが含まれる
上記１に記載の方法である。

【００７０】７．さらに、前記ＩＤＣＴ操作によって
生じる出力をレベル・シフトするステップが含まれる上
記１に記載の方法である。

【００７１】８．前記データ・ブロック分類ステップ
では、前記データ・ブロックの任意に選択された部分集
合に基づいて、各データ・ブロックが分類される上記１
に記載の方法である。

【００７２】９．圧縮データ・ビット・ストリームに
おける可変長ストリングを復号化して、データ・ブロッ
クに納められる固定長記号集合の形の出力を発生するた
めのハフマン・デコーダと、前記データ・ブロックに納
められるデータの疎状態に基づいて、前記各データ・ブ
ロックを分類するための手段と、逆量子化によって、各
データ・ブロック内の前記記号を、逆離散余弦変換の計
算に適した値の集合に変換するための逆量子化器と、デ
ータ・ブロックの分類に基づいて、逆離散余弦変換
（「ＩＤＣＴ」）操作を実施するためのプロセッサから
構成され、前記各データ・ブロック内におけるデータの
疎状態に対応して、前記ＩＤＣＴ操作時に実施される計
算回数が、減少する圧縮データ・ビット・ストリームの
圧縮解除を行うための装置。

【００７３】１０．さらに、各データ・ブロックがＨ
で表示の行列に基づくものであり、前記データ・ブロッ
クが、それぞれ、前記データ・ブロック内におけるデー
タの占有状態に基づいて、タイプ０（Ｈ［０，０］だけ
が非ゼロ）、タイプ１（Ｈ［ｉ，ｊ］の一方だけが非ゼ
ロで、Ｈ［０，０］はゼロ）、タイプ２（Ｈの上部の２
×２の部分行列だけが、非ゼロの値を有しており、Ｈ
［０，０］、Ｈ［０，１］、Ｈ［１，０］、及び、Ｈ
［１，１］の一部または全てが非ゼロ）、タイプ３（Ｈ
の上部の４×４の部分行列だけが、非ゼロの値を有して
おり、Ｈ［ｉ，ｊ］、ｉ＝０，１，．．．，３、ｊ＝
０，１，．．．，３の一部または全てが非ゼロ）、タイ
プ４（Ｈが上述のクラスのいずれのメンバでもなく、Ｈ
における占有パターンがランダムである）といったクラ
スの１つに納められる分類案に従って、データ・ブロッ
ク・タイプを選択するための手段が設けられている上記
９に記載の装置。

【００７４】１１．さらに、少なくとも１つの前記Ｉ
ＤＣＴ操作を実施する際に、複数の行及び列のうちの少
なくとも１つに同時に並列処理を施す並列プロセッサと
しての働きをするのに適した、演算論理装置が設けられ
ている上記９に記載の装置である。

【００７５】１２．前記圧縮データ・ビット・ストリ
ームが、ＭＰＥＧ、ＪＰＥＧ、及び、Ｐ×６４イメージ
及びビデオ圧縮規格に基づいて圧縮される上記９に記載
の装置である。

【００７６】１３．さらに、乗算の場合に限って、シ
フト加算操作を利用して、前記ＩＤＣＴの計算を行うの
に適した演算プロセッサが含まれる上記９に記載の装置
である。

【００７７】１４．前記ＩＤＣＴを実施する間に、操
作を施される前記値の集合のダイナミック・レンジを狭
めるためのプリスケーリング行列が含まれる上記９に記
載の装置である。

【００７８】１５．さらに、前記ＩＤＣＴ操作によっ
て生じる出力をレベル・シフトするためのレベル・シフ
タが含まれる上記９に記載の装置である。

【００７９】１６．前記データ・ブロック分類手段
が、前記データ・ブロックの任意に選択された部分集合
に基づいて、各データ・ブロックを分類するという上記
９に記載の装置である。

【００８０】

【発明の効果】上記説明したように本発明に係る高速デ
ジタル信号復号化方法は、データ・ブロック内における
データの疎状態に対応して、完全な８×８ＩＤＣＴ計算
を実施しないでＩＤＣＴ操作時に実施される計算回数を
減少させる、具体的には８０回の乗算操作及び４６２回
の加算操作まで減少させることができる。また、このよ
うな簡潔化したＩＤＣＴを利用することに加えてデ−タ
・ブロックの分類を利用することによって乗算及び加算
の総回数を減らすことができる。更に、乗算に適した係
数の合成が可能となり、ＲＩＳＣプロセッサ・アーキテ
クチヤに対してＩＤＣＴ操作の効率の良いマッピングを
容易にする強化策を適用することによってデータの並列
処理が可能になり、ＩＤＣＴ計算の実施可能速度が大幅
に上昇する。

【図面の簡単な説明】

【図１】本発明に従って、離散フーリエ変換の代わりに
離散余弦変換が行われる、デジタル信号復号化ステップ
の実施例を示すプロセス流れ図である。

【図２】本発明による８ポイントＩＤＣＴに関するプロ
セス流れ図である。

【図３】本発明によるタイプ２ブロックに関するＩＤＣ
Ｔ計算を示す流れ図である。

【図４】本発明によるタイプ３ブロックに関するＩＤＣ
Ｔ計算を示す流れ図である。

【図５】本発明による構成可能な並列処理経路を示す、
簡略命令セット・コンピュータ（「ＲＩＳＣ」）のため
の論理演算装置（「ＡＬＵ」）に関するブロック・レベ
ルの概略図である。

【図６】ＪＰＥＧ、ＭＰＥＧ、及び、Ｐ×６４ＤＣＴに
基づく圧縮案に関する汎用圧縮解除パイプラインのブロ
ック・レベルの概略図である。

【符号の説明】

１４量子化器７０論理演算装置７４、７５、７６、７７処理経路９２、９６、１００選択ラッチ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０３Ｍ 7/40 8842−5ＪＨ０４Ｎ 1/41 Ｂ

Claims

【特許請求の範囲】

【請求項１】圧縮データ・ビット・ストリームにおけ
る可変長ストリングのハフマン復号化によって、所定デ
ータ・ブロックに納められる固定長記号の集合の形で出
力するステップと、前記データ・ブロックに納められるデータの疎状態に基
づいて前記データ・ブロックを分類するステップと、逆量子化によって、前記データ・ブロックに納められた
前記固定長記号を、逆離散余弦変換に適した値の集合に
変換するステップと、前記データ・ブロックの分類に基づいて、逆離散余弦変
換操作を実行するステップとから構成され、前記データ・ブロック内におけるデータの疎状態に対応
して、前記ＩＤＣＴ操作時に実施される計算回数を減少
させることを特徴とする高速デジタル信号復号化方法。