KR20050085669A - 정밀-입도 스케일러블(ｆｇｓ) 비디오 스트림의 비트-평면디코딩 시스템 및 방법 - Google Patents

정밀-입도 스케일러블(ｆｇｓ) 비디오 스트림의 비트-평면디코딩 시스템 및 방법 Download PDF

Info

Publication number
KR20050085669A
KR20050085669A KR1020057010942A KR20057010942A KR20050085669A KR 20050085669 A KR20050085669 A KR 20050085669A KR 1020057010942 A KR1020057010942 A KR 1020057010942A KR 20057010942 A KR20057010942 A KR 20057010942A KR 20050085669 A KR20050085669 A KR 20050085669A
Authority
KR
South Korea
Prior art keywords
bit
plane
decoder
cosine transform
discrete cosine
Prior art date
Application number
KR1020057010942A
Other languages
English (en)
Inventor
리차드 와이. 첸
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20050085669A publication Critical patent/KR20050085669A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H04N19/122—Selection of transform size, e.g. 8x8 or 2x4x8 DCT; Selection of sub-band transforms of varying structure or type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/18—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a set of transform coefficients
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/184—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being bits, e.g. of the compressed video stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/187—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a scalable video layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H04N19/34—Scalability techniques involving progressive bit-plane based encoding of the enhancement layer, e.g. fine granular scalability [FGS]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Discrete Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

비디오 데이터의 프레임을 나타내는 비트-평면-배향 이산 코사인 변환으로 변환된 데이터의 역변환 방법으로서: 비트-평면 세트의 임의의 비트-평면 내에서 비트-평면 셀의 위치에 기초하여 수치 기여도의 행렬을 포함하는 룩업 테이블을 제공하는 단계로서, 상기 수치 기여도는 비트-평면 순서에 독립적인, 룩업 테이블 제공 단계와; 각각의 비트-평면에서 1의 이산 코사인 변환 계수를 가지는 각각의 비트-평면 셀에 대하여 상기 룩업 테이블로부터 수치 기여도를 선택하는 단계; 및 각각의 선택된 수치 기여도의 이진 표현을 특정 비트-평면 셀이 그 일원인 비트-평면의 비트-평면 수와 동일한 비트-위치들의 수만큼 이동시키는 단계를 포함한다.

Description

정밀-입도 스케일러블(ＦＧＳ) 비디오 스트림의 비트-평면 디코딩 시스템 및 방법{SYSTEM AND METHOD FOR BIT-PLANE DECODING OF FINE-GRANULARITY SCALABLE(FGS) VIDEO STREAM}
본 발명은 변환-코딩 데이터(transform-coded data)의 프로세싱 분야에 관한 것으로, 더 상세하게는, 비트-평면-배향 데이터(bit-plane-orientated data)의 역이산 코사인 변환(IDCT) 장치 및 방법에 관한 것이다.
FGS(Fine Granular Scalability: 정밀 입도 스케일러빌러티)는, 이종 네트워크들 사이의 비디오 분배를 위하여 MPEG(Motion Pictures Expert Group) 4 코딩 표준에서 채택되어 있다. 그런데, FGS의 2-층 구조는 MPEG-4 FGS 데이터를 운반하는 데이터 스트림에 대한 더 많고 더 복잡한 데이터 프로세싱을 요구한다.
이러한 증가된 복잡한 프로세싱은, 종래의 데이터 프로세싱 알고리즘과 방법론이 적용될 때, 증가된 마이크로프로세서 프로세싱 시간량, 증가된 메모리량, 및 증가된 하드웨어 복잡도를 요구한다. 이들 요구조건은 비용을 추가시키며 또한 특정한 작은 디바이스 응용예에서는 쓸 수없는 과중한 조건이다.
도 1은 본 발명에 따른 비트-평면 세트의 개략도.
도 2a는 본 발명에 따른 도 1에 예시된 k=2 비트-평면으로부터의 주파수 데이터의 단일 블록을 역변환하여 얻어진 값들의 예시적인 행렬의 개략도.
도 2b는 본 발명에 따른 예시적인 이동 동작 이후의 도 2a의 예시적인 행렬의 개략도.
도 3은 본 발명에 따른 디코더의 개략적인 블록도.
도 4는 본 발명에 따른 비트-평면 IDCT 프로세서의 개략적인 블록도.
도 5는 본 발명에 따른 FGS 향상 스트림을 디코딩하기 위한 비트-평면-배향 DCT 데이터의 역변환을 위한 비트-평면 IDCT의 방법의 흐름도.
따라서, MPEG-4 FGS 데이터 스트림을 프로세싱하기 위해 요구되는 마이크로프로세서 시간, 메모리 크기, 및 하드웨어 복잡도 중 하나 이상을 감소시키는 프로세싱 알고리즘과 방법론에 대한 산업상 필요가 존재한다.
본 발명의 첫번째 양상은, 비디오 데이터의 프레임을 나타내는 비트-평면-배향 이산 코사인 변환으로 변환된 데이터의 역변환 방법으로서: 비트-평면 세트의 임의의 비트-평면 내에서 비트-평면 셀의 위치에 기초하여 수치 기여도의 행렬을 포함하는 룩업 테이블을 제공하는 단계로서, 상기 수치 기여도는 비트-평면 순서에 독립적인, 룩업 테이블 제공 단계와; 각각의 비트-평면에서 1의 이산 코사인 변환 계수를 가지는 각각의 비트-평면 셀에 대하여 상기 룩업 테이블로부터 수치 기여도를 선택하는 단계; 및 각각의 선택된 수치 기여도의 이진 표현을 특정 비트-평면 셀이 그 일원인 비트-평면의 비트-평면 수와 동일한 비트-위치들의 수만큼 이동시키는 단계를 포함한다.
본 발명의 두번째 양상은 정밀 입도 스케일러빌러티 디코더로서: 향상층 디코더로서: 정밀 입도 스케일러빌러티 향상 스트림을 수신하고 디코딩하도록 적응된 정밀 입도 스케일러빌러티 비트-평면 가변 길이 디코더와; 상기 정밀 입도 스케일러빌러티 비트-평면 가변 길이 디코더의 출력단에 연결되고 향상 프레임 데이터를 생성하도록 적응된 비트-평면 역이산 코사인 변환 프로세서; 및 프레임 버퍼에 연결되고 상기 향상 프레임 데이터를 프레임 데이터와 결합하여 향상 비디오 신호를 생성하도록 적응된 향상 비디오 재구성기를 포함하는, 향상층 디코더; 및 기본층 스트림을 기본 비디오 신호로 디코딩하도록 적응된 기본층 디코더를 포함한다.
본 발명의 세번째 양상은 정밀 입도 스케일러빌러티 디코더로서: 향상층 디코더로서: 정밀 입도 스케일러빌러티 향상 스트림을 수신하고 디코딩하도록 적응된 정밀 입도 스케일러빌러티 비트-평면 가변 길이 디코더와; 상기 정밀 입도 스케일러빌러티 비트-평면 가변 길이 디코더의 출력단에 연결되고 향상 프레임 데이터를 생성하도록 적응된 비트-평면 역이산 코사인 변환 프로세서; 및 프레임 버퍼에 연결되고 상기 향상 프레임 데이터를 기본 비디오 신호와 결합하여 향상 비디오 신호를 생성하도록 적응된 향상 비디오 재구성기를 포함하는, 향상층 디코더; 및 기본층 스트림을 기본 비디오 신호로 디코딩하도록 적응된 기본층 디코더를 포함한다.
본 발명의 특징은 첨부된 청구범위에 기재되어 있다. 그러나, 본 발명 그 자체는 첨부된 도면과 관련하여 읽을 때 예시적인 실시예에 대한 아래의 상세한 설명을 참조하여 가장 잘 이해될 것이다.
본 발명에 있어서, 2-층 FGS 구조는 이산 코사인 변환(DCT: discrete cosine transform) 압축을 사용하여 상대적으로 낮은 데이터율 Rb로 인코딩된 움직임 보상-기반 기본-층 스트림과 상대적으로 높은 최대 비트율 Rmax - Rb 로 인코딩되고 비트-평면-기본 DCT를 사용하여 압축된 향상층 스트림을 포함한다. 일 실시예에서, Rb=100 킬로비트/초(kbps), Rmax=1000 kbps, 및 눈금 레벨은 100-kbps 간격 즉 100, 200, 300, 400...1000 이다.
MPEG-4 FGS 구현예는 원래의 화상과 재구성된 기본층 사이의 픽셀 차(여분)의 DCT 변환으로서 향상층을 인코딩한다. 또, 이 향상층은 내장 DCT 코딩 구성을 사용하여 점진적으로(비트-평면 단위로) 코딩된다. 점진적인 코더에서, 더 상위의 비트-평면은 더 하위의 비트-평면보다 이전에 전송된다. 최상위 비트-평면(MSB)은 첫번째로 코딩되고, 그 다음에 그 하위 비트-평면(LSB)이 이어진다. 각각의 DCT 비트-평면은 DCT 비트-평면 셀들로 분할된다. 각각의 비트-평면 셀 내의 각각의 1 이전의 0 런 렝쓰(run length)는 가변 길이 코드(VLC: variable length code)의 0과 1로 엔트로피-코딩되고, 따라서 각각의 VLC는 향상층 프레임의 특정 비트-평면 내 DCT 비트-평면 셀 내에서 하나의 1을 나타낸다. 모든 코딩된 비트-평면 내 모든 DCT 비트-평면 셀로부터의 모든 VLC는 압축된 향상 스트림을 구성한다.
FGS 구성에서, 스케일러빌리티(scalability)는, Rb와 Rmax 사이의 일정한 범위의 대역폭을 사용하여 데이터를 인코딩하는 반면 최대 비트-율에 이르기까지의 다수의 이산 눈금 레벨들 중 하나의 레벨에서 데이터 스트림을 디코딩함으로써 성취된다.
일반적으로, DCT는 픽셀 영역(2차원 행렬)에서 변형되는 픽셀의 성질(예컨대, 밝기)의 다수의 크기로서 표현된 하나의 N1 x N2 비디오 픽셀 데이터 블록(일반적으로 다수의 N1 x N2 블록들로 구성된 비디오 프레임)을 취하고 이 N1 x N2 비디오 픽셀 블록을 주파수 영역에서 DCT 계수를 포함하는 kN1 x N2 DCT 블록들의 세트(3차원 행렬)로 변환시킨다. 각각의 DCT 블록은 단지 0과 1 만을 포함한다. 각각의 DCT 계수의 이진 표현은 0과 1의 k개의 비트를 포함한다. k개의 비트는 DCT 블록들에 걸쳐 분산되며, 따라서 주파수 영역에서 하나의 전체 프레임을 구성하는 N1 x N2 DCT 블록들 모두에서의 모든 계수들에 있어 r번째 비트는 r번째 비트-평면을 형성한다.
도 1은 본 발명에 따른 비트-평면 세트의 개략도이다. 도 1에서, 하나의 DCT 블록(DCT 변환으로부터의 주파수 계수 세트)은 하나의 비트-평면 세트(90)로 나타나는데, 이는 다수의 비트-평면들(95A, 95B, 95C 내지 95X)을 포함한다. 따라서 각각의 DCT 블록은, 각각의 비트-평면이 최상위 비트-평면(k=BP-1)으로부터 시작하여 최하위 비트-평면(k=0)에서 종료하는 지그재그 패턴(98)으로 스캐닝되는, 비트-평면들의 수 BP로 구성된다. BP개의 비트-평면이 존재하는데, 비트-평면(95A)은 비트 평면 k=BP-1(최상위 비트-평면)에 대응하고, 비트-평면(95B)은 k=BP-2에 대응하고, 비트-평면(95C)은 k=BP-3에 대응하고, 같은 식으로 계속되어, 비트-평면(95X)은 k=0에 대응한다. 본 예에서 BP=12이며, 따라서 12개의 비트-평면들(95A, 95B, 95C 내지 95X)가 존재한다. 비트-평면의 수(k)는 변환 계수가 가질 수 있는 최대값에 의해 결정된다. 하나의 주파수 영역 비디오 프레임을 구성하는 많은 DCT 블록들 중 하나에 대한 하나의 비트-평면 세트만이 예시되어 있다. 각각의 비트-평면은 오직 0과 1만을 포함한다.
각각의 비트-평면(95A, 95B, 95C 내지 95X)는 인덱스(i,j)를 가지는 비트-평면 셀(100 내지 163)의 8 X 8 정방 행렬이다. (본 예에서, N1 = N2 = N = 8이다). 비트-평면 셀(100)의 인덱스는 (0,0)이고, 비트-평면 셀(128)의 인덱스는 (7,0)이고, 비트-평면 셀(135)의 인덱스는 (0,7)이며, 비트-평면 셀(163)의 인덱스는 (7,7)이다. 각각의 비트-평면 셀(100 내지 163)은 하나의 0 또는 하나의 1을 포함한다.
아래의 논의는 동작을 예시하기 위하여 한 비디오 프레임의 하나의 블록에 대해 집중하고 있으나, IDCT 변환은 전체 비디오 프레임에 걸쳐 블록 단위로 반복하여 적용된다.
비트-평면 분해를 위한 식은 다음과 같다:
여기서:
Cx(i,j)는 주파수 영역에서 셀(i,j)에서의 DCT 계수;
BP = 비트-평면의 수(본 예에서는 12); 및
c(i,j)k는 관련된 수학적 부호를 가진 비트-평면(k)의 비트-평면 셀 (i, j)의 DCT 비트값(0 또는 1).
N x N 블록을 위한 역DCT(IDCT) 변환은 다음과 같다:
여기서:
X(m,n)은 픽셀 영역에서 N x N 행렬 내의 위치(m,n)에서의 픽셀 값;
N은 각 비트-평면의 블록 크기(본 예에서는 8);
i = 0일 때 u(i) = 0.5이고, i ≠0 일때 u(i) = 1; 및
j = 0일 때 u(j) = 0.5이고, j ≠0 일때 u(j) = 1.
수학식 1을 대입하면, 수학식 3으로 된다:
c(i,j)k는 오직 두개의 값 0 또는 1 만을 가질 수 있다. X(m,n)에 대한 비트-평면(k)의 비트-평면 셀(i,j) 내의 0의 기여도는 c(i,j)k = 0이기 때문에 제로이다. X(m,n)에 대한 비트-평면(k)의 비트-평면 셀(i,j) 내의 1의 기여도는 각각의 (m,n) 조합에 대하여 다음과 같다:
이는 다음을 정의한다:
K(i,j,m,n)는 (k)에 독립적인 값들의 행렬이며 또한 각각의 (m,n)에 대하여 N X N 크기인 행렬이다. 따라서, K(i,j,m,n)는 모든 비트-평면(k)에 대하여 동일하다. N=8일때, 64개의 개별적인 K(i,j,m,n) 값이 존재한다. 수학식 5의 오른쪽 항에 있어 모든 값들이 알려져 있기 때문에 K(i,j,m,n)은 모든 (i,j,m,n) 조합에 대하여 계산될 수 있다. 수학식 5를 수학식 4에 대입하면 다음과 같다:
소정 픽셀 X(m,n)의 값은 각각의 비트-평면의 대응하는 12개의 비트-평면 셀(i,j)k 내의 1의 기여도의 합계이다. 수학식 5를 수학식 3에 대입하면 다음과 같이 표현될 수 있다:
K(i,j,m,n)의 개별적인 값(i,j)은 사전-계산되어 행렬 또는 룩업 테이블로 저장될 수 있다. 코사인 함수는 일반적으로 부동점 숫자로 되기 때문에, K(i,j,m,n) 행렬은 상수 인자 P로 곱해지고 후속적인 동작이 정수만을 취급할 필요가 있으므로 절단된다. 따라서, 저장되는 것은 K'(i,j,m,n) = P*K(i,j,m,n)이다. 일 예에서, P = 1024이고 각 숫자의 소수 부분은 제거된다. 본 예에서 K'(i,j,m,n) 은 8 x 8 룩업 테이블로 저장된다. 소정 X(m,n)의 값을 결정하기 위하여, 각각의 비트-평면(k)에 있어서 대응하는 (i,j)에서의 DCT 계수의 값이 결정된다. 제로인 DCT 계수가 X(m,n)에 대해 아무것도 기여하지 않는다는 것과 K(i,j,m,n) 이 1의 DCT 계수에 대한 기여도 값을 포함한다는 것을 기억하면, 룩업 테이블로부터 대응하는 K'(i,j,m,n) 값은 예컨대 64 (8 x 8 = 64) 워드 레지스터 내의 다중 비트 워드로서 결정되고 표현된다. 그후 워드는 비트-평면의 (k) 값에 대응하는 비트 수 만큼 왼쪽(가장 왼쪽 위치는 최상위 비트 위치임)으로 이동된다. 이동 동작은 도 2a 및 도 2b에 예시되고, 아래에서 논의된다. 각각의 위치(i,j)는 그와 연관된 수학적인 양의 부호 또는 음의 부호 중 어느 하나를 가진다. 부호값은 위치 (i,j)에서의 최상위 1이 디코딩된 직후에 디코딩된다. 만약 부호가 음이라면, 64-워드 누산기/버퍼로 합산되어 버리기 전에 64개의 워드 모두에 대한 2의 보수가 수행된다. 이것은 모든 비트-평면에 대해, 본 예에서는 (수학식 7 참조)를 사용하여, 반복됨으로써, X'(m,n)을 생성시킨다. 마지막으로 최종치 X'(m,n)은 P로 나뉘어져 X(m,n)을 얻는다. 주목할 점은, 위의 예에서 P = 1024이며, 이는 2P일 때 P=10 이라는 것이다. X'(m,n)이 양의 정수이기 때문에, 이진수로 표현된 X'(m,n)을 오른쪽으로 10비트 위치만큼 단순 이동시키는 것이 X(m,n)을 생성하는데 요구되는 모든 것이다. 아무런 실시간 곱셈이 필요하지 않고, 다만 훨씬 더 빠른 이동 동작만이 요구된다. 일 예에서, 한번의 이동 동작은 2개의 중앙처리유닛(CPU) 사이클을 요구하는 반면에, 한번의 곱셈은 17개의 CPU 사이클을 요구한다. 계산을 수행하는 데 필요한 복잡도와 시간량은 향상층 스트림의 비트율에 비례하기 때문에 본 발명의 알고리즘은 FGS에 이상적으로 적합하다.
도 2a는 본 발명에 따라 도 1에 예시되어 있는 k=2 비트-평면으로부터의 주파수 데이터의 단일 블록을 역변환하여 얻어진 값들의 예시적인 행렬의 개략도이다. 도 2a에서, 레지스터(175A)는 도시된 바와 같이 64 r-비트 워드로 배열된다. 64개의 워드가 존재하는 것은, 본 예에서 각각의 비트-평면 내에 8 x 8 = 64 셀이 존재하기 때문이다. 비트의 수 r은 X(m,n)에서의 가장 큰 수의 크기, k의 값, 및 P의 값의 함수이다. 레지스터는, 비트가 레지스트의 좌측에서 밀려나가지 않으면서, p 위치만큼 이동(P로 곱하기)한 후 k=BP-1만큼 더 이동한 후의 가능한 K'(i,j,m,n)의 가장 큰 이진 값을 수용할 수 있을 정도로 충분히 넓어야만 한다. 레지스터(175A)는, k=2 비트-평면의 모든 64개의 셀 (i,j)에 대하여, 위에 논의된 바와 같은 룩업 테이블에 의해 얻어진 K'(i,j,m,n) 행렬을 포함하는 것으로 도시되어 있다. 워드 0는 3번째와 6번째 비트 위치에 1을 포함하여 값 36을 나타낸다. 워드 1은 4번째와 5번째 비트 위치에 1을 포함하여 값 24를 나타낸다. 워드 2는 2번째와 4번째 비트 위치에 1을 포함하여 값 10을 나타낸다. 워드 62는 2번째와 5번째 비트 위치에 1을 포함하여 값 18을 나타낸다. 워드 63은 2번째와 3번째 비트 위치에 1을 포함하여 값 3을 나타낸다.
도 2b는 본 발명에 따른 예시적인 이동 동작 이후 도 2a의 예시적인 행렬의 개략도이다. 도 2b의 레지스터(175b)에서, 모든 비트는 좌측으로 2비트 위치 이동되었고, 이는 k=2일 때 2k로 곱한 것과 등가이다. 이제 워드 0는 5번째와 8번째 비트 위치에 1을 포함하여 값 144를 나타낸다. 이제 워드 1은 6번째와 7번째 비트 위치에 1을 포함하여 값 96을 나타낸다. 이제 워드 2는 4번째와 6번째 비트 위치에서 1을 포함하여 40을 나타낸다. 이제 워드 62는 4번째와 7번째 비트 위치에 1을 포함하여 72를 나타낸다. 이제 워드 63은 3번째와 4번째 비트 위치에 1을 포함하여 값 12를 나타낸다. 만약 비트-평면이 k=3이었다면 모든 워드의 모든 비트는 좌측으로 3 비트-위치만큼 이동하게 될 것 즉, 실제로는, 23 즉 8로 곱해지게 될 것이다.
12개의 비트-평면의 본 예에서, 12개의 사이클이 수행될 것이며, 각 사이클의 결과는 누산기/버퍼에 누적될 것이다. 각 사이클은, 룩업 테이블로부터 K'(i,j,m,n) 행렬을 얻어서 위에 기술된 바와 같이 이 행렬을 이동시키는 것과, 적절한 부호를 추가(도 5에 예시되고 아래에서 기술되는)하여 로컬 버퍼/누산기에 누적시키고, 및 그 결과를 모든 비트-평면에 대하여 누적시킨 비디오 버퍼로 전송하고, p 위치만큼 우측으로 이동시키는 것을 포함한다. 이해되어야 할 점은, 각각의 X(i,j,m,n)은 연관된 대수학적 부호(양 또는 음)를 가진다는 점이다. 이들 부호는 3중 합계가 수행되기 전에 추가되어야만 한다. 12개의 사이클을 누적시키는 것은 3중의 합계: (수학식 7 참조)를 수행한다. 우측으로 p 위치만큼 이동시키는 것은 P로 나누는 것과 등가이다. 본 발명의 이러한 특정 양상은 도 3, 도 4 및 도 5와 관련하여 아래에서 논의된다.
도 3은 본 발명에 따른 디코더의 개략적인 블록도이다. 도 3에서, FGS 디코더(200)는, 기본층 스트림(210)을 수신하고 기본층 비디오 신호(215)를 출력하는 기본-층 디코더(205)와 FGS 향상 스트림(225)를 수신하고 향상 비디오 신호(230)를 출력하는 향상층 디코더(220)를 포함한다. 기본층 디코더(205)는 디멀티플렉서(235), 기본층 가변 길이 디코더(VLD: variable length decoder)(240), 역양자화기(245), IDCT 프로세서(250), 움직임 보상기(255), 기본층 프레임 메모리(260), 및 기본 비디오 재구성기(265)를 포함한다. 향상층 디코더(220)는 FGS 비트-평면 VLD(270), 비트-평면 IDCT 프로세서(275), 향상 비디오 재구성기(280), 누산기(282) 및 프레임 버퍼(285)를 포함한다.
기본층 디코더(205)는 다음과 같이 동작한다: 디멀티플렉서(235)는 기본층 스트림(210)을 수신하고 움직임 보상기(255)로 움직임 벡터(MV) 데이터(290)를 출력하고 기본층 VLD(240)으로 압축 기본층 DCT 데이터(295)를 출력한다. 기본층 VLD는 여분의 기본층 DCT를 재-생성하는데, 이는 역양자화기(245)에 의해 프로세싱되어 IDCT 프로세서(250)로 전달된다. 역양자화기(245)는 인코더에서 수행된 양자화를 해제한다. IDCT 프로세서는 IDCT를 수행하여 여분의 프레임 데이터(300)를 생성한다. 움직임 보상기(255)는 MV 데이터(290) 내에 포함된 정보를 사용하여 보상된 프레임 데이터(305)를 계산하고, 한편 기본층 VLD(240), 역양자화기(245), 및 IDCT 프로세서(250)는 기본층 DCT 데이터(295)를 프로세싱한다. 여분의 프레임 데이터(300)와 기본층 프레임 데이터(305)는 기본 비디오 재구성기(265)에 의해 서로 합쳐지고, 기본층 프레임 메모리(260) 내에 중간 결과가 저장되며, 기본 비디오 신호(215)를 생성한다. 기본 비디오 신호(215)는 향상 비디오 재구성기(280)로 송신된다. 기본 비디오 신호(215)는 디스플레이 가능한 신호이다. 즉 이 신호는 시청자에게 비디오 화상을 제공하기 위하여 디스플레이 디바이스에 의해 직접 사용될 수 있다.
향상층 디코더는 다음과 같이 동작한다: FGS 비트-평면 VLD(270)는 FGS 향상 스트림(225)을 수신하고 개별적인 런-렝쓰 코드(RLC: run-length code)를 디코딩한다. 특정 위치에서 특정 비트-평면 내의 1의 DCT 계수로 귀결되는 각각의 RLC는, (i,j) 비트-평면 셀 위치를 포함하는 위치 신호(310), 이 비트-평면 셀이 속하는 (k) 비트-평면을 포함하는 비트-평면 신호(315), 및 기여도가 추가되어야 할지 감산되어야 할지 여부를 나타내는 부호 신호(320)를 생성하며, 이들은 비트-평면 IDCT 프로세서(275)로 전달된다. IDCT 프로세서(275)는 도 4에 도시되며 아래에서 기술된다. 비트-평면 IDCT 프로세서(275)는 부호 매기는 동작과 합계를 수행하며, 이는 신호(328)로서 누산기(282)로 전달된다. 누산기(282)는 합계를 수행하고 향상 프레임 데이터(325)를 생성한다. 향상 프레임 데이터(325)와 기본 프레임 데이터(215)는 향상 비디오 재구성기(280)에 의해 서로 합쳐지고, 이는 향상된 비디오 신호(230)를 생성시킨다. 향상 비디오 신호(230)는 디스플레이가능 신호이다.
도 4는 도 3의 비트-평면 IDCT 프로세서(275)의 개략적인 블록도이다. 도 4에서, 비트-평면 IDCT 프로세서(275)는 룩업 테이블(330) 이동 레지스터(335)(또는 유사한 디바이스), 버퍼(340), 및 누산기(342)를 포함한다. 룩업 테이블(330)은 K(i,j,m,n) 값들의 행렬(위의 수학식 4 및 수학식 5를 참조)을 포함한다. 룩업 테이블(330)은 위치 신호(310)를 수신하고 이 룩업 테이블의 대응하는 (i,j) 위치에서 K'(i,j,m,n)의 값을 찾는다. 이 값은 이동 레지스터(335)로 전달되고, 이 이동 레지스터(335)에서, 이진수로서 표현되어 있으므로 도 2a와 도 2b에 도시되고 위에서 기술된 바와 같이 비트-평면 신호(315)에 응답하여 이동되는데, 이는 동작 K'(i,j,m,n)*2k를 수행하는 것과 등가이다. 대응하는 부호(+ 또는 -)가 버퍼(340) 내의 각각의 K'(i,j,m,n)에 할당된 후, 누산기/버퍼(342)는, 비트-평면 기여도가 누산되는 프레임 버퍼로 하나의 비트-평면 기여도를 전송하는 이중 합계 를 수행하여, 이동된 K(i,j)SHIFTED 값을 누적시킨다.
도 5는 본 발명에 따른 비트-평면-배향 DCT 데이터 스트림의 역변환 방법의 흐름도이다. 단계(350)에서, K'(i,j,m,n)의 룩업 테이블이, 임의의 비트-평면의 비트-평면 셀의 각각의 (i,j) 위치에서 1의 DCT 계수에 대해 생성된다. K'(i,j,m,n)의 룩업 테이블은 비트-평면 (k)에 대해 독립적이다. 단계(355)에서, VLD가 수행되고 만일 그것이 계수의 최상위비트인 경우 하나의 RLC와 (i,j) 위치, 비트-평면(k) 및 부호가 결정된다. 단계(360)에서, 탐색(lookup)이 수행되어 하나의 행렬 K'(i,j,m,n) 값이 결정된다. 단계(365)에서, 각각의 결정된 이진수로 표현된 행렬 K'(i,j,m,n) 값의 각각의 비트가 k 비트 위치만큼 더 상위 비트로 비트-이동된다. 단계(370)에서, 각각의 K'(i,j,m,n)SHIFTED에 적절한 부호가 추가되어 K"(i,j,m,n)SHIFTED 을 생성시킨다. 최종 K"(i,j,m,n)SHIFTED 값은 비트-평면 위치 (i,j)X(m,n)의 실제 기여도를 계산하기 위하여 사용된다. 단계(375)에서, K"(i,j,m,n)SHIFTED 값은 누산된다. K"(i,j,m,n)SHIFTED 값이 누산될 때 합계가 수행된다. 만약 해당 비트-평면 세트가 완료되지 않으면, 본 방법은 단계(355) 내지 단계(382)를 반복한다. 추가적인 VLC가 디코딩될 때 합계를 수행하는 것은 단계(380)과 단계(355) 사이의 이러한 반복이다. 만약 해당 비트-평면 세트가 완료되면, 단계(385)에서 X'(m,n)(이진)는 우측으로 p 위치만큼 이동되어 X(m,n)을 생성하고, 단계(390)에서 X(m,n)의 재구성이 완료됨과 함께 해당 블록이 완전히 전달된다.
그후 본 방법은 프레임의 각각의 비트-평면 세트에 대해 반복된다. 예컨대, 만약 원래의 프레임이 320 X 240 픽셀이었다면, 이 프레임에 대해 40 X 30 X 1.5 = 1800 8X8 블록(X1,5는 크로마 블록을 포함하는 것에 대한 것)이 존재한다. 동일한 룩업 테이블이 모든 블록들과 모든 프레임에 대해 사용된다.
단계(380)에서 임의의 블록의 비트-평면 세트가 완료되었는지가 체크된다.
본 발명의 실시예들에 대한 상세한 설명은 본 발명을 이해하도록 하기 위아여 위에 제공된다. 이해될 점은, 본 발명은 여기서 기술된 구체적인 실시예들로 국한되는 것이 아니며, 본 발명의 범위로부터 벗어나지 않고도, 당업자에게는 다양한 수정과, 재배열과, 대체가 가능하다고 것이 이제 명백할 것이다. 따라서, 아래의 청구범위가 본 발명의 진정한 정신과 범위 내에 포함될 모든 그러한 수정과 변경을 포괄하는 것으로 의도된다.
상술한 바와 같이, 본 발명은 변환-코딩 데이터(transform-coded data)의 프로세싱 분야에 이용가능한 것으로, 더 상세하게는, 비트-평면-배향 데이터(bit-plane-orientated data)의 역이산 코사인 변환(IDCT) 장치 및 방법 등에 이용가능하다.

Claims (25)

  1. 비디오 데이터의 프레임을 나타내는 비트-평면-배향 이산 코사인 변환으로 변환된 데이터의 역변환 방법으로서:
    비트-평면 세트의 임의의 비트-평면 내에서 비트-평면 셀의 위치에 기초하여 수치 기여도의 행렬을 포함하는 룩업 테이블을 제공하는 단계로서, 상기 수치 기여도는 비트-평면 순서에 독립적인, 룩업 테이블 제공 단계와;
    각각의 비트-평면에서 1의 이산 코사인 변환 계수를 가지는 각각의 비트-평면 셀에 대하여 상기 룩업 테이블로부터 수치 기여도를 선택하는 단계; 및
    각각의 선택된 수치 기여도의 이진 표현을 특정 비트-평면 셀이 그 일원인 비트-평면의 비트-평면 수와 동일한 비트-위치들의 수만큼 이동시키는 단계를
    포함하는, 역변환 방법.
  2. 제 1 항에 있어서, 상기 룩업 테이블은 사전-계산되는, 역변환 방법.
  3. 제 1 항에 있어서, 상기 비트-평면 수는 최상위 비트-평면으로부터 최하위 비트-평면으로 감소하는, 역변환 방법.
  4. 제 1 항에 있어서, 상기 이진 표현을 이동시키는 단계는 더 하위의 비트 위치에서 더 상위의 비트 위치로 이동시키는, 역변환 방법.
  5. 제 1 항에 있어서, 상기 픽셀 값 행렬을 계산하기 위하여 상기 계수 각각에 대해 각각의 비트-평면의 각각의 대응하는 비트-평면 셀의 상기 실제 기여도를 모든 비트-평면에 걸쳐 합산하는 단계를 더 포함하는, 역변환 방법.
  6. 제 5 항에 있어서, 상기 기여도에 대해 수학적인 양의 부호 또는 수학적인 음의 부호를 할당하는 단계를 더 포함하는, 역변환 방법.
  7. 제 1 항에 있어서, 상기 향상 비디오 데이터의 프레임은 MPEG-4 FGS 향상 데이터 스트림으로부터 디코딩되는, 역변환 방법.
  8. 비트-평면 역이산 코사인 변환 프로세서로서:
    비트 평면-세트의 임의의 비트-평면 내의 비트-평면 셀의 위치에 기초한 수치 기여도의 행렬을 포함하는 룩업 테이블로서, 상기 수치 기여도는 비트-평면 순서와는 독립적인, 룩업 테이블과;
    각각의 비트-평면에서 1의 이산 코사인 변환 계수를 가지는 각각의 비트-평면 셀에 대해 상기 룩업 테이블로부터 상기 수치 기여도를 선택하는 수단; 및
    구체적인 비트-평면 셀이 그 일원인 비트-평면의 비트-평면 수와 동일한 비트-위치의 수만큼 각각의 선택된 수치 기여도의 이진 표현을 이동시키는 수단을
    포함하는, 비트-평면 역이산 코사인 변환 프로세서.
  9. 제 8 항에 있어서, 상기 룩업 테이블은 사전-계산되는, 비트-평면 역이산 코사인 변환 프로세서.
  10. 제 8 항에 있어서, 상기 비트-평면 수는 최상위 비트-평면으로부터 최하위 비트-평면으로 감소하는, 비트-평면 역이산 코사인 변환 프로세서.
  11. 제 8 항에 있어서, 상기 이진 표현을 이동시키는 수단은 더 하위의 비트 위치에서 더 상위의 비트 위치로 이동시키는, 비트-평면 역이산 코사인 변환 프로세서.
  12. 제 8 항에 있어서, 상기 픽셀 값 행렬을 얻기 위하여 각각의 비트-평면의 각각의 대응하는 비트-평면 셀의 상기 실제 기여도를 모든 비트-평면에 걸쳐 합산하는 수단를 더 포함하는, 비트-평면 역이산 코사인 변환 프로세서.
  13. 제 11 항에 있어서, 상기 합산하는 수단은, 상기 기여도에 대해 수학적인 양의 부호 또는 수학적인 음의 부호를 할당하는 수단을 더 포함하는, 비트-평면 역이산 코사인 변환 프로세서.
  14. 정밀 입도 스케일러빌러티 디코더(fine granular scalability decoder: FGS decoder)로서:
    향상층 디코더로서:
    정밀 입도 스케일러빌러티 향상 스트림을 수신하고 디코딩하도록 적응된 정밀 입도 스케일러빌러티 비트-평면 가변 길이 디코더와;
    상기 정밀 입도 스케일러빌러티 비트-평면 가변 길이 디코더의 출력단에 연결되고 향상 프레임 데이터를 생성하도록 적응된 비트-평면 역이산 코사인 변환 프로세서; 및
    프레임 버퍼에 연결되고 상기 향상 프레임 데이터를 기본 비디오 신호와 결합하여 향상 비디오 신호를 생성하도록 적응된 향상 비디오 재구성기를
    포함하는, 향상층 디코더; 및
    기본층 스트림을 기본 비디오 신호로 디코딩하도록 적응된 기본층 디코더를
    포함하는, 정밀 입도 스케일러빌러티 디코더.
  15. 제 14 항에 있어서, 상기 비트-평면 역이산 코사인 변환 프로세서는:
    비트 평면-세트의 임의의 비트-평면 내의 비트-평면 셀의 위치에 기초한 수치 기여도의 행렬을 포함하는 룩업 테이블로서, 상기 수치 기여도는 비트-평면 순서와는 독립적인, 룩업 테이블과;
    각각의 비트-평면에서 1의 이산 코사인 변환 계수를 가지는 각각의 비트-평면 셀에 대해 상기 룩업 테이블로부터 상기 수치 기여도를 선택하는 수단; 및
    구체적인 비트-평면 셀이 그 일원인 비트-평면의 비트-평면 수와 동일한 비트-위치의 수만큼 각각의 선택된 수치 기여도의 이진 표현을 이동시키는 수단을
    포함하는, 정밀 입도 스케일러빌러티 디코더.
  16. 제 15 항에 있어서, 상기 룩업 테이블은 사전-계산되는, 정밀 입도 스케일러빌러티 디코더.
  17. 제 15 항에 있어서, 상기 비트-평면 수는 최상위 비트-평면으로부터 최하위 비트-평면으로 감소하는, 정밀 입도 스케일러빌러티 디코더.
  18. 제 15 항에 있어서, 상기 이진 표현을 이동시키는 수단은 더 하위의 비트 위치에서 더 상위의 비트 위치로 이동시키는, 정밀 입도 스케일러빌러티 디코더.
  19. 제 15 항에 있어서, 상기 픽셀 값 행렬을 얻기 위하여 각각의 비트-평면의 각각의 대응하는 비트-평면 셀의 상기 실제 기여도를 모든 비트-평면에 걸쳐 합산하는 수단를 더 포함하는, 정밀 입도 스케일러빌러티 디코더.
  20. 제 19 항에 있어서, 상기 합산하는 수단은, 상기 기여도에 대해 수학적인 양의 부호 또는 수학적인 음의 부호를 할당하는 수단을 더 포함하는, 정밀 입도 스케일러빌러티 디코더.
  21. 제 15 항에 있어서, 상기 정밀 입도 스케일러빌러티 비트-평면 가변 길이 디코더는, 구체적인 비트-평면 내의 상기 비트-평면 셀의 상기 위치를 생성하는, 정밀 입도 스케일러빌러티 디코더.
  22. 제 15 항에 있어서, 상기 비트-평면 역이산 코사인 변환 프로세서는, 구체적인 비트-평면의 상기 비트-평면 수를 생성하는, 정밀 입도 스케일러빌러티 디코더.
  23. 제 15 항에 있어서, 상기 정밀 입도 스케일러빌러티 비트-평면 가변 길이 디코더는, 상기 수학적인 양의 부호 또는 상기 수학적인 음의 부호를 생성하는, 정밀 입도 스케일러빌러티 디코더.
  24. 제 14 항에 있어서, 상기 기본층 디코더는 역이산 변환 프로세서를 포함하는, 정밀 입도 스케일러빌러티 디코더.
  25. 제 14 항에 있어서, 상기 향상층 디코더는 상기 정밀 입도 스케일러빌러티 향상 스트림에서 상기 비트-평면 세트의 손실된 비트-평면의 모든 비트-평면 셀에 대해 제로값을 생성하는, 정밀 입도 스케일러빌러티 디코더.
KR1020057010942A 2002-12-16 2003-12-12 정밀-입도 스케일러블(ｆｇｓ) 비디오 스트림의 비트-평면디코딩 시스템 및 방법 KR20050085669A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43374402P 2002-12-16 2002-12-16
US60/433,744 2002-12-16

Publications (1)

Publication Number Publication Date
KR20050085669A true KR20050085669A (ko) 2005-08-29

Family

ID=32595231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057010942A KR20050085669A (ko) 2002-12-16 2003-12-12 정밀-입도 스케일러블(ｆｇｓ) 비디오 스트림의 비트-평면디코딩 시스템 및 방법

Country Status (7)

Country Link
US (1) US20060029133A1 (ko)
EP (1) EP1576495A1 (ko)
JP (1) JP2006510302A (ko)
KR (1) KR20050085669A (ko)
CN (1) CN1726487A (ko)
AU (1) AU2003302978A1 (ko)
WO (1) WO2004055690A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736104B1 (ko) * 2006-04-06 2007-07-06 삼성전자주식회사 독립적 파싱을 지원하는 비디오 코딩 방법 및 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465318B1 (ko) * 2002-12-20 2005-01-13 학교법인연세대학교 광대역 음성신호의 송수신 장치 및 그 송수신 방법
US20050259729A1 (en) * 2004-05-21 2005-11-24 Shijun Sun Video coding with quality scalability
US20060233243A1 (en) * 2005-04-13 2006-10-19 Nokia Corporation FGS identification in scalable video coding
US7756206B2 (en) * 2005-04-13 2010-07-13 Nokia Corporation FGS identification in scalable video coding
US20070283132A1 (en) * 2006-04-06 2007-12-06 Nokia Corporation End-of-block markers spanning multiple blocks for use in video coding
CN101491097B (zh) * 2006-07-13 2011-12-14 高通股份有限公司 使用经循环对准的片段的具有细粒度可缩放性的视频编码
CN102547263B (zh) * 2010-12-27 2016-09-14 联芯科技有限公司 可变复杂度的离散余弦逆变换查表快速算法
WO2021164014A1 (zh) * 2020-02-21 2021-08-26 华为技术有限公司 视频编码方法及装置
WO2024123474A1 (en) * 2022-12-06 2024-06-13 Apple Inc. Extended bit-range in heif

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0540608A (ja) * 1990-03-16 1993-02-19 Internatl Business Mach Corp <Ibm> テーブルルツクアツプ乗算器及びその乗算方法
US5467131A (en) * 1993-12-30 1995-11-14 Hewlett-Packard Company Method and apparatus for fast digital signal decoding
US6141456A (en) * 1997-12-31 2000-10-31 Hitachi America, Ltd. Methods and apparatus for combining downsampling and inverse discrete cosine transform operations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736104B1 (ko) * 2006-04-06 2007-07-06 삼성전자주식회사 독립적 파싱을 지원하는 비디오 코딩 방법 및 장치

Also Published As

Publication number Publication date
JP2006510302A (ja) 2006-03-23
AU2003302978A1 (en) 2004-07-09
EP1576495A1 (en) 2005-09-21
US20060029133A1 (en) 2006-02-09
WO2004055690A1 (en) 2004-07-01
CN1726487A (zh) 2006-01-25

Similar Documents

Publication Publication Date Title
KR101267178B1 (ko) 비디오에 대하여 색 인핸스먼트 계층을 인코딩 및 디코딩하기 위한 방법 및 디바이스
TW278299B (ko)
JP4560033B2 (ja) ビデオまたはイメージのデータを復号化するための方法
JP4030558B2 (ja) 画像復号装置
CN102016829A (zh) 计算逆向离散余弦变换期间的误差减少
US7130876B2 (en) Systems and methods for efficient quantization
US8335811B2 (en) Method and system for high fidelity IDCT and DCT algorithms
KR20050085669A (ko) 정밀-입도 스케일러블(ｆｇｓ) 비디오 스트림의 비트-평면디코딩 시스템 및 방법
CN100534188C (zh) 一种图像压缩方法和装置
CN100409693C (zh) 用于图像和视频压缩的正交变换方法
KR20050012733A (ko) 패러미터 값들을 코드워드 인덱스들로 매핑하기 위한최적의 방법 및 시스템
CN105163130B (zh) 一种基于离散Tchebichef正交多项式的图像无损压缩方法
CN105472395B (zh) 一种基于离散Krawtchouk正交多项式的图像无损压缩方法
JP6102707B2 (ja) デジタル符号化装置
JPH04255169A (ja) 階層復元方式
AN et al. JPEG Encoder using Discrete Cosine Transform & Inverse Discrete Cosine Transform
JPH03270573A (ja) 画像データ符号化装置及び画像データ復号化装置
JPH03243066A (ja) 画像符号化方式
JPH03270571A (ja) 画像データ直交変換装置のマトリクス演算処理方式
JPH0470058A (ja) 画像データ復元方法および装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid