CN1942870A - 对矩形区域的突发存储器访问的方法 - Google Patents

对矩形区域的突发存储器访问的方法 Download PDF

Info

Publication number
CN1942870A
CN1942870A CNA2005800109925A CN200580010992A CN1942870A CN 1942870 A CN1942870 A CN 1942870A CN A2005800109925 A CNA2005800109925 A CN A2005800109925A CN 200580010992 A CN200580010992 A CN 200580010992A CN 1942870 A CN1942870 A CN 1942870A
Authority
CN
China
Prior art keywords
mentioned
data
dram
unit
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800109925A
Other languages
English (en)
Other versions
CN1942870B (zh
Inventor
田中卓敏
持田哲司
市口诚道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Eswin Computing Technology Co Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1942870A publication Critical patent/CN1942870A/zh
Application granted granted Critical
Publication of CN1942870B publication Critical patent/CN1942870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Bus Control (AREA)

Abstract

本发明的信息处理装置包括存储器1、主设备13～15以及指令处理部11，上述存储器1是具有突发模式的DRAM，该突发模式对连续的列地址的数据进行突发传输；上述主设备13～15发行访问请求；上述指令处理部11变换访问地址，该访问地址包含在各主设备所发行的访问请求中；其中至少由一个主设备访问M×N(M及N是整数)的矩形区域，上述指令处理部11变换地址，从而使得第L(L是整数)行的第K+m(K及m是整数m≤M)列的数据和第L+n(L及n是整数n≤N)行的第K列数据成为连续的列地址。

Description

对矩形区域的突发存储器访问的方法
技术领域
本发明有关从DRAM(动态随机存储器：Dynamic Random-AccessMemory)中读出图像数据中的矩形区域并处理的信息处理装置以及数据访问方法，其中DRAM具有突发模式且存储图像数据，该突发模式突发传输连续的列地址的数据。
背景技术
近年，在系统LSI(大规模集成电路)上安装有众多功能，从降低系统成本的观点来看，例如以统一内存的形态来使用DRAM的情况比较多，这就要求对于单一的DRAM要有多种多样的DRAM访问。
而且，由于安装有媒体处理等众多功能的系统LSI所需要的带宽相当宽，因此有必要进一步提高DRAM的高速化。与此相应，各存储器厂商针对DRAM的高速化进行着激烈地竞争。
然而，由于DRAM的存储单元自身的工作频率与以前无变化，因此，从系统LSI上来看，向DRAM的最小访问量在逐渐增大。为此，出现的问题是：在传送与脉冲串长度相同长度的数据时没有问题，但是在传送短数据的情况下，不必要的数据传送量就会增大，从而出现有效带宽降低。例如，在媒体处理的情况下，出现的问题是：在图像解码中所必要的运动补偿处理的有效带宽降低，不过，在以往使用容许度高的高成本DRAM是可以回避上述问题的。
并且，为了提高有效带宽，例如专利文献1中所公开的图像处理装置，通过具有高速缓存来改善有效带宽，上述高速缓存可以在存储帧数据的帧存储器中，保持帧数据中的1条带的量。
专利文献1  特开2000-175201号公报
以往，出现的课题是：在运动补偿处理中参照图像的访问是以矩形为单位的访问，即横方向的数据长为短访问，对此，在运动补偿处理中由于是将访问的单位以行单位来访问的，因此传送不必要的数据的量就会增大，导致宽带的实际效率降低。即，出现的课题是：如上所述，由于向DRAM的最小访问量在逐渐增大，因此在行方向上传送比脉冲串长度短的数据时，随着不必要的数据的传送量增大，而导致有效带宽降低。
并且，在以往出现的课题还有：DRAM的物理地址和图像数据的逻辑地址之间的地址变换，对于行方向访问为了赢得突发长进行变换，使得在行方向上的列地址成为连续的地址。为此，像在运动补偿处理中的行方向上，对比脉冲串长度短的数据进行访问时，随着不必要的数据的传送量的增大，而导致有效带宽降低。
而且，还出现这样的课题：即使是利用以条带单位对数据进行高速缓存的高速缓冲存储器，对像运动补偿处理那样的超过条带范围的矩形区域进行访问时，也不能提高有效带宽。
发明内容
本发明为了解决上述课题，其目的在于提供一种信息处理装置以及数据访问方法，即使在像运动补偿处理这样的、以矩形为单位进行访问的情况下，也可以消减不必要的数据的传送量，从而改善有效带宽。
为了达到上述目的涉及本发明的信息处理装置，其包括：具有突发模式的DRAM(动态随机存储器)，该突发模式突发传输连续的列地址的数据；一个或一个以上的数据处理单元，发行访问请求；以及地址变换单元，变换访问请求中所包含的访问地址，上述访问请求由数据处理单元所发行；上述数据处理单元中至少一个数据处理单元，访问M×N(M及N是整数)的矩形区域；上述地址变换单元变换地址，使得第L(L是整数)行的第K+m(K及m是整数m≤M)列的数据和第L+n(L及n是整数n≤N)行的第K列数据成为连续的列地址。
据此构成，对于像矩形访问这样短突发长的访问，可以消减无效的传送量，从而达到提高有效带宽的效果。
在此，也可以是这样的构成，即上述DRAM的一部分或全部的区域为帧存储器，该帧存储器存储图像数据，上述矩形区域为上述图像数据中的M像素×N行(M及N是整数)，上述数据处理单元进行运动补偿或运动检测。
并且，也可以是n＝2n’(n’是整数)。
据此构成，对于场预测的访问，可以消减不必要的传送量，从而达到提高有效带宽的效果。
在此，也可以是这样的构成，即上述数据处理单元中其它的一个数据处理单元，以行单位访问上述图像数据，并连续读出2n行的所有的数据。
据此构成，对于由上述地址变换单元所变换的DRAM，在以行单位访问的数据处理单元也可以消减无效的传送量，从而达到提高有效带宽的效果。
在此，也可以是上述数据处理单元至少以二个或二个以上宏块为单位，通过运动补偿，对所输入的流进行解码；上述DRAM存储由上述数据处理单元所解码的图像数据；上述信息处理装置还包括：存储器以及数据传送单元，上述存储器具有比上述DRAM小的上述存储容量，和高速访问速度，上述数据传送单元将数据从上述DRAM传送到上述存储器中；上述数据处理单元将上述第DRAM中所存储的图像数据作为参考数据来访问。
在此，也可以是上述DRAM中所存储的图像数据被分割为分割区域，该分割区域的大小比上述矩形区域大；上述数据传送单元根据来自上述数据处理单元的访问请求，以上述分割区域为单位，将数据从上述DRAM传送到上述存储器中。
在此，也可以是这样的构成，即上述数据传送单元具有保持上述分割区域大小的寄存器。
由于使同时传送二个或更多的矩形区域成为可能，因此可以消减无效的传送量，从而达到提高宽带实际效率的效果。
在此，也可以是上述数据传送单元，在由上述数据处理单元输出预先决定的n个的读出请求的情况下，将数据从上述DRAM传送到上述存储器中。
在此，也可以是这样的构成，即上述数据传送单元具有保持上述分割区域的大小和上述n的寄存器。
在此，也可以是上述数据传送单元，在来自上述数据处理单元的访问请求所请求的矩形区域是相邻或重叠的矩形区域的情况下，将包含所有该矩形区域的分割区域，从上述DRAM传送到上述存储器中。
在此，也可以是上述数据处理单元包括：运动矢量检测单元，从所输入的流中检测与二个或更多的宏块相对应的二个或更多的运动矢量；以及解码单元，以宏块为单位，对所输入的流进行解码，并将解码结果存储到上述DRAM中。
上述数据处理单元根据上述二个或更多的运动矢量，倒换宏块的解码顺序，使得访问上述DRAM的地址成为连续的地址。
并且，本发明的数据访问方法，访问DRAM的矩形区域，该矩形区域由图像数据中的M像素×N行构成，上述DRAM具有突发模式，并存储上述图像数据，上述突发模式对连续的列地址的数据进行突发传输，其特征在于，上述数据访问方法包括：输入步骤，输入上述矩形区域的访问请求；以及地址变换步骤，变换由访问单元所发行的访问请求中所包含的上述访问地址；在上述地址变换步骤中变换地址，使得第L(L是整数)行的第K+m(K是整数m≤M)列的数据和第L+n(L是整数n≤N)行的第K列数据成为连续的列地址。
发明效果
如上所述，根据本发明的信息处理装置以及数据访问方法，像以矩形为单位的访问那样，对于比突发长短的数据的访问，可以减少无效的传送量，从而达到提高有效带宽的效果。
附图说明
图1是示出本发明的实施方式1中信息处理装置的构成图。
图2是示出指令处理部的构成图。
图3是示出以往的地址变换的变换例的图。
图4是示出地址变换部的变换例的图。
图5是示出地址变换部的地址变换例的图。
图6是示出地址变换部的变换例的图。
图7(a)是示出为了以矩形为单位进行访问的变换例的图；图7(b)是示出在行单位上请求内存访问的主设备的访问顺序的示例图；图7(c)是示出在行单位上请求内存访问的主设备的访问顺序的示例图。
图8是示出本发明的实施方式2中的信息处理装置的构成图。
图9是示出数据传送部的传送区域的示例图。
图10是示出数据传送部的传送区域的示例图。
图11是示出数据传送部的传送区域的示例图。
图12是示出解码装置的时序图。
符号说明
1，3   存储器
2，2a  信息处理装置
4      数据传送部
10     存储器接口
11     指令处理部
12     数据处理部
13～15 请求内存访问的主设备
20    指令用总线
21    数据用总线
100   地址变换部
201   解码装置
202   运动矢量检测部
203   解码部
具体实施方式
以下，针对本发明的实施方式所涉及的信息处理装置，利用附图进行详细说明。
(实施方式1)
图1是示出本发明的实施方式1中信息处理装置的构成的方框图。此信息处理装置2包括：与外部的存储器1相连接的存储器接口10、指令处理部11、数据处理部12、主设备13～15。例如，主设备13在流的解码处理中，以矩形区域为单位访问存储器1，主设备14为了将解码图像输出到外部，而以行为单位访问存储器1。
在此图中，存储器1为DRAM，存储图像数据，此DRAM具有突发模式，该突发模式对连续的列地址的数据进行突发传输。
多个主设备13～15与共通的指令用总线20以及数据用总线21相连接，将作为请求存储器访问的指令输出到指令处理部11，并将数据输出输入到数据处理部12。来自多个主设备13～15的指令，根据优先顺序被串行化，经由存储器接口10被发送到存储器1。在写入的情况下，写入数据与指令同步，经由存储器接口10将写入数据发送到存储器1。在读取数据(read date)的情况下，指令被存储器1接受后，经过适当的时间以后，经由存储器接口10返回到数据处理部12。之后，经由数据用总线21，返回到主设备13、14、15的其中之一。
指令处理部11如图2所示，具有地址变换部100，具有将逻辑地址变换为物理地址的功能。具体而言，M像素×N行(M及N是整数)的矩形区域被访问时，地址变换部100变换地址，使得第L(L是整数)行的第K+m(K及m是整数m≤M)列的数据和第L+n(L及n是整数n≤N)行的第K列数据成为连续的列地址。图3示出了以以往的地址变换进行变换的例子，设DRAM的最小访问量为4个脉冲串的情况下，第(K+1)列的一部分数据和第(K+2)列以及第(K+3)列的所有数据则成为无效数据，从而导致有效带宽降低。另一方面，图4示出了m＝2、n＝1的情况下，在地址变换部100进行变换的例子，通过使第(K+1)列的地址与第(K+2)列的地址相连接，从而无用的传送为第(K+1)列的一部分数据和第(K+2)列的一部分数据，与图3所示的以往的变换相比，可以提高有效带宽。图5示出了地址变换部100的逻辑-物理地址变换的一个例子。
图6示出了m＝2、n＝2的情况下的地址变换部100的变换的例子。在图6中，地址以第L行、第L+2行、第L+1行、第L+3行的顺序连续而成。在将DRAM的最小访问量作为4个脉冲串的情况下，第一次访问是访问第L行和第L+2行，第二次访问是访问第L+1行和第L+3行。例如，在运动补偿处理中的场预测的情况下，所要参考的图像是在隔一行之处进行的。如果进行了如图6所示的预测，在进行运动补偿处理时，即使在场预测的情况下也可以减少无效的传送量，从而使提高有效带宽成为可能。并且，在帧预测的情况下，如果按照图6所示的附着有圆圈的数字1和2的访问连续进行的话，就没有问题。
图7示出了由主设备(例如，主设备14)进行顺序访问的图，该主设备是以行为单位进行存储器访问的，例如，主设备14。在进行上述这样的变换(参照图7(a))时，以矩形为单位和以行为单位所进行的存储器访问是DRAM上的同一区域，且以矩形为单位进行存储器访问的主设备和以行为单位进行存储器访问的主设备共同享有内存。
主设备14以行为单位，并想以例如附着有圆圈的数字1，3，…，15，2，4，6，…，16的顺序进行访问(参照图7(b))，对此，会出现获得无效的其它的行的数据的情况。对此，在本实施方式中，指令处理部11以及数据处理部12，将4个行全部访问之后(参照图7(c))，只要开始主设备的处理，就可以解除上述的不恰当的情况，在此，主设备的处理是指，以行为单位进行存储器访问请求。例如，对于解码后的结果进行过滤处理的情况下，若过滤处理为4抽头的过滤，且由于需要同时获得4个行，则采用上述的访问方法，就可以减少无效的传送量，从而使提高有效带宽成为可能。
(实施方式2)
图8是示出本发明的实施方式2中信息处理装置的构成的方框图。此信息处理装置2a包括存储器3和解码装置201。解码装置201包括：上述的指令处理部11、上述的数据处理部12、运动矢量检测部202以及解码部203，上述运动矢量检测部202从外部输入来的流中检测与二个或更多的宏块相对应的二个或更多的运动矢量；上述解码部203将输入的流以宏块为单位进行解码，并将解码结果存储到上述存储器1中。
解码装置201可以与存储器1和存储器3中的任何一个进行数据传送。存储器3的容量比存储器1的容量小。例如，存储器1为DRAM，存储器3为较高速的SRAM。解码部203通过运动补偿处理对流进行解码。在运动补偿处理中，解码部203需要将存储器1中已经解码完毕的图像数据作为参考图像，从存储器1中读出矩形区域。在此处理时，数据传送部4将存储在存储器1中的参考图像中所必需的数据，不是以矩形区域为单位，而是以分割区域为单位传送给存储器3。图9示出了由数据传送部4所传送的分割区域的例子。在此图中为了方便说明，示出了6×6个的分割区域。图9的例子中示出了以6个宏块处理时的各宏块所参考的参考图像中的参考对象。在以往的技术中，由于以宏块为单位获得了参考图像，所以将每个写有数字的矩形区域都进行传送。在本实施方式中，在分割区域参考一个或一个以上的参考图像时，数据传送部4传送该分割区域，上述分割区域是以若干个宏块为单位进行处理，预先以小于存储器3、大于矩形区域的容量来分割的区域。
例如，传送图9中所示的1000、1001、1002等分割区域。1002的情况是指，预先分割的区域的容量为存储器3的一半以下时，可以同时传送2个矩形区域。并且，不受1000、1001、1002的数据传送顺序之影响。而且，预先决定的分割大小也可以以寄存器来变更。此寄存器可以是动态变更。由于能够一次性的获得大的矩形区域，因此可以消减无效传送区域，从而使提高有效带宽成为可能。
图10示出了数据传送部4的其它的传送区域的例子。数据传送部4以低于存储器3的容量的范围，在参考预先设定的数量时进行传送。并且，预先决定的数量可以根据数据传送部4内的寄存器的设定而变更。此寄存器可以是动态变更。由于能够一次性的传送比矩形区域大的分割区域，因此可以消减由多次的传送所带来的无效传送区域，从而使提高有效带宽成为可能。
图11示出了数据传送部4的又一其它的传送区域的例子。数据传送部4以低于存储器3的容量的范围，仅在参考图像的地址为连续的情况下或重叠时，同时传送参考图像。由于能够一次性的获得到大的矩形区域，因此可以消减无效传送区域，从而使提高有效带宽成为可能。
图12示出了解码装置201的时序图。作为解码处理，如图所示大体分为4个处理。其中，在运动矢量检测部202，作为预检测处理，分析所输入的流，预先进行二个或更多的宏块量运动矢量的检测处理。在预检测处理检测出二个或更多的宏块的运动矢量以后，解码部203根据检测出的运动矢量的值，倒换宏块的解码顺序，对之后的VLD(可变长代码解码)、IDCT(逆离散余弦变换)、MC(运动补偿)处理进行流水线处理，使得应该参考的矩形区域的地址成为连续的地址。此时，运动补偿处理按照传送来的宏块的顺序，进行将参考图像从存储器中取出的处理，为了预先使参考图像的地址成为连续地址，而倒换宏块的顺序，由于在一次分割区域传送中可以含有二个或更多的矩形区域，因此可以消减无效传送区域，从而使提高有效带宽成为可能。
产业上利用的可能性
本发明能够适用于具有DRAM的信息处理装置，上述DRAM具有突发模式且可以存储图像数据，上述突发模式对连续的列地址的数据进行突发传输；例如，适用于播放被压缩编码了的流的网络终端、可以记录播放DTV(数字电视)动画的数字照相机、付有照相机的移动电话、DVD录像/播放机器、PDA(个人数字助理)以及个人电脑等。
权利要求书(按照条约第19条的修改)
1.(修改)一种信息处理装置，其特征在于，包括：DRAM(动态随机存储器)，具有突发模式，该突发模式突发传输连续的列地址的数据；
一个或一个以上的数据处理单元，发行访问请求；以及
地址变换单元，变换访问请求中所包含的访问地址，上述访问请求由数据处理单元所发行；
上述数据处理单元中至少一个数据处理单元，访问M×N(M及N是整数)的矩形区域；
上述地址变换单元变换地址，使得第L(L是整数)行的第K+m(K及m是整数m≤M)列的数据和第L+n(L及n是整数n≤N)行的第K列数据成为连续的列地址；
上述DRAM的一部分或全部的区域为帧存储器，该帧存储器存储图像数据，上述矩形区域为上述图像数据中的M像素×N行，上述数据处理单元进行运动补偿或运动检测；
n＝2n′(n′是整数)。
2.(修改)根据权利要求1所述的信息处理装置，其特征在于，上述数据处理单元中其它的一个数据处理单元，以行单位访问上述图像数据，并连续读出2n行的所有的数据。
3.(修改)根据权利要求1所述的信息处理装置，其特征在于，
上述数据处理单元至少以二个或二个以上宏块为单位，通过运动补偿，对所输入的流进行解码；
上述DRAM存储由上述数据处理单元所解码的图像数据；
上述信息处理装置还包括：存储器以及数据传送单元，上述存储器具有比上述DRAM小的存储容量和高速访问速度，上述数据传送单元将数据从上述DRAM传送到上述存储器中；
上述数据处理单元将上述第DRAM中所存储的图像数据作为参考数据来访问。
4.(修改)根据权利要求3所述的信息处理装置，其特征在于，
上述DRAM中所存储的图像数据被分割为传送区域，该传送区域的大小比上述矩形区域大；
上述数据传送单元根据来自上述数据处理单元的访问请求，以上述传送区域为单位，将数据从上述DRAM传送到上述存储器中。
5.(修改)根据权利要求3所述的信息处理装置，其特征在于，
上述数据传送单元根据来自上述数据处理单元的访问请求，以传送区域为单位，将数据从上述DRAM传送到存储器，上述传送区域为圈围二个或更多的矩形区域的最小区域。
6.(修改)根据权利要求4所述的信息处理装置，其特征在于，
上述数据传送单元具有保持上述传送区域大小的寄存器。
7.(修改)根据权利要求4或5所述的信息处理装置，其特征在于，
上述数据传送单元，在由上述数据处理单元输出预先决定的n1个的访问请求的情况下，将数据从上述DRAM传送到上述存储器中。
8.(修改)根据权利要求7所述的信息处理装置，其特征在于，
上述数据传送单元具有保持上述传送区域的大小和上述n1的寄存器。
9.(修改)根据权利要求4或5所述的信息处理装置，其特征在于，
上述数据传送单元，在来自上述数据处理单元的访问请求所请求的矩形区域是相邻或重叠的矩形区域的情况下，将包含所有该矩形区域的分割区域，从上述DRAM传送到上述存储器中。
10.(修改)根据权利要求4所述的信息处理装置，其特征在于，上述数据处理单元包括：
运动矢量检测单元，从所输入的流中检测与二个或更多的宏块相对应的二个或更多的运动矢量；以及
解码单元，以宏块为单位，对所输入的流进行解码，并将解码结果存储到上述DRAM中；
上述数据处理单元根据上述二个或更多的运动矢量，倒换宏块的解码顺序，使得访问上述DRAM的地址成为连续的地址。
11.(修改)一种数据访问方法，访问DRAM的矩形区域，该矩形区域由图像数据中的M像素×N行构成，上述DRAM具有突发模式，并存储上述图像数据，上述突发模式对连续的列地址的数据进行突发传输，其特征在于，
上述数据访问方法包括：
输入步骤，输入上述矩形区域的访问请求；以及
地址变换步骤，变换由访问单元所发行的访问请求中所包含的上述访问地址；
在上述地址变换步骤中变换地址，使得第L(L是整数)行的第K+m(K是整数m≤M)列的数据和第L+n(L是整数n≤N)行的第K列数据成为连续的列地址；
上述DRAM的一部分或全部的区域为帧存储器，该帧存储器存储图像数据，上述矩形区域为上述图像数据中的M像素×N行，上述数据处理单元进行运动补偿或运动检测；
n＝2n′(n′是整数)。
12.(删除)

Claims (12)

1.一种信息处理装置，其特征在于，包括：
DRAM(动态随机存储器)，具有突发模式，该突发模式突发传输连续的列地址的数据；
一个或一个以上的数据处理单元，发行访问请求；以及
地址变换单元，变换访问请求中所包含的访问地址，上述访问请求由数据处理单元所发行；
上述数据处理单元中至少一个数据处理单元，访问M×N(M及N是整数)的矩形区域；
上述地址变换单元变换地址，使得第L(L是整数)行的第K+m(K及m是整数m≤M)列的数据和第L+n(L及n是整数n≤N)行的第K列数据成为连续的列地址。
2.根据权利要求1所述的信息处理装置，其特征在于，
上述DRAM的一部分或全部的区域为帧存储器，该帧存储器存储图像数据，上述矩形区域为上述图像数据中的M像素×N行(M及N是整数)，上述数据处理单元进行运动补偿或运动检测。
3.根据权利要求2所述的信息处理装置，其特征在于，n＝2n’(n’是整数)。
4.根据权利要求2所述的信息处理装置，其特征在于，
上述数据处理单元中其它的一个数据处理单元，以行单位访问上述图像数据，并连续读出2n行的所有的数据。
5.根据权利要求2所述的信息处理装置，其特征在于，
上述数据处理单元至少以二个或二个以上宏块为单位，通过运动补偿，对所输入的流进行解码；
上述DRAM存储由上述数据处理单元所解码的图像数据；
上述信息处理装置还包括：存储器以及数据传送单元，上述存储器具有比上述DRAM小的存储容量和高速访问速度，上述数据传送单元将数据从上述DRAM传送到上述存储器中；
上述数据处理单元将上述第DRAM中所存储的图像数据作为参考数据来访问。
6.根据权利要求5所述的信息处理装置，其特征在于，
上述DRAM中所存储的图像数据被分割为分割区域，该分割区域的大小比上述矩形区域大；
上述数据传送单元根据来自上述数据处理单元的访问请求，以上述分割区域为单位，将数据从上述DRAM传送到上述存储器中。
7.根据权利要求6所述的信息处理装置，其特征在于，
上述数据传送单元具有保持上述分割区域大小的寄存器。
8.根据权利要求5所述的信息处理装置，其特征在于，
上述数据传送单元，在由上述数据处理单元输出预先决定的n个的读出请求的情况下，将数据从上述DRAM传送到上述存储器中。
9.根据权利要求8所述的信息处理装置，其特征在于，
上述数据传送单元具有保持上述分割区域的大小和上述n的寄存器。
10.根据权利要求5所述的信息处理装置，其特征在于，
上述数据传送单元，在来自上述数据处理单元的访问请求所请求的矩形区域是相邻或重叠的矩形区域的情况下，将包含所有该矩形区域的分割区域，从上述DRAM传送到上述存储器中。
11.根据权利要求6所述的信息处理装置，其特征在于，
上述数据处理单元包括：
运动矢量检测单元，从所输入的流中检测与二个或更多的宏块相对应的二个或更多的运动矢量；以及
解码单元，以宏块为单位，对所输入的流进行解码，并将解码结果存储到上述DRAM中；
上述数据处理单元根据上述二个或更多的运动矢量，倒换宏块的解码顺序，使得访问上述DRAM的地址成为连续的地址。
12.一种数据访问方法，访问DRAM的矩形区域，该矩形区域由图像数据中的M像素×N行构成，上述DRAM具有突发模式，并存储上述图像数据，上述突发模式对连续的列地址的数据进行突发传输，其特征在于，
上述数据访问方法包括：
输入步骤，输入上述矩形区域的访问请求；以及
地址变换步骤，变换由访问单元所发行的访问请求中所包含的上述访问地址；
在上述地址变换步骤中变换地址，使得第L(L是整数)行的第K+m(K是整数m≤M)列的数据和第L+n(L是整数n≤N)行的第K列数据成为连续的列地址。
CN2005800109925A 2004-04-15 2005-03-18 信息处理装置及数据访问方法 Active CN1942870B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004120740 2004-04-15
JP120740/2004 2004-04-15
PCT/JP2005/004966 WO2005109205A1 (ja) 2004-04-15 2005-03-18 矩形領域に対するバーストメモリアクセス方法

Publications (2)

Publication Number Publication Date
CN1942870A true CN1942870A (zh) 2007-04-04
CN1942870B CN1942870B (zh) 2010-05-12

Family

ID=35320380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800109925A Active CN1942870B (zh) 2004-04-15 2005-03-18 信息处理装置及数据访问方法

Country Status (6)

Country Link
US (1) US7852343B2 (zh)
EP (1) EP1736883A4 (zh)
JP (1) JPWO2005109205A1 (zh)
KR (1) KR20060123632A (zh)
CN (1) CN1942870B (zh)
WO (1) WO2005109205A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996142A (zh) * 2010-11-17 2011-03-30 北京炬力北方微电子有限公司 一种访问存储器的方法及装置
CN102884794A (zh) * 2011-03-07 2013-01-16 松下电器产业株式会社 运动补偿装置、运动图像编码装置、运动图像解码装置、运动补偿方法、程序、以及集成电路
CN102369552B (zh) * 2009-01-12 2014-11-05 布瑞科技股份有限公司 存储器子系统

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8504992B2 (en) 2003-10-31 2013-08-06 Sonics, Inc. Method and apparatus for establishing a quality of service model
US8407433B2 (en) * 2007-06-25 2013-03-26 Sonics, Inc. Interconnect implementing internal controls
US9087036B1 (en) 2004-08-12 2015-07-21 Sonics, Inc. Methods and apparatuses for time annotated transaction level modeling
WO2007074555A1 (ja) * 2005-12-26 2007-07-05 Matsushita Electric Industrial Co., Ltd. コマンド処理装置、方法、及び集積回路装置
US7930439B2 (en) 2006-03-31 2011-04-19 Panasonic Corporation Command output control apparatus
JP4182442B2 (ja) 2006-04-27 2008-11-19 ソニー株式会社 画像データの処理装置、画像データの処理方法、画像データの処理方法のプログラム及び画像データの処理方法のプログラムを記録した記録媒体
JP4682384B2 (ja) * 2006-07-11 2011-05-11 株式会社メガチップス １／４画素輝度用動き予測機構、組合せ輝度用動き予測機構、及び組合せ輝度・色差用動き予測機構
EP2045722A4 (en) * 2006-07-20 2010-07-21 Nec Corp MEMORY ACCESS CONTROL DEVICE, MEMORY ACCESS CONTROL METHOD, DATA STORAGE METHOD, AND MEMORY ACCESS CONTROL PROGRAM
JP4535047B2 (ja) * 2006-09-06 2010-09-01 ソニー株式会社 画像データ処理方法、画像データ処理方法のプログラム、画像データ処理方法のプログラムを記録した記録媒体及び画像データ処理装置
US8868397B2 (en) 2006-11-20 2014-10-21 Sonics, Inc. Transaction co-validation across abstraction layers
KR20090065504A (ko) * 2006-12-25 2009-06-22 파나소닉 주식회사 메모리 제어 장치, 메모리 장치 및 메모리 제어 방법
US8108648B2 (en) * 2007-06-25 2012-01-31 Sonics, Inc. Various methods and apparatus for address tiling
US8438320B2 (en) * 2007-06-25 2013-05-07 Sonics, Inc. Various methods and apparatus for address tiling and channel interleaving throughout the integrated system
JP5204777B2 (ja) * 2007-12-21 2013-06-05 パナソニック株式会社 メモリ装置及びその制御方法
KR100924710B1 (ko) * 2008-02-29 2009-11-04 한국과학기술연구원 어드레스 부여 방법 및 이미지를 메모리에 읽고 쓰는 방법
JP5605225B2 (ja) * 2008-10-10 2014-10-15 日本電気株式会社 メモリ制御装置、メモリマッピング方法、及び、プログラム
US8972995B2 (en) 2010-08-06 2015-03-03 Sonics, Inc. Apparatus and methods to concurrently perform per-thread as well as per-tag memory access scheduling within a thread and across two or more threads
US9319880B2 (en) * 2010-09-15 2016-04-19 Intel Corporation Reformatting data to decrease bandwidth between a video encoder and a buffer
KR101782373B1 (ko) 2010-11-10 2017-09-29 삼성전자 주식회사 Ｘ-ｙ 스택 메모리를 이용한 컴퓨팅 장치 및 방법
US20120143824A1 (en) 2010-12-02 2012-06-07 Microsoft Corporation Protecting files that include editable metadata
JP4982907B2 (ja) * 2010-12-07 2012-07-25 株式会社メガチップス １／４画素色差用動き予測機構及び１／４画素輝度・色差用動き予測機構
US9396109B2 (en) * 2013-12-27 2016-07-19 Qualcomm Incorporated Method and apparatus for DRAM spatial coalescing within a single channel

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2657978A1 (fr) * 1990-02-02 1991-08-09 Philips Electronique Lab Procede de stockage en memoire pour le traitement d'images, et dispositif pour la mise en óoeuvre du procede.
JP3001763B2 (ja) * 1994-01-31 2000-01-24 富士通株式会社 画像処理システム
JP3686155B2 (ja) * 1996-03-21 2005-08-24 株式会社ルネサステクノロジ 画像復号装置
KR100440522B1 (ko) * 1996-08-29 2004-10-15 마츠시타 덴끼 산교 가부시키가이샤 화상메모리특유의하드웨어스펙에기인하는각종지연요인을저장방식및판독방식의개선에의해극복한화상복호장치및화상메모리
JPH10191236A (ja) * 1996-12-25 1998-07-21 Nec Corp 画像処理装置及び画像データメモリ配置方法
US6205181B1 (en) * 1998-03-10 2001-03-20 Chips & Technologies, Llc Interleaved strip data storage system for video processing
US6075889A (en) * 1998-06-12 2000-06-13 Eastman Kodak Company Computing color specification (luminance and chrominance) values for images
JP2000175201A (ja) 1998-12-04 2000-06-23 Sony Corp 画像処理装置及び方法、並びに提供媒体
US6791625B1 (en) * 1998-12-15 2004-09-14 Matsushita Electric Industrial Co., Ltd. Video processing apparatus for performing address generation and control, and method therefor
US6353438B1 (en) * 1999-02-03 2002-03-05 Artx Cache organization—direct mapped cache
US6750909B1 (en) * 1999-03-26 2004-06-15 Texas Instruments Incorporated Image buffer between burst memory and data processor with multiple access modes set by the data processor
JP2000348168A (ja) * 1999-06-01 2000-12-15 Sony Corp 画像処理装置および方法、並びに媒体
WO2000062550A1 (en) 1999-04-13 2000-10-19 Sony Corporation Video processing device and method, and medium
JP2001202243A (ja) * 1999-04-30 2001-07-27 Hitachi Ltd データ処理装置
US6807311B1 (en) * 1999-07-08 2004-10-19 Ati International Srl Method and apparatus for compressing and storing image data
ATE491307T1 (de) 2001-01-12 2010-12-15 Nxp Bv Einheit und verfahren zur speicheradressenübersetzung und bildverarbeitungsvorrichtung mit einer solchen einheit
WO2003001449A2 (en) * 2001-06-11 2003-01-03 Silicon Optix Inc. Method and system for processing two-dimensional image data
WO2003053066A1 (en) * 2001-12-17 2003-06-26 Microsoft Corporation Skip macroblock coding
US6965980B2 (en) * 2002-02-14 2005-11-15 Sony Corporation Multi-sequence burst accessing for SDRAM
JP3858845B2 (ja) * 2003-04-02 2006-12-20 ソニー株式会社 圧縮符号化装置及び方法、記録装置及び方法
US7453940B2 (en) * 2003-07-15 2008-11-18 Lsi Corporation High quality, low memory bandwidth motion estimation processor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102369552B (zh) * 2009-01-12 2014-11-05 布瑞科技股份有限公司 存储器子系统
CN101996142A (zh) * 2010-11-17 2011-03-30 北京炬力北方微电子有限公司 一种访问存储器的方法及装置
CN101996142B (zh) * 2010-11-17 2013-01-02 北京炬力北方微电子有限公司 一种访问存储器的方法及装置
CN102884794A (zh) * 2011-03-07 2013-01-16 松下电器产业株式会社 运动补偿装置、运动图像编码装置、运动图像解码装置、运动补偿方法、程序、以及集成电路
CN102884794B (zh) * 2011-03-07 2016-08-10 松下知识产权经营株式会社 运动补偿装置、运动图像编码装置、运动图像解码装置、运动补偿方法、以及集成电路

Also Published As

Publication number Publication date
EP1736883A1 (en) 2006-12-27
US7852343B2 (en) 2010-12-14
KR20060123632A (ko) 2006-12-01
US20070208919A1 (en) 2007-09-06
WO2005109205A1 (ja) 2005-11-17
EP1736883A4 (en) 2008-12-10
CN1942870B (zh) 2010-05-12
JPWO2005109205A1 (ja) 2008-03-21

Similar Documents

Publication Publication Date Title
CN1942870A (zh) 对矩形区域的突发存储器访问的方法
US9351003B2 (en) Context re-mapping in CABAC encoder
CN1719435A (zh) 执行离散余弦转换/反离散余弦转换的装置及其方法
CN100351814C (zh) 用于依据存储器访问模式执行数据存取的装置和方法
CN1655593A (zh) 用直接存储器访问翻转或旋转数字图像的相机接口和方法
JP2005532768A5 (zh)
CN1604055A (zh) 利用永久历史页表数据预取数据到高速缓存的装置和方法
CN1100872A (zh) 用于再生预测编码的视频信号的装置和方法
CN101079249A (zh) 具有图像缓存存储器的图像显示设备
CN1791219A (zh) 用于片上系统的双层总线结构
CN1737943A (zh) 存储器接口和数据处理系统
CN1825964A (zh) 片上处理视频数据的方法和系统
JP2010187169A (ja) 画像処理装置及びその画像処理方法
CN1969299A (zh) 图像生成装置及图像生成方法
CN1262934C (zh) 具有不同资源访问方案的系统集成代理程序
US20190116362A1 (en) Video encoding device and encoder
US8514237B2 (en) Two dimensional memory caching apparatus for high definition video
CN1949858A (zh) 图像处理设备、图像拍摄设备以及图像处理方法
CN101448061A (zh) 一种图像处理装置及方法
CN1286323C (zh) 帧场视频解码中运动矢量存取的控制装置及其方法
CN103152572B (zh) 一种节省带宽的屏幕显示控制方法及电路
CN1154941C (zh) 数据传送方法及设备
CN102055976A (zh) 存储器存取控制设备及其方法
CN1570897A (zh) 总线控制器
CN1308877C (zh) 存储设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151106

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210224

Address after: 2179, 2nd floor, building D, 33, 99 Kechuang 14th Street, economic and Technological Development Zone, Daxing District, Beijing (centralized office area)

Patentee after: Beijing yisiwei Computing Technology Co.,Ltd.

Address before: Kanagawa Prefecture, Japan

Patentee before: SOCIONEXT Inc.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: No. 2179, 2nd Floor, Building D, Building 33, No. 99, Kechuang 14th Street, Economic and Technological Development Zone, Daxing District, Beijing 100176 (centralized office area)

Patentee after: Beijing ESWIN Computing Technology Co.,Ltd.

Address before: No. 2179, 2nd Floor, Building D, Building 33, No. 99, Kechuang 14th Street, Economic and Technological Development Zone, Daxing District, Beijing 100176 (centralized office area)

Patentee before: Beijing yisiwei Computing Technology Co.,Ltd.