KR20060123632A - 직사각형 영역에 대한 버스트 메모리 액세스 방법 - Google Patents

직사각형 영역에 대한 버스트 메모리 액세스 방법 Download PDF

Info

Publication number
KR20060123632A
KR20060123632A KR1020067018949A KR20067018949A KR20060123632A KR 20060123632 A KR20060123632 A KR 20060123632A KR 1020067018949 A KR1020067018949 A KR 1020067018949A KR 20067018949 A KR20067018949 A KR 20067018949A KR 20060123632 A KR20060123632 A KR 20060123632A
Authority
KR
South Korea
Prior art keywords
data
dram
memory
access
processing apparatus
Prior art date
Application number
KR1020067018949A
Other languages
English (en)
Inventor
다카하루 다나카
데츠지 모치다
노부유키 이치구치
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20060123632A publication Critical patent/KR20060123632A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Bus Control (AREA)

Abstract

본 발명의 정보 처리 장치는, 연속하는 칼럼 어드레스의 데이터를 버스트 전송하는 버스트 모드를 갖는 DRAM인 메모리(1)와, 액세스 요구를 발행하는 마스터(13∼15), 각 마스터에서 발행된 액세스 요구에 포함되는 액세스 어드레스를 변환하는 커맨드 처리부(11)를 구비하고, 적어도 하나의 마스터는, M×N(M 및 N은 정수)의 직사각형 영역을 액세스하고, 상기 커맨드 처리부(11)는, 제L(L은 정수)라인의 K+m(K 및 m은 정수로 m≤M)번째 칼럼의 데이터와 제L+n(L 및 n은 정수로 n≤N)라인의 K번째 칼럼의 데이터가 연속하는 칼럼 어드레스가 되도록 어드레스를 변환한다.

Description

직사각형 영역에 대한 버스트 메모리 액세스 방법{BURST MEMORY ACCESS METHOD TO RECTANGULAR AREA}
본 발명은, 연속하는 칼럼 어드레스의 데이터를 버스트 전송하는 버스트 모드를 갖고 화상 데이터를 기억하는 DRAM으로부터, 화상 데이터 중의 직사각형 영역을 독출하여 처리하는 정보 처리 장치 및 데이터 액세스 방법에 관한 것이다.
최근, 시스템 LSI에서는 복수의 기능이 탑재되지만, 시스템 비용 저감의 관점에서, DRAM을 예를 들면 유니파이드 메모리와 같은 형태로 사용하는 경우도 많고, 단일한 DRAM에 대해서 다종 다양한 DRAM 액세스 요구가 이루어지는 경우가 많아지고 있다.
또, 미디어 처리 등의 복수의 기능이 탑재되는 시스템 LSI는 높은 밴드폭을 요구하므로, 점점 더 DRAM의 고속화를 필요로 하고 있다. 이에 따라, 각 메모리 메이커는 DRAM의 고속화를 위해 활발히 경쟁을 벌이고 있다.
그러나, DRAM의 메모리 셀 자체의 동작 주파수는 이전과 변함이 없기 때문에, 시스템 LSI에서 보았을 경우, DRAM으로의 최소 액세스 사이즈가 점점 커지고 있다. 이 때문에, 버스트 길이에 상당하는 긴 데이터를 전송하는 경우는 문제가 없지만, 짧은 데이터를 전송하는 경우에는, 불필요한 데이터의 전송량이 커져, 실 효 밴드폭이 저하한다는 문제가 있다. 예를 들면, 미디어 처리의 경우, 비디오 디코드에서 필요한 움직임 보상 처리의 실효 밴드폭 저하가 문제가 되지만, 종래는 이것을 허용하는 고비용의 DRAM을 사용함으로써 회피하고 있다.
또, 실효 밴드폭을 향상시키기 위해서 예를 들면 특허문헌 1에 개시된 화상 처리 장치는, 프레임 데이터를 기억하는 프레임 메모리로부터, 프레임 데이터 중의 1슬라이스분을 유지하는 캐시 메모리를 구비함으로써, 실행 밴드폭의 개선을 도모하고 있다.
특허문헌 1 : 일본국 특개 2000-175201호 공보
종래는, 움직임 보상 처리에서는 참조 화상의 액세스가 직사각형 단위의 액세스, 요컨대 횡방향의 데이터 길이가 짧은 액세스인 것에 반해서, 움직임 보상 처리로 액세스하는 단위를 라인 단위로 액세스하고 있기 때문에, 불필요한 데이터 전송량이 커져, 실효 밴드폭이 저하한다는 과제가 있다. 즉, 전술한 바와 같이 DRAM으로의 최소 액세스 사이즈가 점점 커지고 있기 때문에, 라인 방향으로 버스트 길이보다도 짧은 데이터를 전송하는 경우에, 불필요한 데이터 전송량이 커져, 실효 밴드폭이 저하한다는 과제가 있다.
또 종래, DRAM의 물리 어드레스와 화상 데이터의 논리 어드레스 사이의 어드레스 매핑은, 라인 방향 액세스에 대해서 버스트 길이를 벌기 위해서, 라인 방향으로 칼럼 어드레스가 연속하도록 매핑되어 있다. 이 때문에, 움직임 보상 처리와 같은 라인 방향으로 버스트 길이보다도 짧은 데이터에 대한 액세스에서는, 불필요한 데이터 전송량이 커져, 실효 밴드폭이 저하한다는 과제가 있다.
또한, 슬라이스 단위로 데이터를 캐시하는 캐시 메모리를 이용해도, 움직임 보상 처리와 같이 슬라이스의 범위를 넘는 직사각형 영역의 액세스에 대해서는 실효 밴드폭을 향상할 수 없다는 과제가 있다.
본 발명은, 상기 과제를 해결하는 것으로, 움직임 보상 처리와 같이 액세스가 직사각형 단위인 경우에도, 불필요한 데이터의 전송량을 삭감하여, 실효 밴드폭을 개선한 정보 처리 장치 및 데이터 액세스 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서 본 발명의 정보 처리 장치는, 연속하는 칼럼 어드레스의 데이터를 버스트 전송하는 버스트 모드를 갖는 DRAM과, 액세스 요구를 발행하는 하나 이상의 데이터 처리 수단과, 데이터 처리 수단에서 발행된 액세스 요구에 포함되는 액세스 어드레스를 변환하는 어드레스 변환 수단을 구비하고, 상기 데이터 처리 수단 중 적어도 하나의 데이터 처리 수단은, 상기 화상 데이터 중 M×N(M 및 N은 정수)의 직사각형 영역을 액세스하고, 상기 어드레스 변환 수단은, 제L(L은 정수)라인의 K+m(K 및 m은 정수로 m≤M)번째 칼럼의 데이터와 제L+n(L 및 n은 정수로 n≤N)라인의 K번째 칼럼의 데이터가 연속하는 칼럼 어드레스가 되도록 어드레스를 변환한다.
이 구성에 의하면, 직사각형 액세스와 같은 짧은 버스트 길이의 액세스에 대해서, 무효한 전송량을 삭감할 수 있어, 실효 밴드폭을 향상시킨다는 효과가 있다.
여기에서, 상기 DRAM의 일부 또는 모든 영역은, 상기 화상 데이터를 축적하는 프레임 메모리이고, 상기 직사각형 영역은, 상기 화상 데이터 중 M픽셀×N라인(M 및 N은 정수)이며, 상기 데이터 처리 수단은, 움직임 보상 또는 움직임 검출을 행하는 구성이어도 된다.
여기에서 n=2n'이어도 된다.
이 구성에 의하면, 필드 예측의 액세스에 대해서, 불필요한 전송량을 삭감할 수 있어, 실효 밴드폭을 향상시킨다는 효과가 있다.
여기에서, 상기 데이터 처리 수단 중 다른 하나의 데이터 처리 수단은, 상기 화상 데이터를 라인 단위로 액세스하고, 2n라인 모두의 데이터를 연속하여 독출하는 구성이어도 된다.
이 구성에 의하면, 상기의 어드레스 변환 수단에 의해 매핑되는 DRAM에 대해서 라인 단위로 액세스하는 데이터 처리 수단에 있어서도 무효한 전송량을 삭감할 수 있어, 실효 밴드폭을 향상시킨다는 효과가 있다.
여기에서, 상기 데이터 처리 수단은, 입력된 스트림을 적어도 2매크로 블록 이상의 단위로 움직임 보상에 의해 복호하고, 상기 DRAM은, 상기 데이터 처리 수단에 의해 복호된 화상 데이터를 저장하고, 상기 정보 처리 장치는, 또한 상기 DRAM보다도 작은 기억 용량과 고속인 액세스 속도를 갖는 메모리와, 상기 DRAM에서 상기 메모리로 데이타를 전송하는 데이터 전송 수단을 구비하며, 상기 데이터 처리 수단은, 상기 DRAM에 저장된 화상 데이터를 참조 데이터로서 액세스하도록 해도 된다.
여기에서, 상기 DRAM에 저장된 화상 데이터는, 직사각형 영역의 사이즈보다도 큰 분할 영역으로 분할되고, 상기 데이터 전송 수단은, 상기 데이터 처리 수단으로부터의 액세스 요구에 의거하여, 상기 DRAM으로부터 메모리에 상기 분할 영역 단위로 데이터를 전송하도록 해도 된다.
여기에서, 상기 데이터 전송 수단은, 상기 분할 영역의 사이즈를 유지하는 레지스터를 갖는 구성으로 해도 된다.
복수의 직사각형 영역을 동시에 전송하는 것이 가능해지기 때문에, 무효한 전송량을 삭감할 수 있어, 실효 밴드폭을 향상시키는 효과가 있다.
여기에서, 상기 데이터 전송 수단은, 상기 데이터 처리 수단으로부터 미리 결정된 n개의 독출 요구가 출력되었을 때, 상기 DRAM으로부터 상기 메모리로 데이터를 전송하도록 해도 된다.
여기에서, 상기 데이터 전송 수단은, 상기 분할 영역의 사이즈와 상기 n을 유지하는 레지스터를 갖는 구성으로 해도 된다.
여기에서, 상기 데이터 전송 수단은, 상기 데이터 처리 수단으로부터의 액세스 요구가 인접 또는 겹치는 직사각형 영역을 요구하는 경우는, 당해 직사각형 영역 모두를 포함하는 분할 영역을, 상기 DRAM에서 상기 메모리로 전송하도록 해도 된다.
여기에서, 상기 데이터 처리 수단은, 입력된 스트림으로부터 복수의 매크로 블록에 대응하는 복수의 움직임 벡터를 검출하는 움직임 벡터 검출 수단과, 입력된 스트림을 매크로 블록 단위로 복호하여, 복호 결과를 상기 DRAM에 저장하는 복호 수단을 구비하고,
상기 복수의 움직임 벡터에 의거하여, 상기 DRAM으로 액세스하는 어드레스가 연속이 되도록 매크로 블록의 복호화의 순서를 교체하도록 해도 된다.
또, 본 발명의 데이터 액세스 방법은, 연속하는 칼럼 어드레스의 데이터를 버스트 전송하는 버스트 모드를 갖고 화상 데이터를 기억하는 DRAM으로부터, 상기 화상 데이터 중 M픽셀×N라인으로 이루어지는 직사각형 영역을 액세스하는 데이터 액세스 방법으로서, 상기 직사각형 영역의 액세스 요구를 입력하는 입력 단계와, 액세스 수단에서 발행된 액세스 요구에 포함되는 상기 액세스 어드레스를 변환하는 어드레스 변환 단계를 갖고, 상기 어드레스 변환 단계에 있어서, 제L(L은 정수)라인의 K+m(K는 정수로 m≤M)번째 칼럼의 데이터와 제L+n(L은 정수 n≤N)라인의 K번째 칼럼의 데이터가 연속하는 칼럼 어드레스가 되도록 어드레스를 변환한다.
(발명의 효과)
이상과 같이, 본 발명의 정보 처리 장치 및 데이터 액세스 방법에 의하면, 직사각형 액세스와 같은 버스트 길이보다도 짧은 데이터의 액세스에 대해서, 무효한 전송량을 삭감할 수 있어, 실효 밴드폭을 향상시키는 효과가 있다.
도 1은 본 발명의 실시 형태 1에 의한 정보 처리 장치의 구성도이다.
도 2는 커맨드 처리부의 구성도이다.
도 3은 종래의 어드레스 변환의 매핑예를 도시하는 도면이다.
도 4는 어드레스 변환부의 매핑예를 도시하는 도면이다.
도 5는 어드레스 변환부의 어드레스 변환예를 도시하는 도면이다.
도 6은 어드레스 변환부의 매핑예를 도시하는 도면이다.
도 7(a)는 직사각형 단위로 액세스하기 위한 매핑예를, 도 7(b)는 라인 단위로 메모리 액세스를 요구하는 마스터의 액세스 순서예를, 도 7(c)는 라인 단위로 메모리 액세스를 요구하는 마스터의 액세스 순서예를 도시하는 도면이다.
도 8은 본 발명의 실시 형태 2에 의한 정보 처리 장치의 구성도이다.
도 9는 데이터 전송부의 전송 영역예를 도시하는 도면이다.
도 10은 데이터 전송부의 전송 영역예를 도시하는 도면이다.
도 11은 데이터 전송부의 전송 영역예를 도시하는 도면이다.
도 12는 복호화 장치의 타이밍 차트를 도시하는 도면이다.
(부호의 설명)
1, 3…메모리 2, 2a…정보 처리 장치
4…데이터 전송부 10…메모리 인터페이스
11…커맨드 처리부 12…데이터 처리부
13∼15…메모리 액세스 요구 마스터 20…커맨드용 버스
21…데이터용 버스 100…어드레스 변환부
201…복호화 장치 202…움직임 벡터 검출부
203…복호부
이하, 본 발명의 실시 형태에 있어서의 정보 처리 장치에 대해 도면에 의거하여 상세하게 설명한다.
(실시 형태 1)
도 1은 본 발명의 실시 형태 1에 있어서의 정보 처리 장치의 구성을 도시하는 블록도이다. 이 정보 처리 장치(2)는, 외부의 메모리(1)에 접속되는 메모리 인터페이스(10), 커맨드 처리부(11), 데이터 처리부(12), 마스터(13∼15)를 구비한다. 예를 들면, 마스터(13)는 스트림의 복호 처리에 있어서 직사각형 영역 단위로 메모리(1)를 액세스하고, 마스터(14)는 복호 화상을 외부 출력하기 위해서 라인 단위로 메모리(1)를 액세스한다.
상기 도면에 있어서, 메모리(1)는 연속하는 칼럼 어드레스의 데이터를 버스트 전송하는 버스트 모드를 갖는 DRAM이고, 화상 데이터를 기억한다.
복수의 마스터(13∼15)는 공통의 커맨드용 버스(20) 및 데이터용 버스(21)에 접속되어, 메모리 액세스 요구로서의 커맨드를 커맨드 처리부(11)에 출력하고, 데이터를 데이터 처리부(12)에 입출력한다. 복수의 마스터(13∼15)로부터의 커맨드는 우선 순위에 의해 시리얼라이즈되고, 메모리 인터페이스(10)를 경유하여, 메모리(1)로 이송된다. 라이트인 경우는, 라이트 데이터가 커맨드와 동기하여 메모리 인터페이스(10)를 경유하여, 메모리(1)로 이송된다. 리드 데이터인 경우는, 커맨드가 메모리(1)에서 접수된 후, 적당한 시간이 지난 후, 메모리 인터페이스(10)를 경유하여, 데이터 처리부(12)로 되돌아간다. 그 후, 데이터용 버스(21)를 경유하여, 마스터(13, 14, 15) 중 하나로 되돌아간다.
커맨드 처리부(11)는, 도 2에 도시하는 바와 같이, 어드레스 변환부(100)를 갖고, 논리 어드레스를 물리 어드레스로 변환하는 기능을 갖고 있다. 구체적으로는, 화상 데이터 중 M픽셀×N라인(M 및 N은 정수)의 직사각형 영역이 액세스되는 경우에, 어드레스 변환부(100)는, 제L(L은 정수)라인의 K+m(K 및 m은 정수로 m≤M)번째 칼럼의 데이터와 제L+n(L 및 n은 정수로 n≤N)라인의 K번째 칼럼의 데이터가 연속하는 칼럼 어드레스가 되도록 어드레스를 변환한다. 도 3은, 종래의 어드레스 변환에서 행하고 있었던 매핑예이고, DRAM의 최소 액세스 사이즈를 4버스트로 한 경우, (K+1)번째 칼럼의 일부와 (K+2)번째 칼럼 및 (K+3)번째 칼럼의 모든 데이터는 무효 데이터가 되어, 실효 밴드폭이 저하한다. 한편, 도 4는, m=2, n=1인 경우의 어드레스 변환부(100)에서 행하는 매핑예이지만, (K+1)번째 칼럼과 (K+2)번째 칼럼의 어드레스를 연속시킴으로써, 불필요한 전송은, (K+1)번째 칼럼의 일부의 데이터와 (K+2)번째 칼럼의 일부의 데이터가 되어, 도 3에 나타내는 종래의 매핑에 대해서, 실효 밴드폭을 향상시키는 것이 가능해진다. 도 5에 어드레스 변환부(100)의 논리-물리 어드레스 변환의 일례를 나타낸다.
도 6은 m=2, n=2인 경우의 어드레스 변환부(100)의 매핑예이다.
도 6에 있어서, L번째 라인, L+2번째 라인, L+1번째 라인, L+3번째 라인과 같은 순서로 어드레스가 연속하고 있다. DRAM의 최소 액세스 사이즈를 4버스트로 한 경우, 1회째의 액세스는 L번째 라인과 L+2번째 라인을 액세스하고, 2회째의 액세스는 L+1번째 라인과 L+3번째 라인을 액세스한다. 예를 들면, 움직임 보상 처리에 있어서, 필드 예측의 경우, 참조 화상의 참조처는, 라인을 하나 건나뛰어 행한다. 도 6과 같은 매핑을 행하면, 움직임 보상 처리를 행할 때, 필드 예측의 경우도 무효한 전송량을 줄여, 실효 밴드폭을 향상시키는 것이 가능해진다. 또, 프레임 예측의 경우도, 도 6의 동그라미가 쳐진 숫자의 1, 2와 같은 액세스를 연속하여 행하면 문제없다.
도 7은, 라인 단위로 메모리 액세스하는 마스터(예를 들면 마스터(14))에 의한 액세스 순서를 나타낸 것이다. 상기와 같은 매핑(상기 도면 (a) 참조)을 행한 경우, DRAM 상의 동일 영역을, 직사각형 단위로 메모리 액세스하는 마스터와 라인 단위로 메모리 액세스하는 마스터는 메모리를 공유하게 된다.
마스터(14)는, 라인 단위로, 예를 들면 동그라미가 쳐진 숫자의 1, 3, …, 15, 2, 4, 6, …, 16과 같은 순서로 액세스하고 싶은(상기 도면 (b) 참조) 것에 반해서, 무효한 다른 라인의 데이터를 취해 버릴지도 모른다. 이것에 대해서, 본 실시 형태에서는, 커맨드 처리부(11) 및 데이터 처리부(12)가 4라인분 모두 액세스한 후(상기 도면 (c) 참조), 라인 단위의 메모리 액세스 요구를 행한 마스터의 처리를 개시하면, 전술한 바와 같은 문제는 해소된다. 예를 들면, 복호화한 결과에 대해서 필터 처리를 행하는 경우, 필터 처리가 4탭의 필터이면, 4라인분 동시에 취할 필요가 있기 때문에, 전술한 바와 같은 액세스 방법을 하면, 무효한 전송량을 삭감할 수 있어, 실효 밴드폭을 향상시키는 것이 가능해진다.
(실시 형태 2)
도 8은 본 발명의 실시 형태 2에 있어서의 정보 처리 장치의 구성을 도시하는 블록도이다. 이 정보 처리 장치(2a)는, 메모리(3)와 복호화 장치(201)를 구비한다. 복호화 장치(201)는, 상기의 커맨드 처리부(11)와, 상기의 데이터 처리부(12)와, 외부에서 입력되는 스트림으로부터 복수의 매크로 블록에 대응하는 복수의 움직임 벡터를 검출하는 움직임 벡터 검출부(202)와, 입력된 스트림을 매크로 블록 단위로 복호하여, 복호 결과를 상기 메모리(1)에 저장하는 복호부(203)를 구비한다.
복호화 장치(201)는 메모리(1)와 메모리(3)의 어느 쪽에서도 데이터 전송이 가능하게 되어 있다. 메모리(3)의 용량은 메모리(1)보다 작다. 예를 들면, 메모리(1)는 DRAM이고, 메모리(3)는 보다 고속인 SRAM이다. 복호화부(203)는, 움직임 보상 처리에 의해 스트림을 복호한다. 움직임 보상 처리에 있어서, 복호화부(203)는, 메모리(1) 중의 이미 복호가 완료된 화상 데이터를 참조 화상으로 하여 직사각형 영역을 메모리(1)에서 독출할 필요가 있다. 이 처리시, 데이터 전송부(4)는, 메모리(1)에 저장되어 있는 참조 화상 중 필요한 데이터를 직사각형 영역 단위가 아니라 분할 영역 단위로 메모리(3)로 전송한다. 도 9는 데이터 전송부(4)에 의해 전송되는 분할 영역예를 나타낸 것이다. 상기 도면에서는 편의상 6×6개의 분할 영역을 나타내고 있다. 도 9의 예는 6매크로 블록 처리한 시점에서의 각 매크로 블록으로 참조하는 참조 화상의 참조처를 나타낸 것이다. 종래 기술에서는, 매크로 블록 단위로 참조 화상을 취하고 있었기 때문에, 숫자가 써 있는 직사각형 영역 그 자체를 그때마다 전송하고 있었다. 본 실시 형태에서는, 수 매크로 블록 단위로 처리를 행하여, 미리 메모리(3)보다 작고 직사각형 영역보다도 큰 사이즈로 분할한 분할 영역에 1개 이상의 참조 화상이 참조된 경우에, 데이터 전송부(4)는 당해 분할 영역을 전송 한다. 예를 들면, 도 9에 있어서, 1000, 1001, 1002 등을 나타낸 분할 영역을 전송한다. 1002의 경우는, 미리 분할한 영역이 메모리(3)의 반분의 용량 이하이면 2직사각형분 동시에 전송해도 된다. 또, 1000, 1001, 1002의 데이터 전송 순서는 불문한다. 또한, 미리 결정해 둔 분할 사이즈는 레지스터로 변경할 수 있도록 해도 된다. 그 레지스터는 동적으로 변경해도 상관없다. 1회로 큰 직사각형 영역을 취하는 것이 가능해지기 때문에, 무효 전송 영역을 삭감할 수 있어, 실효 밴드폭을 향상시키는 것이 가능해진다.
도 10은 데이터 전송부(4)의 다른 전송 영역예를 나타낸 것이다. 데이터 전송부(4)는, 메모리(3)의 용량 이하의 범위에서, 미리 설정된 개수분 참조된 경우에 전송을 행한다. 또한, 미리 결정해 둔 개수는 데이터 전송부(4) 내의 레지스터 설정에 의해 변경할 수 있도록 해도 된다. 그 레지스터는 동적으로 변경해도 상관없다. 1회의 전송으로 직사각형 영역보다도 큰 분할 영역을 전송하기 때문에, 복수회의 전송에 의한 무효 전송 영역을 삭감할 수 있어, 실효 밴드폭을 향상시키는 것이 가능해진다.
도 11은 데이터 전송부(4)의 또 다른 전송 영역예를 나타낸 것이다. 데이터 전송부(4)는, 메모리(3)의 용량 이하의 범위에서, 참조 화상의 어드레스가 연속하는 경우, 또는 겹치는 경우만 복수의 참조 화상을 동시에 전송한다. 1회로 큰 직사각형 영역을 취하는 것이 가능해지기 때문에, 무효 전송 영역을 삭감할 수 있어, 실효 밴드폭을 향상시키는 것이 가능해진다.
도 12는 복호화 장치(201)의 타이밍 차트를 나타낸 것이다. 복호화 처리로서, 도시하는 바와 같이 크게 4개의 처리가 있다. 그 중, 움직임 벡터 검출부(202)는, PreSearch 처리로서, 입력된 스트림을 해석하여, 미리 복수 매크로 블록분의 복수의 움직임 벡터를 검출하는 처리를 행한다. PreSearch 처리로, 복수의 매크로 블록분의 움직임 벡터를 검출한 후에, 복호부(203)는, 검출된 움직임 벡터의 값에 의거하여, 참조해야 할 직사각형 영역의 어드레스가 연속하도록, 매크로 블록의 복호화의 순서를 교체하고, 그 후의 VLD(가변길이 부호 복호화), IDCT(역이산 코사인 변환), MC(움직임 보상) 처리를 파이프 라인적으로 행한다. 이 경우, 움직임 보상 처리는 흘러 오는 매크로 블록의 순서로 참조 화상을 메모리로부터 취하는 처리를 행하지만, 미리 참조 화상의 어드레스가 연속하도록 매크로 블록의 순서를 교체하고 있기 때문에, 1회의 분할 영역의 전송으로, 직사각형 영역을 복수 포함하게 되므로, 무효 전송 영역을 삭감할 수 있어, 실효 밴드폭을 향상시키는 것이 가능해진다.
본 발명은, 연속하는 칼럼 어드레스의 데이터를 버스트 전송하는 버스트 모드를 갖고 화상 데이터를 기억하는 DRAM을 구비하는 정보 처리 장치에 적합하고, 예를 들면 압축 부호화된 스트림을 재생하는 네트워크 단말, DTV(디지털 텔레비전) 동화상의 기록 재생 가능한 디지털 카메라, 카메라가 부착된 휴대 전화기, DVD 녹화/재생기, PDA, 퍼스널 컴퓨터 등에 적합하다.

Claims (12)

  1. 연속하는 칼럼 어드레스의 데이터를 버스트 전송하는 버스트 모드를 갖는 DRAM과,
    액세스 요구를 발행하는 하나 이상의 데이터 처리 수단과,
    데이터 처리 수단에서 발행된 액세스 요구에 포함되는 액세스 어드레스를 변환하는 어드레스 변환 수단을 구비하고,
    상기 데이터 처리 수단 중 적어도 하나의 데이터 처리 수단은, M×N(M 및 N은 정수)의 직사각형 영역을 액세스하고,
    상기 어드레스 변환 수단은, 제L(L은 정수)라인의 K+m(K 및 m은 정수로 m≤M)번째 칼럼의 데이터와 제L+n(L 및 n은 정수로 n≤N)라인의 K번째 칼럼의 데이터가 연속하는 칼럼 어드레스가 되도록 어드레스를 변환하는 것을 특징으로 하는 정보 처리 장치.
  2. 청구항 1에 있어서, 상기 DRAM의 일부 또는 모든 영역은, 상기 화상 데이터를 축적하는 프레임 메모리이고, 상기 직사각형 영역은, 상기 화상 데이터 중 M픽셀×N라인(M 및 N은 정수)이고, 상기 데이터 처리 수단은, 움직임 보상 또는 움직임 검출을 행하는 것을 특징으로 하는 정보 처리 장치.
  3. 청구항 2에 있어서, n=2n'(n'는 정수)인 것을 특징으로 하는 정보 처리 장 치.
  4. 청구항 2에 있어서, 상기 데이터 처리 수단 중 다른 하나의 데이터 처리 수단은, 상기 화상 데이터를 라인 단위로 액세스하고, 2n라인 모두의 데이터를 연속하여 독출하는 것을 특징으로 하는 정보 처리 장치.
  5. 청구항 2에 있어서, 상기 데이터 처리 수단은, 입력된 스트림을 적어도 2매크로 블록 이상의 단위로 움직임 보상에 의해 복호하고,
    상기 DRAM은, 상기 데이터 처리 수단에 의해 복호된 화상 데이터를 저장하고,
    상기 정보 처리 장치는, 상기 DRAM보다도 작은 기억 용량과 고속인 액세스 속도를 갖는 메모리와, 상기 DRAM에서 상기 메모리로 데이터를 전송하는 데이터 전송 수단을 더 구비하며,
    상기 데이터 처리 수단은, 상기 DRAM에 저장된 화상 데이터를 참조 데이터로서 액세스하는 것을 특징으로 하는 정보 처리 장치.
  6. 청구항 5에 있어서, 상기 DRAM에 저장된 화상 데이터는 상기 직사각형 영역의 사이즈보다도 큰 분할 영역으로 분할되고,
    상기 데이터 전송 수단은, 상기 데이터 처리 수단으로부터의 액세스 요구에 의거하여, 상기 DRAM으로부터 메모리에 상기 분할 영역 단위로 데이터를 전송하는 것을 특징으로 하는 정보 처리 장치.
  7. 청구항 6에 있어서, 상기 데이터 전송 수단은, 상기 분할 영역의 사이즈를 유지하는 레지스터를 갖는 것을 특징으로 하는 정보 처리 장치.
  8. 청구항 5에 있어서, 상기 데이터 전송 수단은, 상기 데이터 처리 수단으로부터 미리 결정된 n개의 독출 요구가 출력되었을 때, 상기 DRAM에서 상기 메모리로 데이터를 전송하는 것을 특징으로 하는 정보 처리 장치.
  9. 청구항 8에 있어서, 상기 데이터 전송 수단은, 상기 분할 영역의 사이즈와 상기 n을 유지하는 레지스터를 갖는 것을 특징으로 하는 정보 처리 장치.
  10. 청구항 5에 있어서, 상기 데이터 전송 수단은, 상기 데이터 처리 수단으로부터의 액세스 요구가 인접 또는 겹치는 직사각형 영역을 요구하는 경우는, 당해 직사각형 영역 모두를 포함하는 분할 영역을, 상기 DRAM에서 상기 메모리로 전송하는 것을 특징으로 하는 정보 처리 장치.
  11. 청구항 6에 있어서, 상기 데이터 처리 수단은,
    입력된 스트림으로부터 복수의 매크로 블록에 대응하는 복수의 움직임 벡터를 검출하는 움직임 벡터 검출 수단과,
    입력된 스트림을 매크로 블록 단위로 복호하여, 복호 결과를 상기 DRAM에 저장하는 복호 수단을 구비하고,
    상기 복수의 움직임 벡터에 의거하여, 상기 DRAM으로 액세스하는 어드레스가 연속이 되도록 매크로 블록의 복호화의 순서를 교체하는 것을 특징으로 하는 정보 처리 장치.
  12. 연속하는 칼럼 어드레스의 데이터를 버스트 전송하는 버스트 모드를 갖고 화상 데이터를 기억하는 DRAM으로부터, 상기 화상 데이터 중 M픽셀×N라인으로 이루어지는 직사각형 영역을 액세스하는 데이터 액세스 방법으로서,
    상기 직사각형 영역의 액세스 요구를 입력하는 입력 단계와,
    액세스 수단에서 발행된 액세스 요구에 포함되는 상기 액세스 어드레스를 변환하는 어드레스 변환 단계를 갖고,
    상기 어드레스 변환 단계에 있어서, 제L(L은 정수)라인의 K+m(K는 정수로 m≤M)번째 칼럼의 데이터와 제L+n(L은 정수 n≤N)라인의 K번째 칼럼의 데이터가 연속하는 칼럼 어드레스가 되도록 어드레스를 변환하는 것을 특징으로 하는 데이터 액세스 방법.
KR1020067018949A 2004-04-15 2005-03-18 직사각형 영역에 대한 버스트 메모리 액세스 방법 KR20060123632A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004120740 2004-04-15
JPJP-P-2004-00120740 2004-04-15

Publications (1)

Publication Number Publication Date
KR20060123632A true KR20060123632A (ko) 2006-12-01

Family

ID=35320380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067018949A KR20060123632A (ko) 2004-04-15 2005-03-18 직사각형 영역에 대한 버스트 메모리 액세스 방법

Country Status (6)

Country Link
US (1) US7852343B2 (ko)
EP (1) EP1736883A4 (ko)
JP (1) JPWO2005109205A1 (ko)
KR (1) KR20060123632A (ko)
CN (1) CN1942870B (ko)
WO (1) WO2005109205A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924710B1 (ko) * 2008-02-29 2009-11-04 한국과학기술연구원 어드레스 부여 방법 및 이미지를 메모리에 읽고 쓰는 방법
US9349155B2 (en) 2010-11-10 2016-05-24 Samsung Electronics Co., Ltd. Computing apparatus and method using X-Y stack memory

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8407433B2 (en) * 2007-06-25 2013-03-26 Sonics, Inc. Interconnect implementing internal controls
US8504992B2 (en) 2003-10-31 2013-08-06 Sonics, Inc. Method and apparatus for establishing a quality of service model
US9087036B1 (en) 2004-08-12 2015-07-21 Sonics, Inc. Methods and apparatuses for time annotated transaction level modeling
WO2007074555A1 (ja) * 2005-12-26 2007-07-05 Matsushita Electric Industrial Co., Ltd. コマンド処理装置、方法、及び集積回路装置
JP4733138B2 (ja) * 2006-03-31 2011-07-27 パナソニック株式会社 コマンド出力制御装置、コマンド出力制御方法およびプログラム
JP4182442B2 (ja) 2006-04-27 2008-11-19 ソニー株式会社 画像データの処理装置、画像データの処理方法、画像データの処理方法のプログラム及び画像データの処理方法のプログラムを記録した記録媒体
JP4682384B2 (ja) * 2006-07-11 2011-05-11 株式会社メガチップス １／４画素輝度用動き予測機構、組合せ輝度用動き予測機構、及び組合せ輝度・色差用動き予測機構
WO2008010599A1 (en) * 2006-07-20 2008-01-24 Nec Corporation Memory access control device, memory access control method, data storage method, and memory access control program
JP4535047B2 (ja) * 2006-09-06 2010-09-01 ソニー株式会社 画像データ処理方法、画像データ処理方法のプログラム、画像データ処理方法のプログラムを記録した記録媒体及び画像データ処理装置
US8868397B2 (en) 2006-11-20 2014-10-21 Sonics, Inc. Transaction co-validation across abstraction layers
US8307190B2 (en) * 2006-12-25 2012-11-06 Panasonic Corporation Memory control device, memory device, and memory control method
US8108648B2 (en) * 2007-06-25 2012-01-31 Sonics, Inc. Various methods and apparatus for address tiling
US8438320B2 (en) * 2007-06-25 2013-05-07 Sonics, Inc. Various methods and apparatus for address tiling and channel interleaving throughout the integrated system
JP5204777B2 (ja) * 2007-12-21 2013-06-05 パナソニック株式会社 メモリ装置及びその制御方法
WO2010041743A1 (ja) * 2008-10-10 2010-04-15 日本電気株式会社 メモリ制御装置、メモリマッピング方法、及び、プログラム
US8566515B2 (en) * 2009-01-12 2013-10-22 Maxim Integrated Products, Inc. Memory subsystem
US8972995B2 (en) 2010-08-06 2015-03-03 Sonics, Inc. Apparatus and methods to concurrently perform per-thread as well as per-tag memory access scheduling within a thread and across two or more threads
US9319880B2 (en) * 2010-09-15 2016-04-19 Intel Corporation Reformatting data to decrease bandwidth between a video encoder and a buffer
CN101996142B (zh) * 2010-11-17 2013-01-02 北京炬力北方微电子有限公司 一种访问存储器的方法及装置
US20120143824A1 (en) 2010-12-02 2012-06-07 Microsoft Corporation Protecting files that include editable metadata
JP4982907B2 (ja) * 2010-12-07 2012-07-25 株式会社メガチップス １／４画素色差用動き予測機構及び１／４画素輝度・色差用動き予測機構
US8917763B2 (en) 2011-03-07 2014-12-23 Panasonic Corporation Motion compensation apparatus, video coding apparatus, video decoding apparatus, motion compensation method, program, and integrated circuit
US9396109B2 (en) * 2013-12-27 2016-07-19 Qualcomm Incorporated Method and apparatus for DRAM spatial coalescing within a single channel

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2657978A1 (fr) * 1990-02-02 1991-08-09 Philips Electronique Lab Procede de stockage en memoire pour le traitement d'images, et dispositif pour la mise en óoeuvre du procede.
JP3001763B2 (ja) * 1994-01-31 2000-01-24 富士通株式会社 画像処理システム
JP3686155B2 (ja) * 1996-03-21 2005-08-24 株式会社ルネサステクノロジ 画像復号装置
EP0859524B1 (en) 1996-08-29 2007-06-27 Matsushita Electric Industrial Co., Ltd. Image decoder and image memory overcoming various kinds of delaying factors caused by hardware specifications specific to image memory by improving storing system and reading-out system
JPH10191236A (ja) * 1996-12-25 1998-07-21 Nec Corp 画像処理装置及び画像データメモリ配置方法
US6205181B1 (en) * 1998-03-10 2001-03-20 Chips & Technologies, Llc Interleaved strip data storage system for video processing
US6075889A (en) 1998-06-12 2000-06-13 Eastman Kodak Company Computing color specification (luminance and chrominance) values for images
JP2000175201A (ja) 1998-12-04 2000-06-23 Sony Corp 画像処理装置及び方法、並びに提供媒体
CN1266942C (zh) * 1998-12-15 2006-07-26 松下电器产业株式会社 图像处理装置
US6353438B1 (en) 1999-02-03 2002-03-05 Artx Cache organization—direct mapped cache
US6750909B1 (en) * 1999-03-26 2004-06-15 Texas Instruments Incorporated Image buffer between burst memory and data processor with multiple access modes set by the data processor
KR100767611B1 (ko) 1999-04-13 2007-10-17 소니 가부시끼 가이샤 영상 처리 장치 및 방법 및 매체
JP2000348168A (ja) * 1999-06-01 2000-12-15 Sony Corp 画像処理装置および方法、並びに媒体
JP2001202243A (ja) * 1999-04-30 2001-07-27 Hitachi Ltd データ処理装置
US6807311B1 (en) * 1999-07-08 2004-10-19 Ati International Srl Method and apparatus for compressing and storing image data
CN1220143C (zh) 2001-01-12 2005-09-21 皇家菲利浦电子有限公司 存储器地址转换单元和方法以及包含这种单元的图像处理装置
WO2003001449A2 (en) * 2001-06-11 2003-01-03 Silicon Optix Inc. Method and system for processing two-dimensional image data
JP4610195B2 (ja) * 2001-12-17 2011-01-12 マイクロソフト コーポレーション スキップマクロブロックコード化
US6965980B2 (en) * 2002-02-14 2005-11-15 Sony Corporation Multi-sequence burst accessing for SDRAM
JP3858845B2 (ja) * 2003-04-02 2006-12-20 ソニー株式会社 圧縮符号化装置及び方法、記録装置及び方法
US7453940B2 (en) * 2003-07-15 2008-11-18 Lsi Corporation High quality, low memory bandwidth motion estimation processor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924710B1 (ko) * 2008-02-29 2009-11-04 한국과학기술연구원 어드레스 부여 방법 및 이미지를 메모리에 읽고 쓰는 방법
US9349155B2 (en) 2010-11-10 2016-05-24 Samsung Electronics Co., Ltd. Computing apparatus and method using X-Y stack memory

Also Published As

Publication number Publication date
EP1736883A1 (en) 2006-12-27
WO2005109205A1 (ja) 2005-11-17
CN1942870A (zh) 2007-04-04
US20070208919A1 (en) 2007-09-06
CN1942870B (zh) 2010-05-12
JPWO2005109205A1 (ja) 2008-03-21
EP1736883A4 (en) 2008-12-10
US7852343B2 (en) 2010-12-14

Similar Documents

Publication Publication Date Title
KR20060123632A (ko) 직사각형 영역에 대한 버스트 메모리 액세스 방법
KR101127962B1 (ko) 영상 처리 장치 및 영상 처리를 위한 프레임 메모리 관리 방법
US20050190976A1 (en) Moving image encoding apparatus and moving image processing apparatus
US20130042072A1 (en) Electronic system and method for selectively allowing access to a shared memory
US8514937B2 (en) Video encoding apparatus
EP0602642B1 (en) Moving picture decoding system
JP5378344B2 (ja) 映像処理のためのシステム
US20090132759A1 (en) Information processing apparatus and method for controlling information processing apparatus
US20080158601A1 (en) Image memory tiling
JP3381077B2 (ja) 動画像復号装置
US20050047510A1 (en) Data processing device for MPEG
KR100282389B1 (ko) 에이치디티브이 비디오 디코더의 메모리 제어 방법
US5349449A (en) Image data processing circuit and method of accessing storing means for the processing circuit
US7486297B2 (en) Method and apparatus for image processing in a handheld device
KR101419378B1 (ko) 영상 처리를 위한 시스템
JPH06189292A (ja) 動画像復号装置
KR100891116B1 (ko) 대역폭 인식 움직임 보상 장치 및 그 방법
US20030123555A1 (en) Video decoding system and memory interface apparatus
US10085016B1 (en) Video prediction cache indexing systems and methods
KR100353894B1 (ko) 제이펙 화상 데이터 버퍼링을 위한 메모리 구조 및 주소어드레스 방법
KR20040086399A (ko) 데이터 소자의 저장 방법
Tajime et al. Memory compression method considering memory bandwidth for HDTV decoder LSIs
KR100248085B1 (ko) 영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램
Hilgenstock et al. Memory organization of a single-chip video signal processing system with embedded dram
JP3352346B2 (ja) 画像信号処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application