CN1220143C - 存储器地址转换单元和方法以及包含这种单元的图像处理装置 - Google Patents

存储器地址转换单元和方法以及包含这种单元的图像处理装置 Download PDF

Info

Publication number
CN1220143C
CN1220143C CNB028005481A CN02800548A CN1220143C CN 1220143 C CN1220143 C CN 1220143C CN B028005481 A CNB028005481 A CN B028005481A CN 02800548 A CN02800548 A CN 02800548A CN 1220143 C CN1220143 C CN 1220143C
Authority
CN
China
Prior art keywords
data
memory device
mapping
address translation
translation unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028005481A
Other languages
English (en)
Other versions
CN1457607A (zh
Inventor
E·G·T·亚斯佩尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1457607A publication Critical patent/CN1457607A/zh
Application granted granted Critical
Publication of CN1220143C publication Critical patent/CN1220143C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0215Addressing or allocation; Relocation with look ahead addressing means
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43Hardware specially adapted for motion estimation or compensation
    • H04N19/433Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/907Television signal recording using static stores, e.g. storage tubes or semiconductor memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Debugging And Monitoring (AREA)
  • Executing Machine-Instructions (AREA)
  • Image Analysis (AREA)
  • Memory System (AREA)
  • Image Input (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

一种存储设备(118)可采用突发存取方式、以便通过给出一个读或写命令来存取多个连续数据字。这些数据突发表示存储设备中只能整个地存取的不重叠数据单位。因为数据请求可能仅包含几个字节且可能覆盖存储设备中一个以上的数据单位,所以传送开销量很大。为了将此开销减至最小,从逻辑地址到物理地址的好的映射是很重要的。为了实现地址转换,将逻辑阵列划分成一组称为窗口的矩形,各个窗口被存储在存储设备的行中。在预定时段中分析实际存储或检索的数据块的数据请求,从而计算最佳窗口大小。存储器地址转换单元(102)执行所述分析并生成映射。

Description

存储器地址转换单元和方法以及 包含这种单元的图像处理装置
本发明涉及一种存储器地址转换单元,它被设计为生成映射,以便将数据块的数据元素的逻辑地址转换成作为存储设备的一部分的数据单位中的数据单元的物理地址,它包括用于分析存储设备的属性和数据块的属性的分析器以及用于根据分析器的输出生成映射的映射生成器。
本发明还涉及包含这种存储器地址转换单元的图像处理装置。
本发明还涉及生成映射、以便将数据块的数据元素的逻辑地址转换成作为存储设备一部分的数据单位中的数据单元的物理地址的方法,它包括分析存储设备的属性和数据块的属性的第一步骤以及根据第一步骤的结果生成映射的第二步骤。
从文章“基于SDRAM的视频处理应用的阵列地址转换”(ArrayAddress Translation for SDRAM-based Video Processing Application,Visual Communications and Image Processing 2000,Proceedings ofSPIE-The International Society for Optical Engineering Vol.4067,parttwo,Year 2000,pages 922-931)”中可以了解开篇所述的这种单元。
随着视频处理应用的分辨率逐渐增高,视频信号处理器必须在严格界定的时间内处理大量的数据。为了获得高的存储器带宽,一些存储设备、例如SDRAM采用以下重要特征:突发存取方式。突发存取方式使得有可能通过给出一个读或写命令来存取许多连续的数据字。因为动态存储器单元的读取是破坏性的,所以存储体中的单元行中的内容被复制到静态存储器单元行、页面寄存器中。接着,实现对此行的存取。同样地,当需要存取另一行时,必须先将静态存储器单元行中的内容复制回原来的被破坏的动态单元中。称为行激活和分别预充电的这些操作耗费了有用时间,在此时间内无法对存储器单元阵列、即存储体进行存取。为了优化存储器总线带宽的利用率,应该只按一个数据突发的粒度、如八个字来存取数据。这些数据突发表示存储设备中只可以整个地存取的不重叠数据单位。因为对数据的请求可能只涉及几个字节,即这些数据单位比所请求的数据块大,而且对数据的请求可能包含存储设备中的一个以上的数据单位,传输开销量可能很大。为了使此开销减至最小,从逻辑地址到物理地址的好的映射是重要的。为了说明这一点,下面提供一个实例。一种视频处理算法处理8×8像素的二维阵列。这种二维阵列被表示为数据块。如果各种像素的地址被线性映射到物理地址,存取这种数据块会导致7行变化。但是,如果这种8×8数据块的像素被保存在存储设备的一个数据单位中,则存取这种8×8数据块不会导致任何行变化。
从文章“基于SDRAM的视频处理应用的阵列地址转换”(见于Visual Communications and Image Processing 2000,Proceedings ofSPIE-The International Society for Optical Engineering第4067卷第二部分,2000年,第922页至931页)中,已知一种用于减少多维视频处理应用中存储周期的数目的存储器地址转换单元。在该文章中描述了一种算法,它考虑存储器存取模式和存储器参数来搜索适合的窗口大小。逻辑阵列、如视频帧被划分成一组称为窗口的矩形。窗口大小确定例如视频帧中的像素如何被分成许多组的相关像素。换言之,视频帧被划分为许多区域,其中这种区域的空间尺寸对应于窗口尺寸。这种区域中的所有像素属于一组相关像素。各相关像素组被存储在存储设备的一行中。窗口的长度对应于水平方向上的像素数目。窗口的高度对应于垂直方向上的像素数目。地址转换意味着为逻辑地址确定物理地址。为了将数据元素存储在存储设备中,必须为数据元素的逻辑地址计算作为数据单位的一部分的数据单元的物理地址。每个像素具有一个逻辑地址。此地址可能是视频帧内像素的坐标集。如果要求必须将一组相关像素存储在一个数据单位中,则这确定与要存储的像素相关的物理地址的计算。来自一个相关像素组的像素应该被映射到连续的物理地址。在该文章中,提出一种视频数据到存储器中的映射,它涉及到分析应用软件。
仅通过分析应用软件来估算窗口大小的结果是,所估算的窗口大小并非最优的。这导致逻辑地址到物理地址的映射不是最佳的。结果是相关像素组未存储在一个数据单位中,而是分布在若干数据单位中。一个存取这种相关像素组的数据块请求具有很大的存储器传送开销。存储设备被多次调用,而不是执行一次突发存取。
除了仅通过分析应用软件来估算窗口大小的结果之外,在不考虑数据相关性的情况下,并非总是可以分析应用软件,因为代码可能不可用。如果代码或部分代码是由第三方开发的,就可能成问题。
本发明的第一个目的在于,提供开篇所述的那种存储器地址转换单元,它具有改善的映射,以便将数据块的数据元素的逻辑地址转换成数据单位的数据单元的物理地址。
本发明的第二个目的在于,提供一种包含这种存储器地址转换单元的图像处理装置。
本发明的第三个目的在于,提供开篇所述的那种方法,用改善的映射将数据块的数据元素的逻辑地址转换成数据单位的数据单元的物理地址。
本发明的第一个目的是这样实现的:分析器分析预定时段中实际存储到存储设备或从存储设备中检索的实际数据块的属性值。运行时实际存储或检索的数据块的属性值可能不同于只根据应用软件的分析来假定将被存储或检索的数据块的属性值。再者,若不考虑数据相关性,数据块出现的概率无法通过分析应用软件来推导。许多应用程序包含多个循环和条件测试。这些条件测试导致程序具有多个并行路径。程序的输入数据决定实际采取哪些路径。换言之,要由应用程序处理的输入数据很大程度上影响程序的内部变量,从而影响存储器存取。例如,这种情况出现在MPEG解码器中。MPEG解码器将何种类型的数据块作为其操作数,很大程度上取决于编码器所采取的策略。
根据本发明的一个方面,描述了根据本发明的存储器地址转换单元的一个实施例。数据块的重要属性是实际存储到存储设备中或从存储设备检索的各个数据块的第一数据元素所对应的每个第一数据单元的物理地址的概率分布。根据这种地址、数据单位的大小和特定数据块的大小,可以确定多少个数据单位包含该数据块中的数据元素。如果一个数据块的数据元素数目适合于一个数据单位,最好将它们放置在一个数据单位中。数据元素分布在多个数据单位中的情况必须尽可能地少。因为如果对数据的请求覆盖了存储设备中不只一个数据单位,则必须存取这些数据单位中的每一个,从而导致很大的存储器传送开销。
根据本发明的另一个方面,描述了根据本发明的存储器地址转换单元的一个实施例。数据块的另一个重要属性是出现概率。程序可能具有对应于多种数据块的若干类型的操作数。例如,在MPEG的情况中,数据块集有:V=(16×16)、(17×16)、(16×17)、(17×17)、(16×8)、(18×8)、(16×9)、(18×9)、(17×8)、(17×9)、(16×4)、(18×4)、(16×5)、(18×5)。但是,这些类型被使用的频率并非全部相同。对于各个类型,出现概率不同,从而存储器存取的请求也不同。对于MPEG应用,参考画面是通过“宏块”写入存储器的。虽然写入请求的数量相同,出现概率却与请求的总量有关。因而,写入请求的出现概率与预测的数据请求的数量有很高相关性。后者主要由如下因素决定:场和帧预测的数量、画面组(GOP)的结构、B-画面中前向、后向和双向预测的宏块的数量等。如果映射取决于出现的概率,这是有利的。如果特定类型的数据块的出现概率相对较高,则它必定对窗口大小有相对较大的影响。
根据本发明的另一个方面,描述了根据本发明的存储器地址转换单元的一个实施例。根据通过检查预定时段中的所有存储器存取而收集的信息,存储器转换单元被设置成:分析预定时段中所使用的当前映射对于存储在存储设备和分别从存储设备检索的数据块,是否获得最低可能的存储器传送开销。除通过检查预定时段中的所有存储器存取而得到的关于数据块的信息之外,还必须知道存储设备的属性值,例如存储器总线的宽度和存储体的数量。这些属性是常量且必须提供给存储器地址转换单元。利用存储器传送开销的成本函数,可以用数学方法计算窗口的最佳尺寸。映射主要是基于窗口的尺寸。
根据本发明的另一个方面,描述了根据本发明的存储器地址转换单元的一个实施例。存储器地址转换单元被设置成当外部触发它创建新映射时就这样做。优点在于,可以在任何时间调用外部触发器。
根据本发明的另一个方面,描述了根据本发明的存储器地址转换单元的一个实施例。存储器地址转换单元被设置为创建多个映射。对于这些映射中的每一个,存储器地址转换单元能够计算存储器传送开销。这些映射之一是实际正在使用的、即活动映射。如果存储器地址转换单元检测到活动映射未得到最低可能的存储器传送开销,则可以使具有最低可能的存储器传送开销的映射成为活动映射。这种策略的结果是,无论何时,活动映射等于具有最低可能的存储器传送开销的映射的机会相对较高。
根据本发明的另一个方面,描述了根据本发明的存储器地址转换单元的一个实施例。此存储器地址转换单元在所有采用具有突发存取方式的特征的存储设备的情况中都是有利的。突发存取方式使得有可能通过给出一个读或写命令来存取多个连续的数据字。这种存储设备的一个实例为同步动态随机存取存储器(SDRAM)设备。而对于存取更高级的存储设备、如双数据率同步DRAM(DDR SDRAM)或Direct Rambus DRAM,所述存储器地址转换单元也是有利的。
根据本发明的另一个方面,描述了根据本发明的存储器地址转换单元的一个实施例。大多数视频处理算法都基于多维阵列、即数据块和嵌套循环。利用此存储器地址转换单元可以对视频或静止图像处理算法极为有利。在该情况下,数据块的元素与像素的亮度值相关。像素的亮度值可表示红、绿、蓝这些颜色分量的组合值或者这些颜色分量之一的值。
根据本发明的另一个方面,描述了根据本发明的存储器地址转换单元的一个实施例。除突发存取方式的特征之外,存储设备还可具有多存储体的体系结构。要隐藏行激活和预充电所需的存储周期,采用多存储体的体系结构,其中交替地对各个存储体进行存取。对各存储体的存取与其它存储体不相关。对存储体的组织、即将数据块分布在各种存储体上的策略是关于存储器带宽效率的重要因素。必须向存储器地址转换单元提供此策略。对数据块意义的认识是重要的。对于多媒体系统中的一些应用来说,需要以逐行和隔行的方式读取视频数据,例如MPEG解码的帧预测和场预测。但是,当接连的奇数行和偶数行被映射到同一数据单位时,就无法在不浪费存储器带宽的前提下只存取奇数或偶数行。因此,把奇数行和偶数行放在存储设备的不同存储体中。结果,当数据块的垂直尺寸大于1时,数据单位在存储设备中是隔行的。这一信息必须予以考虑,以便确定最佳映射。为此,用于确定最佳映射的数据块集必须包含属于如下数据请求的数据块:
逐行和隔行视频,或者
仅隔行视频,或者
仅逐行视频
这意味着数据块集包括:
数据块的数据元素与属于视频帧的偶数行的像素的亮度值相关的数据块;
数据块的数据元素与属于视频帧的奇数行的像素的亮度值相关的数据块;以及
数据块的数据元素与属于视频帧的偶数行或奇数行的像素的亮度值相关的数据块;
根据本发明的另一个方面,描述了根据本发明的存储器地址转换单元的一个实施例。在许多情况中会请求数据块,其中数据块的所有行具有相等数量的数据元素。在此情况中,存取矩形数据块的所有数据元素。可能并不需要检索此矩形数据块的所有数据元素,例如因为这些数据元素中的一些已经被存取过。该存储器地址转换单元能够通过分析两种类型的数据块来生成映射。
本发明的第三个目的是通过如下方式实现的:该方法包括分析在预定时段中实际存储在存储设备中或从存储设备中检索的数据块的属性值的第一步骤和生成映射的第二步骤。
参考下文所描述的实现和实施例并且参考附图,阐明本发明的这些和其它方面。
图1示意地说明存储器地址转换单元的主模块和该存储器地址转换单元所连接的主要组件;
图2A示意地说明64×1像素至存储设备数据单位的映射;
图2B示意地说明16×4像素至存储设备数据单位的映射;
图3示意地说明隔行视频至存储设备数据单位的映射;以及
图4表示根据本发明的图像处理装置的最重要的元件。
图1示意地说明存储器地址转换单元102的主模块和该存储器地址转换单元所连接的主要组件。处理器116请求数据存取。数据被存储在存储设备118中。处理器的各个数据存取请求导致从处理器至存储设备或反向的数据传输124。该处理器利用每个数据存取请求,将每个数据块126的每个数据元素128的逻辑地址120提供给存储器地址转换单元。存储器地址转换单元将此逻辑地址120转换为物理地址122。存储器地址转换单元将该物理地址提供给存储设备。存储设备118包括多个数据单位130。各数据单位包括多个数据单元132。存储设备包括4个存储体136。
存储器地址转换单元包括下列组件:
数据块分析器104。数据块分析器被设计成确定存储或检索的各个数据块的属性值。数据块的属性是例如垂直尺寸和水平尺寸、对应于数据块的第一数据元素的第一数据单元的物理地址。所设计的数据块分析器用于检查视频的类型,即隔行或逐行。根据所收集的预定时段中存储或检索的数据块的属性值,数据块分析器104可以推导出某些数据请求的出现的概率值、存取某些尺寸的数据块的概率或者每个数据块的各个第一数据元素的物理地址的概率分布。
存储器传送开销计算器106。存储器传送开销计算器被设计成计算存储器传送开销,以便获取一组控制参数。数据块分析器104所收集的信息被输入存储器传送开销计算器106。除此信息外,必须知道存储设备的一些属性,如存储器总线的宽度和存储体136的个数。这些属性是常量。对存储体的组织、即将数据块分布在不同存储体136上的策略是涉及存储器带宽效率的一个重要因素。此策略必须提供给存储器传送开销计算器。
最小成本确定器108。最小成本确定器为存储器传送开销计算器106提供各组控制参数。安排最小成本确定器来确定哪一组控制参数得到最低可能的存储器传送开销。来自最小成本确定器的输出包括最佳窗口大小。最小成本确定器的另一个任务是验证:如果对于分别存储在存储设备和从存储设备检索的数据块,在预定时段中采用另一个映射以取代当前映射,是否会得到更低的存储器传送开销。如果最小成本确定器检测到当前映射不是最佳映射,最小成本确定器108则通知映射生成器110。
映射生成器110。映射生成器被设计为生成映射,以便将数据块的数据元素的逻辑地址转换为数据单位的数据单元的物理地址。为了生成此映射,映射生成器110需要最小成本确定器108计算的信息。在最小成本确定器所生成的诸如发现更好映射的事件时,映射生成器被预订。映射生成器的输出是一个查询表134。该查询表134描述了该映射。
地址生成器112。地址生成器为逻辑地址的各个实例确定物理地址。它利用查询表134。
存储器命令生成器114。为了存取存储设备、如SDRAM中的数据单位,首先要针对存储体136发出行激活命令,也称为“行地址选通”(RAS),以便将寻址的行复制到该存储体的页面中。一定的延迟之后,可以对同一存储体发出读或写命令,也称为“列地址选通”(CAS),以便存取该行中所需的数据单位。当存取行中所有需要的数据单位时,可以对相应的存储体进行预充电。所有这些命令的定时是至关重要的。存储命令生成器以正确的顺序并且在命令之间正确延迟的前提下,创建这些用于每个数据存取的命令。
图2A示意地说明64×1像素至存储设备数据单位的映射,图2B示意地说明16×4像素至存储设备数据单位的映射。假定一个像素对应于一个字节。存储设备201包括64个数据单位。每个数据单位可以包含64个字节。存储设备的逻辑大小是这样的,使得它可以保存均有128个像素的32个视频行中的像素。存储设备包括4个存储体。用参考标号202-208来表示对应于不同存储体的数据单元。对于像素的映射,可以认可若干选择。最直接的方式是将视频行的64个连续的像素映射到一个数据单位中,如图2A所示。图2A说明每个64个像素的连续行在存储体中同时在水平和垂直方向上交叉分布。由于交叉的映射,如果顺序地读取或写入像素数据,对存储器的存取就很好地陆续寻址到这四个存储体。但是,当从存储设备请求16×16像素的数据块时,传输的数据量就多得多。如果数据块在水平方向上放在一个数据单位内,则传输64×16个像素。如果数据块涵盖水平方向上的两个数据单位,则传输的数据量是128×16个像素。当映射策略按图2B所示来选择时,开销就较低。但是,当请求128×1的数据块时,图2A提供更好的映射策略。
图3示意地说明隔行视频至存储器的数据单位的映射。假定一个像素对应于一个字节。存储设备301包括64个数据单位。每个数据单位可以含有64个字节。存储设备的逻辑大小是这样的,使得它可以保存均有128个像素的32个视频行。存储设备包括4个存储体。用参考标号302-308表示对应于不同存储体的数据单位。对于多媒体系统中的一些应用来说,需要以逐行和隔行方式读取视频数据,例如MPEG解码所用的帧预测和场预测。但是,当接连的奇数和偶数行被映射到同一个数据单位时,就无法在不浪费存储器带宽的前提下只存取奇数行或偶数行。因此,把奇数行和偶数行放在存储设备的不同存储体中。结果,当数据块的垂直尺寸大于1时,数据单位在存储设备中是交织的。图3说明所得到的16×4像素的数据单位的映射策略。为了实现隔行视频数据的高效存取,奇数和偶数视频行到奇数和偶数存储体的映射在垂直方向上四个单元之后进行轮换。由此,第一奇数行映射到存储体0和存储体2,而偶数行映射到存储体1和存储体3。在连续的视频行中,它是以相反的方式进行的;奇数行映射到存储体1和存储体3,而偶数行映射到存储体0和存储体2。对于逐行视频,并无差异,但是对于隔行视频,这会导致寻址所有的存储体,而非只寻址奇数或偶数存储体。应当指出,对于逐行视频行的16×4像素的数据块的检索,在垂直方向上大小变为8行,而对于隔行视频的数据块的存取,此大小为4行。
图4表示根据本发明的图像处理装置的最重要元件。图像处理装置402具有处理装置406,用于处理表示要压缩、解压、增强或过滤的图像的数据。该数据可以被广播和通过天线或电缆来接收,但是还可以是来自存储设备、如VCR(盒式磁带录像机)或DVD(数字多用途盘)的数据。用于导入数据的接口单元410具有一个连接器414。用于导入数据的接口单元连接到图像处理装置402内的用于数据传输的总线412。数据可以通过电缆发送出去,但是也可以通过诸如VCR或CD记录器(小型光盘记录器)之类的装置来存储。用于导出数据的接口单元418具有连接器416。用于导出数据的接口单元连接到图像处理装置402内用于数据传输的总线412。该数据也可以由图像处理装置借助于图像捕获单元420生成。该数据还可以由图像处理装置通过图像显示单元422进行可视化。该数据可以存储在存储设备408中。对要存储在存储设备或从存储设备中检索的数据进行存取是由存储器地址转换单元404来完成的。用于接收数据的接口单元410、用于导出数据的接口单元418和处理装置406与存储器地址转换单元404进行通信,以便存取数据。
在图2A、图2B和图3中,提出了映射的实例。为了找出最佳映射,可以采用任何最小化方法来确定窗口的水平尺寸M和窗口的垂直尺寸N,以便满足如下条件:
其中S是以像素数量给出的窗口大小,
Figure C0280054800152
以及
O ‾ ( M , N , V ) = O ‾ i ( M , N , V i ) + O ‾ p ( M , N , V p ) - - - ( 2 )
V = V i ∩ V p .
分别表示隔行数据块请求和逐行数据块请求的开销。当需要考虑同时包含隔行和逐行视频的一组数据块时,需要将该组数据分离,分别将公式3和公式4运用于各分组。
按如下公式可以计算隔行数据块请求的开销:
O ‾ i ( M , N , V i ) = ( Σ B x × B y ∈ V t P ( B x × B y ) Σ m = 0 M - 1 Σ n = 0 N - 1 ( P B X × B y ( M , N ) · hsize ( B x ) · vsize t ( B y ) ) Σ B x × B y ∈ V i P ( B x × B y ) · B x · B y ) · 100 %
其中V1是可能的数据块Bx×By的集合,而P(Bx×By)是该数据块的概率。而且其中,PBx×By(M,N)等于左上角像素、即数据块的第一元素的概率,请求的数据块Bx×By位于满足如下条件的任何位置(x,y):x mod M=m AND y mod N=n。公式3中的分子表示包括开销的传输数据量。分母表示不包括开销的请求数据量。按如下公式可以计算逐行数据块请求的开销:
O ‾ p ( M , N , V p ) = ( Σ B x × B y ∈ V p P ( B x × B y ) Σ m = 0 M - 1 Σ n = 0 2 N - 1 ( P B x × B y ( M , N ) · hsize ( B x ) · vsiz e p ( B y ) ) Σ B X × B y ∈ V P P ( B x × B y ) · B x · B y ) · 100 % , ( 4 )
Figure C0280054800162
公式4中的分子表示包括开销的传输数据量。分母表示不包括开销的请求数据量。对于这种优化方法,By=1的数据块被认为是隔行请求,因此它们包含于集合Vi中。
应当指出,上述实施例举例说明而不是限定了本发明,本领域的技术人员在不违背所附权利要求书的范围的前提下可以设计替代实施例。在权利要求书中,括号之间的任何参考符号不构成对权利要求的限定。词汇“包括”不排斥存在权利要求中所列出的之外的要素或步骤的情况。要素之前的词汇“一个”不排斥存在多个这种要素的情况。本发明可以通过包括多个独特单元的硬件和适当编程的计算机来实现。在列举若干装置的单元权利要求中,这些装置中的若干装置可以由同一项硬件来实施。

Claims (11)

1.一种存储器地址转换单元(102),用于生成映射(134)、以便将数据块(126)的数据元素(128)的逻辑地址(120)转换成作为存储设备(118)的一部分的数据单位(130)的数据单元(132)的物理地址(122),它包括用于分析所述存储设备的属性和数据块的属性的分析器,以及用于根据所述分析器的输出产生映射的映射生成器(110),其特征在于,所述分析器包括:
数据块分析器(104),它用于确定在预定时段中实际存储到所述存储设备中或者从所述存储设备中检索的实际数据块的属性值;
存储器传送开销计算器(106),用于计算存储器传送开销,以便获取各组控制参数,所述各组控制参数包括所述数据块分析器(104)收集的信息;以及
最小成本确定器(108),它为所述存储器传送开销计算器(106)提供各组控制参数,并用于确定哪一组控制参数得到最低可能的存储器传送开销,所述控制参数组是所述分析器的输出。
2.如权利要求1所述的存储器地址转换单元,其特征在于,所述存储器地址转换单元用于通过分析实际存储到存储设备中或从存储设备中检索的各个数据块的第一数据元素所对应的各个第一数据单元的物理地址的概率分布,从而生成所述映射。
3.如权利要求1所述的存储器地址转换单元,其特征在于,所述存储器地址转换单元用于通过分析数据块的出现概率来生成所述映射。
4.如权利要求1所述的存储器地址转换单元,其特征在于,所述存储器地址转换单元用于分析预定时段内采用的当前映射对于分别存储到存储设备中或从存储设备中检索的数据块是否得到最低可能的存储器传送开销。
5.如权利要求4所述的存储器地址转换单元,其特征在于,所述存储器地址转换单元用于当通知所述存储器地址转换单元时生成一个新的映射。
6.如权利要求4所述的存储器地址转换单元,其特征在于,所述存储器地址转换单元用于测量存储器传送开销、以便获取测试映射,并且对于分别存储到存储设备中或从存储设备中检索的数据块,如果该测试映射取代当前映射在预定时段中是活动的,则当检测到所述测试映射得到更低的存储器传送开销时,替换所述当前映射。
7.如权利要求1所述的存储器地址转换单元,其特征在于,所述存储设备是同步动态随机存取存储设备。
8.如权利要求1所述的存储器地址转换单元,其特征在于,数据块的数据元素与像素的亮度值相关。
9.如权利要求1所述的存储器地址转换单元,其特征在于,所述存储器地址转换单元用于根据用于分析实际数据块的属性值且可以如下归类的数据块来生成所述映射:
每行具有可变数量的数据元素的数据元素行结构;
每行具有相等数量的数据元素的数据元素行结构。
10.一种图像处理装置(402),它包括:
存储器地址转换单元(404),用于生成映射、以便将数据块的数据元素的逻辑地址转换成作为存储设备的一部分的数据单位的数据单元的物理地址,它包括用于分析所述存储设备的属性和数据块的属性的分析器以及用于根据所述分析器的输出生成映射的映射生成器(110),
处理装置(406),用于处理包括数据元素的数据;
存储设备(408),用于存储所述数据,
其特征在于,
所述存储器地址转换单元(404)的分析器包括:
数据块分析器(104),它用于确定在预定时段中实际存储到所述存储设备中或者从所述存储设备中检索的实际数据块的属性值;
存储器传送开销计算器(106),用于计算存储器传送开销,以便获取各组控制参数,所述各组控制参数包括所述数据块分析器(104)收集的信息;以及
最小成本确定器(108),它为所述存储器传送开销计算器(106)提供各组控制参数,并用于确定哪一组控制参数得到最低可能的存储器传送开销,所述控制参数组是所述分析器的输出。
11.一种生成映射、以便将数据块的数据元素的逻辑地址转换成作为存储设备的一部分的数据单位的数据单元的物理地址的方法,它包括分析所述存储设备的属性和数据块的属性的第一步骤,以及根据所述第一步骤的结果生成所述映射的第二步骤,其特征在于,所述第二步骤包括:
第一确定步骤,用于确定在预定时段中实际存储到所述存储设备中或者从所述存储设备中检索的实际数据块的属性值;
计算步骤,用于计算存储器传送开销,以便获取各组控制参数,所述各组控制参数包括在上述确定步骤中收集的信息;以及
第二确定步骤,用于确定哪一组控制参数得到最低可能的存储器传送开销,所述控制参数组是所述分析器的输出。
CNB028005481A 2001-01-12 2002-01-10 存储器地址转换单元和方法以及包含这种单元的图像处理装置 Expired - Lifetime CN1220143C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP01200088 2001-01-12
EP01200088.1 2001-01-12
EP01200206.9 2001-01-19
EP01200206 2001-01-19

Publications (2)

Publication Number Publication Date
CN1457607A CN1457607A (zh) 2003-11-19
CN1220143C true CN1220143C (zh) 2005-09-21

Family

ID=26076807

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028005481A Expired - Lifetime CN1220143C (zh) 2001-01-12 2002-01-10 存储器地址转换单元和方法以及包含这种单元的图像处理装置

Country Status (8)

Country Link
US (1) US6819326B2 (zh)
EP (1) EP1354484B1 (zh)
JP (1) JP2004518343A (zh)
KR (1) KR100852084B1 (zh)
CN (1) CN1220143C (zh)
AT (1) ATE491307T1 (zh)
DE (1) DE60238519D1 (zh)
WO (1) WO2002056600A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003255891A1 (en) * 2002-09-09 2004-03-29 Koninklijke Philips Electronics N.V. Driving method, driving circuit and driving apparatus for a display system
WO2004079916A2 (en) 2003-03-03 2004-09-16 Mobilygen Corporation Array arrangement for memory words and combination of video prediction data for an effective memory access
JP2004297792A (ja) * 2003-03-13 2004-10-21 Ricoh Co Ltd 画像形成装置及び機能キー割り付け方法
KR100612414B1 (ko) * 2003-04-28 2006-08-16 삼성전자주식회사 영상 데이터 처리 시스템 및 영상 데이터 독출/기입 방법
JP2005129026A (ja) * 2003-10-02 2005-05-19 Omron Corp プログラマブルコントローラおよび通信ユニットならびにコントローラシステムおよびデータ処理方法ならびに変数解決方法およびデータ受渡方法
GB0323284D0 (en) * 2003-10-04 2003-11-05 Koninkl Philips Electronics Nv Method and apparatus for processing image data
US7852343B2 (en) 2004-04-15 2010-12-14 Panasonic Corporation Burst memory access method to rectangular area
KR100631780B1 (ko) 2004-08-28 2006-10-11 삼성전자주식회사 오버레이 유닛 간의 통신 방법 및 이를 이용한 장치
US7444493B2 (en) * 2004-09-30 2008-10-28 Intel Corporation Address translation for input/output devices using hierarchical translation tables
US7924914B2 (en) 2005-09-20 2011-04-12 Intel Corporation Dynamically configuring a video decoder cache for motion compensation
US20070180158A1 (en) * 2006-02-01 2007-08-02 International Business Machines Corporation Method for command list ordering after multiple cache misses
JP4733138B2 (ja) * 2006-03-31 2011-07-27 パナソニック株式会社 コマンド出力制御装置、コマンド出力制御方法およびプログラム
KR100764052B1 (ko) 2006-08-03 2007-10-08 삼성전자주식회사 유동적 어드레스 바운더리를 갖는 플래시 메모리 장치 및그것의 프로그램 방법
CN101202036B (zh) * 2006-12-11 2013-04-03 上海奇码数字信息有限公司 图像处理中的地址映射方法及采用该方法的图像处理装置
CN101207691B (zh) * 2006-12-18 2011-09-28 亚洲光学股份有限公司 扫描装置控制器
US8265169B2 (en) * 2006-12-29 2012-09-11 Intel Corporation Video block memory read request translation and tagging
CN101212674B (zh) * 2006-12-30 2011-05-04 上海奇码数字信息有限公司 图像在存储器中的地址映射方法
US20080168206A1 (en) * 2007-01-05 2008-07-10 Mark David Bellows Methods and Apparatus for Interfacing a Processor and a Memory
JP2008299438A (ja) * 2007-05-29 2008-12-11 Yamaha Corp メモリ制御装置
CN101324867B (zh) * 2007-06-16 2011-07-20 深圳市硅格半导体有限公司 基于半导体存储介质的数据管理装置及管理方法
JP4992114B2 (ja) * 2008-02-19 2012-08-08 エヌイーシーコンピュータテクノ株式会社 主記憶装置及び主記憶装置のアドレス制御方法
WO2010014696A1 (en) * 2008-07-29 2010-02-04 Marvell World Trade, Ltd. Processing rasterized data
JP4840440B2 (ja) * 2008-12-24 2011-12-21 ソニー株式会社 画像処理装置およびその方法、並びにプログラム
WO2010086919A1 (ja) * 2009-01-27 2010-08-05 パナソニック株式会社 メモリアクセス装置およびその関連技術
US20120117133A1 (en) * 2009-05-27 2012-05-10 Canon Kabushiki Kaisha Method and device for processing a digital signal
US20100325374A1 (en) * 2009-06-17 2010-12-23 Sun Microsystems, Inc. Dynamically configuring memory interleaving for locality and performance isolation
JP5556082B2 (ja) * 2009-08-07 2014-07-23 富士通株式会社 メモリコントローラ、画像処理システムおよびメモリアクセスの制御方法
CN102804150B (zh) * 2011-03-16 2016-01-20 松下电器产业株式会社 数据处理装置、数据处理方法及数据共享系统
WO2013046258A1 (en) * 2011-09-28 2013-04-04 Hitachi, Ltd. Method for calculating tier relocation cost and storage system using the same
KR101667772B1 (ko) 2012-08-18 2016-10-19 퀄컴 테크놀로지스, 인크. 프리페칭을 갖는 변환 색인 버퍼
US10085016B1 (en) 2013-01-18 2018-09-25 Ovics Video prediction cache indexing systems and methods
US9396109B2 (en) * 2013-12-27 2016-07-19 Qualcomm Incorporated Method and apparatus for DRAM spatial coalescing within a single channel
US9940052B2 (en) * 2016-09-14 2018-04-10 Micron Technology, Inc. Memory device configuration commands
KR102540964B1 (ko) 2018-02-12 2023-06-07 삼성전자주식회사 입출력 장치의 활용도 및 성능을 조절하는 메모리 컨트롤러, 애플리케이션 프로세서 및 메모리 컨트롤러의 동작
CN112992251B (zh) * 2021-04-09 2022-05-17 长鑫存储技术有限公司 存储器地址测试电路、方法、存储器与电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3350043B2 (ja) * 1990-07-27 2002-11-25 株式会社日立製作所 図形処理装置及び図形処理方法
US6269174B1 (en) * 1997-10-28 2001-07-31 Ligos Corporation Apparatus and method for fast motion estimation
US6128717A (en) * 1998-01-20 2000-10-03 Quantum Corporation Method and apparatus for storage application programming interface for digital mass storage and retrieval based upon data object type or size and characteristics of the data storage device
US6356988B1 (en) * 1999-01-07 2002-03-12 Nec Corporation Memory access system, address converter, and address conversion method capable of reducing a memory access time
KR20000054924A (ko) * 1999-02-01 2000-09-05 윤종용 영상신호 처리장치의 메모리 어드레스 변환장치 및 방법
US6480539B1 (en) * 1999-09-10 2002-11-12 Thomson Licensing S.A. Video encoding method and apparatus
EP1109104A1 (en) * 1999-12-14 2001-06-20 Sun Microsystems, Inc. Deleting unused templates
US6629187B1 (en) * 2000-02-18 2003-09-30 Texas Instruments Incorporated Cache memory controlled by system address properties

Also Published As

Publication number Publication date
EP1354484A1 (en) 2003-10-22
US6819326B2 (en) 2004-11-16
JP2004518343A (ja) 2004-06-17
US20020135589A1 (en) 2002-09-26
WO2002056600A1 (en) 2002-07-18
DE60238519D1 (de) 2011-01-20
ATE491307T1 (de) 2010-12-15
KR100852084B1 (ko) 2008-08-13
EP1354484B1 (en) 2010-12-08
CN1457607A (zh) 2003-11-19
KR20020086635A (ko) 2002-11-18

Similar Documents

Publication Publication Date Title
CN1220143C (zh) 存储器地址转换单元和方法以及包含这种单元的图像处理装置
US20040258147A1 (en) Memory and array processor structure for multiple-dimensional signal processing
CN1041250C (zh) 半导体存储装置
US5748116A (en) System and method for nested split coding of sparse data sets
KR970019655A (ko) 부호화 방법, 부호화 장치, 웨이블릿 변환 장치 및 웨이블릿 역 변환 장치
US7346818B2 (en) Method and apparatus for redundant location addressing using data compression
CN1280734C (zh) 用于分段存取控制的控制装置和方法和具有该控制装置的视频存储器装置
CN1282322C (zh) 便携式信息记录介质及其验证方法
CN1236454A (zh) 使用位移表建立一个完备的散列
CN1104727C (zh) 一种具有分层位线的存储装置
CN1150739A (zh) 帧存储器以及在sdram中记录帧图象信号的方法
CN1124608C (zh) 用于多位存储单元的数据读出器件和方法
CN1702767A (zh) 更新一存储模块的方法和电路
KR900007191A (ko) 고효율 비디오 신호 코딩장치
CN109089120B (zh) 分析辅助编码
CN1126375C (zh) 视频信号编码系统的量化器
CA1291822C (en) Method and apparatus for processing an image signal
US6542826B2 (en) BT sorting method and apparatus for large volumes of seismic data
US7315326B2 (en) Memory with interaction between data in a memory cell
JPH06189292A (ja) 動画像復号装置
CN1767617A (zh) 视频再现设备
JP2005518584A (ja) データ要素の格納方法
CN1154048C (zh) 寻址处理方法
Chung et al. Finding neighbors on bincode-based images in O (n log log n) time
JP3291070B2 (ja) データ転置装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070831

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070831

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

ASS Succession or assignment of patent right

Owner name: KALAI HANXILE CO., LTD.

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20120207

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120207

Address after: American Delaware

Patentee after: NXP BV

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV

CX01 Expiry of patent term

Granted publication date: 20050921

CX01 Expiry of patent term