KR100612414B1

KR100612414B1 - 영상 데이터 처리 시스템 및 영상 데이터 독출/기입 방법

Info

Publication number: KR100612414B1
Application number: KR1020030026775A
Authority: KR
Inventors: 이종원; 임경묵
Original assignee: 삼성전자주식회사
Priority date: 2003-04-28
Filing date: 2003-04-28
Publication date: 2006-08-16
Also published as: KR20040095795A; JP2004326745A; TW200427327A; CN100463511C; TWI239214B; US20040212623A1; US7061496B2; CN1543210A

Abstract

본 발명에 따른 영상 데이터 처리 시스템은 복수의 행들 및 열들의 메모리 셀 어레이를 포함하며, 버스트 독출/기입 동작을 수행하는 메모리를 포함한다. 또한 상기 시스템은 상기 영상 데이터가 상기 메모리로부터/에 독출/기입되도록 제어하는 제어기를 포함한다. 상기 제어기는, 상기 영상 데이터의 수평 크기가 상기 메모리의 열 폭(column width)보다 클 때 상기 영상 데이터를 복수의 세그먼트들로 분할하고, I+1(I는 양의 정수)번째 세그먼트는 I번째 세그먼트의 마지막 버스트 데이터를 포함하거나 I번째 세그먼트는 I+1번째 세그먼트의 첫번째 버스트 데이터를 포함하고, 각 세그먼트들은 상기 메모리의 복수의 행들에 각각 대응한다.

Description

영상 데이터 처리 시스템 및 영상 데이터 독출/기입 방법{IMAGE DATA PROCESSING SYSTEM AND METHOD FOR READING AND WRITING IMAGE DATA}

도 1은 본 발명의 바람직한 실시예에 따른 영상 데이터 처리 시스템을 보여주는 블록도;

도 2는 MPEG-2 인코더, MPEG-2 디코더 및 디-인터레이서에서 처리되는 영상 데이터의 일 예를 보여주는 도면;

도 3은 본 발명의 바람직한 실시예에 따라서 제 2 세그먼트가 제 1 세그먼트의 마지막 버스트 데이터를 중복해서 포함하는 경우를 예시적으로 보여주는 도면;

도 4a 내지 도 4d는 다양한 크기의 영상 데이터가 SDRAM에 저장되는 경우들을 각각 보여주는 도면들;

도 5는 도 1에 도시된 메모리 컨트롤러가 SDRAM으로부터/에 데이터를 독출/기입하기 위한 본 발명의 바람직한 실시예에 따른 제어 수순을 보여주는 플로우차트;

도 6a는 메모리 컨트롤러가 독출/기입 명령에 응답해서 SDRAM으로부터/에 영상 데이터의 j번째 라인의 340번째부터 356번째까지의 16 byte 픽셀 데이터를 독출/기입하는 동작을 보여주는 도면;

도 6b는 메모리 컨트롤러가 독출/기입 명령에 응답해서 SDRAM으로부터/에 영 상 데이터의 j번째 라인의 360번째부터 372번째까지의 16 byte 픽셀 데이터를 독출/기입하는 동작을 보여주는 도면;

도 7a는 도 1에 도시된 SDRAM이 4 개의 뱅크들로 구성된 경우, 본 발명의 바람직한 실시예에 따라서 영상 데이터가 SDRAM의 각 뱅크들에 저장되는 것을 보여주는 도면; 그리고

도 7b는 도 7a에 도시된 SDRAM(160)을 액세스하기 위한 어드레스를 보여주고 있다.

*도면의 주요부분에 대한 설명

100 : 영상 데이터 처리 시스템 110 : MPEG-2 인코더

120 : MPEG-2 디코더 130 : 디-인터레이서

111, 121, 131 : DMA 140 : 비디오 후처리기

150 : 메모리 컨트롤러 160 : SDRAM

본 발명은 영상 데이터 처리 시스템에 관한 것으로, 좀 더 구체적으로는 영상 데이터 처리 시스템에서 메모리로부터/에 기입/독출하는 방법에 관한 것이다.

최근 영상 데이터 처리 기술은 놀라운 속도로 발전하고 있으며, 정지 영상뿐만 아니라 동화상에 대한 연구도 상당한 수준에 도달해 있다. 이러한 영상 데이터 처리시에는 매우 빈번하게 메모리로부터/에 연상 데이터를 억세스(독출/기입)한다. 영상 데이터에 대한 처리 기술이 발전함에 따라 처리될 영상 데이터의 크기가 커지고 그에 따라 메모리로부터/에 영상 데이터의 빈번한 독출/기입으로 인한 성능저하를 최소화하기 위한 노력이 계속되고 있다.

따라서 본 발명의 목적은 메모리로부터/에 영상 데이터를 독출/기입하는 속도를 향상시킬 수 있는 영상 데이터 처리 시스템을 제공하는데 있다.

본 발명의 다른 목적은 메모리로부터/에 영상 데이터를 독출/기입하는 속도를 향상시킬 수 있는 방법을 제공하는데 있다.

상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 영상 데이터 처리 시스템은 복수의 행들 및 열들의 메모리 셀 어레이를 포함하며, 버스트 독출/기입 동작을 수행하는 메모리를 포함한다. 또한 상기 시스템은 상기 영상 데이터가 상기 메모리로부터/에 독출/기입되도록 제어하는 제어기를 포함한다. 상기 제어기는 상기 영상 데이터를 복수의 세그먼트들로 분할한다.

I+1(I는 양의 정수)번째 세그먼트는 I번째 세그먼트의 마지막 버스트 데이터를 포함하거나, I번째 세그먼트는 I+1번째 세그먼트의 첫번째 버스트 데이타를 포함한다. 각 세그먼트들은 상기 메모리의 복수의 행들에 각각 대응한다.

바람직한 실시예에서, 상기 제어기는 상기 영상 데이터의 수평 크기가 상기 메모리의 열 폭(column width)보다 클 때 상기 영상 데이터를 복수의 세그먼트들로 분할한다.

바람직한 실시예에서, 상기 제어기는, 독출/기입될 버스트 데이터의 시작 위치가 상기 I번째 세그먼트의 상기 마지막 버스트 데이터에 속할 때 상기 메모리의 ㅎ행들 중 1번째 세그먼트에 대응하는 행으로부터/에 상기 버스트 데이터를 독출/기입한다. 또한, 상기 제어기는 독출/기입될 버스트 데이터의 시작 위치가 상기 I+1번째 세그먼트의 상기 첫번째 버스트 데이터에 속할 때 상기 메모리의 행들 중 I번째 세그먼트에 대응하는 행으로부터/에 상기 버스트 데이터를 독출/기입한다.

바람직한 실시예에 있어서, 상기 각 세그먼트들의 크기는 상기 메모리의 열 폭보다 작다.

일 실시예에 있어서, 상기 메모리는 SDRAM(Synchronous Dynamic Random Access Memory)이고, 상기 제어기는 SDRAM 메모리 컨트롤러이다.

일 실시예에 있어서, 상기 메모리는 단일 뱅크 구조이다.

다른 실시예에 있어서, 상기 메모리는 K 개의 뱅크들을 포함하는 멀티 뱅크 구조이다. 상기 제어기는, 상기 영상 데이터의 연속된 K 개의 라인들에 대한 수평 데이터를 상기 메모리의 서로 다른 뱅크들에 각각 저장한다.

본 발명의 다른 특징에 의하면, 영상 데이터의 수평 데이터의 크기가 버스트 데이터를 액세스하는 메모리의 컬럼 폭보다 클 때 상기 영상 데이터를 독출/기입하기 위해서, 상기 영상 데이터는 복수의 세그먼트들로 분할되며, I+1(I는 양의 정수)번째 세그먼트는 I번째 세그먼트의 마지막 버스트 데이터를 포함하거나 I번째 세그먼트는 I+1번째 세그먼트의 첫번째 버스트 데이터를 포함한다. 그리고 상기 세그먼트들은 상기 메모리의 복수의 행들에 각각 대응한다.

본 발명의 또다른 특징에 의하면, 영상 데이터 처리시스템은, 복수의 행들 및 열들의 메모리 셀 어레이를 포함하는 복수개의 메모리 셀 어레이 뱅크들을 포함한다. 또한, 상기 시스템은, 영상 데이터가 상기 메모리로부터/에 독출/기입되도록 제어하는 제어기를 포함한다. 상기 제어기는, 상기 영상 데이터와 연결된 라인들리 서로 다른 메모리 셀 어레이 뱅크들에 각각 대응한다.

바람직한 실시예에 있어서, 상기 제어기는, 상기 영상 데이터를 복수의 세그먼트들로 분할하되, I+1(I는 양의 정수)번째 세그먼트가 I번째 세그먼트의 마지막 버스트 데이터를 포함하거나 I번째 세그먼트가 I+1번째 세그먼트의 첫번째 버스트 데이타를 포함하고, 각 세그먼트들은 상기 메모리의 복수의 행들에 대응한다.

일실시예에 있어서, 상기 제어기는, 상기 영상 데이터의 수평크기가 상기 메모리의 열 폭(column width)보다 클 때 상기 영상 데이터를 복수의 세그먼트들로 분할한다.

본 발명의 또다른 특징에 의하면, 영상 데이터 처리 시스템은, 복수의 행들 및 열들의 메모리 셀 어레이를 포함하는 복수의 메모리 셀 어레이 뱅크들을 구비한 메모리를 포함한다. 또한, 상기 시스템은, 상기 영상 데이터가 상기 메모리로부터/에 독출/기입되도록 제어하는 제어기를 포함한다. 상기 영상 데이터는 복수의 세그먼트들로 분할되며, I+1(I는 양의 정수)번째 세그먼트는 I번째 세그먼트의 마지막 버스트 데이터를 포함하거나 I번째 세그먼트가 I+1번째 세그먼트의 첫번째 버스트 데이타를 포함한다. 상기 영상 데이터의 인접한 라인들은 서로 다른 메모리 셀 어레이 뱅크들에 각각 대응하고, 각 세그먼트들은 대응하는 메모리 셀 어레이 뱅크의 복수의 행들에 각각 대응한다.

바람직한 실시예에 있어서, 상기 제어기는, 상기 영상 데이터의 수평 크기가 상기 메모리의 열 폭(column width)보다 클 때 상기 영상 데이터를 복수의 세그먼트들로 분할한다.

일 실시예에 있어서, 상기 제어기는, 독출/기입될 버스트 데이터의 시작 위치가 상기 I번째 세그먼트의 상기 마지막 버스트 데이터에 속할 때 상기 대응하는 메모리 셀 어레이 뱅크의 I+1번째 세그먼트에 대응하는 행으로부터/에 상기 버스트 데이터를 독출/기입한다. 또한, 상기 제어기는 독출/기입될 버스트 데이터의 시작 위치가 상기 I+1번째 세그먼트의 상기 첫번째 버스트 데이터에 속할 때 상기 메모리의 행들 중 I번째 세그먼트에 대응하는 행으로부터/에 상기 버스트 데이터를 독출/기입한다.

상기 메모리로부터/에 영상 데이터를 독출하는 방법은, 독출/기입될 버스트 데이터의 시작 위치를 수신하는 단계, 및 상기 독출/기입될 버스트 데이터의 시작 위치가 상기 I번째 세그먼트의 상기 마지막 버스트 데이터에 속할 때 상기 메모리의 행들 중 I+1번째 세그먼트에 대응하는 행으로부터/에 상기 버스트 데이터를 독출/기입하는 단계를 포함한다. 독출/기입될 버스트 데이터의 시작 위치가 상기 I+1번째 세그먼트의 상기 첫번째 버스트 데이터에 속하는 경우에는 상기 메모리의 행들 중 I번째 세그먼트에 대응하는 행으로부터/에 상기 버스트 데이터를 독출/기입한다.

바람직한 실시예에 있어서, 영상 데이터의 수평 데이터의 크기는 버스트 데이터를 액세스하는 메모리의 컬럼 폭 보다 크다.

일 실시예에 있어서, 상기 각 세그먼트들의 크기는 상기 메모리의 컬럼 폭보다 작다.

이와 같은 구성의 영상 데이터 처리 시스템은 SDRAM의 버스트 독출/기입 동작 중에 2 개의 행들이 액세스되는 경우가 발생하지 않는다. 그러므로, 영상 데이터의 버스트 독출/기입 동작 속도가 향상된다.

또한, 영상 데이터의 연속된 라인들을 서로 다른 뱅크들에 저장함으로써 특정 뱅크가 활성화되어 버스트 독출/기입 동작이 수행되는 동안 다른 뱅크를 활성화시킬 수 있다. 그러므로, SDRAM의 액세스 속도가 향상된다. 이러한 뱅크 액세스는 SDRAM으로부터/에 영상 데이터의 연속된 라인들을 독출/기입할 때 매우 유용하다.

(실시예)

이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.

도 1은 본 발명의 바람직한 실시예에 따른 영상 데이터 처리 시스템을 보여주는 블록도이다. 도 1을 참조하면, 영상 데이터 처리 시스템(100)은 MPEG(Moving Picture Experts Group standards)-2 인코더(110), MPEG-2 디코더(120), 디-인터레이서(de-interlacer)(130), 그리고 비디오 후처리기(video post-processor)(130)를 포함한다. MPEG-2 인코더(110), MPEG-2 디코더(120) 및 디-인터레이서(130)는 각각 DMA(Direct Memory Access) 컨트롤러(111, 121, 131)를 포함하여 시스템 버스(170)와 연결된다. 또한, 영상 데이터 처리 시스템(100)은 메모리 컨트롤러(150)를 통하여 시스템 버스(170)와 연결된 메모리(SDRAM : Synchronous Dynamic Random Access Memory)(160)를 더 포함한다.

도 2는 MPEG-2 인코더(110), MPEG-2 디코더(120) 및 디-인터레이서(130)에서 처리되는 영상 데이터의 일 예를 보여주고 있다. 도 2에 도시된 영상 데이터는 해상도가 720×480이다. 즉, 하나의 완성된 영상(프레임)은 수평으로 720 픽셀들 그리고 수직으로 480 픽셀들로 구성된다. 예컨대, 하나의 픽셀에 대한 데이터는 8 bit 즉, 1 byte로 구성된다. 그러므로, 영상 데이터의 수평 크기는 720×8 bit = 720×1 byte = 720 byte이다.

도 1에 도시된 SDRAM(160)은 복수의 행들과 열들로 배열된 메모리 셀들을 포함한다. 일반적으로 SDRAM(160)은 열 방향으로 512×8 개 또는 1024×8 개의 메모리 셀들을 포함한다. 즉, SDRAM(160)의 열 폭(column width)은 512 byte 또는 1024 byte가 대부분이다. 그러므로, SDRAM(160)의 하나의 행에는 512 픽셀 데이터가 저장될 수 있고, 720 픽셀 데이터는 SDRAM(160)의 두 개의 행들에 나뉘어 저장되어야 한다. 그러므로, 도 2에 도시된 바와 같이, 수평 크기가 720 byte인 영상 데이터는 두 개의 세그먼트들(SEG1, SEG2)로 분할되고, 하나의 수평 라인에 속하는 세그먼트들(SEG1, SEG2)은 SDRAM(160)의 인접한 2 개의 행들에 각각 저장된다. 예컨대, j번째 행(Lj)의 0번째 픽셀 데이터부터 359번째 픽셀 데이터는 SDRAM(160)의 m번째 행에 저장되고, j번째 행의 360번째 픽셀 데이터부터 719번째 픽셀 데이터는 SDRAM(160)의 m+1번째 행에 저장된다.

잘 알려진 바와 같이, SDRAM(160)은 버스트 액세스(burst access)가 가능하 다. 즉, 외부로부터 행 어드레스(row address)가 주어진 뒤 임의의 열 어드레스(column address)가 주어지면 연속된 열 어드레스에 대한 데이터가 클럭 신호에 동기되어 고속으로 독출/기입된다. 이를 버스트 독출(burst read) 또는 버스트 기입(burst write)이라 부른다. 이 때 출력되는 연속된 데이터의 길이 즉, 버스트 길이(burst length : BL)는 시스템의 요구에 맞추어 미리 프로그램될 수 있다. 이 실시예에서 버스트 독출/기입 명령에 의해서 독출/기입되는 버스트 데이터의 길이는 16 byte인 것으로 가정한다.

예컨대, 도 2에 도시된 바와 같이, MPEG-2 인코더(110), MPEG-2 디코더(120) 또는 디-인터레이서(130) 중 어느 하나에 의해서 SDRAM(160)으로부터 수평 방향으로 350번째 그리고 수직 방향으로 j번째 픽셀부터 16×16 픽셀 데이터를 독출하고자 하는 경우 독출 동작은 다음과 같이 수행된다. 앞의 예에서, j번째 행의 0번째 픽셀 데이터부터 351번째 픽셀 데이터는 SDRAM(160)의 m번째 행에 저장되고, j번째 행의 360번째 픽셀 데이터부터 719번째 픽셀 데이터는 SDRAM(160)의 m+1번째 행에 저장되어 있을 때, SDRAM(160)에 저장된 수직 방향으로 j번째이고, 수평 방향으로 350번째인 픽셀 데이터에 대한 독출이 요청되면 2 단계의 버스트 독출 동작이 수행된다. 즉, 제 1 독출 단계에서 SDRAM(160)의 m번째 행에 저장된 350번째부터 359번째까지의 픽셀 데이터가 독출되고, 제 2 독출 단계에서, SDRAM(160)의 m+1번째 행에 저장된 360번째부터 365번째까지 픽셀 데이터가 독출된다. 그러므로, SDRAM(160)으로부터 수평 방향으로 350번째 그리고 수직 방향으로 j번째 픽셀부터 16×16 픽셀 데이터를 독출하고자 하는 경우 총 32 회의 버스트 독출 동작이 요구 된다. 왜냐하면, 수평 방향으로 350번째 픽셀 데이터부터 365번째 픽셀 데이터까지는 인접한 2 개의 행들에 나뉘어서 저장되어 있음에 따라 한 행의 픽셀데이터에 대하여 2번의 버스트독출을 수행하여야 하기 때문이다. 또한, SDRAM(160)에 수평 방향으로 350번째 그리고 수직 방향으로 j번째 픽셀부터 16×16 픽셀 데이터를 기입하고자 하는 경우 총 32 회의 버스트 기입 동작이 요구된다.

이와 같이, SDRAM(160)으로부터/에 독출/기입될 버스트 데이터가 제 1 세그먼트(SEG1)와 제2세그먼트(SEG2)에 걸쳐 있을 때의 독출/기입 시간은, 제 1 세그먼트 내의 픽셀들 또는 제 2 세그먼트 내의 픽셀들만을 독출/기입하는 경우에 비해 2배 더 길다. 이러한 문제를 해결하기 위해서 본 발명의 영상 데이터 처리 시스템(100)은, 도 3에 도시된 바와 같이, 제 2 세그먼트(SEG2)가 제 1 세그먼트(SEG1)의 마지막 버스트 데이터를 중복해서 포함하거나, 제1세그먼트(SEG1)가 제2세그먼트(SEG2)의 첫 버스트 데이터를 중복해서 포함한다.

도 3을 참조하면, 영상 데이터의 수평 크기가 720 픽셀 즉, 720 byte이고, SDRAM(160)의 열 폭이 512 byte일 때, 제 1 세그먼트(SEG1)는 0번째부터 367번째까지의 368 byte 픽셀 데이터를 포함하고, 제 2 세그먼트(SEG2)는 352번째부터 719번째까지의 368 byte 픽셀 데이터를 포함한다. 따라서, 352번째부터 367번째까지의 픽셀 데이터는 제 1 및 제 2 세그먼트들(SEG1, SEG2)에 중복해서 포함된다. 즉, 제1세그먼트(SEG1) 및 제2세그먼트(SEG2)는 서로 16 byte 만큼의 픽셀 데이터를 공유하고 있다.

도 4a 내지 도 4d는 다양한 크기의 영상 데이터가 SDRAM에 저장되는 경우들 을 예시적으로 보여주고 있다.

도 4a는 도 1에 도시된 SDRAM(160)의 열 폭이 512 byte이고, 영상 데이터의 수평 크기가 720 byte인 경우, 영상 데이터의 j번째 라인(Lj)이 SDRAM(160)의 2 개의 행들에 나뉘어 저장되는 경우를 보여주고 있다. 도 4a를 참조하면, 제 1 세그먼트(SEG1) 및 제 2 세그먼트(SEG2)의 크기는 각각 368 byte이다. SDRAM(160)의 m번째 행은 영상 데이터의 j번째 라인(Lj)의 제 1 세그먼트(SEG1) 즉, 0번째부터 367번째까지의 픽셀 데이터를 저장하고, SDRAM(160)의 m+1번째 행은 영상 데이터의 j번째 라인(Lj)의 제 2 세그먼트(SEG2) 즉, 352번째부터 719번째까지의 픽셀 데이터를 저장한다. 제 1 세그먼트(SEG1)의 마지막 버스트 데이터인 352번째부터 367번째까지의 픽셀 데이터는 제 2 세그먼트(SEG2)의 첫번째 버스트 데이터와 중복된다.

도 4b는 SDRAM(160)의 열 폭이 512 byte이고 영상 데이터의 수평 크기가 352 byte일 때, 영상 데이터의 한 라인을 SDRAM(160)의 2 개의 행들에 나누어 저장하는 경우를 보여주고 있다. 제 1 세그먼트(SEG1)는 0번째부터 191번째까지의 픽셀 데이터를 포함하며 SDRAM(160)의 m번째 행에 대응하고, 제 2 세그먼트(SEG2)는 176번째부터 351번째 픽셀 데이터를 포함하며 SDRAM(160)의 m+1번째 행에 대응한다. 도 4a와 마찬가지로 제 1 세그먼트(SEG1)의 마지막 버스트 데이터는 제 2 세그먼트(SEG2)의 첫번째 버스트 데이터와 중복된다.

도 4b와 같이 영상 데이터의 수평 크기가 SDRAM(160)의 열 폭보다 작을 경우에는 영상 데이터의 한 라인을 복수의 세그먼트들로 분할하여 지정할 수 있을 뿐만 아니라, 분할하지 않고 저장할 수도 있음은 자명하다.

도 4c는 SDRAM(160)의 열 폭이 512 byte이고 영상 데이터의 수평 크기가 1920 byte일 때, 영상 데이터의 한 라인을 SDRAM(160)의 4 개의 행들에 나누어 저장하는 경우를 보여주고 있다. HDTV(high definition television)의 해상도는 1920×1080이다. 도 4c에 도시된 바와 같이, 제 1 세그먼트(SEG1)는 0번째부터 495번째까지의 픽셀 데이터를 포함하며 SDRAM(160)의 m번째 행에 대응하고, 제 2 세그먼트(SEG2)는 480번째부터 975번째 픽셀 데이터를 포함하며 SDRAM(160)의 m+1번째 행에 대응하고, 제 3 세그먼트(SEG3)는 960번째부터 1455번째까지의 픽셀 데이터를 포함하며 SDRAM(160)의 m+2번째 행에 대응하고, 그리고 제 4 세그먼트(SEG4)는 1440번째부터 1919번째 픽셀 데이터를 포함하며 SDRAM(160)의 m+3번째 행에 대응한다. 도 4a 및 도 4b와 마찬가지로 제 1 세그먼트(SEG1)의 마지막 버스트 데이터는 제 2 세그먼트(SEG2)의 첫번째 버스트 데이터와 중복되고, 제 2 세그먼트(SEG2)의 마지막 버스트 데이터는 제 3 세그먼트(SEG3)의 첫번째 버스트 데이터와 중복되고, 그리고 제 3 세그먼트(SEG3)의 마지막 버스트 데이터는 제 4 세그먼트(SEG4)의 첫번째 버스트 데이터와 중복된다.

도 4d는 SDRAM(160)의 열 폭이 1024 byte이고 영상 데이터의 수평 크기가 1920 byte일 때, 영상 데이터의 한 라인을 SDRAM(160)의 2 개의 행들에 나누어 저장하는 경우를 보여주고 있다. 도 4d를 참조하면, 제 1 세그먼트(SEG1)는 0번째부터 975번째까지의 픽셀 데이터를 포함하며 SDRAM(160)의 m번째 행에 대응하고, 제 2 세그먼트(SEG2)는 960번째부터 1023번째 픽셀 데이터를 포함하며 SDRAM(160)의 m+1번째 행에 대응한다. 도 4a 및 도 4c와 마찬가지로 제 1 세그먼트(SEG1)의 마지막 버스트 데이터는 제 2 세그먼트(SEG2)의 첫번째 버스트 데이터와 중복된다.

도 5는 도 1에 도시된 메모리 컨트롤러(150)가 SDRAM(160)으로부터/에 데이터를 독출/기입하기 위한 본 발명의 바람직한 실시예에 따른 제어 수순을 보여주는 플로우차트이다. 도 6a 및 도6b는 도 5의 플루우챠트에서의 단계 220 및 230에 해당하는 독출/기입 동작의 상태를 보여 준다. 여기서, SDRAM(160)의 열 폭은 512 byte이고 영상 데이터의 수평 크기는 720 byte인 것으로 가정한다. 그러므로, 도 4a에 도시된 바와 같이, 영상 데이터의 j번째 라인(Lj)은 2 개의 세그먼트들(SEG1, SEG2)로 나뉘어서 SDRAM(160)의 2 개의 행들(m, m+1)에 각각 저장된다.

먼저, 단계 S200에서, 메모리 컨트롤러(150)는 도 1에 도시된 MPEG-2 인코더(110), MPEG-2 디코더(120) 또는 디-인터레이서(130) 중 어느 하나로부터 독출/기입 명령과 함께 독출/기입 어드레스를 수신한다. 독출/기입 어드레스는 독출/기입될 픽셀 데이터의 위치 즉, 영상 데이터의 수평 위치 및 수직 위치를 나타낸다.

단계 S210에서, 메모리 컨트롤러(150)는 수신된 독출/기입 어드레스와 기준 어드레스를 비교한다. 이하 설명에서 특별한 언급이 없는 한, 독출/기입 어드레스는 영상 데이터의 수평 위치를 일컫는다. 만일 독출/기입 어드레스가 기준 어드레스보다 작으면 그 제어는 단계 S220으로 진행하고, 독출/기입 어드레스가 기준 어드레스보다 크거나 같으면 그 제어는 단계 S230으로 진행한다. 여기서, 기준 어드레스는 제2세그먼트가 제1세그먼트의 마지막 버스트 데이터를 포함하는 경우, 제1 세그먼트(SEG1)의 마지막 버스트 데이터의 시작 어드레스이다. 또한, 제1세그먼트가 제2세그먼트의 첫번째 버스트 데이터를 포함하고 있는 경우에는, 제2세그먼트(SEG2)의 첫번째 버스트 데이터의 시작 어드레스이다. 도 4a에 도시된 예에서 기준 어드레스는 제 1 세그먼트(SEG1)의 마지막 버스트 데이터의 시작 어드레스, 죽 352번째 픽셀 데이터의 어드레스이다.

예컨대, MPEG-2 인코더(110), MPEG-2 디코더(120) 또는 디-인터레이서(130) 중 어느 하나로부터 제공된 독출/기입 어드레스가 수직 방향으로 j번째 그리고 수평 방향으로 340번째에 위치한 영상 데이터를 가리키는 경우, 독출/기입 어드레스 '340'은 제 1 세그먼트(SEG1)의 마지막 버스트 데이터의 시작 어드레스 '352'보다 작으므로 그 제어는 단계 S220으로 진행한다.

단계 S220에서, 도 6a를 참조하면, 메모리 컨트롤러(150)는 SDRAM(160)의 j번째 라인에 대응하는 행들(m, m+1) 중 제 1 세그먼트(SEG1)에 대응하는 행(m)으로부터/에 버스트 데이터를 독출/기입한다. 하나의 독출/기입 명령에 의해서 SDRAM(160)으로부터/에 독출/기입되는 데이터의 크기는 16 byte이므로, 메모리 컨트롤러(150)는 독출/기입 명령에 응답해서 SDRAM(160)으로부터/에 영상 데이터의 j번째 라인의 340번째부터 356번째까지의 16 byte 픽셀 데이터를 독출/기입한다.

또 다른 예로, MPEG-2 인코더(110), MPEG-2 디코더(120) 또는 디-인터레이서(130) 중 어느 하나로부터 제공된 독출/기입 어드레스가 수직 방향으로 j번째 그리고 수평 방향으로 360번째에 위치한 영상 데이터를 가리키는 경우, 독출/기입 어드레스 '360'은 제 1 세그먼트(SEG1)의 마지막 버스트 데이터의 시작 어드레스 '352'보다 크므로 그 제어는 단계 S230으로 진행한다.

단계 S230에서, 도 6b를 참조하면, 메모리 컨트롤러(150)는 SDRAM(160)의 j번째 라인에 대응하는 행들(m, m+1) 중 제 2 세그먼트(SEG2)에 대응하는 행(m+1)으로부터/에 버스트 데이터를 독출/기입한다. 하나의 독출/기입 명령에 의해서 SDRAM(160)으로부터/에 독출/기입되는 데이터의 크기는 16 byte이므로, 메모리 컨트롤러(150)는 독출/기입 명령에 응답해서 SDRAM(160)으로부터/에 영상 데이터의 j번째 라인의 360번째부터 372번째까지의 16 byte 픽셀 데이터를 독출/기입한다(도 6b 참조).

메모리 컨트롤러(150)는 상술한 바와 같은 방법으로 하나의 독출/기입 명령에 대한 16 byte 버스트 데이터를 SDRAM(160)으로부터/에 기입/독출한다.

따라서, 버스트 액세스를 수행하는 SDRAM(160)의 열 폭이 영상 데이터의 수평 크기보다 클 때, 영상 데이터의 한 라인을 SDRAM(160)의 2 개의 행들에 나누어 저장하더라도 버스트 독출/기입 동작 중에 2 개의 행들을 액세스하는 경우가 발생하지 않는다. 따라서, 영상 데이터의 빈번한 버스트 독출/기입에도 불구하고 속도 저하 문제가 발생하지 않음을 알 수 있다.

상술한 바와 같이, 버스트 액세스를 수행하는 SDRAM(160)의 열 폭이 영상 데이터의 수평 크기보다 작을 때, 영상 데이터의 한 라인을 복수의 세그먼트들로 분할하고, I+1(I는 양의 정수)번째 세그먼트는 I번째 세그먼트의 마지막 버스트 데이터를 포함하거나, I번째 세그먼트는 I+1번째 세그먼트의 첫번째 버스트 데이터를 포함한다. 즉, I번째 세그먼트의 마지막 버스트 데이터와 I+1번째 첫번째 버스트 데이터가 중복된다. 각 세그먼트들은 상기 SDRAM(160)의 복수의 행들에 각각 대응한다.

메모리 컨트롤러(150)는, 독출/기입될 버스트 데이터의 시작 위치가 상기 I번째 세그먼트의 상기 마지막 버스트 데이터에 속할 때 상기 메모리의 행들 중 I+1번째 세그먼트에 대응하는 행으로부터/에 상기 버스트 데이터를 독출/기입한다. 따라서, SDRAM(160)의 버스트 독출/기입 동작 중에 2 개의 행들이 액세스되는 경우가 발생하지 않는다. 그러므로, 영상 데이터의 버스트 독출/기입 동작 속도가 향상된다.

본 명세서에서는 메모리 컨트롤러(150)가 영상 데이터의 수평 크기가 버스트 액세스를 수행하는 SDRAM(160)의 열 폭보다 큰지의 여부를 판별하고, 영상 데이터의 수평 크기가 SDRAM(160)의 열 폭보다 클 때 영상 데이터의 한 라인을 복수의 세그먼트들로 분할하였다. 그러나, 다른 한편으로는, 범용 SDRAM 및 범용 SDRAM 메모리 컨트롤러를 영상 데이터 처리 시스템(100)에서 사용하기 위하여, MPEG-2 인코더(110)에 구비되는 DMA(111), MPEG-2 디코더 내에 구비되는 DMA(121) 또는 디-인터레이서(130) 내에 구비되는 DMA(131)가 상술한 바와 같은 기능을 수행할 수 있다.

도 7a는 도 1에 도시된 SDRAM(160)이 4 개의 뱅크들로 구성된 경우, 본 발명의 바람직한 실시예에 따라서 영상 데이터가 SDRAM(160)의 각 뱅크들에 저장되는 것을 보여주는 도면이고, 도 7b는 도 7a에 도시된 SDRAM(160)을 액세스하기 위한 어드레스를 보여주고 있다.

도 7a를 참조하면, SDRAM(160)은 4 개의 뱅크들(BANK1~BANK4)을 포함하며, 각 뱅크의 열 폭은 512 byte이다. 도 4a와 같이, 영상 데이터의 수평 크기가 720 byte인 경우, 영상 데이터의 각 라인들은 2 개의 세그먼트들로 분할된다. 분할된 2 개의 세그먼트들은 각 뱅크의 인접한 2 개의 행들에 각각 저장된다. 예컨대, 영상 데이터의 j번째 라인(Lj)은 두 개의 세그먼트들(SEG1, SEG2)로 분할되고, 세그먼트들(SEG1, SEG2)은 뱅크1(BANK1)의 m번째 행과 m+1번째 행에 각각 저장된다. 영상 데이터의 j+1번째 라인(Lj+1)은 두 개의 세그먼트들(SEG1, SEG2)로 분할되고, 세그먼트들(SEG1, SEG2)은 뱅크2(BANK2)의 m번째 행과 m+1번째 행에 각각 저장된다. 영상 데이터의 j+2번째 라인(Lj+2)은 두 개의 세그먼트들(SEG1, SEG2)로 분할되고, 세그먼트들(SEG1, SEG2)은 뱅크3(BANK3)의 m번째 행과 m+1번째 행에 각각 저장된다. 영상 데이터의 j+3번째 라인(Lj+3)은 두 개의 세그먼트들(SEG1, SEG2)로 분할되고, 세그먼트들(SEG1, SEG2)은 뱅크2(BANK3)의 m번째 행과 m+1번째 행에 각각 저장된다. 동일한 방법으로, 영상 데이터의 j+4번째 라인(Lj+4)부터 j+7번째 라인(Lj+7)까지 SDRAM(160)의 뱅크1(BANK1)부터 뱅크4(BANK4)까지 각각 저장된다. 따라서, 영상 데이터의 연속된 라인들은 서로 다른 뱅크들에 저장된다.

이와 같이, 영상 데이터의 연속된 라인들을 서로 다른 뱅크들에 저장함으로써 특정 뱅크가 활성화되어 버스트 독출/기입 동작이 수행되는 동안 다른 뱅크를 활성화시킬 수 있다. 그러므로, SDRAM(160)의 액세스 속도가 향상된다. 이러한 뱅크 액세스는 SDRAM(160)으로부터/에 영상 데이터의 연속된 라인들을 독출/기입할 때 매우 유용하다.

전술한 본 발명의 실시예에서는, 본 발명에 사용되는 메모리로서 SDRAM을 예 로 들었으나 영상 데이터를 처리할 수 있고 버스트 독출 및 기입이 가능한 다른 종류의 메모리, 예컨대 플래쉬메모리 등에도 본 발명을 적용할 수 있음을 이해하여야 한다.

예시적인 바람직한 실시예를 이용하여 본 발명의 설명하였지만, 본 발명의 범위는 개시된 실시예들에 한정되지 않는다는 것이 잘 이해될 것이다. 오히려, 본 발명의 범위에는 다양한 변형 예들 및 그 유사한 구성들을 모두 포함될 수 있도록 하려는 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.

영상 데이터의 한 라인을 복수의 세그먼트들로 분할하고, I+1(I는 양의 정수)번째 세그먼트는 I번째 세그먼트의 마지막 버스트 데이터를 포함하거나 I번째 세그먼트는 I+1번째 세그먼트의 첫번째 버스트 데이터를 포함한다. 또한, 각 세그먼트들을 상기 SDRAM의 복수의 행들에 각각 대응시킴으로써 SDRAM의 버스트 독출/기입 동작 중에 2 개의 행들이 액세스되는 경우가 발생하지 않는다. 그러므로, 영상 데이터의 버스트 독출/기입 동작 속도가 향상된다.

Claims

영상 데이터 처리 시스템에 있어서:

복수의 행들 및 열들의 메모리 셀 어레이를 포함하며, 버스트 독출/기입 동작을 수행하는 메모리; 그리고

상기 영상 데이터가 상기 메모리로부터/에 독출/기입되도록 제어하는 제어기를 포함하되;

상기 제어기는 상기 영상 데이터를 복수의 세그먼트들로 분할하며, I+1(I는 양의 정수)번째 세그먼트는 I번째 세그먼트의 마지막 버스트 데이터를 포함하고;

상기 제어기는 상기 복수의 세그먼트들 각각을 상기 메모리의 대응하는 행에 저장하는 것을 특징으로 하는 영상 데이터 처리 시스템.
제 1 항에 있어서,

상기 제어기는 상기 영상 데이터의 수평 크기가 상기 메모리의 열 폭(column width)보다 클 때 상기 영상 데이터를 상기 복수의 영상 세그먼트들로 분할하는 것을 특징으로 하는 영상 데이터 시스템.
제 2 항에 있어서,

상기 제어기는, 독출/기입될 버스트 데이터의 시작 위치가 상기 I번째 세그먼트의 상기 마지막 버스트 데이터에 속할 때 상기 메모리의 행들 중 상기 I+1번째 세그먼트에 대응하는 행으로부터/에 상기 버스트 데이터를 독출/기입하는 것을 특징으로 하는 영상 데이터 처리 시스템.
제 2 항에 있어서,

상기 각 세그먼트들의 크기는 상기 메모리의 열 폭보다 작은 것을 특징으로 하는 영상 데이터 처리 시스템.
제 2 항에 있어서,

상기 메모리는 SDRAM(Synchronous Dynamic Random Access Memory)인 것을 특징으로 하는 영상 데이터 처리 시스템.
제 5 항에 있어서,

상기 제어기는 SDRAM 메모리 컨트롤러인 것을 특징으로 하는 영상 데이터 처리 시스템.
제 5 항에 있어서,

상기 메모리는 단일 뱅크 구조인 것을 특징으로 하는 영상 데이터 처리 시스템.
제 5 항에 있어서,

상기 메모리는 K 개의 뱅크들을 포함하는 멀티 뱅크 구조인 것을 특징으로 하는 영상 데이터 처리 시스템.
제 8 항에 있어서,

상기 제어기는,

상기 영상 데이터의 연속된 K 개의 라인들에 대한 수평 데이터를 상기 메모리의 서로 다른 뱅크들에 각각 저장하는 것을 특징으로 하는 영상 데이터 처리 시스템.
영상 데이터 처리 시스템에 있어서:

복수의 행들 및 열들의 메모리 셀 어레이를 포함하며, 버스트 독출/기입 동작을 수행하는 메모리; 그리고

상기 영상 데이터가 상기 메모리로부터/에 독출/기입되도록 제어하는 제어기를 포함하되;

상기 제어기는 상기 영상 데이터를 복수의 세그먼트들로 분할하며, I(I는 양의 정수)번째 세그먼트는 I+1번째 세그먼트의 첫번째 버스트 데이터를 포함하고,

상기 제어기는 상기 복수의 세그먼트들 각각을 상기 메모리의 대응하는 행에 저장하는 것을 특징으로 하는 영상 데이터 처리 시스템.
제 10 항에 있어서,

상기 제어기는 상기 영상 데이터의 수평 크기가 상기 메모리의 열 폭(column width)보다 클 때 상기 영상 데이터를 복수의 세그먼트들로 분할하는 것을 특징으로 하는 영상 데이터 시스템.
제 10 항에 있어서,

상기 제어기는, 독출/기입될 버스트 데이터의 시작 위치가 상기 I+1번째 세그먼트의 상기 첫번째 버스트 데이터에 속할 때 상기 메모리의 행들 중 상기 I번째 세그먼트에 대응하는 행으로부터/에 상기 버스트 데이터를 독출/기입하는 것을 특징으로 하는 영상 데이터 처리 시스템.
제 10 항에 있어서,

상기 각 세그먼트들의 크기는 상기 메모리의 열 폭보다 작은 것을 특징으로 하는 영상 데이터 처리 시스템.
영상 데이터 처리 시스템에 있어서:

복수의 행들 및 열들의 메모리 셀 어레이를 포함하는 복수의 메모리 셀 어레이 뱅크들을 구비한 메모리; 그리고

상기 영상 데이터가 상기 메모리로부터/에 독출/기입되도록 제어하는 제어기를 포함하되;

상기 영상 데이터의 인접한 라인들은 서로 다른 메모리 셀 어레이 뱅크들에 각각 대응하는 것을 특징으로 하는 영상 데이터 처리 시스템.
제 14 항에 있어서,

상기 제어기는, 상기 영상 데이터의 수평 크기가 상기 메모리의 열 폭(column width)보다 클 때 상기 영상 데이터를 복수의 세그먼트들로 분할하는 것을 특징으로 하는 영상 데이터 처리 시스템.
제 14 항에 있어서,

상기 영상 데이터의 각 라인이 상기 복수의 세그먼트들로 분할되고, 하나의 라인에 해당하는 상기 복수의 세그먼트들이 상기 각 메모리 셀 어레이 뱅크의 인접한 행들에 각각 저장되는 것을 특징으로 하는 영상 데이터 처리 시스템.
제 14 항에 있어서,

상기 각 세그먼트들의 크기는 상기 메모리 셀 어레이 뱅크의 열 폭보다 작은 것을 특징으로 하는 영상 데이터 처리 시스템.
제 14 항에 있어서,

상기 메모리는 SDRAM(Synchronous Dynamic Random Access Memory)인 것을 특징으로 하는 영상 데이터 처리 시스템.
영상 데이터 처리 시스템에 있어서:

복수의 행들 및 열들의 메모리 셀 어레이를 포함하는 복수의 메모리 셀 어레이 뱅크들을 구비한 메모리; 그리고

상기 영상 데이터가 상기 메모리로부터/에 독출/기입되도록 제어하는 제어기를 포함하되;

상기 제어기는 상기 영상 데이터의 수평 크기가 상기 메모리의 열 폭(column width)보다 클 때 상기 영상 데이터를 복수의 세그먼트들로 분할하며, I+1(I는 양의 정수)번째 세그먼트는 I번째 세그먼트의 마지막 버스트 데이터를 포함하고, 상기 영상 데이터의 인접한 라인들은 서로 다른 메모리 셀 어레이 뱅크들에 각각 저장되며, 상기 영상 데이터의 각 행의 복수의 세그먼트들은 대응하는 메모리 셀 어레이 뱅크의 서로 다른 행에 저장되는 것을 특징으로 하는 영상 데이터 처리 시스템.
삭제
제 19 항에 있어서,

상기 제어기는, 독출/기입될 버스트 데이터의 시작 위치가 상기 I번째 세그먼트의 상기 마지막 버스트 데이터에 속할 때 상기 대응하는 메모리 셀 어레이 뱅크의 행들 중 상기 I+1번째 세그먼트에 대응하는 행으로부터/에 상기 버스트 데이터를 독출/기입하는 것을 특징으로 하는 영상 데이터 처리 시스템.
제 19 항에 있어서,

상기 각 세그먼트들의 크기는 상기 메모리 셀 어레이 뱅크의 열 폭보다 작은 것을 특징으로 하는 영상 데이터 처리 시스템.
제 19 항에 있어서,

상기 메모리는 SDRAM(Synchronous Dynamic Random Access Memory)인 것을 특징으로 하는 영상 데이터 처리 시스템.
영상 데이터를 처리하는 방법에 있어서:

상기 영상 데이터는 복수의 세그먼트들로 분할하는 단계; 그리고

I+1(I는 양의 정수)번째 세그먼트가 I번째 세그먼트의 마지막 버스트 데이터를 포함하도록 상기 세그먼트들을 메모리에 저장하는 단계를 포함하되;

상기 세그먼트들은 상기 메모리의 복수의 행들에 각각 대응하는 것을 특징으로 하는 영상 데이터의 처리 방법.
제 24 항에 있어서,

독출/기입될 버스트 데이터의 시작 위치를 수신하는 단계; 및

상기 독출/기입될 버스트 데이터의 시작 위치가 상기 I번째 세그먼트의 상기 마지막 버스트 데이터에 속할 때 상기 메모리의 상기 복수의 행들 중 상기 I+1번째 세그먼트에 대응하는 행으로부터 상기 버스트 데이터를 독출/기입하는 단계를 더 포함하는 것을 특징으로 하는 영상 데이터 독출/기입 방법.
제 24 항에 있어서,

상기 각 세그먼트들의 크기는 상기 메모리의 열 폭보다 작은 것을 특징으로 하는 영상 데이터 독출/기입 방법.
제 24 항에 있어서,

상기 독출/기입될 버스트 데이터의 시작 위치가 상기 I+1번째 세그먼트의 상기 첫번째 버스트 데이터에 속할 때 상기 메모리의 상기 복수의 행들 중 상기 I번째 세그먼트에 대응하는 행으로부터 상기 버스트 데이터를 독출/기입하는 단계를 더 포함하는 것을 특징으로 하는 영상 데이터 독출/기입 방법.
삭제
삭제