JP5204777B2 - メモリ装置及びその制御方法 - Google Patents
メモリ装置及びその制御方法 Download PDFInfo
- Publication number
- JP5204777B2 JP5204777B2 JP2009527380A JP2009527380A JP5204777B2 JP 5204777 B2 JP5204777 B2 JP 5204777B2 JP 2009527380 A JP2009527380 A JP 2009527380A JP 2009527380 A JP2009527380 A JP 2009527380A JP 5204777 B2 JP5204777 B2 JP 5204777B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- slot
- address
- bus
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Description
本発明の実施の形態1に係るメモリ装置は、複数のメモリモジュールを備え、当該複数のメモリモジュールに対して同時にアクセスする。さらに、本発明の実施の形態1に係るメモリ装置は、データ書き込みの際、外部から入力されたライトデータを複数のスロットに分割し、当該スロットを組み込んだデータを各メモリモジュールに書き込む。また、本発明の実施の形態1に係るメモリ装置は、データ読み出しの際、各メモリモジュールから読み出したデータを複数のスロットに分割し、分割したスロットのうち指定されたスロットを組み合わせたリードデータを出力する。これにより、本発明の実施の形態1に係るメモリ装置は、高いアクセス効率を実現でき、かつコストの増加を抑制できる。
本発明の実施の形態2に係るメモリ装置は、上述した実施の形態1に係るグループメモリモジュール100を2つ備える。
100、100A、100B グループメモリモジュール
101 アドレス処理部
102 データ入出力部
110 ロウアドレス処理部
120 カラムアドレス処理部
130 スロットアドレス処理部
140 ライトデータ処理部
150 リードデータ処理部
160、160A、160B、260 データ入出力インターフェース
161、162 外部データバス
170、270 コマンドインターフェース
171、271 コマンド受信部
172、272 コマンド変換発行部
173 外部コマンドバス
174、174A、174B、177、177A、177B、177C、177D カラムアドレス
175、175A、175B、178、178A、178B、178C、178D ロウアドレス
176、176A、176B スロットアドレス
180、180A、180B、180C、180D メモリモジュール
181 メモリセル
182 カラムデコーダ
183 ロウデコーダ
185、185A、185B、185C、185D 内部メモリリードバス
186、186A、186B、186C、186D 内部メモリライトバス
187、187A、187B 出力データバス
188、188A、188B 入力データバス
201 外部スロットアドレス
202 内部スロットアドレス
203 上位スロットアドレス
204 下位スロットアドレス
210 内部スロット
211 外部スロット
261 データストローブ信号
273 外部クロック信号
Claims (16)
- 第1サイズのデータの読み出し及び書き込みが可能なメモリ装置であって、
N(N:2以上の整数)個のアドレスを保持するアドレス保持部と、
第3サイズのバス幅の部分的なバスである第1スロットを複数含む第2サイズのバス幅のリードバスN個及びライトバスN個と、
アドレス毎にデータを記憶し、前記アドレス保持部に保持されるN個のアドレスによりそれぞれアドレスが指定され、前記N個のリードバス及び前記N個のライトバスに一対一に接続されるN個のメモリモジュールと、
前記第3サイズのバス幅の部分的なバスである第2スロットを複数含む前記第1サイズのバス幅の出力データバス及び入力データバスと、
前記N個のメモリモジュールから、前記N個のリードバスを介して読み出されたデータのうち、前記N個のリードバスに含まれる2以上の前記第1スロットのデータを選択し、選択したデータを前記出力データバスに含まれる前記第2スロットに出力するリードデータ処理部と、
前記入力データバスに含まれる前記複数の第2スロットのデータを、それぞれ前記N個のライトバスに含まれる第1スロットのいずれかに出力することで、前記N個のメモリモジュールに書き込むライトデータ処理部とを備える
ことを特徴とするメモリ装置。 - 前記メモリ装置は、さらに、
前記第1スロットの位置と、前記第2スロットの位置との一対一の対応関係を示すスロットアドレスを取得するスロットアドレス処理部を備え、
前記リードデータ処理部は、前記N個のリードバスに含まれる前記複数の第1スロットのうち、前記スロットアドレスに示される位置の第1スロットのデータを選択し、選択したデータを当該第1スロットの位置に対応する位置の前記第2スロットに出力し、
前記ライトデータ処理部は、前記入力データバスに含まれる前記第2スロットのデータを、前記スロットアドレスに示される当該第2スロットの位置に対応する位置の前記第1スロットに出力する
ことを特徴とする請求項1記載のメモリ装置。 - 前記スロットアドレスは、前記複数の第2スロットの位置をそれぞれ指定する第2スロットアドレスと、当該第2スロットアドレスのそれぞれに対応する第1スロットの位置を指定する第1スロットアドレスとを含み、
前記第1スロットアドレスは、前記N個のリードバス及びライトバスのいずれかを指定する第1アドレスと、前記N個のリードバス及びライトバスのそれぞれに含まれる前記第1スロットの位置を指定する第2アドレスとを含み、
前記リードデータ処理部は、前記第1アドレスで指定されるリードバスに含まれ、かつ前記第2アドレスで指定される第1スロットのデータを選択し、選択したデータを当該第1アドレス及び当該第2アドレスを含む第1スロットアドレスに対応する前記第2スロットアドレスで指定される位置の第2スロットに出力し、
前記ライトデータ処理部は、前記第2スロットアドレスで指定される位置の第2スロットのデータを、当該第2スロットアドレスに対応する前記第1スロットアドレスに含まれる前記第1アドレスで指定されるライトバスにおける、当該第1スロットアドレスに含まれる前記第2アドレスで指定される位置の第1スロットに出力する
ことを特徴とする請求項2記載のメモリ装置。 - 前記ライトデータ処理部は、前記第2スロットのデータを出力した第1スロット以外の第1スロットに、当該第1スロットのデータを前記メモリモジュールに書き込ませないことを指示するフラグを付与する
ことを特徴とする請求項1記載のメモリ装置。 - 前記ライトデータ処理部は、前記第2スロットアドレスで指定される位置の第2スロットのデータを、前記N個のライトバスの全てにおける、当該第2スロットアドレスに対応する第1スロットアドレスに含まれる前記第2アドレスで指定される位置の第1スロットに出力し、前記第1アドレスで指定されるライトバスごとに、当該第1アドレスに対応する前記第2アドレスで指定される第1スロット以外の第1スロットに、当該第1スロットのデータを前記メモリモジュールに書き込ませないことを指示するフラグを付与する
ことを特徴とする請求項3記載のメモリ装置。 - 前記第1サイズと、前記第2サイズは同一である
ことを特徴とする請求項1記載のメモリ装置。 - 前記各リードバス及び前記各ライトバスはそれぞれ、N個の前記第1スロットを含み、
前記出力データバス及び入力データバスはそれぞれ、N個の前記第2スロットを含む
ことを特徴とする請求項6記載のメモリ装置。 - 前記メモリ装置は、さらに、
外部から供給される同期信号に基づく信号の1サイクル内に、複数のコマンドを受信し、受信したコマンドを、前記N個のメモリモジュールのアドレス、及び前記スロットアドレスに変換するコマンドインターフェースを備え、
前記アドレス保持部は、前記コマンドインターフェースにより変換されたN個のアドレスを保持し、
前記スロットアドレス処理部は、前記コマンドインターフェースにより変換されたスロットアドレスを取得する
ことを特徴とする請求項2記載のメモリ装置。 - 前記コマンドインターフェースは、前記同期信号に基づく信号の1サイクル内に、N個の前記コマンドを受信する
ことを特徴とする請求項8記載のメモリ装置。 - 前記メモリ装置は、さらに、
外部データバスに供給された書き込みデータを前記外部データバスのバス幅から前記第1サイズに変換し、変換した書き込みデータを前記入力データバスに出力し、前記出力データバスの第1サイズの読み出しデータを前記外部データバスのバス幅に変換し、変換した読み出しデータを前記外部データバスに出力するデータ入出力インターフェースを備え、
前記データ入出力インターフェースは、外部から供給される同期信号に基づく信号の1サイクル内に、前記外部データバスに供給された前記外部データバスのバス幅のデータを複数受信し、外部から供給される同期信号に基づく信号の1サイクル内に、前記外部データバスのバス幅に変換した複数の前記読み出しデータを前記外部データバスに出力する
ことを特徴とする請求項1記載のメモリ装置。 - 前記メモリ装置は、
前記N個のメモリモジュール、前記N個のリードバス、前記N個のライトバス、前記アドレス保持部、前記リードデータ処理部、前記ライトデータ処理部、前記出力データバス、前記入力データバス、及びスロットアドレス処理部をそれぞれ備える複数のグループメモリモジュールと、
外部から供給されるコマンドを、前記複数のグループメモリモジュールのアドレス、及び前記スロットアドレスに変換するコマンドインターフェースを備え、
前記各グループメモリモジュールの前記アドレス保持部は、前記コマンドインターフェースにより変換されたアドレスをそれぞれ保持し、
前記各グループメモリモジュールの前記スロットアドレス処理部は、前記コマンドインターフェースにより変換されたスロットアドレスを取得する
ことを特徴とする請求項2記載のメモリ装置。 - 前記コマンドインターフェースは、外部から供給される同期信号に基づく信号の1サイクル内に、複数の前記コマンドを受信する
ことを特徴とする請求項11記載のメモリ装置。 - 前記コマンドインターフェースは、前記同期信号に基づく信号の1サイクル内に、前記複数のグループメモリの数の前記コマンドを受信する
ことを特徴とする請求項12記載のメモリ装置。 - 前記メモリ装置は、さらに、
外部データバスに供給された書き込みデータを前記外部データバスのバス幅から前記第1サイズに変換し、変換した書き込みデータを前記複数のグループメモリモジュールの前記入力データバスに出力し、前記複数のグループメモリモジュールの前記出力データバスの第1サイズの読み出しデータを前記外部データバスのバス幅に変換し、変換した読み出しデータを前記外部データバスに出力するデータ入出力インターフェースを備え、
前記データ入出力インターフェースは、外部から供給される同期信号に基づく信号の1サイクル内に、前記外部データバスに供給された前記外部データバスのバス幅のデータを複数受信し、外部から供給される同期信号に基づく信号の1サイクル内に、前記外部データバスのバス幅に変換した複数の前記読み出しデータを前記外部データバスに出力する
ことを特徴とする請求項11記載のメモリ装置。 - 前記メモリ装置は、さらに、
前記複数のグループメモリモジュールにそれぞれ対応し、外部データバスに供給された書き込みデータを前記外部データバスのバス幅から前記第1サイズに変換し、変換した書き込みデータを対応する前記グループメモリモジュールの前記入力データバスに出力し、対応する前記グループメモリモジュールの前記出力データバスの第1サイズの読み出しデータを前記外部データバスのバス幅に変換し、変換した読み出しデータを前記外部データバスに出力する複数のデータ入出力インターフェースを備え、
前記複数のデータ入出力インターフェースは、外部から供給される同期信号に基づく信号の1サイクル内に、前記外部データバスに供給された前記外部データバスのバス幅のデータを複数受信し、外部から供給される同期信号に基づく信号の1サイクル内に、前記外部データバスのバス幅に変換した複数の前記読み出しデータを前記外部データバスに出力する
ことを特徴とする請求項11記載のメモリ装置。 - 第1サイズのデータの読み出し及び書き込みが可能なメモリ装置の制御方法であって、
前記メモリ装置は、
N(N:2以上の整数)個のアドレスを保持するアドレス保持部と、
第3サイズのバス幅の部分的なバスである第1スロットを複数含む第2サイズのバス幅のリードバスN個及びライトバスN個と、
アドレス毎にデータを記憶し、前記アドレス保持部に保持されるN個のアドレスによりそれぞれアドレスが指定され、前記N個のリードバス及び前記N個のライトバスに一対一に接続されるN個のメモリモジュールと、
前記第3サイズのバス幅の部分的なバスである第2スロットを複数含む前記第1サイズのバス幅の出力データバス及び入力データバスとを備え、
前記N個のメモリモジュールから、前記N個のリードバスを介して読み出されたデータのうち、前記N個のリードバスに含まれる2以上の前記第1スロットのデータを選択し、選択したデータを前記出力データバスに含まれる前記第2スロットに出力し、
前記入力データバスに含まれる前記複数の第2スロットのデータを、それぞれ前記N個のライトバスに含まれる第1スロットのいずれかに出力することで、前記N個のメモリモジュールに書き込む
ことを特徴とする制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009527380A JP5204777B2 (ja) | 2007-12-21 | 2008-12-18 | メモリ装置及びその制御方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007330352 | 2007-12-21 | ||
JP2007330352 | 2007-12-21 | ||
PCT/JP2008/003832 WO2009081551A1 (ja) | 2007-12-21 | 2008-12-18 | メモリ装置及びその制御方法 |
JP2009527380A JP5204777B2 (ja) | 2007-12-21 | 2008-12-18 | メモリ装置及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009081551A1 JPWO2009081551A1 (ja) | 2011-05-06 |
JP5204777B2 true JP5204777B2 (ja) | 2013-06-05 |
Family
ID=40800869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009527380A Expired - Fee Related JP5204777B2 (ja) | 2007-12-21 | 2008-12-18 | メモリ装置及びその制御方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8347026B2 (ja) |
EP (1) | EP2226727A1 (ja) |
JP (1) | JP5204777B2 (ja) |
CN (1) | CN101903868B (ja) |
WO (1) | WO2009081551A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2491377A (en) * | 2011-05-31 | 2012-12-05 | British Broadcasting Corp | Method and apparatus for memory access in an interleaver |
JP6449702B2 (ja) * | 2015-03-30 | 2019-01-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
TWI556100B (zh) * | 2015-10-26 | 2016-11-01 | 點序科技股份有限公司 | 快閃記憶體裝置及其交錯存取方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05100948A (ja) * | 1991-04-01 | 1993-04-23 | Motorola Inc | 2乗演算を実行する速度改良型データ処理システム及びその方法 |
JPH10116226A (ja) * | 1996-07-31 | 1998-05-06 | Lg Semicon Co Ltd | 半導体記憶装置のアドレス整列装置 |
JP2001243771A (ja) * | 2000-02-28 | 2001-09-07 | Internatl Business Mach Corp <Ibm> | メモリ・チップ及びデータ記憶方法 |
WO2006091283A2 (en) * | 2005-02-23 | 2006-08-31 | Micron Technology, Inc. | Memory device and method having multiple internal data buses and memory bank interleaving |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6370636B1 (en) * | 1996-07-31 | 2002-04-09 | Hyundai Electronics Industries Co., Ltd. | Accessing byte lines from dual memory blocks and aligning for variable length instruction execution |
US6405273B1 (en) * | 1998-11-13 | 2002-06-11 | Infineon Technologies North America Corp. | Data processing device with memory coupling unit |
JP2000315173A (ja) * | 1999-04-30 | 2000-11-14 | Matsushita Electric Ind Co Ltd | メモリ制御装置 |
US6770709B2 (en) | 2000-06-29 | 2004-08-03 | Kyowa Yuka Co., Ltd. | Resin composition |
US20050144369A1 (en) * | 2002-02-06 | 2005-06-30 | Koninklijke Philips Electronics N.V. | Address space, bus system, memory controller and device system |
KR100468761B1 (ko) * | 2002-08-23 | 2005-01-29 | 삼성전자주식회사 | 분할된 시스템 데이터 버스에 연결되는 메모리 모듈을구비하는 반도체 메모리 시스템 |
US7852343B2 (en) * | 2004-04-15 | 2010-12-14 | Panasonic Corporation | Burst memory access method to rectangular area |
US7822949B2 (en) * | 2004-11-25 | 2010-10-26 | Panasonic Corporation | Command supply device that supplies a command read out from a main memory to a central processing unit |
US7702846B2 (en) * | 2005-03-15 | 2010-04-20 | Panasonic Corporation | Memory controller, nonvolatile storage device, nonvolatile storage system, and data writing method |
-
2008
- 2008-12-18 US US12/808,868 patent/US8347026B2/en not_active Expired - Fee Related
- 2008-12-18 CN CN2008801221216A patent/CN101903868B/zh not_active Expired - Fee Related
- 2008-12-18 JP JP2009527380A patent/JP5204777B2/ja not_active Expired - Fee Related
- 2008-12-18 EP EP08865074A patent/EP2226727A1/en not_active Withdrawn
- 2008-12-18 WO PCT/JP2008/003832 patent/WO2009081551A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05100948A (ja) * | 1991-04-01 | 1993-04-23 | Motorola Inc | 2乗演算を実行する速度改良型データ処理システム及びその方法 |
JPH10116226A (ja) * | 1996-07-31 | 1998-05-06 | Lg Semicon Co Ltd | 半導体記憶装置のアドレス整列装置 |
JP2001243771A (ja) * | 2000-02-28 | 2001-09-07 | Internatl Business Mach Corp <Ibm> | メモリ・チップ及びデータ記憶方法 |
WO2006091283A2 (en) * | 2005-02-23 | 2006-08-31 | Micron Technology, Inc. | Memory device and method having multiple internal data buses and memory bank interleaving |
Also Published As
Publication number | Publication date |
---|---|
EP2226727A1 (en) | 2010-09-08 |
JPWO2009081551A1 (ja) | 2011-05-06 |
CN101903868A (zh) | 2010-12-01 |
CN101903868B (zh) | 2012-07-04 |
WO2009081551A1 (ja) | 2009-07-02 |
US20110167228A1 (en) | 2011-07-07 |
US8347026B2 (en) | 2013-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6143814B2 (ja) | マイクロスレッドメモリ | |
JP5231642B2 (ja) | メモリモジュール内の独立制御式仮想メモリ装置 | |
US7907469B2 (en) | Multi-port memory device for buffering between hosts and non-volatile memory devices | |
US7707328B2 (en) | Memory access control circuit | |
JP2002063069A (ja) | メモリ制御装置、データ処理システム及び半導体装置 | |
JP5351145B2 (ja) | メモリ制御装置、メモリシステム、半導体集積回路およびメモリ制御方法 | |
JP5365336B2 (ja) | メモリ制御装置およびメモリ制御方法 | |
JP2002056676A (ja) | 半導体記憶装置 | |
KR20040106303A (ko) | 프리페치 길이보다 짧은 버스트 길이를 갖는 메모리 시스템 | |
JP5391833B2 (ja) | メモリコントローラ、システムおよび半導体メモリのアクセス制御方法 | |
US7840744B2 (en) | Rank select operation between an XIO interface and a double data rate interface | |
US7996601B2 (en) | Apparatus and method of partially accessing dynamic random access memory | |
JP5204777B2 (ja) | メモリ装置及びその制御方法 | |
JP2007213055A (ja) | シンクロナスダイナミックランダムアクセスメモリを用いたフレームデータの転送方法及びフレームデータのソースドライバへの転送方法並びにタイミング制御モジュール | |
JP2013058277A (ja) | 半導体装置 | |
US11854602B2 (en) | Read clock start and stop for synchronous memories | |
WO2023189358A1 (ja) | メモリ制御装置 | |
JP2009032055A (ja) | データ記憶装置 | |
JP3563340B2 (ja) | メモリコントローラ | |
CN115525586A (zh) | 一种ddr扩展装置及控制方法、装置、介质 | |
JP2011060201A (ja) | メモリシステム | |
JP2002175215A (ja) | メモリ制御装置および情報処理システム | |
JPH06301629A (ja) | 主記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5204777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |